CN100419952C - 制造半导体器件的方法和由此方法制造的半导体器件 - Google Patents
制造半导体器件的方法和由此方法制造的半导体器件 Download PDFInfo
- Publication number
- CN100419952C CN100419952C CNB2005100638244A CN200510063824A CN100419952C CN 100419952 C CN100419952 C CN 100419952C CN B2005100638244 A CNB2005100638244 A CN B2005100638244A CN 200510063824 A CN200510063824 A CN 200510063824A CN 100419952 C CN100419952 C CN 100419952C
- Authority
- CN
- China
- Prior art keywords
- silicon layer
- amorphous silicon
- semiconductor device
- layer
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 86
- 239000004065 semiconductor Substances 0.000 title claims abstract description 40
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 53
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 52
- 238000000137 annealing Methods 0.000 claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 32
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 23
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 23
- 239000010703 silicon Substances 0.000 claims abstract description 23
- 238000005224 laser annealing Methods 0.000 claims abstract description 18
- 239000010409 thin film Substances 0.000 claims abstract description 9
- 229920005591 polysilicon Polymers 0.000 claims description 51
- 238000005516 engineering process Methods 0.000 claims description 15
- 230000008021 deposition Effects 0.000 claims description 7
- 239000012212 insulator Substances 0.000 claims description 7
- 238000001953 recrystallisation Methods 0.000 claims description 5
- 238000001228 spectrum Methods 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 238000002425 crystallisation Methods 0.000 abstract description 35
- 230000008025 crystallization Effects 0.000 abstract description 27
- 238000000151 deposition Methods 0.000 abstract description 5
- 230000007547 defect Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 63
- 238000004151 rapid thermal annealing Methods 0.000 description 10
- 239000012190 activator Substances 0.000 description 6
- 239000011521 glass Substances 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 6
- 238000005452 bending Methods 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 239000007790 solid phase Substances 0.000 description 3
- 238000001237 Raman spectrum Methods 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000003344 environmental pollutant Substances 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 230000009931 harmful effect Effects 0.000 description 1
- 150000002431 hydrogen Chemical group 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 231100000719 pollutant Toxicity 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02592—Microstructure amorphous
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02686—Pulsed laser beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Ceramic Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Electromagnetism (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Materials Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种半导体器件和制造此器件的方法。所述方法包括：在衬底上沉积包含非晶硅的硅层；通过对所述硅层在H2O的气氛和预定的温度下使用退火工艺，部分结晶所述非晶硅；通过对部分结晶的非晶硅层使用激光退火工艺，形成多晶硅层；在所述多晶硅层上形成栅极绝缘层；和在栅极绝缘层上形成栅极电极，以使当非晶硅通过SPC工艺结晶时，防止由高温结晶引起的衬底弯曲，由此减少薄膜晶体管的缺陷。
Description
技术领域
本发明涉及制造一种半导体器件的方法和由此方法制造的半导体器件，且具体涉及制造一种半导体器件的方法和由此方法制造的半导体器件，所述方法能够结晶具有极好结晶度的多晶硅且防止由结晶时的高结晶温度引起的衬底弯曲。
背景技术
多晶硅用于有机发光显示装置的有源器件，一般为薄膜晶体管(TFT)，其用于为像素区域和和周边的驱动区域提供电流。
一般地，多晶硅通过结晶非晶硅形成。
一般地，结晶的方法可以依据例如参考大约500℃的结晶温度大体分为低温结晶方法和高温结晶方法。
使用准分子激光的准分子激光退火(ELA)方法主要用作低温结晶方法。准分子激光退火方法可以使用玻璃衬底因为其执行的结晶温度大约为450℃。但是，制造成本高且衬底被限制于最佳尺寸，由此增加了制造显示装置的总成本。
高温结晶方法包括固相结晶方法、快速热退火方法等。低成本退火方法广泛使用为高温结晶方法。
但是，由于固相结晶方法为结晶需要在大于600℃的温度下加热20小时或更长，所以在结晶的多晶硅中包含了很多晶体缺陷。因此，不能获得足够的电场迁移率，衬底在退火工艺即热处理工艺期间容易变形，且降低的结晶温度降低了生产率。因为固相结晶方法也在高结晶温度进行，不允许使用玻璃衬底。
同时，虽然快速热退火(RTA)方法可以在较短的时间内完成，由于严重的热冲击，衬底容易变形且结晶的多晶硅具有低劣的电学特性。
因此，为了减少制造此有源器件的成本，可能需要在结晶时使用一种低成本高温退火方法。另外，有为高温退火方法使用便宜的玻璃衬底的需求，通过此方法玻璃衬底不弯曲且结晶度极好。
同时，在韩国专利申请第1997-8658中公开了一种制造半导体器件的方法，其包括：在衬底上沉积非晶硅层；使用激光退火方法结晶非晶硅层；在结晶的多晶硅层上形成杂质区域；和使用RTA工艺激活杂质区域。
另外，在韩国专利申请第1995-9981中公开了一种制造半导体器件的方法，其包括：通过蚀刻在衬底上形成的非晶硅层且同时退火所述非晶硅层，结晶比例为50％或更少的非晶硅层；和使用RTA工艺再次结晶非晶硅层，由此制造结晶比例为90％或更多的多晶硅薄层。
但是，在前述的传统方法中，为激活杂质区域的RTA工艺一般在700至950℃(例如，在韩国专利申请第1995-9981的情况为1000℃或更高)的非常高的温度下进行，使得衬底有可能变形。
发明内容
因此，通过提供一种制造半导体器件的方法和使用由此方法制造的多晶硅的半导体器件，本发明解决了与传统器件相关的前述问题，所述方法能够结晶得到在半导体器件中包括的具有极好结晶度的多晶硅且防止由结晶时的高退火温度引起的衬底弯曲。
在本发明的示范性实施例中，一种制造半导体器件的方法包括：在衬底上沉积包括非晶硅的硅层；通过对所述硅层在H2O的气氛和预定的温度下使用退火工艺，部分结晶所述非晶硅；通过对部分结晶的非晶硅层使用激光退火工艺，形成多晶硅层；在所述多晶硅层上形成栅极绝缘层；和在栅极绝缘层上形成栅极电极。
在本方面的示范性实施例中，一种制造半导体器件的方法包括：在衬底上沉积包括非晶硅的硅层；通过在H2O的气氛和预定的温度下进行的退火工艺将非晶硅结晶为多晶硅，形成多晶硅层；在所述多晶硅层上形成杂质区域；和通过对杂质区域使用激光退火工艺，重结晶所述多晶硅层。
在本发明的另一示范性实施例中，一种由以上方法制造的半导体器件包括具有莱曼光谱(Raman spectrum)FWHM为7.5cm-1或更小的多晶硅薄层。
半导体器件可以用于有机发光显示器或液晶显示器。
附图说明
参考一些示范性实施例和其附图，描述本发明的上述和其他的特征。
图1A至图1E依次说明本发明的第一实施例的制造半导体器件的方法；
图2A至图2E依次说明本发明的第二实施例的制造半导体器件的方法；和
图3显示了本发明的实施例所制造的多晶硅薄层的半高宽(full-width-half-maximum FWHM)的曲线图。
具体实施方式
下文将参考附图更加全面地描述本发明，附图中显示了本发明的优选实施例。但是本发明可以以不同的形式实施且不应解释为限于这里阐述的实施例。而是，提供这些实施例以使本公开彻底和全面，且对本领域的技术人员全面传达本发明的范围。在附图中，为了清晰夸张了层与区域的厚度。在说明书中，相似的标记指示相似的元件。
图1A至图1E依次说明本发明的第一实施例的制造半导体器件的方法。
请参考图1A，非晶硅或包括大量非晶硅的硅层12沉积在衬底10上。这里，衬底10通常由透明玻璃衬底形成。
此外，硅层12可以通过典型的沉积方法沉积，如等离子体增强化学气相沉积(PECVD)法、低压化学气相沉积(LPCVD)法等。
另外，为了防止在衬底中产生的污染物等扩散入硅层12或提高在硅层12和衬底10之间的界面性能，在沉积非晶硅层之前，可以在衬底10和非晶硅层12之间插入如氮化硅(SiNx)层或氧化硅(SiO2)层的缓冲层。
然后，如图1B所示，退火非晶硅或包括大量非晶硅的硅层12。当加热硅层12时，非晶硅被熔融且冷却，由此被部分结晶为多晶硅。
例如，非晶硅层的部分结晶比例优选的范围从30％至80％(即，非晶硅层的非结晶比例的范围从20％至70％)，且更优选的范围从40％至70％(即，非晶硅层的非结晶比例的范围从30％至60％)。另一方面，当通过退火工艺将非晶硅层全体结晶时，需要大量的退火时间和高退火温度，且因此由于连续的高温可能引起衬底弯曲。
在此实施例中，退火工艺通过一般的高温退火工艺进行，如快速热退火(RTA)工艺，但是与在N2或O2的气氛下进行的传统退火工艺不同，其在H2O的气氛下进行。
与在N2或O2的气氛下进行的传统退火工艺相比，在退火工艺在H2O的气氛下进行时，在同样温度的条件下缩短退火时间，且在同样时间条件下降低了退火温度。
具体地，依据本发明的实施例，降低了退火温度，由此解决了由高温引起的问题，如玻璃的绝缘和透明衬底常规地变形。
依据本发明的实施例，退火温度优选范围从550℃至750℃，而且更优选温度范围从600℃至710℃。当退火温度为550℃或更低时，结晶未完成。而且，当退火温度为750℃或更高时，衬底容易变形。另一方面，当退火温度的范围是600℃至710℃时，由于合适的退火时间获得极好的多晶硅。
同时，H2O气压优选的范围是10,000Pa至2Mpa。这里，结晶速率与H2O气压成比例。在过低气压的情况下，结晶速率降低且由此退火时间增加，由此对衬底产生不良影响。在过高气压的情况下，存在爆炸的危险。因此，H2O气压优选的范围是10,000Pa至2Mpa。
同时，硅层12的优选沉积厚度为小于2,000
。小厚度加快了结晶。但是，当多晶硅被用于形成薄膜晶体管时，过小的厚度可能影响该器件的性能。因此，硅层的更优选的沉积厚度为300至1,000
或者，在沉积非晶硅层12后，形成源极和漏极区域100a和100b的非晶硅层12的区域可以使用光致抗蚀剂用杂质离子掺杂，由此形成掺杂的非晶硅层12’。
然后，如图1C所示，通过如准分子激光退火(ELA)工艺的激光退火方法结晶所述非结晶的非晶硅层，由此形成多晶硅层12a。
这里，ELA工艺的激光束具有的能量密度为200mJ/cm2或更多，且具有优选的能量密度范围从200至350mJ/cm2。
在该情况下，注入的杂质离子被激活，而非晶硅层被部分结晶。
或者，如下描述，可以在形成栅极电极后掺杂和激活杂质离子。
然后，如图1D所示，在多晶硅层12a上形成SiO2或SiNx的栅极绝缘层14。然后，如图1E所示，相应于多晶硅层12a的有源沟道区域100c形成栅极电极16。
同时，当杂质离子没有掺入非晶硅层时，非晶硅层使用栅极电极16作为掩模用杂质离子掺杂，由此形成源极和漏极区域100a、100b且通过退火工艺激活杂质离子。
图2A至图2E依次说明本发明的第二实施例的制造半导体器件的方法。
请参考图2A至2B，在本发明的第二实施例中，包括非晶硅的硅层12在衬底上沉积(参考图2A)。然后在H2O气氛和预定的温度下退火硅层12，由此将非晶硅结晶为多晶硅层12a(参考图2B)。结晶的多晶硅层12a然后通过激光退火以结晶未结晶的非晶硅且重结晶多晶硅(参考图2C)。然后构图多晶硅层12a且在多晶硅层12a上形成栅极绝缘层14(参考图2D)。随后，多晶硅层12a用杂质离子掺杂以界定源极和漏极区域100a和100b，且退火源极和漏极区域100a和100b以激活杂质离子(参考图2E)。
依据第二实施例，在H2O气氛和预定的温度下退火硅层12的工艺与第一实施例相似。而且，激光退火工艺与第一实施例相似。
但是，与第一实施例相比，多晶硅层12a在H2O气氛下退火，且然后被激光再次退火，由此提高了多晶硅层12a的结晶度。
这里，根据掺杂的杂质离子可以界定N型半导体器件和P型半导体器件。
相同于第一实施例进行随后的工艺，如形成栅极电极16。
由以上方法制造的半导体器件的多晶硅薄层具有莱曼光谱(Ramanspectrum)FWHM为7.5cm-1或更小，且优选的范围是4.5cm-1至6.8cm-1，由此具有极好的结晶度。
由以上方法制造的半导体器件包括N型或P型薄膜晶体管，且用于有机发光显示器或液晶显示器(LCD)。
下文，描述了本发明的实施例的例子，其中提供以下的例子只是为了帮助理解本发明而并不限于此。
例1至3
在衬底上沉积厚度为500
的非晶硅层。对于该沉积方法，在例1中使用低压化学气相沉积(LPCVD)法，在例2中使用包含2％或更少氢气的等离子体增强化学气相沉积(PECVD)法，且在例3中使用包含10％或更多氢气的等离子体增强化学气相沉积(PECVD)法。然后P型离子被掺杂入非晶硅层的整个表面。
然后，使用快速热退火(RTA)工艺在大约710℃的温度下，非晶硅层被退火且分别结晶10分钟、5分钟和8分钟或更少。此退火工艺在H2O气氛下以O2或N2的承载气体进行。随后，进行激光退火以激活杂质离子，且同时结晶在多晶硅中剩余的非晶硅且重结晶晶体化的多晶硅，其中激光具有的能量密度为230、250、270、290和310mJ/cm2。
然后，构图多晶硅层，且随后在具有图案化的多晶硅层的衬底的整体表面上形成SiNx的栅极绝缘层。然后，相应于有源沟道区域形成栅极电极，且将高浓度的N型离子注入其中。
然后，形成层间绝缘层，且形成接触孔以开放源极和漏极区域。用金属填充接触孔以形成源极和漏极电极，由此完成薄膜晶体管。
在图3中，显示了例子的多晶硅的莱曼光谱。
比较例1至3
除了退火工艺在N2气氛下以O2或N2的承载气体进行以外，比较例1至3在与例1至3在同样的条件下执行。此时，为了全部结晶非晶硅，退火时间与例1至3相同，但退火温度提高至740℃。
请参考图3，基于例1至3的多晶硅具有半高宽值的莱曼峰值从5.0至8.0cm-1，其具有极好的结晶度。
因此，多晶硅被再次退火且杂质离子被激活，由此贡献于非晶硅的结晶。作为参考，通过在非活性气氛下的退火工艺结晶的多晶硅具有的FWHM为8.0cm-1或更多。
另外，本发明的多晶硅薄层可以用于薄膜晶体管，且薄膜晶体管可以用于有机发光显示器或液晶显示器。
如上所述，由于非晶硅在H2O气氛下使用SPC工艺被退火且结晶且由激光退火工艺重结晶，可以提高结晶度且防止衬底弯曲。
虽然本发明参考一些其示范性实施例得到描述，然而本领域的技术人员应当理解在不脱离由后附的权利要求和其等价物所界定的本发明的精神和范围内，可对本发明作不同的更动与润饰。
本申请要求于2004年7月22日申请的韩国专利申请第2004-57382号的优先权和权益，其全文引入作为参考。
Claims (31)
1. 一种制造半导体器件的方法，包括：
在衬底上沉积包含非晶硅的硅层；
通过对所述硅层在H2O的气氛和预定的温度下使用退火工艺，部分结晶非晶硅层；
通过对所述部分结晶的非晶硅层使用激光退火工艺，形成多晶硅层；
在所述多晶硅层上形成栅极绝缘层；和
在所述栅极绝缘层上形成栅极电极。
2. 如权利要求1的所述方法，其中所述非晶硅层的非结晶体相对于全部非晶硅层的比例范围从20％至70％。
3. 如权利要求2的所述方法，其中所述非晶硅层的非结晶体相对于全部非晶硅层的比例范围从30％至60％。
4. 如权利要求1的所述方法，还包括在沉积所述非晶硅层之后，将杂质离子注入源极和漏极区域。
5. 如权利要求4的所述方法，其中激活注入所述源极和漏极区域的所述杂质离子且同时部分结晶所述非晶硅层。
6. 如权利要求1的所述方法，还包括在形成所述栅极电极之后，将杂质离子注入源极和漏极区域，且激活所述杂质离子。
7. 如权利要求1的所述方法，其中所述温度范围从550℃至750℃。
8. 如权利要求7的所述方法，其中所述温度范围从600℃至710℃。
9. 如权利要求1的所述方法，其中所述H2O气压范围从10,000Pa至2Mpa。
10. 如权利要求1的所述方法，其中所述硅层具有或更小的厚度。
11. 如权利要求10的所述方法，其中所述硅层具有
至的厚度。
12. 如权利要求1的所述方法，其中所述激光退火工艺包括准分子激光退火工艺。
13. 如权利要求12的所述方法，其中所述准分子激光退火工艺使用具有能量密度为200mJ/cm2或更大的激光束。
14. 如权利要求13的所述方法，其中所述能量密度的范围从200mJ/cm2至350mJ/cm2。
15. 一种制造半导体器件的方法包括：
在衬底上沉积包含非晶硅的硅层；
通过在H2O的气氛和预定的温度下进行的退火工艺将非晶硅结晶为多晶硅，形成多晶硅层；
在所述多晶硅层上形成杂质区域；和
通过对杂质区域使用激光退火工艺，重结晶所述多晶硅层。
16. 如权利要求15的所述方法，其中所述温度范围从550℃至750℃。
17. 如权利要求16的所述方法，其中所述温度范围从600℃至710℃。
18. 如权利要求15的所述方法，其中所述H2O气压范围从10,000Pa至2Mpa。
19. 如权利要求15的所述方法，其中所述硅层具有
或更小的厚度。
20. 如权利要求19的所述方法，其中所述硅层具有
至
的厚度。
21. 如权利要求15的所述方法，其中所述激光退火工艺包括准分子激光退火工艺。
22. 如权利要求21的所述方法，其中所述准分子激光退火工艺使用具有能量密度为200mJ/cm2或更大的激光束。
23. 如权利要求22的所述方法，其中所述能量密度的范围从200mJ/cm2至350mJ/cm2。
24. 一种由权利要求1的方法制造的半导体器件，包括具有莱曼光谱FWHM为7.5cm-1或更小的多晶硅薄层。
25. 如权利要求24的所述半导体器件，其中所述多晶硅薄层具有的FWHM范围为4.5cm-1至6.8cm-1。
26. 如权利要求24的所述半导体器件，其中所述半导体包括P型或N型薄膜晶体管。
27. 如权利要求26的所述半导体器件，其中所述半导体用于有机发光显示器或液晶显示器。
28. 一种由权利要求15的方法制造的半导体器件，包括具有莱曼光谱FWHM为7.5cm-1或更小的多晶硅薄层。
29. 如权利要求28的所述半导体器件，其中所述多晶硅薄层具有的FWHM范围为4.5cm-1至6.8cm-1。
30. 如权利要求28的所述半导体器件，其中所述半导体包括P型或N型薄膜晶体管。
31. 如权利要求30的所述半导体器件，其中所述半导体用于有机发光显示器或液晶显示器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040057382A KR100685396B1 (ko) | 2004-07-22 | 2004-07-22 | 반도체 장치의 제조 방법 및 이 방법에 의하여 제조되는반도체 장치 |
| KR57382/04 | 2004-07-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1725440A CN1725440A (zh) | 2006-01-25 |
| CN100419952C true CN100419952C (zh) | 2008-09-17 |
Family
ID=35656196
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005100638244A Active CN100419952C (zh) | 2004-07-22 | 2005-04-08 | 制造半导体器件的方法和由此方法制造的半导体器件 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7465614B2 (zh) |
| JP (2) | JP4153500B2 (zh) |
| KR (1) | KR100685396B1 (zh) |
| CN (1) | CN100419952C (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0869967A (ja) * | 1994-08-26 | 1996-03-12 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| US7098084B2 (en) * | 2000-03-08 | 2006-08-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| KR100810638B1 (ko) * | 2006-12-06 | 2008-03-07 | 삼성에스디아이 주식회사 | 박막트랜지스터와 그 제조방법 및 이를 구비한유기전계발광표시장치 |
| KR101015847B1 (ko) | 2008-01-18 | 2011-02-23 | 삼성모바일디스플레이주식회사 | 박막트랜지스터와 그 제조방법 및 이를 구비한유기전계발광표시장치 |
| FR2928734A1 (fr) * | 2008-03-11 | 2009-09-18 | Commissariat Energie Atomique | Procede de reparation d'un echantillon destine a etre analyse par microscopie electronique |
| JP5436101B2 (ja) * | 2008-09-05 | 2014-03-05 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| WO2013054505A1 (ja) | 2011-10-12 | 2013-04-18 | パナソニック株式会社 | 薄膜トランジスタ装置 |
| KR102014167B1 (ko) | 2012-12-06 | 2019-10-22 | 삼성디스플레이 주식회사 | 다결정 실리콘층의 제조 방법, 상기 다결정 실리콘층의 제조 방법을 포함하는 유기 발광 표시 장치의 제조 방법, 및 그 제조 방법에 의해 제조된 유기 발광 표시 장치 |
| CN103839825A (zh) * | 2014-02-24 | 2014-06-04 | 京东方科技集团股份有限公司 | 一种低温多晶硅薄膜晶体管、阵列基板及其制作方法 |
| KR102026823B1 (ko) * | 2019-01-28 | 2019-10-01 | 삼성디스플레이 주식회사 | 다결정 실리콘층의 제조 방법, 상기 다결정 실리콘층의 제조 방법을 포함하는 유기 발광 표시 장치의 제조 방법, 및 그 제조 방법에 의해 제조된 유기 발광 표시 장치 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10321862A (ja) * | 1997-05-23 | 1998-12-04 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタおよびその製造方法 |
| JP2000260995A (ja) * | 1999-03-10 | 2000-09-22 | Matsushita Electric Ind Co Ltd | 薄膜半導体装置の製造方法 |
| CN1492475A (zh) * | 2002-10-22 | 2004-04-28 | 友达光电股份有限公司 | 多晶硅层的制作方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DK155233C (da) | 1986-10-14 | 1989-07-10 | Kosan Teknova As | Gasflaskeventil |
| US4790278A (en) | 1986-12-10 | 1988-12-13 | Dana Corporation | Centrifugal axle speed governor |
| JPS63304670A (ja) | 1987-06-04 | 1988-12-12 | Hitachi Ltd | 薄膜半導体装置の製造方法 |
| JP3143967B2 (ja) | 1991-07-09 | 2001-03-07 | カシオ計算機株式会社 | 薄膜トランジスタの製造方法 |
| JP3254072B2 (ja) | 1994-02-15 | 2002-02-04 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JPH07302912A (ja) * | 1994-04-29 | 1995-11-14 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP3306258B2 (ja) * | 1995-03-27 | 2002-07-24 | 三洋電機株式会社 | 半導体装置の製造方法 |
| JPH09213630A (ja) * | 1996-02-05 | 1997-08-15 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JPH11261078A (ja) | 1999-01-08 | 1999-09-24 | Seiko Epson Corp | 半導体装置の製造方法 |
| CN1577796A (zh) * | 2003-07-10 | 2005-02-09 | 精工爱普生株式会社 | 电子器件的制造方法和半导体器件的制造方法 |
-
2004
- 2004-07-22 KR KR1020040057382A patent/KR100685396B1/ko active IP Right Grant
-
2005
- 2005-03-18 US US11/083,225 patent/US7465614B2/en active Active
- 2005-03-22 JP JP2005081918A patent/JP4153500B2/ja active Active
- 2005-04-08 CN CNB2005100638244A patent/CN100419952C/zh active Active
-
2008
- 2008-05-08 JP JP2008122404A patent/JP2008252108A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10321862A (ja) * | 1997-05-23 | 1998-12-04 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタおよびその製造方法 |
| JP2000260995A (ja) * | 1999-03-10 | 2000-09-22 | Matsushita Electric Ind Co Ltd | 薄膜半導体装置の製造方法 |
| CN1492475A (zh) * | 2002-10-22 | 2004-04-28 | 友达光电股份有限公司 | 多晶硅层的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060008634A (ko) | 2006-01-27 |
| US20060017052A1 (en) | 2006-01-26 |
| JP2008252108A (ja) | 2008-10-16 |
| CN1725440A (zh) | 2006-01-25 |
| JP2006041472A (ja) | 2006-02-09 |
| US7465614B2 (en) | 2008-12-16 |
| KR100685396B1 (ko) | 2007-02-22 |
| JP4153500B2 (ja) | 2008-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100419952C (zh) | 制造半导体器件的方法和由此方法制造的半导体器件 | |
| US6916690B2 (en) | Method of fabricating polysilicon film | |
| CN100487878C (zh) | 半导体器件的制造方法及通过该方法制造的半导体 | |
| CN100565824C (zh) | 半导体器件的制造方法及通过该方法制造的半导体器件 | |
| TWI416588B (zh) | 用於製造結晶矽膜及薄膜電晶體的方法 | |
| US20070290210A1 (en) | Semiconductor device and method of fabricating a ltps film | |
| US20100041214A1 (en) | Single crystal substrate and method of fabricating the same | |
| US6531348B2 (en) | Method for crystallizing amorphous silicon and fabricating thin film transistor using crystallized silicon | |
| JP2007184562A (ja) | 多結晶シリコンフィルムの製造方法及びそれを適用した薄膜トランジスタの製造方法 | |
| WO2018145515A1 (zh) | 薄膜晶体管及其制作方法、显示基板和显示装置 | |
| CN109638174A (zh) | Oled显示面板及其制作方法 | |
| US7682950B2 (en) | Method of manufacturing laterally crystallized semiconductor layer and method of manufacturing thin film transistor using the same method | |
| US20060088961A1 (en) | Method of fabricating poly crystalline silicon TFT | |
| KR20080000299A (ko) | 폴리실리콘 박막트랜지스터 액정표시장치 및 그 제조방법 | |
| CN1317735C (zh) | 可促进电子迁移率提高的缓冲层及含该层的薄膜晶体管 | |
| JP2005123563A (ja) | ポリシリコン結晶化の制御方法 | |
| KR100796607B1 (ko) | 다결정 실리콘 결정화방법과 그를 이용한 박막트랜지스터의 제조 방법 | |
| JPH05315361A (ja) | 半導体薄膜の製造方法及び半導体素子 | |
| KR100317636B1 (ko) | 박막트랜지스터의 반도체층 및 그 제조방법 | |
| KR100366960B1 (ko) | 실리콘 결정화 방법 | |
| KR0155304B1 (ko) | 다결정 박막 트랜지스터 및 그 제조방법 | |
| KR100709282B1 (ko) | 박막 트랜지스터 및 제조 방법 | |
| JP3417182B2 (ja) | 薄膜半導体装置の製造方法及び電子機器の製造方法 | |
| JP3473614B2 (ja) | 薄膜半導体装置及び電子機器 | |
| JP2003197630A (ja) | 薄膜トランジスタと表示装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20090109 Address after: Gyeonggi Do, South Korea Patentee after: Samsung Mobile Display Co., Ltd. Address before: Gyeonggi Do, South Korea Patentee before: Samsung SDI Co., Ltd. |
|
| ASS | Succession or assignment of patent right |
Owner name: SAMSUNG MOBILE DISPLAY CO., LTD. Free format text: FORMER OWNER: SAMSUNG SDI CO., LTD. Effective date: 20090109 |
|
| ASS | Succession or assignment of patent right |
Owner name: SAMSUNG DISPLAY CO., LTD. Free format text: FORMER OWNER: SAMSUNG MOBILE DISPLAY CO., LTD. Effective date: 20121017 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20121017 Address after: Gyeonggi Do, South Korea Patentee after: Samsung Display Co., Ltd. Address before: Gyeonggi Do, South Korea Patentee before: Samsung Mobile Display Co., Ltd. |