JP4153500B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4153500B2
JP4153500B2 JP2005081918A JP2005081918A JP4153500B2 JP 4153500 B2 JP4153500 B2 JP 4153500B2 JP 2005081918 A JP2005081918 A JP 2005081918A JP 2005081918 A JP2005081918 A JP 2005081918A JP 4153500 B2 JP4153500 B2 JP 4153500B2
Authority
JP
Japan
Prior art keywords
silicon layer
semiconductor device
manufacturing
amorphous silicon
polycrystalline silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005081918A
Other languages
English (en)
Other versions
JP2006041472A (ja
Inventor
カッカド ラメッシュ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung SDI Co Ltd
Original Assignee
Samsung SDI Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung SDI Co Ltd filed Critical Samsung SDI Co Ltd
Publication of JP2006041472A publication Critical patent/JP2006041472A/ja
Application granted granted Critical
Publication of JP4153500B2 publication Critical patent/JP4153500B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は半導体装置およびその製造方法に係り、さらに詳細には、結晶性が優秀な多結晶シリコンを結晶化すると同時に、結晶化温度による基板の曲がりを防止することができる半導体装置の製造方法及びこれを用いて製造される半導体装置に関する。
例えば、有機電界発光素子における画素領域と周辺駆動領域に電流を供給するために使われる能動型素子としては、多結晶シリコンを半導体層して用いる薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ；ＴＦＴ）用いられている。
一般的に、多結晶シリコンは非晶質シリコンを結晶化させることによって形成できる。
通常の結晶化方法では、結晶化温度を基準にして５００℃前後を基準として大別された低温結晶化法と高温結晶化法とに分けられる。
低温結晶化法としては、エキシマレーザを用いるＥＬＡ（Ｅｘｉｍｅｒ Ｌａｓｅｒ Ａｎｎｅａｌｉｎｇ）法が主に使われている。エキシマレーザアニーリング法は、結晶化温度が４５０℃程度の加熱を受けるためガラス基板を用いることができる。しかし、この方法では、製造費用が高くて基板の最適大きさが制限されるのでディスプレイ全体の製造費用が高くなるという短所がある。
他の結晶化法としては、固相熱処理法（Ｓｏｌｉｄ Ｐｈａｓｅ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）、急速熱処理法（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ Ｐｒｏｃｅｓｓ）などがあり、低費用熱処理方法であるため広く使われている。
しかし、固相熱処理法は６００℃以上で２０時間以上加熱して結晶化しなければならないので結晶化された多結晶シリコンに結晶欠陥（ｄｅｆｅｃｔ）が多く含まれて充分な電界移動度を得ることができないという欠点がある。また、この方法では、熱処理工程中に基板が変形されやすいという問題がある。そこで、結晶化温度を低くすると今度は生産性が落ちるという短所がある。また、高温の結晶化温度を用いるためガラス基板を用いることができないという短所がある。
一方、急速熱処理法（ＲＴＡ）は比較的短い時間に工程が行われることができるが激しい熱衝撃によって基板が変形されやすく、結晶化された多結晶シリコンの電気的特性がよくないという短所がある。
したがって、能動型素子の製造費用を節減するためには結晶化工程での費用が低廉な高温熱処理法を用いる必要性があるが低費用のガラス基板を用いながらも基板の曲がりのような問題点が発生せず、しかも結晶性も優秀な高温熱処理法を開発する必要性がある。
一方、他の従来技術としては、基板上に非晶質シリコン膜を蒸着した後レーザアニーリング方法によって非晶質シリコン膜を結晶化させた後、この結晶化された多結晶シリコン膜に不純物を領域を形成して、不純物領域をＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）法によって活性化させる工程を含む半導体装置の製造方法に関して開示している（例えば、特許文献１参照）。
また、他の従来技術としては、基板上に非晶質シリコン膜をエッチングすると同時に熱的アニーリングして約５０％以下で結晶化を進行させ、もう一度ＲＴＡによって結晶化させることによって全体的に９０％以上の結晶化された多結晶シリコン薄膜を得る方法が開示されている（例えば、特許文献２参照）。
しかし、上記方法はＲＴＡ温度が７００〜９５０℃（特に、特許文献２では１０００℃以上）で相当に高いために基板に変形が生じる可能性があるという問題点がある。
韓国特許公開番号１９９７−８６５８号 韓国特許公開番号１９９５−９９８１号
本発明はこのような課題を解決するために創案されたものであって、本発明の目的は半導体装置に含まれる結晶性が優秀な多結晶シリコンを結晶化すると同時に結晶化時高温の結晶化温度による基板の曲がりを防止することができる半導体装置の製造方法及びこれを用いて製造される半導体装置を提供することにある。
そこで、上記目的を達成するために、本発明の第１の特徴は、半導体装置の製造方法であって、ガラス基板上に非晶質シリコンを含むシリコン層を蒸着する工程と、前記シリコン層をＨ２Ｏ雰囲気、熱処理温度が６００〜７１０℃で、１０分以下の熱処理時間で熱処理して部分的に結晶化させて非晶質シリコン層を形成する工程と、前記非晶質シリコン層にレーザ光を照射して多結晶シリコン層にする工程と、前記多結晶シリコン層上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程と、を備え、前記Ｈ２Ｏ雰囲気の圧力は１００００Ｐａ〜２ＭＰａであり、多結晶シリコン層のラマンスペクトラムＦＷＨＭは７．５ｃｍ−１以下であることを要旨とする。
ことを特徴とする
また、本発明の第２の特徴は、ガラス基板上に非晶質シリコンを含むシリコン層を蒸着する工程と、前記シリコン層をＨ２Ｏ雰囲気、熱処理温度が６００〜７１０℃で、１０分以下の熱処理時間で熱処理して非晶質シリコンを結晶化して多結晶シリコン膜を形成する工程と、前記多結晶シリコン層にレーザ光を照射して前記多結晶シリコン膜を再結晶化する段階と、前記多結晶シリコン層に不純物領域を形成する工程と、を備え、前記Ｈ２Ｏ雰囲気の圧力は１００００Ｐａ〜２ＭＰａであり、多結晶シリコン層のラマンスペクトラムＦＷＨＭは７．５ｃｍ−１以下であることを要旨とする。
本発明によれば、固相結晶化法を用いて非晶質シリコンの結晶化時熱処理雰囲気でＨ２Ｏで結晶化して、もう一度レーザーアニーリング法で結晶化過程を経ることによって結晶性が優秀であって基板の曲がりのような工程上の不良を防止することができる。
以下、本発明の実施の形態に係る半導体装置およびその製造方法の詳細を図面に基づいて説明する。
（第１の実施の形態）
図１〜図５は、本発明の第１の実施の形態に係る半導体装置の製造方法を示す工程断面図である。
まず、図１に示すように、基板１０上に、非晶質シリコンまたは非晶質シリコンを多量に含むシリコン層１２を蒸着（堆積）させる。このとき、基板１０としては通常的に使われる絶縁性を有する透明なガラス基板を用いる。
シリコン層の蒸着方法としては、ＰＥＣＶＤ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）またはＬＰＣＶＤ（Ｌｏｗ Ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）などの通常の蒸着方法を用いる。
ここで、前記非晶質シリコン層を蒸着する前に、基板１０から発生する汚染物などがシリコン層に拡散されることを防止したり、後述するシリコン層と基板間の界面特性を改善するためにＳｉＮｘまたはＳｉＯ２などのバッファ層をさらに形成することができる。
そして、図２に示したように、前記非晶質シリコンまたは非晶質シリコンを多量含むシリコン層１２を熱処理する。このとき、シリコン層１２に熱が加えられる場合、非晶質シリコンが溶けると同時に冷却されながら多結晶シリコンが部分結晶化する。
このとき、非晶質シリコンが部分結晶化される程度は３０〜８０％程度（結晶化されない非晶質シリコン層は２０〜７０％）、望ましくは４０〜７０％程度（結晶化されない非晶質シリコン層は３０〜６０％）になるようにする。このように部分的に結晶化させる理由は、熱処理工程で前記シリコン層１２を全体的に結晶化させてしまうと、熱処理温度または熱処理時間が高かったり長くなって基板が曲がる可能性があるためである。
本実施の形態では熱処理工程としてはＲＴＡのような通常の高温熱処理工程で使われる方法を用いるが、熱処理雰囲気としては、従来のような非活性であるＮ２またはＯ２雰囲気を用いずに、Ｈ２Ｏ雰囲気で熱処理を進行させる。
このようにＨ２Ｏ雰囲気で熱処理をする場合には、Ｎ２またはＯ２雰囲気で熱処理する場合より、同一温度ならば熱処理時間が短縮されて、同一時間なら熱処理温度が減少される。
特に、従来の場合には、透明絶縁基板であるガラスのような場合高温で基板が曲がる問題点が発生するが、本実施の形態のように熱処理温度を減少させることができる場合には基板の曲がりを防止することができる。
本実施の形態における熱処理温度は５５０〜７５０℃であることが望ましく、より一層望ましくは６００〜７１０℃であることが望ましい。５５０℃以下である場合には結晶化が進まず、７５０℃以上である場合には基板が曲がる可能性があるので望ましくない。また、６００〜７１０℃間の温度では適切な熱処理時間で優秀な多結晶シリコンを得ることができるのでより一層望ましい。
そして、Ｈ２Ｏ雰囲気の圧力は１００００〜２ＭＰａであることが望ましく、結晶化速度が圧力に比例するためにあまり圧力が低い場合には結晶化速度が小さくなり、これに伴い熱処理時間が長くなり、これにより基板に影響が及ぶため、望ましくない。また、あまり高圧である場合には、爆発の危険があるので１００００〜２ＭＰａの圧力で熱処理することが望ましい。
一方、前記蒸着されるシリコン層１２の膜厚は２０００Å以下にであれば構わない。しかし、厚さは厚さが薄いほど結晶化が容易であるが、あまり薄い場合には多結晶シリコンが薄膜トランジスタを形成する場合素子の特性に影響が及ぶため３００〜１０００Åの厚さで蒸着することが望ましい。
このとき、図２に示すように、前記シリコン層１２を蒸着した、次にフォトレジストを用いてソース／ドレイン領域１００ａ、１００ｂが形成される領域にレジストパターンを形成して不純物を注入してドーピングされたシリコン層１２’を形成することもできる。
その後、図３に示したように、エキシマレーザアニーリング（ＥＬＡ；Ｅｘｉｍｅｒ Ｌａｓｅｒ Ａｎｎｅａｌｉｎｇ）のようなレーザ熱処理法で前記結晶化されない非晶質シリコン層を結晶化させて多結晶シリコン層１２ａを形成する。
このエキシマレーザアニーリング時のレーザーのエネルギー密度は、２００ｍＪ／ｃｍ２以上であって、望ましくは２００〜３５０ｍＪ／ｃｍ２である。
このような場合、前記非晶質シリコン層が部分結晶化される時、前記注入された不純物は同時に活性化される。
しかし、以下に説明するように、前記不純物を注入して活性化する工程はゲート電極を形成した後に行うことができる。
その後、図４に示したように、前記半導体層１２ａにＳｉＯ２またはＳｉＮｘでゲート絶縁膜１４を形成して、図５に示したように、ゲート電極１６を半導体層１２ａのアクティブチャネル領域１００ｃに対応するように形成する。
なお、前記非晶質シリコン層に不純物を注入しない場合には、前記ゲート電極１６をマスクにして不純物イオンをドーピングしてソース／ドレイン領域１００ａ、１００ｂを形成して、熱処理することで不純物を活性化させる。
（第２の実施の形態）
図６〜図１０は、本発明の第２の実施の形態による半導体装置の製造方法を示す工程断面図である。
図６に示すように、本発明の第２の実施に形態に係る半導体装置の製造方法では、基板１０上に非晶質シリコンを含むシリコン層１２を蒸着する。
その後、図７に示すように、このシリコン層１２をＨ２Ｏ雰囲気、特定温度下で熱処理して非晶質シリコンを結晶化して多結晶シリコン層１２ａを形成する。ここで結晶化された前記多結晶シリコン層１２ａをレーザ光を照射して結晶化されない非晶質シリコンを結晶化すると同時に結晶化された多結晶シリコン層は再結晶化する（図８参照）。
その後、図９に示したように、多結晶シリコン層１２ａをパターニングして、前記多結晶シリコン層１２ａの上にゲート絶縁膜１４を形成する。続いて、図１０に示したように、前記多結晶シリコン層１２ａに不純物をドーピングしてソース／ドレイン領域１００ａ、１００ｂを形成して、これらソース／ドレイン領域１００ａ、１００ｂを熱処理してドーピングした不純物を活性化させる。
このとき、多結晶シリコン層１２ａをＨ２Ｏ雰囲気、特定温度下で熱処理する工程は、上記した第１の実施の形態と同様であり、レーザによる熱処理工程も上記した第１の実施の形態と同様である。
但し、本実施の形態ではＨ２Ｏ雰囲気で熱処理することによって結晶化された多結晶シリコン層１２ａもう一度レーザが照射されることによって再結晶化され、多結晶シリコン層１２ａの結晶性が良好となるという長所がある。
この製造方法で作製される半導体装置の導電型は、ドーピングされるイオンによってＮ型またはＰ型とすることができる。
この後の工程は、上記した第１の実施の形態と同様であり、ゲート電極１６を形成すればよい。
以上の方法で製造される半導体装置の多結晶シリコン薄膜のラマンスペクトラムＦＷＨＭは７．５ｃｍ−１以下、望ましくは４．５ないし６．８ｃｍ−１で優秀な結晶性を有していることが分かる。
以上のように、製造される半導体装置としてはＮ型またはＰ型薄膜トランジスタが含まれて、このような半導体装置は有機電界発光表示装置または液晶ディスプレイ装置に使われることができる。
以下、本発明の望ましい実施例を示す。但し、本発明はこの実施例に限定されるものではない。
（実施例１〜３）
まず、基板上に５００Å厚さで非晶質シリコン層を蒸着した。この蒸着方法としては、実施例１はＬＰＣＶＤを用いており、実施例２は２％以下の水素を含むＰＥＣＶＤを用いており、実施例３は１０％以上の水素を含むＰＥＣＶＤを用いている。その後、非晶質シリコン層全面に亘ってｐ型不純物をドーピングした。
続いて、非晶質シリコン層をＲＴＡで約７００℃でそれぞれ１０分、５分、８分以下に熱処理して結晶化させた。前記熱処理時雰囲気はＯ２またはＮ２キャリアガスとＨ２Ｏ雰囲気で熱処理した。続いて、レーザエネルギーの密度をそれぞれ２３０、２５０、２７０、２９０、３１０ｍＪ／ｃｍ２でレーザアニーリングを行って不純物を活性化させると同時に、多結晶シリコンのうち非晶質シリコンは結晶化させて結晶化された多結晶シリコンは再結晶化させた。
そうしてから、多結晶シリコン層をパターニングして、その上にＳｉＮｘでゲート絶縁膜を基板全面に亘って形成した後、アクティブチャネル領域に対応する位置にゲート電極を形成した後、このゲート電極をマスクとして高農度ｎドーピングを施行した。
その後、層間絶縁膜を形成して、ソース／ドレイン領域が開口されるようにコンタクトホールを形成して、コンタクトホールに金属でソース／ドレイン電極を形成して薄膜トランジスタを完成した。
このとき、形成された多結晶シリコンのラマンスペクトラムを図１１に示す。
（比較例１〜３）
比較例１〜３では、前記熱処理時雰囲気をＮ２またはＯ２キャリアガスと共にＮ２雰囲気で熱処理したことを除いては実施例１〜３と同様である。このとき、完全に非晶質シリコンを結晶化するためには熱処理時間は実施例１〜３と同一であるが熱処理温度は７４０℃で行わなければならなかった。
図１１に示すように、本発明の実施例１〜３によって非晶質シリコンを熱処理して得た多結晶シリコンはラマンピークのＦＷＨＭ（Ｆｕｌｌ Ｗｉｄｔｈａｔ Ｈａｌｆ Ｍａｘｉｍｕｍ）が８．０以下５．０ｃｍ−１で優秀な結晶性を有していることが分かる。
したがって、不純物の活性化と共に多結晶シリコンをもう一度熱処理することによって非晶質シリコンを結晶化するのに寄与することが分かる。通常的に非活性雰囲気での熱処理工程によって製造される多結晶シリコンのＦＷＨＭは８．０ｃｍ−１以上である。
このように製造される多結晶シリコン薄膜は薄膜トランジスタに適用することができ、このような薄膜トランジスタは有機電界発光素子または液晶表示素子のような平板表示素子に使われることができる。
本発明の第１の実施の形態に係る半導体装置の製造方法を示す工程断面図である。 本発明の第１の実施の形態に係る半導体装置の製造方法を示す工程断面図である。 本発明の第１の実施の形態に係る半導体装置の製造方法を示す工程断面図である。 本発明の第１の実施の形態に係る半導体装置の製造方法を示す工程断面図である。 本発明の第１の実施の形態に係る半導体装置の製造方法を示す工程断面図である。 本発明の第２の実施の形態に係る半導体装置の製造方法を示す工程断面図である。 本発明の第２の実施の形態に係る半導体装置の製造方法を示す工程断面図である。 本発明の第２の実施の形態に係る半導体装置の製造方法を示す工程断面図である。 本発明の第２の実施の形態に係る半導体装置の製造方法を示す工程断面図である。 本発明の第２の実施の形態に係る半導体装置の製造方法を示す工程断面図である。 本発明の実施形態によって製造された多結晶シリコン薄膜のＦＷＨＭを示した図面である。
符号の説明
１０ 基板
１２ シリコン層
１２ａ 多結晶シリコン層
１４ ゲート絶縁膜
１６ ゲート電極
１００ａ ソース／ドレイン領域
１００ｃ アクティブチャネル領域

Claims (17)

  1. ガラス基板上に非晶質シリコンを含むシリコン層を蒸着する工程と、
    前記シリコン層をＨ２Ｏ雰囲気、熱処理温度が６００〜７１０℃で、１０分以下の熱処理時間で熱処理して部分的に結晶化させて非晶質シリコン層を形成する工程と、
    前記非晶質シリコン層にレーザ光を照射して多結晶シリコン層にする工程と、
    前記多結晶シリコン層上にゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上にゲート電極を形成する工程と、を備え、
    前記Ｈ２Ｏ雰囲気の圧力は１００００Ｐａ〜２ＭＰａであり、
    多結晶シリコン層のラマンスペクトラムＦＷＨＭは７．５ｃｍ−１以下であることを特徴とする半導体装置の製造方法。
  2. 前記非晶質シリコン層のうち結晶化されない非晶質シリコンの量は全体非晶質シリコンのうち２０〜７０％であることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記非晶質シリコン層のうち結晶化されない非晶質シリコンの量は全体非晶質シリコンのうち３０〜６０％であることを特徴とする請求項２に記載の半導体装置の製造方法。
  4. 前記シリコン層を蒸着する工程の後に、ソース／ドレイン領域に不純物を注入する工程を備えることを特徴とする請求項１に記載の半導体装置の製造方法。
  5. 前記非晶質シリコン層を部分的に結晶化する工程で、前記ソース／ドレイン領域に注入された不純物が活性化されることを特徴とする請求項４に記載の半導体装置の製造方法。
  6. 前記ゲート電極を形成する工程の後に、ソース／ドレイン領域に不純を注入して活性化する工程を備えることであることを特徴とする請求項１に記載の半導体装置の製造方法。
  7. 前記シリコン層の厚さは２０００Å以下であることを特徴とする請求項１に記載の半導体装置の製造方法。
  8. 前記シリコン層の厚さは３００〜１０００Åであることを特徴とする請求項７に記載の半導体装置の製造方法。
  9. 前記レーザ光を照射する工程は、エキシマレーザアニーリング（ＥＬＡ）を行うことを特徴とする請求項１に記載の半導体装置の製造方法。
  10. 前記エキシマレーザアニーリングは、レーザのエネルギー密度が２００ｍＪ／ｃｍ２以上であることを特徴とする請求項９に記載の半導体装置の製造方法。
  11. 前記エネルギー密度は、２００〜３５０ｍＪ／ｃｍ２であることを特徴とする請求項１０に記載の半導体装置の製造方法。
  12. ガラス基板上に非晶質シリコンを含むシリコン層を蒸着する工程と、
    前記シリコン層をＨ２Ｏ雰囲気、熱処理温度が６００〜７１０℃で、１０分以下の熱処理時間で熱処理して非晶質シリコンを結晶化して
    多結晶シリコン膜を形成する工程と、
    前記多結晶シリコン層にレーザ光を照射して前記多結晶シリコン膜を再結晶化する段階と、
    前記多結晶シリコン層に不純物領域を形成する工程と、を備え、
    前記Ｈ２Ｏ雰囲気の圧力は１００００Ｐａ〜２ＭＰａであり、
    多結晶シリコン層のラマンスペクトラムＦＷＨＭは７．５ｃｍ−１以下である
    ことを特徴とする半導体装置の製造方法。
  13. 前記シリコン層の厚さは、２０００Å以下であることを特徴とする請求項１２に記載の半導体装置の製造方法。
  14. 前記シリコン層の厚さは、３００〜１０００Åであることを特徴とする請求項１３に記載の半導体装置の製造方法。
  15. 前記レーザ光を照射する工程は、エキシマレーザアニーリング（ＥＬＡ）を行うことを特徴とする請求項１２に記載の半導体装置の製造方法。
  16. 前記エキシマレーザアニーリングの際のレーザのエネルギー密度は、２００ｍＪ／ｃｍ２ 以上であることを特徴とする請求項１５に記載の半導体装置以上である半導体装置の製造方法。
  17. 前記エネルギー密度は、２００〜３５０ｍＪ／ｃｍ２であることを特徴とする請求項１６に記載の半導体装置の製造方法。
JP2005081918A 2004-07-22 2005-03-22 半導体装置の製造方法 Active JP4153500B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040057382A KR100685396B1 (ko) 2004-07-22 2004-07-22 반도체 장치의 제조 방법 및 이 방법에 의하여 제조되는반도체 장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008122404A Division JP2008252108A (ja) 2004-07-22 2008-05-08 半導体装置

Publications (2)

Publication Number Publication Date
JP2006041472A JP2006041472A (ja) 2006-02-09
JP4153500B2 true JP4153500B2 (ja) 2008-09-24

Family

ID=35656196

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2005081918A Active JP4153500B2 (ja) 2004-07-22 2005-03-22 半導体装置の製造方法
JP2008122404A Pending JP2008252108A (ja) 2004-07-22 2008-05-08 半導体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2008122404A Pending JP2008252108A (ja) 2004-07-22 2008-05-08 半導体装置

Country Status (4)

Country Link
US (1) US7465614B2 (ja)
JP (2) JP4153500B2 (ja)
KR (1) KR100685396B1 (ja)
CN (1) CN100419952C (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0869967A (ja) * 1994-08-26 1996-03-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US7098084B2 (en) * 2000-03-08 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR100810638B1 (ko) * 2006-12-06 2008-03-07 삼성에스디아이 주식회사 박막트랜지스터와 그 제조방법 및 이를 구비한유기전계발광표시장치
KR101015847B1 (ko) 2008-01-18 2011-02-23 삼성모바일디스플레이주식회사 박막트랜지스터와 그 제조방법 및 이를 구비한유기전계발광표시장치
FR2928734A1 (fr) * 2008-03-11 2009-09-18 Commissariat Energie Atomique Procede de reparation d'un echantillon destine a etre analyse par microscopie electronique
JP5436101B2 (ja) * 2008-09-05 2014-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5987174B2 (ja) 2011-10-12 2016-09-07 株式会社Ｊｏｌｅｄ 薄膜トランジスタ装置
KR102014167B1 (ko) * 2012-12-06 2019-10-22 삼성디스플레이 주식회사 다결정 실리콘층의 제조 방법, 상기 다결정 실리콘층의 제조 방법을 포함하는 유기 발광 표시 장치의 제조 방법, 및 그 제조 방법에 의해 제조된 유기 발광 표시 장치
CN103839825A (zh) * 2014-02-24 2014-06-04 京东方科技集团股份有限公司 一种低温多晶硅薄膜晶体管、阵列基板及其制作方法
KR102026823B1 (ko) * 2019-01-28 2019-10-01 삼성디스플레이 주식회사 다결정 실리콘층의 제조 방법, 상기 다결정 실리콘층의 제조 방법을 포함하는 유기 발광 표시 장치의 제조 방법, 및 그 제조 방법에 의해 제조된 유기 발광 표시 장치

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DK155233C (da) 1986-10-14 1989-07-10 Kosan Teknova As Gasflaskeventil
US4790278A (en) 1986-12-10 1988-12-13 Dana Corporation Centrifugal axle speed governor
JPS63304670A (ja) 1987-06-04 1988-12-12 Hitachi Ltd 薄膜半導体装置の製造方法
JP3143967B2 (ja) 1991-07-09 2001-03-07 カシオ計算機株式会社 薄膜トランジスタの製造方法
JP3254072B2 (ja) 1994-02-15 2002-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH07302912A (ja) * 1994-04-29 1995-11-14 Semiconductor Energy Lab Co Ltd 半導体装置
JP3306258B2 (ja) * 1995-03-27 2002-07-24 三洋電機株式会社 半導体装置の製造方法
JPH09213630A (ja) * 1996-02-05 1997-08-15 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JPH10321862A (ja) * 1997-05-23 1998-12-04 Matsushita Electric Ind Co Ltd 薄膜トランジスタおよびその製造方法
JPH11261078A (ja) 1999-01-08 1999-09-24 Seiko Epson Corp 半導体装置の製造方法
JP2000260995A (ja) * 1999-03-10 2000-09-22 Matsushita Electric Ind Co Ltd 薄膜半導体装置の製造方法
CN1236475C (zh) * 2002-10-22 2006-01-11 友达光电股份有限公司 多晶硅层的制作方法
CN1577796A (zh) * 2003-07-10 2005-02-09 精工爱普生株式会社 电子器件的制造方法和半导体器件的制造方法

Also Published As

Publication number Publication date
KR20060008634A (ko) 2006-01-27
JP2006041472A (ja) 2006-02-09
US20060017052A1 (en) 2006-01-26
JP2008252108A (ja) 2008-10-16
CN100419952C (zh) 2008-09-17
KR100685396B1 (ko) 2007-02-22
CN1725440A (zh) 2006-01-25
US7465614B2 (en) 2008-12-16

Similar Documents

Publication Publication Date Title
JP4153500B2 (ja) 半導体装置の製造方法
US7390705B2 (en) Method for crystallizing amorphous semiconductor thin film by epitaxial growth using non-metal seed and method for fabricating poly-crystalline thin film transistor using the same
JP5166152B2 (ja) 薄膜トランジスタの製造方法
JP5197211B2 (ja) 薄膜トランジスタ、その製造方法、及びこれを具備した有機電界発光表示装置
JP4188330B2 (ja) 半導体素子の製造方法
JP2008300831A (ja) 多結晶シリコン層の製造方法、これを利用して形成された薄膜トランジスタ、その製造方法及びこれを含む有機電界発光表示装置
JP2009010391A (ja) 薄膜トランジスタ、その製造方法、これを含む有機電界発光表示装置、及びその製造方法
US7544550B2 (en) Method of fabricating semiconductor device and semiconductor fabricated by the same method
JP5508535B2 (ja) 半導体薄膜の形成方法、半導体装置、半導体装置の製造方法、基板及び薄膜基板
JP2009528696A (ja) 非晶質シリコンのジュール加熱結晶化方法（ＭｅｔｈｏｄｆｏｒＣｒｙｓｔａｌｌｉｚａｔｉｏｎｏｆＡｍｏｒｐｈｏｕｓＳｉｌｉｃｏｎｂｙＪｏｕｌｅＨｅａｔｉｎｇ）
JP2010145984A (ja) 有機電界発光表示装置及びその製造方法
JP6081689B2 (ja) 多結晶シリコン層、薄膜トランジスタ、及び有機電界発光表示装置の製造方法
TW200423407A (en) Fabricating method of low temperature poly-silicon film and low temperature poly-silicon thin film transistor
US8034671B2 (en) Polysilicon film, thin film transistor using the same, and method for forming the same
KR20060032454A (ko) 다결정 실리콘 제조방법
JP2003051600A (ja) 薄膜トランジスタ及びその製造方法
JP3488361B2 (ja) 半導体装置の作製方法
JPH08139331A (ja) 薄膜トランジスタの製造方法
JP2002280560A (ja) 半導体素子の製造方法、その製造方法によって製造される半導体素子及び半導体装置
JP3488441B2 (ja) アクティブ型液晶表示装置の作製方法
KR20130056500A (ko) 다결정 실리콘층의 제조방법 및 이를 이용한 박막트랜지스터의 제조방법
JP2006324564A (ja) 半導体装置の製造方法
JP3488440B2 (ja) アクティブ型液晶表示装置の作製方法
KR100685409B1 (ko) 박막트랜지스터 및 그 제조 방법
JP2003273015A (ja) 半導体装置作製方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070710

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071010

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071030

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080227

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080318

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080415

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080508

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080603

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080703

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4153500

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110711

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110711

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110711

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110711

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120711

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130711

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130711

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130711

Year of fee payment: 5

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130711

Year of fee payment: 5

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130711

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130711

Year of fee payment: 5

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130711

Year of fee payment: 5

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130711

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250