JP2008300831A - 多結晶シリコン層の製造方法、これを利用して形成された薄膜トランジスタ、その製造方法及びこれを含む有機電界発光表示装置 - Google Patents

多結晶シリコン層の製造方法、これを利用して形成された薄膜トランジスタ、その製造方法及びこれを含む有機電界発光表示装置 Download PDF

Info

Publication number
JP2008300831A
JP2008300831A JP2008137033A JP2008137033A JP2008300831A JP 2008300831 A JP2008300831 A JP 2008300831A JP 2008137033 A JP2008137033 A JP 2008137033A JP 2008137033 A JP2008137033 A JP 2008137033A JP 2008300831 A JP2008300831 A JP 2008300831A
Authority
JP
Japan
Prior art keywords
metal
layer pattern
layer
polycrystalline silicon
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008137033A
Other languages
English (en)
Other versions
JP5090253B2 (ja
Inventor
Byoung-Keon Park
炳建 朴
Jin-Wook Seo
晉旭 徐
Tae-Hoon Yang
泰勳 梁
Kil-Won Lee
吉遠 李
Ki-Yong Lee
基龍 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung SDI Co Ltd
Original Assignee
Samsung SDI Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung SDI Co Ltd filed Critical Samsung SDI Co Ltd
Publication of JP2008300831A publication Critical patent/JP2008300831A/ja
Application granted granted Critical
Publication of JP5090253B2 publication Critical patent/JP5090253B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】本発明は、結晶化誘導金属を利用した多結晶シリコン層において、多結晶シリコン層でチャネル領域が形成される領域に残存する結晶化誘導金属を除去する多結晶シリコン層の製造方法と製造方法を利用した多結晶シリコン層で半導体層を形成することにより、漏れ電流が顕著に減少された薄膜トランジスタ、その製造方法及びこれを利用する有機電界発光表示装置を提供する。
【解決手段】本発明は基板上に非晶質シリコン層を形成し、非晶質シリコン層を結晶化誘導金属を利用して多結晶シリコン層に結晶化し、多結晶シリコン上部または下部の一定領域と接する金属層または金属シリサイド層パターンを形成し、基板を熱処理して多結晶シリコン層でチャネル領域が形成される領域に存在する結晶化誘導金属を金属層または金属シリサイド層パターンが形成された領域に対応する多結晶シリコン層内の領域にゲッタリングすることを特徴とする。
【選択図】図２Ｂ

Description

本発明は多結晶シリコン層の製造方法、これを利用して形成された薄膜トランジスタ、その製造方法及びこれを含む有機電界発光表示装置に係り、さらに詳細には結晶化誘導金属を利用して結晶化された多結晶シリコン層において、金属層またはこれら金属のシリサイド層を形成して熱処理することによって、前記多結晶シリコン層でチャネル領域が形成される領域に存在する結晶化誘導金属を除去できる多結晶シリコン層の製造方法、前記多結晶シリコン層の製造方法を利用して製造した多結晶シリコン層を利用して薄膜トランジスタの半導体層を形成することによって、漏れ電流が顕著に減少された薄膜トランジスタ、その製造方法及びこれを利用する有機電界発光表示装置に関する。
一般的に、多結晶シリコン層は高い電界効果移動度と高速動作回路に適用が可能であってＣＭＯＳ回路構成が可能であるという長所があるため、薄膜トランジスタ用半導体層の用途で多く用いられている。このような多結晶シリコン層を利用した薄膜トランジスタは主にアクティブマトリックス液晶ディスプレイ装置（ＡＭＬＣＤ）のアクティブ素子と有機電界発光素子（ＯＬＥＤ）のスイッチング素子及び駆動素子に用いられる。
前記非晶質シリコンを多結晶シリコンに結晶化する方法は固相結晶化法（Ｓｏｌｉｄ Ｐｈａｓｅ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）、エキシマレーザ結晶化法（Ｅｘｃｉｍｅｒ Ｌａｓｅｒ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）、金属誘導結晶化法（Ｍｅｔａｌ Ｉｎｄｕｃｅｄ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）及び金属誘導側面結晶化法（Ｍｅｔａｌ Ｉｎｄｕｃｅｄ Ｌａｔｅｒａｌ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）等があるが、固相結晶化法は非晶質シリコン層を薄膜トランジスタが用いられるディスプレイ素子の基板を形成する物質であるガラスの変形温度である約７００℃以下の温度で数時間ないし数十時間にかけてアニーリングする方法であって、エキシマレーザ結晶化法はエキシマレーザを非晶質シリコン層に走査して非常に短時間の間、局部的に高い温度で加熱して結晶化する方法であり、金属誘導結晶化法はニッケル、パラジウム、金、アルミニウム等の金属を非晶質シリコン層と接触させたり注入して前記金属により非晶質シリコン層が多結晶シリコン層に相変化が誘導される現象を利用する方法であって、金属誘導側面結晶化法は金属とシリコンが反応して生成されたシリサイドが側面に続けて伝播されながら順に非晶質シリコン層の結晶化を誘導する方法を利用する結晶化方法である。
しかし、前記の固相結晶化法は工程時間が長いことに加え、高温で長時間熱処理することによって基板の変形が生じやすいという短所があって、エキシマレーザ結晶化法は高価のレーザ装置が必要であるだけでなく多結晶化された表面の突起（ｐｒｏｔｒｕｓｉｏｎ）が発生して半導体層とゲート絶縁膜の界面特性が悪いという短所があり、前記金属誘導結晶化法または金属誘導側面結晶化法で結晶化する場合には多量の結晶化誘導金属が結晶化された多結晶シリコン層に残留して薄膜トランジスタの半導体層の漏れ電流を増加させる短所がある。
現在、金属を利用した非晶質シリコン層を結晶化する方法は、固相結晶化（Ｓｏｌｉｄ Ｐｈａｓｅ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）よりも低温度で短時間に結晶化させることができるため、幅広く研究が行われている。金属を利用した結晶化方法は金属誘導結晶化（ＭＩＣ、Ｍｅｔａｌ Ｉｎｄｕｃｅｄ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）方法と金属誘導側面結晶化（ＭＩＬＣ、Ｍｅｔａｌ Ｉｎｄｕｃｅｄ Ｌａｔｅｒａｌ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）方法、ＳＧＳ結晶化（Ｓｕｐｅｒ Ｇｒａｉｎ Ｓｉｌｉｃｏｎ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）方法等がある。しかし、結晶化誘導金属を利用した前記方法の場合は、結晶化誘導金属による汚染によって薄膜トランジスタの素子特性が低下する問題点がある。
したがって結晶化誘導金属を利用して非晶質シリコン層を結晶化した後には、前記結晶化誘導金属を除去するためのゲッタリング（ｇｅｔｔｅｒｉｎｇ）工程が行なわれる。一般的なゲッタリング工程は燐または希ガス（ｎｏｂｌｅ ｇａｓ）等の不純物を利用したり、多結晶シリコン層上に非晶質シリコン層を形成する方法等を利用して行われる。しかし前記方法を利用する場合にも、多結晶シリコン層内部の結晶化誘導金属が効果的に除去されず、相変らず漏れ電流が大きいという問題点がある。
特開２００３−１００６３３号公報
本発明は前記従来技術の問題点を解決するものであり、結晶化誘導金属を利用して結晶化された多結晶シリコン層において、前記多結晶シリコン層でチャネル領域が形成される領域に残存する結晶化誘導金属を除去する多結晶シリコン層の製造方法と前記製造方法を利用して形成した多結晶シリコン層で半導体層を形成することによって、漏れ電流が顕著に減少された薄膜トランジスタ、その製造方法及びこれを利用する有機電界発光表示装置を提供することを目的とする。
前記した目的を達成するために本発明は基板上に非晶質シリコン層を形成して、前記非晶質シリコン層を結晶化誘導金属を利用して多結晶シリコン層に結晶化して、前記多結晶シリコン層でチャネル領域が形成される以外の領域に対応する前記多結晶シリコン層の上部または下部の一定領域と接する金属層パターンまたは金属シリサイド層パターンを形成して、前記基板を熱処理して前記多結晶シリコン層でチャネル領域が形成される領域に存在する前記結晶化誘導金属を前記金属層パターンまたは金属シリサイド層パターンが形成された領域に対応する前記多結晶シリコン層内の領域にゲッタリングすることを特徴とする多結晶シリコン層の製造方法を提供する。
また本発明は基板と；前記基板上に位置し、チャネル領域及びソース／ドレイン領域を含む半導体層と；前記チャネル領域以外の領域に対応する前記半導体層の上部または下部に位置する金属層パターンまたは金属シリサイド層パターンと；前記半導体層のチャネル領域に対応するように位置するゲート電極と；前記半導体層と前記ゲート電極を絶縁させるために前記ゲート電極と前記半導体層間に位置するゲート絶縁膜；及び前記半導体層のソース／ドレイン領域に電気的に連結されるソース／ドレイン電極を含むことを特徴とする薄膜トランジスタを提供する。
また本発明は基板を提供して、前記基板上に非晶質シリコン層を形成して、前記非晶質シリコン層を結晶化誘導金属を利用して多結晶シリコン層に結晶化して、前記多結晶シリコン層でチャネル領域が形成される以外の領域に対応する前記多結晶シリコン層の上部または下部の一定領域と接する金属層パターンまたは金属シリサイド層パターンを形成して、前記多結晶シリコン層のチャネル領域に対応するようにゲート電極を形成して、前記多結晶シリコン層と前記ゲート電極を絶縁させるために前記ゲート電極と前記多結晶シリコン層間に位置するゲート絶縁膜を形成して、前記多結晶シリコン層のソース／ドレイン領域に電気的に連結されるソース／ドレイン電極を形成することを含み、前記金属層パターンまたは金属シリサイド層パターンを形成した後に前記基板を熱処理して前記多結晶シリコン層でチャネル領域に存在する前記結晶化誘導金属を前記金属層パターンまたは金属シリサイド層パターンが形成された領域に対応する前記多結晶シリコン層内の領域にゲッタリングすることを含むことを特徴とする薄膜トランジスタの製造方法を提供する。
また本発明は基板と；前記基板上に位置し、チャネル領域及びソース／ドレイン領域を含む半導体層と；前記チャネル領域以外の領域に対応する前記半導体層の上部または下部に位置する金属層パターンまたは金属シリサイド層パターンと；前記半導体層のチャネル領域に対応するように位置するゲート電極と；前記半導体層と前記ゲート電極を絶縁させるために前記ゲート電極と前記半導体層間に位置するゲート絶縁膜と；前記半導体層のソース／ドレイン領域に電気的に連結されるソース／ドレイン電極と；前記ソース／ドレイン電極に電気的に連結される第１電極と；前記第１電極上に位置する有機膜層と；前記有機膜層上に位置する第２電極とを含むことを特徴とする有機電界発光表示装置を提供する。
前記した通り本発明によると、多結晶シリコン層内でチャネル領域が形成される領域に存在する結晶化誘導金属を顕著に除去でき、それによって結晶化誘導金属が顕著に除去された多結晶シリコン層部分を薄膜トランジスタのチャネル領域で利用することによってオフ電流などの電気的特性が優秀な薄膜トランジスタ、その製造方法及びこれを具備した有機電界発光表示装置を製造することができる。
以下、本発明をさらに具体的に説明するために、本発明による望ましい実施形態を添付した図面を参照してさらに詳細に説明する。しかし本発明はここで説明する実施形態に限定されず、他の形態によっても具体化されることができる。
図１Ａないし図１Ｄは本発明の一実施形態による結晶化工程の断面図である。
まず、図１Ａに示したようにガラスまたはプラスチックのような基板１００上にバッファー層１１０を形成する。前記バッファー層１１０は化学的気相蒸着（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法または物理的気相蒸着（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を利用してシリコン酸化膜、シリコン窒化膜のような絶縁膜を利用して単層またはこれらの複層で形成する。この時前記バッファー層１１０は前記基板１００で発生する水分または不純物の拡散を防止したり、結晶化時熱の伝達速度を調節することによって、非晶質シリコン層の結晶化が十分に行われることができるようにする役割を持つ。
続いて、前記バッファー層１１０上に非晶質シリコン層１２０を形成する。この時、前記非晶質シリコン層１２０は化学的気相蒸着法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）または物理的気相蒸着法（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）を利用することができる。また、前記非晶質シリコン層１２０を形成する時、または、形成した後に脱水素処理して水素の濃度を低める工程を行なうことができる。
次に、前記非晶質シリコン層１２０を多結晶シリコン層に結晶化する。本発明ではＭＩＣ（Ｍｅｔａｌ Ｉｎｄｕｃｅｄ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）法、ＭＩＬＣ（Ｍｅｔａｌ Ｉｎｄｕｃｅｄ Ｌａｔｅｒａｌ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）法またはＳＧＳ（ＳｕｐｅｒＧｒａｉｎＳｉｌｉｃｏｎ）法等のような結晶化誘導金属を利用した結晶化方法を利用して前記非晶質シリコン層を多結晶シリコン層に結晶化する。
前記ＳＧＳ法は非晶質シリコン層に拡散する結晶化誘導金属の濃度を低濃度に調節して結晶粒の大きさを数μｍないし数百μｍまで調節することができる結晶化方法である。前記非晶質シリコン層に拡散する結晶化誘導金属の濃度を低濃度に調節するための一実施形態として、前記非晶質シリコン層上にキャッピング層を形成して、前記キャッピング層上に結晶化誘導金属層を形成した後熱処理して結晶化誘導金属を拡散させることができ、工程によってはキャッピング層を形成しなくて結晶化誘導金属層を低濃度で形成すること等により拡散する結晶化誘導金属の濃度を低濃度に調節することができる。
本発明の実施形態ではＳＧＳ結晶化法で多結晶シリコン層を形成することが望ましいため、下記ではこれを説明する。
図１Ｂは前記非晶質シリコン層上にキャッピング層と結晶化誘導金属層を形成する工程の断面図である。
図１Ｂを参照すると、前記非晶質シリコン１２０上にキャッピング層１３０を形成する。この時、前記キャッピング層１３０は今後の工程で形成される結晶化誘導金属が熱処理工程を介して拡散することができるシリコン窒化膜で形成することが望ましく、シリコン窒化膜とシリコン酸化膜の複層を用いることができる。前記キャッピング層１３０は化学的気相蒸着法または物理的気相蒸着法等のような方法で形成する。この時、前記キャッピング層１３０の厚さは１ないし２０００Åに形成する。前記キャッピング層１３０の厚さが１Å未満になる場合には前記キャッピング層１３０が拡散する結晶化誘導金属の量を阻止しにくくて、２０００Å超過する場合には前記非晶質シリコン層１２０に拡散する結晶化誘導金属の量が少なくて多結晶シリコン層に結晶化しにくい。
続いて、前記キャッピング層１３０上に結晶化誘導金属を蒸着して結晶化誘導金属層１４０を形成する。この時、前記結晶化誘導金属はＮｉ、Ｐｄ、Ａｇ、Ａｕ、Ａｌ、Ｓｎ、Ｓｂ、Ｃｕ、Ｔｒ、及びＣｄで構成された群から選択されるいずれか一つを用いることができるが、望ましくはニッケル（Ｎｉ）を利用する。この時、前記結晶化誘導金属層１４０は前記キャッピング層１３０上に１０１１ないし１０１５ａｔｏｍｓ／ｃｍ２の面密度で形成するが、前記結晶化誘導金属が１０１１ａｔｏｍｓ／ｃｍ２の面密度より少なく形成された場合には結晶化の核であるシード（ｓｅｅｄ）の量が少なく、前記非晶質シリコン層がＳＧＳ法による多結晶シリコン層に結晶化しにくくて、前記結晶化誘導金属が１０１５ａｔｏｍｓ／ｃｍ２の面密度より多く形成された場合には非晶質シリコン層に拡散する結晶化誘導金属の量が多くて多結晶シリコン層の結晶粒が小さくなって、また、残留する結晶化誘導金属の量が多くなるようになって前記多結晶シリコン層をパターニングして形成される半導体層の特性が低下するようになる。
図１Ｃは前記基板を熱処理して結晶化誘導金属をキャッピング層を介して拡散させて非晶質シリコン層の界面に移動させる工程の断面図である。
図１Ｃを参照すると、前記バッファー層１１０、非晶質シリコン層１２０、キャッピング層１３０及び結晶化誘導金属層１４０が形成された前記基板１００を熱処理１５０して前記結晶化誘導金属層１４０の結晶化誘導金属のうち一部を前記非晶質シリコン層１２０の表面に移動させる。すなわち、前記熱処理１５０により前記キャッピング層１３０を通過して拡散する結晶化誘導金属１４０ａ、１４０ｂのうち微量の結晶化誘導金属１４０ｂだけが前記非晶質シリコン層１２０の表面に拡散するようになり、大部分の結晶化誘導金属１４０ａは前記非晶質シリコン層１２０に到達できず、または前記キャッピング層１３０を通過できなくなる。
したがって、前記キャッピング層１３０の拡散阻止能力により前記非晶質シリコン層１２０の表面に到達する結晶化誘導金属の量が決定されるが、前記キャッピング層１３０の拡散阻止能力は前記キャッピング層１３０の厚さと密接な関係がある。すなわち、前記キャッピング層１３０の厚さが厚くなるほど拡散する量は少なくなり結晶粒の大きさが大きくなり、厚さが薄くなるほど拡散する量は多くなり、結晶粒の大きさは小さくなる。
この時、前記熱処理１５０工程は２００ないし９００℃の温度範囲で数秒ないし数時間の間行って前記結晶化誘導金属を拡散させるようになるのに、前記温度と時間で行う場合に過多な熱処理工程による基板の変形などを防止することができ、製造費用及び収率の面でも望ましい。前記熱処理１５０工程は炉（ｆｕｒｎａｃｅ）工程、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｌｉｎｇ）工程、ＵＶ工程またはレーザ（Ｌａｓｅｒ）工程のうちいずれか一つの工程を利用することができる。
図１Ｄは拡散した結晶化誘導金属により非晶質シリコン層が多結晶シリコン層に結晶化する工程の断面図である。
図１Ｄを参照すると、前記キャッピング層１３０を通過して前記非晶質シリコン層１２０の表面に拡散した結晶化誘導金属１４０ｂにより前記非晶質シリコン層１２０が多結晶シリコン層１６０に結晶化される。すなわち、前記拡散した結晶化誘導金属１４０ｂが非晶質シリコン層のシリコンと結合して金属シリサイドを形成して前記金属シリサイドが結晶化の核であるシード（ｓｅｅｄ）を形成するようになり、非晶質シリコン層が多結晶シリコン層に結晶化するようになる。
一方、図１Ｄでは前記キャッピング層１３０と結晶化誘導金属層１４０を除去しないで前記熱処理１５０工程を行なったが、結晶化誘導金属を前記非晶質シリコン層１２０上に拡散させて結晶化の核である金属シリサイドを形成させた後、前記キャッピング層１３０と結晶化誘導金属層１４０を除去して熱処理することによって多結晶シリコン層を形成しても構わない。
図２は本発明の第１実施形態による多結晶シリコン層の製造方法を利用して多結晶シリコン層を製造する工程を示した断面図である。
まず、図２Ａに示したようにバッファー層２１０、図１の実施形態による結晶化誘導金属を利用して結晶化された多結晶シリコン層２２０が形成された基板２００が提供される。
続いて、図２Ｂに示したように前記多結晶シリコン層２２０でチャネル領域が形成される以外の領域に対応する前記多結晶シリコン層２２０の上部の一定領域と接する金属層パターンまたは金属シリサイド層パターン２３０を形成する。前記金属層パターンまたは金属シリサイド層パターン２３０は、前記多結晶シリコン層２２０内で拡散係数が結晶化のための前記結晶化誘導金属より小さい金属またはこれら金属の合金を含む金属層パターンやまたはこれら金属の金属シリサイド層パターンである。前記金属層パターンまたは金属シリサイド層パターン２３０の金属または金属シリサイドはゲッタリング用金属または金属シリサイドであり、これら金属層パターンまたは金属シリサイド層パターン２３０が形成された領域に対応する前記多結晶シリコン層２２０内の領域２２０ａに前記結晶化誘導金属がゲッタリングする。
前記多結晶シリコン層２２０内で前記金属層パターンまたは金属シリサイド層パターン２３０の金属または金属シリサイドの拡散係数は、前記結晶化誘導金属の拡散係数の１／１００以下であることが望ましい。前記金属または金属シリサイドの拡散係数が前記結晶化誘導金属の１／１００以下である時、前記ゲッタリング用金属または金属シリサイドが前記多結晶シリコン層２２０内で前記金属層パターンまたは金属シリサイド層パターン２３０が形成された領域に対応する領域２２０ａから外れて前記多結晶シリコン層２２０内の他の領域に拡散されることを防止して、前記多結晶シリコン層２２０内の他の領域に前記金属または金属シリサイドが位置することを防止することができる。
多結晶シリコン層の結晶化に利用される結晶化誘導金属としてはニッケルが広く用いられるが、ニッケルの場合多結晶シリコン層内での拡散係数は約１０−５ｃｍ２／ｓ以下であるので、ニッケルを結晶化誘導金属で用いる場合には、前記ゲッタリング用で用いられる金属層パターンまたは金属シリサイド層パターン２３０の金属または金属シリサイドの多結晶シリコン層内における拡散係数はニッケルの１／１００倍以下の値、すなわち０超過ないし１０−７ｃｍ２／ｓ以下の値を有することが望ましい。この時、前記金属または金属シリサイドはＳｃ、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、Ｗ、Ｍｎ、Ｒｅ、Ｒｕ、Ｏｓ、Ｃｏ、Ｒｈ、Ｉｒ、Ｐｔ、Ｙ、Ｔａ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｄｙ、Ｈｏ、ＴｉＮ、及びＴａＮで構成された群から選択される一つ、これらの合金、またはこれら金属のシリサイドであることができる。
前記金属層パターンまたは金属シリサイド層パターン２３０は前記多結晶シリコン層２２０でチャネルが形成される領域から５０μｍ以下に離隔された位置に対応する前記多結晶シリコン層２２０の上部に形成されることが望ましい。５０μｍを超過して離隔された位置に対応する領域に形成される場合、チャネル領域に存在する結晶化誘導金属が前記領域でゲッタリングするためには移動しなければならない距離が長くなるのに、この時前記距離を移動させるために加えられる熱処理時間が長くなり、基板が変形し、前記結晶化誘導金属が前記領域まで移動しにくいことがある。
また前記金属層パターンまたは金属シリサイド層パターン２３０は３０Åないし１００００Å厚さに形成されることが望ましい。３０Å未満の厚さに形成される場合には、前記金属層パターンまたは金属シリサイド層パターン２３０が形成された領域に対応する前記多結晶シリコン層２２０内の領域において前記結晶化誘導金属がゲッタリングする効率が低下する場合があり、１００００Å超過して形成される場合には、前記金属層パターンまたは金属シリサイド層パターン２３０が厚くなりストレスによって前記層の剥離（ｐｅｅｌｉｎｇ）が生じうる。
ここで、金属層または金属シリサイド層を前記多結晶シリコン層２２０の一定領域にだけ蒸着して前記金属層パターンまたは金属シリサイド層パターン２３０を形成して、後続するゲッタリングのための熱処理をする場合には、３０ないし１００００Åの厚さに形成することができる。
これとは違って、前記多結晶シリコン層２２０上に中間膜を形成して、前記中間膜に前記多結晶シリコン層２２０のチャネル領域が形成される以外の領域を露出させるようにホールを形成して、前記中間膜が形成された前記基板２００全面に金属層または金属シリサイド層を全面に蒸着することによって、前記多結晶シリコン層２２０の一定領域と接する前記金属層パターンまたは金属シリサイド層パターン２３０を形成することもできる。前記のように金属層または金属シリサイド層が基板２００全面に形成された状態で、後続するゲッタリングのための熱処理をする場合には、前記熱処理時全面に形成された前記金属層または金属シリサイド層の熱膨張によって前記基板２００の変形を引き起こすことができるので、前記金属層パターンまたは金属シリサイド層パターン２３０は３０ないし２０００Åの厚さに形成することが望ましい。
続いて、前記バッファー層２１０、前記多結晶シリコン層２２０及び前記金属層パターンまたは金属シリサイド層パターン２３０が形成された前記基板２００を熱処理する。前記熱処理は前記多結晶シリコン層２２０でチャネル領域が形成される領域に存在する結晶化誘導金属を前記金属層パターンまたは金属シリサイド層パターン２３０が形成された領域に対応する前記多結晶シリコン層２２０内の領域２２０ａに移動させて、前記多結晶シリコン層２２０のチャネル領域内の結晶化誘導金属をゲッタリングするためである。前記熱処理は５００ないし９９３℃の温度範囲で、１０秒ないし１０時間の間加熱することが望ましい。前記結晶化誘導金属としてニッケルを用いる場合、前記熱処理温度が５００℃未満の場合には前記多結晶シリコン層２２０内で前記ニッケルの拡散が生じず、前記ニッケルが前記多結晶シリコン層２２０内の領域に移動しにくいことがあり、ニッケルの共融点（ｅｕｔｅｃｔｉｃ ｐｏｉｎｔ）が９９３℃であるので、９９３℃を超過する温度ではニッケルが液相で存在することができる。
また前記熱処理時間を１０秒未満にする場合には前記多結晶シリコン層２２０のチャネル領域内の前記結晶化誘導金属を十分に除去しにくいことがあり、１０時間を超過する場合には長時間の熱処理によって前記基板２００の変形が生じることができ、製造費用及び収率の面でも望ましくない。
一方、ゲッタリング効果を増大させるために前記金属層パターンまたは金属シリサイド層パターン２３０が形成された領域に対応する前記多結晶シリコン層２２０内の領域２２０ａにｎ型不純物やｐ型不純物をさらに注入できる。この時ｎ型不純物としては燐（Ｐ）が望ましく、ｐ型不純物としてはホウ素（Ｂ）が望ましい。または前記金属層または金属シリサイド層２３０が形成された領域に対応する前記多結晶シリコン層２２０内の領域２２０ａにイオンやプラズマを利用してダメージ（ｄａｍａｇｅ）領域２２０ｂが形成されてゲッタリング効果を増大させることができる。
図３は前記金属層パターンまたは金属シリサイド層パターン２３０を利用して前記多結晶シリコン層２２０内の結晶化誘導金属をゲッタリングするメカニズムを説明するためのものである。
まず、図３の（ａ）を参照すると、前記基板２００を熱処理する前には前記多結晶シリコン層２２０内の前記結晶化誘導金属の濃度は一定である。前記基板２００を熱処理すると、前記金属層パターンまたは金属シリサイド層パターン２３０が形成された領域に対応する前記多結晶シリコン層２２０内の領域２２０ａでは、前記金属層パターンの金属が前記多結晶シリコン層２２０と結合して金属シリサイドを形成したり前記金属シリサイド層パターンの金属シリサイドが前記領域に移動する。これと同時に前記基板２００の熱処理時前記多結晶シリコン層２２０内に残存する結晶化誘導金属は前記多結晶シリコン層２２０内で拡散係数が大きいため前記多結晶シリコン層２２０内部で無秩序に拡散し始める。
前記熱処理が続く間、このように無秩序に移動する前記結晶化誘導金属が前記金属層パターンまたは金属シリサイド層パターン２３０が形成された領域に対応する前記多結晶シリコン層２２０内の領域２２０ａに拡散するようになれば、前記結晶化誘導金属は他の金属シリサイドが存在する前記領域２２０ａに存在することが前記金属層パターンまたは金属シリサイド層パターン２３０が形成されない領域に対応する前記多結晶シリコン層内の領域に存在することより熱力学的に安定するので、前記領域２２０ａに拡散した前記結晶化誘導金属は前記領域２２０ａを抜けでることができなくなる。
それゆえ、図３の（ｂ）を参照すると、前記多結晶シリコン層２２０内で前記金属層パターンまたは金属シリサイド層パターン２３０が形成された領域に対応する領域２２０ａと隣接する所の前記結晶化誘導金属の濃度は徐々に減るようになって、それによって前記多結晶シリコン層２２０内で前記領域２２０ａと遠方の前記結晶化誘導金属の濃度と濃度差が生じるようになる。
図３の（ｃ）を参照すると、このような濃度差によって前記多結晶シリコン層２２０内で前記金属層パターンまたは金属シリサイド層パターン２３０が形成された領域に対応する領域２２０ａと遠方の前記結晶化誘導金属も前記領域２２０ａと隣接した所に拡散するようになる。
したがって、図３の（ｄ）を参照すると、一定時間が経過すれば前記多結晶シリコン層２２０内の前記結晶化誘導金属大部分が前記金属層パターンまたは金属シリサイド層パターン２３０が形成された領域に対応する領域２２０ａに拡散してゲッタリングするので、前記領域２２０ａの外部領域では前記結晶化誘導金属がほとんど存在しなくなる。このような原理で前記金属層パターンまたは金属シリサイド層パターン２３０を利用して前記多結晶シリコン層２２０内でチャネルが形成される領域に残存する前記結晶化誘導金属を除去できる。
図４は本発明の第２実施形態による多結晶シリコン層の製造方法を利用して多結晶シリコン層を製造する工程を示した断面図である。下記第２実施形態で特別に言及される場合を除いては前記第１実施形態で言及されたことを参照する。
まず、バッファー層４１０が形成された基板４００が提供される。続いて、後続して形成される多結晶シリコン層でチャネル領域が形成される以外の領域に対応するように前記バッファー層４１０上の一定領域に金属層パターンまたは金属シリサイド層パターン４２０を形成する。
続いて、前記金属層パターンまたは金属シリサイド層パターン４２０が形成された基板４００上に非晶質シリコン層を形成して前記図１の実施形態のように結晶化誘導金属を利用して前記非晶質シリコン層を結晶化して多結晶シリコン層４３０で形成する。この時結晶化のための熱処理時、結晶化が起こると同時に前記金属層パターンまたは金属シリサイド層パターン４２０が形成された領域に対応する前記多結晶シリコン層４３０内の領域４３０ａで前記結晶化誘導金属が移動するゲッタリング工程が同時に起こることもある。
続いて、前記バッファー層４１０、前記金属層パターンまたは金属シリサイド層パターン４２０及び前記多結晶シリコン層４３０が形成された前記基板４００を熱処理する。前記熱処理を通じて前記多結晶シリコン層４３０でチャネル領域が形成される領域に存在する結晶化誘導金属を前記金属層パターンまたは金属シリサイド層パターン４２０が形成された領域に対応する前記多結晶シリコン層４３０内の領域４３０ａに移動させて、前記多結晶シリコン層４３０のチャネル領域内の結晶化誘導金属をゲッタリングする。
図５Ａないし図５Ｃは本発明の第１実施形態による多結晶シリコン層の製造方法を利用して形成されたトップゲート薄膜トランジスタを製造する工程の断面図である。
図５Ａを参照すると、ガラス、ステンレススチールまたはプラスチックなどで構成された基板５００上にシリコン酸化膜またはシリコン窒化膜のような絶縁膜を利用して単層または複層でバッファー層５１０を形成する。この時前記バッファー層５１０は前記基板５００で発生する水分または不純物の拡散を防止したり、結晶化時熱の伝達速度を調節することによって、非晶質シリコン層の結晶化が十分に行われることができるようにする役割を持つ。
続いて、前記バッファー層５１０上に非晶質シリコン層を形成した後、前記図１の実施形態のように結晶化誘導金属を利用して前記非晶質シリコン層を結晶化して多結晶シリコン層で形成する。前記多結晶シリコン層をパターニングして半導体層５２０で形成する。多結晶シリコン層をパターニングすることは本実施形態と別に後続する工程ですることもできる。
続いて、図５Ｂを参照すると、前記半導体層５２０で薄膜トランジスタの電流を調節するチャネルになる領域を除いた領域の上部領域と接する金属層パターンまたは金属シリサイド層パターン５３０を形成する。
前記金属層パターンまたは金属シリサイド層パターン５３０は前記半導体層５２０でチャネルが形成される領域から５０μｍ以下に離隔された位置に対応する前記半導体層５２０の上部領域に形成されることが望ましい。５０μｍを超過して離隔された位置に対応する領域に形成される場合、チャネル領域に存在する結晶化誘導金属が前記領域でゲッタリングするためには移動しなければならない距離が長くなるのに、この時、前記距離を移動させるために加えられる熱処理時間が長くなり、基板が変形し、前記結晶化誘導金属が前記領域まで移動しにくいことがある。
また前記金属層パターンまたは金属シリサイド層パターン５３０は３０Åないし１００００Å厚さに形成されることが望ましい。３０Å未満の厚さに形成される場合には前記金属層パターンまたは金属シリサイド層パターン５３０が形成された領域に対応する前記半導体層５２０内の領域に前記結晶化誘導金属がゲッタリングする効率が低下する場合があり、１００００Åを超過して形成される場合には前記金属層パターンまたは金属シリサイド層パターン５３０が厚くなってストレスによって前記層の剥離（ｐｅｅｌｉｎｇ）が生じうる。
続いて前記バッファー層５１０、前記半導体層５２０及び前記金属層パターンまたは金属シリサイド層パターン５３０が形成された前記基板５００を熱処理して、前記半導体層５２０のチャネル領域に残存する前記結晶化誘導金属を前記金属層パターンまたは金属シリサイド層パターン５３０が形成された領域に対応する前記半導体層５２０内の領域５２０ａに拡散させて前記結晶化誘導金属をゲッタリングする。前記熱処理は前記多結晶シリコン層の製造方法で説明したところと同じであり、前記熱処理は前記金属層パターンまたは金属シリサイド層パターン５３０が形成された以後ならばどの段階でも可能である。前記熱処理後に前記金属層パターンまたは金属シリサイド層パターン５３０を除去することもできる。
一方、ゲッタリング効果を増大させるために前記金属層パターンまたは金属シリサイド層パターン５３０が形成された領域に対応する前記半導体層５２０内の領域５２０ａにｎ型不純物やｐ型不純物をさらに注入できる。この時ｎ型不純物としては燐（Ｐ）が望ましく、ｐ型不純物としてはホウ素（Ｂ）が望ましい。または前記金属層または金属シリサイド層５３０が形成された領域に対応する前記半導体層５２０内の領域５２０ａにイオンやプラズマを利用してダメージ（ｄａｍａｇｅ）領域５２０ｂが形成されてゲッタリング効果を増大させることができる。
続いて、図５Ｃを参照すると、前記金属層パターンまたは金属シリサイド層パターン５３０が形成された前記半導体層５２０上にゲート絶縁膜５４０を形成する。前記ゲート絶縁膜５４０はシリコン酸化膜、シリコン窒化膜またはこれらの二重層であることができる。
続いて、前記ゲート絶縁膜５４０上にアルミニウム（Ａｌ）またはアルミニウム−ネオジム（Ａｌ−Ｎｄ）のようなアルミニウム合金の単一層や、クロム（Ｃｒ）またはモリブデン（Ｍｏ）合金上にアルミニウム合金が積層された多重層でゲート電極用金属層（図示せず）を形成して、フォトエッチング工程で前記ゲート電極用金属層をエッチングして前記半導体層５２０のチャネル領域と対応する部分にゲート電極５５０を形成する。
続いて、前記ゲート電極５５０を含む基板全面にかけて層間絶縁膜５６０を形成する。ここで、前記層間絶縁膜５６０はシリコン窒化膜、シリコン酸化膜またはこれらの多重層であることもある。
続いて、前記層間絶縁膜５６０及び前記ゲート絶縁膜５４０をエッチングして前記半導体層５２０のソース／ドレイン領域を露出させるコンタクトホールを形成する。前記コンタクトホールを介して前記ソース／ドレイン領域と連結するソース／ドレイン電極５７１、５７２を形成する。ここで、前記ソース／ドレイン電極５７１、５７２はモリブデン（Ｍｏ）、クロム（Ｃｒ）、タングステン（Ｗ）、モリブデンタングステン（ＭｏＷ）、アルミニウム（Ａｌ）、アルミニウム−ネオジム（Ａｌ−Ｎｄ）、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、銅（Ｃｕ）、モリブデン合金（Ｍｏ ａｌｌｏｙ）、アルミニウム合金（Ａｌ ａｌｌｏｙ）、及び銅合金（Ｃｕ ａｌｌｏｙ）のうちから選択されるいずれか一つで形成することができる。これによって前記半導体層５２０、前記ゲート電極５５０及び前記ソース／ドレイン電極５７１、５７２を含む薄膜トランジスタを完成する。
図６Ａないし図６Ｃは本発明の第１実施形態による多結晶シリコン層の製造方法を利用して形成されたボトムゲート薄膜トランジスタを製造する工程の断面図である。下記で特別に言及される場合を除いては前記の実施形態で言及されたことを参照する。
図６Ａを参照すると、基板６００上にバッファー層６１０を形成する。前記バッファー層６１０上にゲート電極用金属層（図示せず）を形成して、フォトエッチング工程で前記ゲート電極用金属層をエッチングしてゲート電極６２０を形成する。続いて、前記ゲート電極６２０が形成された前記基板６００上にゲート絶縁膜６３０を形成する。
続いて、図６Ｂを参照すると、前記ゲート絶縁膜６３０上に非晶質シリコン層を形成した後、前記図１の実施形態のように結晶化誘導金属を利用して前記非晶質シリコン層を結晶化して多結晶シリコン層で形成する。前記多結晶シリコン層をパターニングして半導体層６４０で形成する。前記多結晶シリコン層をパターニングすることは本実施形態と別に後続する工程ですることもできる。
続いて、前記半導体層６４０で薄膜トランジスタの電流を調節するチャネルになる領域を除いた領域の上部領域に前記本発明の第１実施形態による多結晶シリコン層の製造方法で説明したように金属層パターンまたは金属シリサイド層パターン６５０を形成する。前記金属層パターンまたは金属シリサイド層パターン６５０は前記半導体層６４０を形成するための非晶質シリコン層を形成する前に前記ゲート絶縁膜６３０上に形成することもできる。
続いて前記バッファー層６１０、前記ゲート電極６２０、前記ゲート絶縁膜６３０、前記半導体層６４０及び前記金属層パターンまたは金属シリサイド層パターン６５０が形成された前記基板６００を熱処理して、前記半導体層６４０のチャネル領域に残存する前記結晶化誘導金属を前記金属層パターンまたは金属シリサイド層パターン６５０が形成された領域に対応する前記半導体層６４０内の領域６４０ａに拡散させて前記結晶化誘導金属をゲッタリングする。前記熱処理は前記多結晶シリコン層の製造方法で説明したところと同じであり、前記熱処理は前記金属層パターンまたは金属シリサイド層パターン６５０が形成された以後ならばどの段階でも可能である。前記熱処理後に前記金属層パターンまたは金属シリサイド層パターン６５０は除去することもできる。
続いて、図６Ｃを参照すると、前記金属層パターンまたは金属シリサイド層パターン６５０が形成された前記半導体層６４０上にオーミックコンタクト物質膜及びソース／ドレイン導電膜を順に積層して、積層されたソース／ドレイン導電膜及びオーミックコンタクト物質膜を順にパターニングしてソース／ドレイン電極６７１、６７２及びオーミックコンタクト層（ｏｈｍｉｃ ｃｏｎｔａｃｔ ｌａｙｅｒ；６６０）を形成する。前記オーミックコンタクト層６６０は不純物がドーピングされた非晶質シリコン膜であることができる。
前記ソース／ドレイン導電膜及び前記オーミックコンタクト物質膜をマスク減少のために一つのマスクを用いて遂行することができる。したがって、前記オーミックコンタクト層６６０は前記ソース／ドレイン電極６７１、６７２下部全体に位置することができる。前記オーミックコンタクト層６６０は前記半導体層６４０と前記ソース／ドレイン電極６７１、６７２間に介在されて前記ソース／ドレイン電極６７１、６７２と前記半導体層６４０がオーミックコンタクトされることができるようにする。一方、前記オーミックコンタクト層６６０は省略することができる。この場合、前記ソース／ドレイン導電膜を積層する前に半導体層６４０に導電領域を形成して前記ソース／ドレイン電極６７１、６７２とオーミックコンタクトを形成することができる。これによって前記ゲート電極６２０、前記半導体層６４０、及び前記ソース／ドレイン電極６７１、６７２を含むボトムゲート薄膜トランジスタを完成する。
図７Ａないし図７Ｃは本発明の第２実施形態による多結晶シリコン層の製造方法を利用して形成されたトップゲート薄膜トランジスタを製造する工程の断面図である。下記で特別に言及される場合を除いては前記実施形態で言及されたことを参照する。
まず、バッファー層７１０が形成された基板７００が提供される。続いて、後続して形成される半導体層でチャネル領域が形成される以外の領域に対応するように前記バッファー層７１０上の一定領域に金属層パターンまたは金属シリサイド層パターン７２０を形成する。
続いて、前記金属層パターンまたは金属シリサイド層パターン７２０が形成された基板７００上に非晶質シリコン層を形成して前記図１の実施形態のように結晶化誘導金属を利用して前記非晶質シリコン層を結晶化して多結晶シリコン層で形成する。前記多結晶シリコン層をパターニングして半導体層７３０で形成する。多結晶シリコン層をパターニングすることは本実施形態と別に後続する工程ですることもできる。
続いて、前記バッファー層７１０、前記金属層パターンまたは金属シリサイド層パターン７２０及び前記半導体層７３０が形成された基板７００を熱処理して、前記半導体層７３０のチャネル領域に残存する結晶化誘導金属を前記金属層パターンまたは金属シリサイド層パターン７２０が形成された領域に対応する前記半導体層７３０内の領域７３０ａに移動させて、前記半導体層７３０のチャネル領域内の前記結晶化誘導金属をゲッタリングする。前記熱処理は前記金属層パターンまたは金属シリサイド層パターン７２０が形成された以後ならばどの段階でも可能である。
続いて、図７Ｃを参照すると、前記半導体層７３０上にゲート絶縁膜７４０を形成する。続いてゲート電極用金属層（図示せず）を形成して、フォトエッチング工程で前記ゲート電極用金属層をエッチングして前記半導体層７３０のチャネル領域と対応する部分にゲート電極７５０を形成する。
続いて、前記ゲート電極７５０を含む基板全面にかけて層間絶縁膜７６０を形成した後、前記層間絶縁膜７６０及び前記ゲート絶縁膜７４０をエッチングして前記半導体層７３０のソース／ドレイン領域を露出させるコンタクトホールを形成する。前記コンタクトホールを介して前記ソース／ドレイン領域と連結するソース／ドレイン電極７７１、７７２を形成する。これによって前記半導体層７３０、前記ゲート電極７５０及び前記ソース／ドレイン電極７７１、７７２を含む薄膜トランジスタを完成する。
一方、本実施形態ではゲート電極がゲート絶縁膜上部に形成されるトップゲート薄膜トランジスタに対して説明したが、該技術分野の熟練された当業者は本発明の思想及び領域から外れない範囲内でボトムゲート薄膜トランジスタ等にも適用する等本発明を多様に修正及び変更させることができることを理解することができるものである。
図８は本発明の実施形態による多結晶シリコン層の製造方法を利用して形成された薄膜トランジスタの半導体層の単位幅当たりオフ電流値と従来の燐（Ｐ）ドーピングによるゲッタリング方法を利用して形成された薄膜トランジスタの半導体層の単位幅当たりオフ電流値を比較したグラフである。ここで横軸のＡ領域は従来の燐（Ｐ）ドーピングによるゲッタリング方法を利用した場合の薄膜トランジスタ、Ｂ及びＣ領域はそれぞれ本発明の多結晶シリコン層の製造方法を利用した場合の薄膜トランジスタで、Ｂ領域はＴｉを利用した場合であって、Ｃ領域はＭｏを利用した場合である。縦軸は薄膜トランジスタの半導体層の単位幅当たりオフ電流値（Ａ／μｍ）を示す。
従来の燐（Ｐ）ドーピングによるゲッタリング方法は２×ｅ１４／ｃｍ２のドーズ量の燐（Ｐ）を半導体層のチャネル領域になる以外の領域にドーピングして、５５０℃で１時間熱処理をすることによって行なった。本発明による多結晶シリコン層の製造方法は半導体層のチャネル領域になる以外の領域にＴｉとＭｏをそれぞれ別途に１００Å厚に蒸着したし、ゲッタリングのための熱処理条件は前記燐（Ｐ）ドーピングによるゲッタリング方法と同じ条件で行なった。前記熱処理後にそれぞれの薄膜トランジスタの半導体層の単位幅当たりオフ電流値を測定した。
本発明によってＴｉまたはＭｏを蒸着してゲッタリングのための熱処理をすれば、前記ＴｉまたはＭｏが半導体層のＳｉと反応してＴｉシリサイドまたはＭｏシリサイドが形成される。前記半導体層で前記ＴｉまたはＭｏ層と接する前記半導体層の下部領域には前記半導体層の界面からＴｉシリサイドまたはＭｏシリサイドが形成された領域が存在するようになり、前記領域に結晶化誘導金属がゲッタリングする。
図８のＡ領域を参照すると、従来の燐（Ｐ）ドーピングによるゲッタリング方法を利用した場合の薄膜トランジスタの半導体層の単位幅当たりオフ電流値を測定した結果、約４．５Ｅ−１２ないし７．０Ｅ−１２（Ａ／μｍ）の値が測定された。しかし図８のＢ及びＣ領域を参照すると、本発明の実施形態による多結晶シリコン層の製造方法を利用した場合の薄膜トランジスタの半導体層の単位幅当たりオフ電流値を測定した結果はＴｉを利用した場合５．０Ｅ−１３（Ａ／μｍ）以下の値が測定され、Ｍｏを利用した場合には６．０Ｅ−１３（Ａ／μｍ）以下の値が測定されて、従来より単位幅当たりオフ電流値が顕著に減少されたことが分かる。
したがって前記の結果によれば、本発明の実施形態による多結晶シリコン層の製造方法を利用する場合には薄膜トランジスタのオフ電流値で反映される半導体層のチャネル領域に残留する結晶化誘導金属の量が大幅に減少されることが分かって、これにより漏れ電流を顕著に減少させた電気的特性が優秀な薄膜トランジスタを提供できることが分かる。
図９は本発明の一実施形態による薄膜トランジスタを含む有機電界発光表示装置の断面図である。
図９を参照すると、前記本発明の図５Ｃの実施形態による薄膜トランジスタを含む前記基板５００全面に絶縁膜５７５を形成する。前記絶縁膜５７５は無機膜であるシリコン酸化膜、シリコン窒化膜またはＳＯＧ膜のうちから選択されるいずれか一つまたは有機膜であるポリイミド（ｐｏｌｙｉｍｉｄｅ）、ベンゾシクロブテン系樹脂（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅｓｅｒｉｅｓｒｅｓｉｎ）またはアクリレート（ａｃｒｙｌａｔｅ）のうちから選択されるいずれか一つで形成することができる。また前記無機膜と前記有機膜の積層構造で形成されることもできる。
前記絶縁膜５７５をエッチングして前記ソースまたはドレイン電極５７１、５７２を露出させるビアホールを形成する。前記ビアホールを介して前記ソースまたはドレイン電極５７１、５７２のうちいずれか一つと連結される第１電極５８０を形成する。前記第１電極５８０はアノードまたはカソードで形成することができる。前記第１電極５８０がアノードである場合、前記アノードはＩＴＯ、ＩＺＯまたはＩＴＺＯのうちからいずれか一つで構成された透明導電膜で形成することができ、カソードである場合前記カソードはＭｇ、Ｃａ、Ａｌ、Ａｇ、Ｂａまたはこれらの合金を用いて形成することができる。
続いて、前記第１電極５８０上に前記第１電極５８０の表面一部を露出させる開口部を有する画素定義膜５８５を形成して、前記露出した第１電極５８０上に発光層を含む有機膜層５９０を形成する。前記有機膜層５９０には正孔注入層、正孔輸送層、正孔抑制層、電子抑制層、電子注入層及び電子輸送層で構成された群から選択される一つまたは複数の層をさらに含むことができる。続いて、前記有機膜層５９０上に第２電極５９５を形成する。これによって本発明の一実施形態による有機電界発光表示装置を完成する。
したがって、結晶化誘導金属を利用して結晶化された多結晶シリコン層において、前記多結晶シリコン層でチャネル領域が形成される以外の領域に対応する前記多結晶シリコン層の上部または下部の一定領域に、前記多結晶シリコン層内に前記結晶化誘導金属より拡散係数が小さな金属またはこれらの合金を含む金属層パターンまたは金属シリサイド層パターンを形成して熱処理することによって、前記多結晶シリコン層でチャネル領域が形成される領域に存在する結晶化誘導金属を除去できるようになって、それによってこれを利用する薄膜トランジスタのオフ電流を顕著に減少することができるようになって、電気的特性が優秀な薄膜トランジスタ及びこれを具備する有機電界発光表示装置も提供することができるようになる。
本発明の実施形態による結晶化工程の断面図である。 本発明の実施形態による結晶化工程の断面図である。 本発明の実施形態による結晶化工程の断面図である。 本発明の実施形態による結晶化工程の断面図である。 本発明の第１実施形態による多結晶シリコン層の製造方法を利用して多結晶シリコン層でチャネル領域が形成される領域に残存する結晶化誘導金属を除去する工程を示した断面図である。 本発明の第１実施形態による多結晶シリコン層の製造方法を利用して多結晶シリコン層でチャネル領域が形成される領域に残存する結晶化誘導金属を除去する工程を示した断面図である。 多結晶シリコン層内の結晶化誘導金属をゲッタリングするメカニズムを説明する図面である。 本発明の第２実施形態による多結晶シリコン層の製造方法を利用して多結晶シリコン層でチャネル領域が形成される領域に残存する結晶化誘導金属を除去する工程を示した断面図である。 本発明の第１実施形態による多結晶シリコン層の製造方法を利用してトップゲート薄膜トランジスタを製造する工程を示した断面図である。 本発明の第１実施形態による多結晶シリコン層の製造方法を利用してトップゲート薄膜トランジスタを製造する工程を示した断面図である。 本発明の第１実施形態による多結晶シリコン層の製造方法を利用してトップゲート薄膜トランジスタを製造する工程を示した断面図である。 本発明の第１実施形態による多結晶シリコン層の製造方法を利用してボトムゲート薄膜トランジスタを製造する工程を示した断面図である。 本発明の第１実施形態による多結晶シリコン層の製造方法を利用してボトムゲート薄膜トランジスタを製造する工程を示した断面図である。 本発明の第１実施形態による多結晶シリコン層の製造方法を利用してボトムゲート薄膜トランジスタを製造する工程を示した断面図である。 本発明の第２実施形態による多結晶シリコン層の製造方法を利用してトップゲート薄膜トランジスタを製造する工程を示した断面図である。 本発明の第２実施形態による多結晶シリコン層の製造方法を利用してトップゲート薄膜トランジスタを製造する工程を示した断面図である。 本発明の第２実施形態による多結晶シリコン層の製造方法を利用してトップゲート薄膜トランジスタを製造する工程を示した断面図である。 本発明の一実施形態による多結晶シリコン層の製造方法を利用して形成された薄膜トランジスタの半導体層の単位幅当たりオフ電流値と従来の燐（Ｐ）ドーピングによるゲッタリング方法を利用して形成された薄膜トランジスタの半導体層の単位幅当たりオフ電流値を比較したグラフである。 本発明の第１実施形態による多結晶シリコン層の製造方法を利用して形成した薄膜トランジスタを含む有機電界発光表示装置の断面図である。
符号の説明
２００、４００、５００、６００、７００：基板
２１０、４１０、５１０、６１０、７１０：バッファー層
２２０、４３０、５２０、６４０、７３０：多結晶シリコン層
２３０、４２０、５３０、６５０、７２０：金属層パターンまたは金属シリサイド層パターン
５４０、６３０、７４０：ゲート絶縁膜
５５０、６２０、７５０：ゲート電極
５６０、７６０：層間絶縁膜
６６０：オーミックコンタクト層
５７１、５７２、６７１、６７２、７７１、７７２：ソース／ドレイン電極
５７５：絶縁膜
５８０：第１電極
５８５：画素定義膜
５９０：有機膜層
５９５：第２電極

Claims (36)

  1. 基板上に非晶質シリコン層を形成して、
    前記非晶質シリコン層を結晶化誘導金属を利用して多結晶シリコン層に結晶化して、
    前記多結晶シリコン層でチャネル領域が形成される以外の領域に対応する前記多結晶シリコン層の上部または下部の一定領域と接する金属層パターンまたは金属シリサイド層パターンを形成して、
    前記基板を熱処理して前記多結晶シリコン層でチャネル領域が形成される領域に存在する前記結晶化誘導金属を前記金属層パターンまたは金属シリサイド層パターンが形成された領域に対応する前記多結晶シリコン層内の領域にゲッタリングすることを特徴とする多結晶シリコン層の製造方法。
  2. 前記金属層パターンまたは金属シリサイド層パターンは前記多結晶シリコン層内で拡散係数が前記結晶化誘導金属より小さい金属またはこれらの合金を含む金属層パターンやこれら金属のシリサイドを含む金属シリサイド層パターンであることを特徴とする請求項１に記載の多結晶シリコン層の製造方法。
  3. 前記金属層パターンまたは金属シリサイド層パターンの拡散係数は前記結晶化誘導金属の拡散係数の１／１００以下であることを特徴とする請求項２に記載の多結晶シリコン層の製造方法。
  4. 前記結晶化誘導金属はニッケルであり、前記金属層パターンまたは金属シリサイド層パターンの拡散係数は０超過ないし１０−７ｃｍ２／ｓ以下であることを特徴とする請求項３に記載の多結晶シリコン層の製造方法。
  5. 前記金属層パターンまたは金属シリサイド層パターンはＳｃ、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、Ｗ、Ｍｎ、Ｒｅ、Ｒｕ、Ｏｓ、Ｃｏ、Ｒｈ、Ｉｒ、Ｐｔ、Ｙ、Ｔａ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｄｙ、Ｈｏ、ＴｉＮ、及びＴａＮで構成される群から選択された一つまたはこれらの合金を含み、またはこれら金属のシリサイドを含むことを特徴とする請求項３に記載の多結晶シリコン層の製造方法。
  6. 前記熱処理は５００℃ないし９９３℃の温度範囲で１０秒ないし１０時間の間加熱することを特徴とする請求項１に記載の多結晶シリコン層の製造方法。
  7. 前記結晶化はＭＩＣ、ＭＩＬＣまたはＳＧＳ結晶化法を利用することを特徴とする請求項１に記載の多結晶シリコン層の製造方法。
  8. 前記金属層パターンまたは金属シリサイド層パターンは前記多結晶シリコン層でチャネル領域が形成される領域から５０μｍ以下に離隔された位置に形成することを特徴とする請求項１に記載の多結晶シリコン層の製造方法。
  9. 前記金属層パターンまたは金属シリサイド層パターンは３０Åないし１００００Åの厚さに形成することを特徴とする請求項１に記載の多結晶シリコン層の製造方法。
  10. 前記金属層パターンまたは金属シリサイド層パターンは３０Åないし２０００Åの厚さに形成することを特徴とする請求項９に記載の多結晶シリコン層の製造方法。
  11. 前記金属層パターンまたは金属シリサイド層パターンが形成された領域に対応する前記多結晶シリコン層領域にｎ型不純物またはｐ型不純物をさらに注入し、またはイオンまたはプラズマを利用してダメージ（ｄａｍａｇｅ）領域を形成することをさらに含むことを特徴とする請求項１に記載の多結晶シリコン層の製造方法。
  12. 基板と；
    前記基板上に位置し、チャネル領域及びソース／ドレイン領域を含む半導体層と；
    前記チャネル領域以外の領域に対応する前記半導体層の上部または下部に位置する金属層パターンまたは金属シリサイド層パターンと；
    前記半導体層のチャネル領域に対応するように位置するゲート電極と；
    前記半導体層と前記ゲート電極を絶縁させるために前記ゲート電極と前記半導体層間に位置するゲート絶縁膜と；
    前記半導体層のソース／ドレイン領域に電気的に連結されるソース／ドレイン電極を含むことを特徴とする薄膜トランジスタ。
  13. 前記金属層パターンまたは金属シリサイド層パターンは前記半導体層内で拡散係数が結晶化誘導金属より小さい金属またはこれらの合金を含む金属層パターンやこれら金属のシリサイドを含む金属シリサイド層パターンであることを特徴とする請求項１２に記載の薄膜トランジスタ。
  14. 前記金属層パターンまたは金属シリサイド層パターンの拡散係数は前記結晶化誘導金属の拡散係数の１／１００以下であることを特徴とする請求項１３に記載の薄膜トランジスタ。
  15. 前記結晶化誘導金属はニッケルであり、前記金属層パターンまたは金属シリサイド層パターンの拡散係数は０超過ないし１０−７ｃｍ２／ｓ以下であることを特徴とする請求項１４に記載の薄膜トランジスタ。
  16. 前記金属層パターンまたは金属シリサイド層パターンはＳｃ、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、Ｗ、Ｍｎ、Ｒｅ、Ｒｕ、Ｏｓ、Ｃｏ、Ｒｈ、Ｉｒ、Ｐｔ、Ｙ、Ｔａ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｄｙ、Ｈｏ、ＴｉＮ、及びＴａＮで構成される群から選択された一つまたはこれらの合金を含み、またはこれら金属のシリサイドを含むことを特徴とする請求項１３に記載の薄膜トランジスタ。
  17. 前記金属層パターンまたは金属シリサイド層パターンは前記半導体層のチャネル領域から５０μｍ以下に離隔されて位置することを特徴とする請求項１２に記載の薄膜トランジスタ。
  18. 前記金属層パターンまたは金属シリサイド層パターンの厚さは３０Åないし１００００Åであることを特徴とする請求項１２に記載の薄膜トランジスタ。
  19. 前記金属層パターンまたは金属シリサイド層パターンが形成された領域に対応する前記半導体層内の領域にｎ型不純物またはｐ型不純物がさらに含まれ、またはイオンまたはプラズマ処理によるダメージ（ｄａｍａｇｅ）領域をさらに含むことを特徴とする請求項１２に記載の薄膜トランジスタ。
  20. 基板を提供して、
    前記基板上に非晶質シリコン層を形成して、
    前記非晶質シリコン層を結晶化誘導金属を利用して多結晶シリコン層に結晶化して、
    前記多結晶シリコン層でチャネル領域になる以外の領域に対応する前記多結晶シリコン層の上部または下部の一定領域と接する金属層パターンまたは金属シリサイド層パターンを形成して、
    前記多結晶シリコン層のチャネル領域に対応するようにゲート電極を形成して、
    前記多結晶シリコン層と前記ゲート電極を絶縁させるために前記ゲート電極と前記多結晶シリコン層間に位置するゲート絶縁膜を形成して、
    前記多結晶シリコン層のソース／ドレイン領域に電気的に連結されるソース／ドレイン電極を形成することを含み、
    前記金属層パターンまたは金属シリサイド層パターンを形成した後に前記基板を熱処理して前記多結晶シリコン層でチャネル領域に存在する前記結晶化誘導金属を前記金属層パターンまたは金属シリサイド層パターンが形成された領域に対応する前記多結晶シリコン層内の領域にゲッタリングすることを含むことを特徴とする薄膜トランジスタの製造方法。
  21. 前記基板を熱処理して前記多結晶シリコン層のチャネル領域に存在する前記結晶化誘導金属をゲッタリングした後に前記金属層パターンまたは金属シリサイド層パターンを除去することをさらに含むことを特徴とする請求項２０に記載の薄膜トランジスタの製造方法。
  22. 前記金属層パターンまたは金属シリサイド層パターンは前記多結晶シリコン層内で拡散係数が前記結晶化誘導金属より小さい金属またはこれらの合金を含む金属層パターンやこれら金属のシリサイドを含む金属シリサイド層パターンであることを特徴とする請求項２０に記載の薄膜トランジスタの製造方法。
  23. 前記金属層パターンまたは金属シリサイド層パターンの拡散係数は前記結晶化誘導金属の拡散係数の１／１００以下であることを特徴とする請求項２２に記載の薄膜トランジスタの製造方法。
  24. 前記結晶化誘導金属はニッケルであり、前記金属層パターンまたは金属シリサイド層パターンの拡散係数は０超過ないし１０−７ｃｍ２／ｓ以下であることを特徴とする請求項２３に記載の薄膜トランジスタの製造方法。
  25. 前記金属層パターンまたは金属シリサイド層パターンはＳｃ、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、Ｗ、Ｍｎ、Ｒｅ、Ｒｕ、Ｏｓ、Ｃｏ、Ｒｈ、Ｉｒ、Ｐｔ、Ｙ、Ｔａ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｄｙ、Ｈｏ、ＴｉＮ、及びＴａＮで構成される群から選択された一つまたはこれらの合金を含み、またはこれら金属のシリサイドを含むことを特徴とする請求項２３に記載の薄膜トランジスタの製造方法。
  26. 前記熱処理は５００℃ないし９９３℃の温度範囲で１０秒ないし１０時間の間加熱することを特徴とする請求項２０に記載の薄膜トランジスタの製造方法。
  27. 前記結晶化はＭＩＣ、ＭＩＬＣまたはＳＧＳ結晶化法を利用することを特徴とする請求項２０に記載の薄膜トランジスタの製造方法。
  28. 前記金属層または金属シリサイド層が形成された領域に対応する前記多結晶シリコン層領域にｎ型不純物またはｐ型不純物を注入し、またはイオンまたはプラズマを利用してダメージ領域を形成することをさらに含むことを特徴とする請求項２０に記載の薄膜トランジスタの製造方法。
  29. 基板と；
    前記基板上に位置し、チャネル領域及びソース／ドレイン領域を含む半導体層と；
    前記チャネル領域以外の領域に対応する前記半導体層の上部または下部に位置する金属層パターンまたは金属シリサイド層パターンと；
    前記半導体層のチャネル領域と対応するよう配置するゲート電極と；
    前記半導体層と前記ゲート電極を絶縁させるために前記ゲート電極と前記半導体層間に位置するゲート絶縁膜と；
    前記半導体層のソース／ドレイン領域に電気的に連結されるソース／ドレイン電極と；
    前記ソース／ドレイン電極に電気的に連結される第１電極と；
    前記第１電極上に位置する有機膜層と；
    前記有機膜層上に位置する第２電極を含むことを特徴とする有機電界発光表示装置。
  30. 前記金属層パターンまたは金属シリサイド層パターンは前記半導体層内で拡散係数が結晶化誘導金属より小さい金属またはこれらの合金を含む金属層パターンやこれら金属のシリサイドを含む金属シリサイド層パターンであることを特徴とする請求項２９に記載の有機電界発光表示装置。
  31. 前記金属層パターンまたは金属シリサイド層パターンの拡散係数は前記結晶化誘導金属の拡散係数の１／１００以下であることを特徴とする請求項２９に記載の有機電界発光表示装置。
  32. 前記結晶化誘導金属はニッケルであり、前記金属層パターンまたは金属シリサイド層パターンの拡散係数は０超過ないし１０−７ｃｍ２／ｓ以下であることを特徴とする請求項３１に記載の有機電界発光表示装置。
  33. 前記金属層パターンまたは金属シリサイド層パターンはＳｃ、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、Ｗ、Ｍｎ、Ｒｅ、Ｒｕ、Ｏｓ、Ｃｏ、Ｒｈ、Ｉｒ、Ｐｔ、Ｙ、Ｔａ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｄｙ、Ｈｏ、ＴｉＮ、及びＴａＮで構成される群から選択された一つまたはこれらの合金を含み、またはこれら金属のシリサイドを含むことを特徴とする請求項３１に記載の有機電界発光表示装置。
  34. 前記金属層パターンまたは金属シリサイド層パターンは前記半導体層のチャネル領域から５０μｍ以下に離隔されて位置することを特徴とする請求項２９に記載の有機電界発光表示装置。
  35. 前記金属層パターンまたは金属シリサイド層パターンの厚さは３０Åないし１００００Åであることを特徴とする請求項２９に記載の有機電界発光表示装置。
  36. 前記金属層パターンまたは金属シリサイド層パターンが形成された領域に対応する前記半導体層内の領域にｎ型不純物またはｐ型不純物がさらに含まれたり、またはイオンまたはプラズマ処理によるダメージ（ｄａｍａｇｅ）領域をさらに含むことを特徴とする請求項２９に記載の有機電界発光表示装置。
JP2008137033A 2007-05-31 2008-05-26 多結晶シリコン層の製造方法、これを利用して形成された薄膜トランジスタ、その製造方法及びこれを含む有機電界発光表示装置 Active JP5090253B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020070053314A KR100875432B1 (ko) 2007-05-31 2007-05-31 다결정 실리콘층의 제조 방법, 이를 이용하여 형성된박막트랜지스터, 그의 제조방법 및 이를 포함하는유기전계발광표시장치
KR10-2007-0053314 2007-05-31

Publications (2)

Publication Number Publication Date
JP2008300831A true JP2008300831A (ja) 2008-12-11
JP5090253B2 JP5090253B2 (ja) 2012-12-05

Family

ID=39875979

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008137033A Active JP5090253B2 (ja) 2007-05-31 2008-05-26 多結晶シリコン層の製造方法、これを利用して形成された薄膜トランジスタ、その製造方法及びこれを含む有機電界発光表示装置

Country Status (6)

Country Link
US (2) US20080296565A1 (ja)
EP (1) EP2009680B1 (ja)
JP (1) JP5090253B2 (ja)
KR (1) KR100875432B1 (ja)
CN (1) CN101315883B (ja)
TW (1) TWI381451B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008311649A (ja) * 2007-06-13 2008-12-25 Samsung Sdi Co Ltd 薄膜トランジスタ、その製造方法、及びこれを含む有機電界発光表示装置

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100875432B1 (ko) 2007-05-31 2008-12-22 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조 방법, 이를 이용하여 형성된박막트랜지스터, 그의 제조방법 및 이를 포함하는유기전계발광표시장치
KR100889626B1 (ko) 2007-08-22 2009-03-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 이를 구비한유기전계발광표시장치, 및 그의 제조방법
KR100889627B1 (ko) 2007-08-23 2009-03-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 구비한유기전계발광표시장치
KR100982310B1 (ko) 2008-03-27 2010-09-15 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR100989136B1 (ko) 2008-04-11 2010-10-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR101002666B1 (ko) 2008-07-14 2010-12-21 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR100965259B1 (ko) * 2008-12-18 2010-06-22 삼성모바일디스플레이주식회사 유기전계발광표시장치 및 그의 제조방법
KR101049808B1 (ko) * 2008-12-30 2011-07-15 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 이를 포함하는 유기전계발광표시장치
KR101049806B1 (ko) * 2008-12-30 2011-07-15 삼성모바일디스플레이주식회사 다결정 실리콘의 제조방법, 박막트랜지스터, 그의 제조방법및 이를 포함하는 유기전계발광표시장치
FR2950477A1 (fr) * 2009-09-18 2011-03-25 Commissariat Energie Atomique Procede de preparation d'une couche mince de silicium polycristallin
JP5209123B2 (ja) 2009-11-04 2013-06-12 パナソニック株式会社 表示パネル装置及びその製造方法
KR101049802B1 (ko) * 2009-11-20 2011-07-15 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조방법, 박막트랜지스터, 그를 구비하는 유기전계발광표시장치 및 그들의 제조방법
WO2011068028A1 (en) * 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, semiconductor device, and method for manufacturing the same
US8624239B2 (en) * 2010-05-20 2014-01-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101094302B1 (ko) * 2010-06-03 2011-12-19 삼성모바일디스플레이주식회사 유기전계발광표시장치 및 그의 제조방법
KR101733196B1 (ko) 2010-09-03 2017-05-25 삼성디스플레이 주식회사 박막 트랜지스터, 이의 제조 방법, 및 이를 구비한 표시 장치
KR101752400B1 (ko) 2010-09-03 2017-06-30 삼성디스플레이 주식회사 다결정 규소층의 형성 방법, 상기 다결정 규소층을 포함하는 박막 트랜지스터 및 유기 발광 장치
KR101807849B1 (ko) 2010-12-08 2017-12-12 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 이의 제조 방법
US9196753B2 (en) 2011-04-19 2015-11-24 Micron Technology, Inc. Select devices including a semiconductive stack having a semiconductive material
KR20120131753A (ko) * 2011-05-26 2012-12-05 삼성디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터의 제조 방법 및 유기 발광 표시 장치
CN102810569A (zh) * 2011-06-01 2012-12-05 广东中显科技有限公司 可同时驱入镍和调整阈值电压的多晶硅薄膜晶体管
KR101809661B1 (ko) 2011-06-03 2017-12-18 삼성디스플레이 주식회사 박막 트랜지스터, 그 제조 방법 및 이를 포함하는 유기 발광 표시 장치
CN102709185A (zh) * 2011-07-25 2012-10-03 京东方科技集团股份有限公司 含有多晶硅有源层的薄膜晶体管、其制造方法及阵列基板
CN102306709A (zh) * 2011-09-23 2012-01-04 北京大学 一种有机电致发光器件及其制备方法
WO2013124719A1 (en) * 2012-02-22 2013-08-29 Soitec Methods of providing thin layers of crystalline semiconductor material, and related structures and devices
US9136134B2 (en) * 2012-02-22 2015-09-15 Soitec Methods of providing thin layers of crystalline semiconductor material, and related structures and devices
CN103515200A (zh) * 2012-06-15 2014-01-15 无锡华润上华半导体有限公司 一种厚多晶硅的制备方法
TWI500163B (zh) * 2012-10-15 2015-09-11 Innocom Tech Shenzhen Co Ltd 低溫多晶矽薄膜電晶體、其製備方法及顯示裝置
US9184052B2 (en) * 2012-10-25 2015-11-10 Samsung Electronics Co., Ltd. Semiconductor device and manufacturing method of semiconductor device using metal oxide
KR102072800B1 (ko) * 2012-11-29 2020-02-04 삼성디스플레이 주식회사 박막 트랜지스터의 제조 방법, 이를 포함하는 유기 발광 표시 장치의 제조 방법 및 이를 통해 제조된 박막 트랜지스터
CN104103643B (zh) * 2013-04-08 2017-04-12 群创光电股份有限公司 显示面板以及其包含的薄膜晶体管基板的制备方法
JP6106024B2 (ja) 2013-05-21 2017-03-29 株式会社ジャパンディスプレイ 薄膜トランジスタの製造方法及び薄膜トランジスタ
KR102239841B1 (ko) 2014-08-06 2021-04-14 삼성디스플레이 주식회사 박막 트랜지스터, 이를 구비하는 디스플레이 장치, 박막 트랜지스터의 제조방법 및 디스플레이 장치의 제조방법
US9960178B2 (en) 2015-03-13 2018-05-01 Toshiba Memory Corporation Semiconductor memory device and method for manufacturing same
CN107611141A (zh) * 2017-08-28 2018-01-19 深圳市华星光电技术有限公司 多晶硅基板、薄膜晶体管基板和制作方法
CN111403287B (zh) * 2020-03-24 2023-12-22 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
CN112071868B (zh) * 2020-09-18 2024-09-13 京东方科技集团股份有限公司 Ltps tft阵列基板及显示装置
CN112310233B (zh) * 2020-10-16 2022-06-14 泰州隆基乐叶光伏科技有限公司 太阳电池及生产方法、电池组件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000114527A (ja) * 1998-08-07 2000-04-21 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2000252474A (ja) * 1998-12-28 2000-09-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2001319878A (ja) * 2000-05-11 2001-11-16 Sharp Corp 半導体製造方法
JP2003318194A (ja) * 2002-04-24 2003-11-07 Sharp Corp 半導体装置およびその製造方法

Family Cites Families (98)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3465209A (en) * 1966-07-07 1969-09-02 Rca Corp Semiconductor devices and methods of manufacture thereof
DE2937974A1 (de) 1979-09-20 1981-04-02 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Vorrichtung zur elektrooptischen steuerung eines lichtbuendels
JPS62104173A (ja) 1985-10-31 1987-05-14 Fujitsu Ltd 半導体装置
JP3122177B2 (ja) 1991-08-09 2001-01-09 旭硝子株式会社 薄膜トランジスタとその製造方法
JPH06151859A (ja) 1992-09-15 1994-05-31 Canon Inc 半導体装置
TW232751B (en) * 1992-10-09 1994-10-21 Semiconductor Energy Res Co Ltd Semiconductor device and method for forming the same
JP2762215B2 (ja) * 1993-08-12 1998-06-04 株式会社半導体エネルギー研究所 薄膜トランジスタおよび半導体装置の作製方法
JPH07176753A (ja) 1993-12-17 1995-07-14 Semiconductor Energy Lab Co Ltd 薄膜半導体装置およびその作製方法
JP3403807B2 (ja) 1994-06-02 2003-05-06 松下電器産業株式会社 薄膜トランジスタおよび液晶表示装置
JP2738315B2 (ja) * 1994-11-22 1998-04-08 日本電気株式会社 薄膜トランジスタおよびその製造方法
JPH08255907A (ja) 1995-01-18 1996-10-01 Canon Inc 絶縁ゲート型トランジスタ及びその製造方法
US5771110A (en) * 1995-07-03 1998-06-23 Sanyo Electric Co., Ltd. Thin film transistor device, display device and method of fabricating the same
JP3744980B2 (ja) * 1995-07-27 2006-02-15 株式会社半導体エネルギー研究所 半導体装置
TW374196B (en) * 1996-02-23 1999-11-11 Semiconductor Energy Lab Co Ltd Semiconductor thin film and method for manufacturing the same and semiconductor device and method for manufacturing the same
JPH1012882A (ja) 1996-06-20 1998-01-16 Toshiba Corp 薄膜トランジスタ及びその製造方法
US6746905B1 (en) * 1996-06-20 2004-06-08 Kabushiki Kaisha Toshiba Thin film transistor and manufacturing process therefor
TW324862B (en) 1996-07-03 1998-01-11 Hitachi Ltd Liquid display apparatus
JPH10150204A (ja) * 1996-09-19 1998-06-02 Toshiba Corp 半導体装置およびその製造方法
JPH10135475A (ja) * 1996-10-31 1998-05-22 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP3545583B2 (ja) 1996-12-26 2004-07-21 株式会社ルネサステクノロジ 半導体装置およびその製造方法
TW386238B (en) * 1997-01-20 2000-04-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JP3942683B2 (ja) 1997-02-12 2007-07-11 株式会社半導体エネルギー研究所 半導体装置作製方法
JP4401448B2 (ja) 1997-02-24 2010-01-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3544280B2 (ja) * 1997-03-27 2004-07-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3717634B2 (ja) 1997-06-17 2005-11-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH11111992A (ja) 1997-09-30 1999-04-23 Toshiba Corp 薄膜トランジスタ、相補型薄膜トランジスタ、および薄膜トランジスタの製造方法
JPH11261075A (ja) 1998-03-13 1999-09-24 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6369410B1 (en) * 1997-12-15 2002-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
US6331476B1 (en) * 1998-05-26 2001-12-18 Mausushita Electric Industrial Co., Ltd. Thin film transistor and producing method thereof
KR20010052812A (ko) * 1998-06-30 2001-06-25 모리시타 요이찌 박막 트랜지스터 및 그 제조방법
JP4030193B2 (ja) 1998-07-16 2008-01-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6346437B1 (en) * 1998-07-16 2002-02-12 Sharp Laboratories Of America, Inc. Single crystal TFT from continuous transition metal delivery method
US6559036B1 (en) 1998-08-07 2003-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
KR100482462B1 (ko) 1998-12-23 2005-09-02 비오이 하이디스 테크놀로지 주식회사 액정표시장치의 폴리실리콘-박막트랜지스터의 제조방법
US6380007B1 (en) * 1998-12-28 2002-04-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP2000208771A (ja) * 1999-01-11 2000-07-28 Hitachi Ltd 半導体装置、液晶表示装置およびこれらの製造方法
CN1296643A (zh) 1999-03-10 2001-05-23 松下电器产业株式会社 薄膜晶体管、液晶面板和它们的制造方法
US6680487B1 (en) 1999-05-14 2004-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor comprising a TFT provided on a substrate having an insulating surface and method of fabricating the same
JP4270719B2 (ja) 1999-06-30 2009-06-03 株式会社東芝 半導体装置及びその製造方法
JP4437570B2 (ja) * 1999-07-12 2010-03-24 株式会社ルネサステクノロジ 半導体装置及び半導体装置の製造方法
JP2001102169A (ja) * 1999-10-01 2001-04-13 Sanyo Electric Co Ltd Ｅｌ表示装置
US20020020840A1 (en) * 2000-03-10 2002-02-21 Setsuo Nakajima Semiconductor device and manufacturing method thereof
TWI301907B (en) * 2000-04-03 2008-10-11 Semiconductor Energy Lab Semiconductor device, liquid crystal display device and manfacturing method thereof
JP2002093745A (ja) 2000-09-12 2002-03-29 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
KR100439345B1 (ko) * 2000-10-31 2004-07-07 피티플러스(주) 폴리실리콘 활성층을 포함하는 박막트랜지스터 및 제조 방법
US7045444B2 (en) * 2000-12-19 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device that includes selectively adding a noble gas element
TW546846B (en) 2001-05-30 2003-08-11 Matsushita Electric Ind Co Ltd Thin film transistor and method for manufacturing the same
US6743700B2 (en) * 2001-06-01 2004-06-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor device and method of their production
JP2003007719A (ja) 2001-06-21 2003-01-10 Matsushita Electric Ind Co Ltd 薄膜トランジスタおよびそれを用いた表示装置
JP3961240B2 (ja) * 2001-06-28 2007-08-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100662493B1 (ko) 2001-07-10 2007-01-02 엘지.필립스 엘시디 주식회사 비정질막의 결정화방법 및 이를 이용한 액정표시소자의제조방법
US6952023B2 (en) * 2001-07-17 2005-10-04 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP2003075870A (ja) 2001-09-06 2003-03-12 Toshiba Corp 平面表示装置およびその製造方法
JP2003100633A (ja) 2001-09-25 2003-04-04 Sharp Corp 半導体装置の製造方法および半導体装置
JP3600229B2 (ja) 2001-10-31 2004-12-15 株式会社半導体エネルギー研究所 電界効果型トランジスタの製造方法
JP2003188098A (ja) 2001-12-13 2003-07-04 Sharp Corp 半導体装置およびその製造方法
US20030155572A1 (en) * 2002-02-19 2003-08-21 Min-Koo Han Thin film transistor and method for manufacturing thereof
JP2003298059A (ja) 2002-03-29 2003-10-17 Advanced Lcd Technologies Development Center Co Ltd 薄膜トランジスタ
JP4115153B2 (ja) 2002-04-08 2008-07-09 シャープ株式会社 半導体装置の製造方法
JP2004022845A (ja) 2002-06-17 2004-01-22 Sharp Corp 薄膜トランジスタおよびその製造方法並びに表示装置
JP4115283B2 (ja) * 2003-01-07 2008-07-09 シャープ株式会社 半導体装置およびその製造方法
TWI240817B (en) * 2003-05-01 2005-10-01 Pt Plus Ltd A storage capacitor structure for LCD and OELD panels
TWI229943B (en) * 2003-05-01 2005-03-21 Pt Plus Ltd Crystalline silicon TFT panel for LCD or OELD having an LDD region
KR100928490B1 (ko) * 2003-06-28 2009-11-26 엘지디스플레이 주식회사 액정표시패널 및 그 제조 방법
JP2005057240A (ja) * 2003-07-23 2005-03-03 Seiko Epson Corp 薄膜半導体素子、及び薄膜半導体素子の製造方法
KR100515357B1 (ko) 2003-08-14 2005-09-15 삼성에스디아이 주식회사 게이트와 바디가 전기적으로 연결된 박막 트랜지스터와 그제조방법
KR100501706B1 (ko) 2003-10-16 2005-07-18 삼성에스디아이 주식회사 게이트-바디콘택 박막 트랜지스터
US7202143B1 (en) * 2003-10-23 2007-04-10 The Board Of Trustees Of The University Of Arkansas Low temperature production of large-grain polycrystalline semiconductors
KR100600853B1 (ko) * 2003-11-17 2006-07-14 삼성에스디아이 주식회사 평판표시장치 및 그의 제조방법
KR100611224B1 (ko) * 2003-11-22 2006-08-09 삼성에스디아이 주식회사 금속 유도 측면 결정화 방법을 이용한 박막 트랜지스터 및그의 제조 방법
KR100623247B1 (ko) 2003-12-22 2006-09-18 삼성에스디아이 주식회사 평판표시장치 및 그의 제조방법
KR100595456B1 (ko) * 2003-12-29 2006-06-30 엘지.필립스 엘시디 주식회사 액정표시소자의 제조방법
JP4437404B2 (ja) 2004-01-08 2010-03-24 シャープ株式会社 半導体装置とその製造方法
KR100654022B1 (ko) * 2004-05-04 2006-12-04 네오폴리((주)) 금속유도측면결정화법을 이용한 박막 트랜지스터 제조방법
JP2006049823A (ja) 2004-06-28 2006-02-16 Advanced Lcd Technologies Development Center Co Ltd 半導体装置及びその製造方法
TW200601566A (en) * 2004-06-28 2006-01-01 Adv Lcd Tech Dev Ct Co Ltd Semiconductor apparatus and manufacturing method thereof
KR100656495B1 (ko) * 2004-08-13 2006-12-11 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조 방법
US20060040438A1 (en) * 2004-08-17 2006-02-23 Jiong-Ping Lu Method for improving the thermal stability of silicide
KR100611766B1 (ko) 2004-08-24 2006-08-10 삼성에스디아이 주식회사 박막트랜지스터 제조 방법
US7575959B2 (en) * 2004-11-26 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8088676B2 (en) * 2005-04-28 2012-01-03 The Hong Kong University Of Science And Technology Metal-induced crystallization of amorphous silicon, polycrystalline silicon thin films produced thereby and thin film transistors produced therefrom
TWI256733B (en) * 2005-10-07 2006-06-11 Au Optronics Corp Display panel with polysilicon layer and method of fabricating the same
JP5386064B2 (ja) 2006-02-17 2014-01-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5670005B2 (ja) * 2006-03-06 2015-02-18 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置及びその製造方法
TWI429028B (zh) * 2006-03-31 2014-03-01 Semiconductor Energy Lab 非揮發性半導體記憶體裝置及其製造方法
KR100770268B1 (ko) 2006-05-18 2007-10-25 삼성에스디아이 주식회사 박막트랜지스터의 제조방법
US7750403B2 (en) * 2006-06-30 2010-07-06 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and manufacturing method thereof
JP4481284B2 (ja) 2006-09-20 2010-06-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100878284B1 (ko) * 2007-03-09 2009-01-12 삼성모바일디스플레이주식회사 박막트랜지스터와 그 제조 방법 및 이를 구비한유기전계발광표시장치
KR100846985B1 (ko) * 2007-04-06 2008-07-17 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법
KR100875432B1 (ko) 2007-05-31 2008-12-22 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조 방법, 이를 이용하여 형성된박막트랜지스터, 그의 제조방법 및 이를 포함하는유기전계발광표시장치
KR101383409B1 (ko) * 2007-06-08 2014-04-18 엘지디스플레이 주식회사 표시장치
KR100848341B1 (ko) * 2007-06-13 2008-07-25 삼성에스디아이 주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR100889626B1 (ko) 2007-08-22 2009-03-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 이를 구비한유기전계발광표시장치, 및 그의 제조방법
KR100889627B1 (ko) 2007-08-23 2009-03-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 구비한유기전계발광표시장치
KR100982310B1 (ko) 2008-03-27 2010-09-15 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR100989136B1 (ko) 2008-04-11 2010-10-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR101002666B1 (ko) 2008-07-14 2010-12-21 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000114527A (ja) * 1998-08-07 2000-04-21 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2000252474A (ja) * 1998-12-28 2000-09-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2001319878A (ja) * 2000-05-11 2001-11-16 Sharp Corp 半導体製造方法
JP2003318194A (ja) * 2002-04-24 2003-11-07 Sharp Corp 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008311649A (ja) * 2007-06-13 2008-12-25 Samsung Sdi Co Ltd 薄膜トランジスタ、その製造方法、及びこれを含む有機電界発光表示装置

Also Published As

Publication number Publication date
US20120220084A1 (en) 2012-08-30
TW200905751A (en) 2009-02-01
CN101315883B (zh) 2010-12-08
US8790967B2 (en) 2014-07-29
US20080296565A1 (en) 2008-12-04
TWI381451B (zh) 2013-01-01
EP2009680A1 (en) 2008-12-31
KR20080105563A (ko) 2008-12-04
JP5090253B2 (ja) 2012-12-05
EP2009680B1 (en) 2015-04-01
KR100875432B1 (ko) 2008-12-22
CN101315883A (zh) 2008-12-03

Similar Documents

Publication Publication Date Title
JP5090253B2 (ja) 多結晶シリコン層の製造方法、これを利用して形成された薄膜トランジスタ、その製造方法及びこれを含む有機電界発光表示装置
JP5043781B2 (ja) 薄膜トランジスタ、これを具備した有機電界発光表示装置、およびこれらの製造方法
JP5197211B2 (ja) 薄膜トランジスタ、その製造方法、及びこれを具備した有機電界発光表示装置
KR100965260B1 (ko) 박막트랜지스터, 그의 제조방법 및 이를 구비한유기전계발광표시장치
US8409887B2 (en) Organic light emitting diode display device and method of fabricating the same
JP5091017B2 (ja) 薄膜トランジスタの製造方法
US8253141B2 (en) Thin film transistor, method of fabricating the same, and organic light emitting diode display device including the thin film transistor
JP2009004770A (ja) 多結晶シリコン層の製造方法、これを用いて形成した薄膜トランジスタ、その製造方法、並びに、これを備えた有機電界発光表示装置
JP2008166785A (ja) 薄膜トランジスタとその製造方法及び有機電界発光表示装置
JP5497324B2 (ja) 多結晶シリコンの製造方法、薄膜トランジスタ、その製造方法及びそれを含む有機電界発光表示装置
JP5527874B2 (ja) 薄膜トランジスタ、その製造方法及びこれを含む有機電界発光表示装置
KR20100070676A (ko) 박막트랜지스터, 그의 제조방법 및 그를 포함하는 유기전계발광표시장치
JP5274341B2 (ja) 薄膜トランジスタ、その製造方法及びそれを含む有機電界発光表示装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120305

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120321

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120723

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120730

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120814

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120912

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150921

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5090253

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150921

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150921

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250