JPH10135475A - 半導体装置およびその作製方法 - Google Patents

半導体装置およびその作製方法

Info

Publication number
JPH10135475A
JPH10135475A JP30744396A JP30744396A JPH10135475A JP H10135475 A JPH10135475 A JP H10135475A JP 30744396 A JP30744396 A JP 30744396A JP 30744396 A JP30744396 A JP 30744396A JP H10135475 A JPH10135475 A JP H10135475A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
layer
metal layer
step
gate electrode
method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP30744396A
Other languages
English (en)
Inventor
Etsuko Fujimoto
Hisashi Otani
久 大谷
悦子 藤本
Original Assignee
Semiconductor Energy Lab Co Ltd
株式会社半導体エネルギー研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer, carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer, carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28518Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising silicides
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/456Ohmic electrodes on silicon
    • H01L29/458Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • H01L29/66757Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L2029/7863Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile with an LDD consisting of more than one lightly doped zone or having a non-homogeneous dopant distribution, e.g. graded LDD

Abstract

(57)【要約】 【目的】 薄膜トランジスタにおいて、ソース/ドレイ
ン領域へのコンタクトの方法を改良することにより、配
線抵抗を減らす。 【構成】 ソース/ドレイン領域に密着してシリサイド
層を形成した後に残った金属層を選択的に残存させてコ
ンタクトパッドや配線に用いる。

Description

【発明の詳細な説明】

【0001】

【産業上の利用分野】本発明は、TFT(薄膜トランジ
スタ)もしくはTFTを有する半導体集積回路の構造、
及びその作製方法に関する。特に、TFTやTFTを有
する半導体集積回路の配線およびその形成方法に関す
る。

【0002】

【従来の技術】従来より、アクティブマトリクス型の液
晶表示装置やイメージセンサー等のガラス基板上に集積
化された装置にTFT(薄膜トランジスタ)を利用する
技術が広く知られている。これらの回路において重要な
ことは、TFTの半導体領域(ソースやドレイン)と配
線のコンタクトを確実に形成すること、および、回路の
抵抗を下げることである。これらの課題は回路の集積度
が進めば進むほど重要であり、また、技術的な困難性が
現れる。

【0003】前者の問題に関しては用いられる半導体被
膜が極めて薄いことに関連する。一般に高い特性を得る
ためには半導体被膜は薄くすることが求められるが、数
100Å程度の薄い半導体被膜にコンタクトを形成する
ことは並大抵でない。かなり高い確率で、コンタクトホ
ール形成の段階でオーバーエッチングされて、半導体被
膜に孔が開くことがある。これは、層間絶縁物として一
般に用いられる酸化珪素、窒化珪素と半導体被膜として
用いられる珪素のエッチングレート(特にドライエッチ
ングの場合)があまり大きくないためである。

【0004】さらに、後者の問題に関しては、抵抗の多
くの部分が半導体被膜の抵抗であり、回路中に半導体被
膜の部分を減らすことが有効な対策であるが、デザイン
ルール上の問題から、回路配置のみによっては解決でき
ない。このような問題のうち後者を解決する方法として
は、TFTのソース、ドレインに相当する部分のほとん
どをシリサイドとしてしまう方法が提案されている。図
2を用いてその例を説明する。

【0005】基板21上には半導体被膜(活性層)22
が形成され、それを覆って、ゲイト絶縁層23、さら
に、ゲイト電極24、ゲイト配線25が設けられる。ゲ
イト電極24とゲイト配線25は同じ層内にある。つま
り、これらは同時に形成される。活性層22にはソース
26、ドレイン27等の不純物領域が形成される。(図
2(A))

【0006】その後、公知の異方性エッチング技術を用
いてゲイト電極24およびゲイト配線25の側面に側壁
絶縁物28が形成される。これは、通常、全面を絶縁物
で被覆したのち、異方性エッチングをおこなう方法によ
り得られる。その際、ゲイト絶縁層23もエッチングさ
れ、活性層の表面が露呈される。また、ゲイト電極24
の下にゲイト絶縁膜23a、ゲイト配線25の下にゲイ
ト絶縁膜23bが得られる。(図2(B))

【0007】次いで、金属層29が全面に形成される。
(図2(C)) そして、熱アニール、ラピッド・サーマル・アニール、
光アニール等の手段により、金属層29と活性層22を
界面で反応させ、シリサイド層30および31が得られ
る。シリサイド層は図に示すように活性層の底部にまで
到達するまで反応させても、途中でとまる程度に反応さ
せてもよい。いずれにせよ、金属層29と活性層22の
接触部分から反応が進行するので、側壁28の下部のソ
ース、ドレインは半導体のままである。(図2(D))

【0008】次に、反応しなかった金属層を全面的に除
去する。(図2(E)) 最後に、公知の多層配線技術を用い、層間絶縁物33上
に上層の配線34、35を形成する。上層の配線はシリ
サイド層30および31とコンタクト32aおよび32
bをそれぞれ形成し、また、ゲイト配線25とコンタク
ト32cを形成する。図2の例では、異方性エッチング
による側壁を用いる場合を示したが、他に、特開平7−
169974、同7−169975、同7−21893
2等に開示されるようにゲイト電極の陽極酸化技術を用
いてもよい。

【0009】

【発明が解決しようとする課題】このような方法では、
シリサイドが半導体材料よりも抵抗率が小さいので、T
FTを経由する回路の抵抗を減らすことができる。しか
しながら、コンタクトホールの形成の際の問題はほとん
ど解決できない。シリサイドと酸化珪素や窒化珪素との
ドライエッチング法によるエッチングレートが十分に大
きくないためである。特に、TFTの層間絶縁膜として
窒化珪素を用いる方法が有効であることは知られている
(例えば、特開平7−326768)が、この場合に
は、層間絶縁物のエッチングの際の窒化珪素と活性層の
エッチングレートが十分に大きくないと、前者が後者の
10倍程度の厚さを有するため、エッチングの終点を正
確に定めることが難しい。

【0010】さらに、回路によっては別の問題が生じる
こともある。例えば、図2のドレイン27(あるいはシ
リサイド31)からゲイト配線25へは上層の配線35
を経由する必要があるため、コンタクトを2つ経由する
ことになる。コンタクトは不良の確率も多く、また、抵
抗も大きいので、回路中のその数が少ない方が望ましい
ことは言うまでもない。さらに、オーバーエッチングの
確率が低下するとはいえ、シリサイド層は非常に薄いも
のであるので、コンタクト部での不良が発生する確率も
高い。そのため、コンタクトホールは十分な広さが必要
とされ、回路を高集積化する際の問題となっている。

【0011】

【課題を解決するための手段】本発明は以下の基本構成
を有する半導体装置である。すなわち、ゲイト電極と、
ゲイト電極よりも幅の広いゲイト絶縁膜と、活性層中に
形成されたN型もしくはP型の1対の不純物領域と、ゲ
イト絶縁膜に対して自己整合的に形成された1対のシリ
サイド層と、シリサイド層に密着し、かつ、選択的に設
けられた金属層と、を有し、シリサイド層は、金属層を
構成する金属元素と珪素を主成分とする(本発明1)。

【0012】これにいくつかのバリエーションがあり、
それぞれ効果がある。ゲイト電極より上の層には上層配
線が設けられ、これと金属層とが少なくとも1つのコン
タクトを有してもよい(本発明2)。例えば、上層配線
とTFTのソース、ドレイン(シリサイド層)の間のコ
ンタクトはかくするとよい。特に、図2で示した従来の
例で問題となった極めて薄いシリサイド層と上層配線間
のコンタクト不良を防ぐ上で効果的である。

【0013】TFTの活性層は、必要とする特性から極
めて薄いことが要求されるものの本発明の金属層は活性
層にシリサイド層を形成する目的であるので、薄いこと
は特に必要とされず、十分に厚くしてもよい。本発明で
はソース、ドレイン(シリサイド層)は金属層と全面的
に(合金的に)接合し、さらに、金属層が上層配線とコ
ンタクトする構成である。そして、前者のコンタクト不
良の確率は非常に低く、かつ、後者の不良の確率も金属
層が十分に厚いために、図2の場合に比べて著しく低
い。したがって、総合的にもコンタクトでの不良の確率
が著しく低下する。

【0014】また、上記の基本構成において、ゲイト電
極と同じ層のゲイト配線が、シリサイド層と結合する金
属層と少なくとも1つのコンタクトを有してもよい(本
発明3)。この構成では、コンタクトホールを特に設け
ずとも、図2のドレイン27(シリサイド層31)とゲ
イト配線25を接続することが可能である。一般的にゲ
イト電極・配線とソース、ドレインの配線とは層間絶縁
物を隔てて形成されるので、その間のコンタクトを取る
には、かならず、コンタクトホールが必要であったが、
上記のように、ゲイト配線とソース、ドレインとの接続
にコンタクトホールが不要となれば、回路配置上、有利
なことは言うまでもない。

【0015】また、上記金属層は、上述のようにそのま
ま配線としても使用されるのであるが、シリサイドを形
成する金属の抵抗率は配線材料に用いられる金属の抵抗
率よりも1ケタ以上、高いので、配線の抵抗を下げるた
めに、金属層の上に抵抗率の小さな材料の別の金属層を
重ねてもよい(本発明4)。なお、金属層の材料には、
チタン、モリブテン、タングステン、白金、クロム、コ
バルトから選ばれた元素を主成分とするとよい。

【0016】上記の構成の半導体装置を得るには、以下
のような作製工程によることが好ましい。すなわち、 (1)活性層上にゲイト絶縁層とゲイト電極を形成する
工程 (2)ゲイト絶縁層をエッチングして、ゲイト電極より
幅の広いゲイト絶縁膜を形成する工程 (3)活性層に密着した金属層を形成する工程 (4)活性層と金属層を反応させてゲイト絶縁膜に対し
て自己整合的にシリサイド層を形成する工程 (5)金属層を選択的にエッチングする工程

【0017】上記の本発明4の構成を得るには、上記の
工程(3)と工程(5)の間に、前記金属層に密着し
て、前記金属層の材料よりも抵抗率の小さな材料の別の
金属層を形成する工程を設けると良いが、例えば、アル
ミニウムのような耐熱性の低い金属を用いる倍には、高
温を伴う工程(4)は避ける方がよい。したがって、上
記の工程は工程(4)と工程(5)の間に設けるとよ
い。

【0018】上記工程(1)〜(5)においては、ソー
ス、ドレイン(不純物領域)の作製工程については特に
述べなかったが、一般には工程(3)の前に形成するこ
とが望まれる。本発明では不純物領域は(ゲイト電極に
対して)自己整合的に形成されても、そうでなくてもよ
い。自己整合的に形成するには、以下の2通りが考えら
れる。最も、一般的には、第1の工程と第2の工程の間
に、不純物領域形成の工程を設ける。これは図2のよう
に側壁を用いる場合に有効である。

【0019】その際には、工程(2)と工程(3)の間
に、上記の工程で形成される不純物領域よりも同一導電
型で不純物濃度のより大きな不純物領域を形成する工程
を有せしめてもよい。かくすると、2重ドレイン(低濃
度ドレイン)構造を得ることができる。ただし、この工
程は工程(3)以後におこなってもよい。その場合に
は、金属層の厚さによっては適切な深さまでドーピング
されない点に注意が必要である。もっとも、工程(5)
以後であれば、2重ドレイン構造の部分へのドーピング
には何ら支障はない。

【0020】また、ゲイト電極の陽極酸化を用いる場合
には、不純物領域の形成は、工程(2)と工程(3)の
間におこなうこととなる。工程(2)においては、ゲイ
ト配線も露呈されるような構成にすると、金属層がゲイ
ト配線と接合を形成するので、適当な選択的エッチング
により、本発明3の構成を得ることができる。

【0021】以上の基本工程(1)〜(5)の後に公知
の多層配線技術工程を付加してもよい。すなわち、下記
の3工程を追加する。かくすると、本発明2の構成を得
ることができる。 (6)層間絶縁物を形成する工程 (7)層間絶縁物をエッチングして金属層に達するコン
タクトホールを形成する工程 (8)コンタクトホールを介して金属層とコンタクトす
る上層の配線を形成する工程

【0022】

【実施例】

〔実施例1〕図1に本実施例のTFTの概略の作製工程
を示す。本実施例で作製するのは、Nチャネル型TFT
であるが、ソース/ドレイン領域をP型半導体で構成す
ればPチャネル型TFTとできることはいうまでもな
い。本実施例のTFTは、液晶表示装置の画素に設けら
れるTFTや周辺回路に利用されるTFT、さらにはイ
メージセンサやその他集積回路に利用することができ
る。

【0023】本実施例においては、基板1として、厚さ
2000Åの酸化珪素膜(図示せず)でコーティングさ
れたガラス基板を用いる。コーティングの方法としては
スパッタ法もしくはプラズマCVD法が用いられる。つ
ぎに非晶質珪素膜をプラズマCVD法によって500Å
の厚さに成膜する。この非晶質珪素膜の成膜方法や膜厚
は実施態様によって決定されるものであり、特に限定さ
れるものではない。また結晶性を有する珪素膜(例えば
微結晶珪素膜や多結晶珪素膜)を利用することもでき
る。

【0024】つぎに、非晶質珪素膜を結晶化させ、結晶
性珪素膜とする。結晶化は、550〜700℃、1〜4
8時間の加熱によっておこなうのが一般的であるが、レ
ーザー光の照射や強光の照射によっておこなってもよ
い。このようにして結晶化させた珪素膜を素子間分離の
ために島状にエッチングし、活性層領域2を確定する。
活性層領域とは、ソース/ドレイン領域とチャネル形成
領域とが形成される島状の半導体領域のことである。

【0025】つぎにゲイト絶縁層となる酸化珪素膜3を
1200Åの厚さに成膜する。酸化珪素膜3の成膜は、
スパッタ法や有機シラン(例えばTEOS)と酸素とを
用いたプラズマCVD法による方法が用いられる。つぎ
にゲイト電極となる多結晶の燐ドープ珪素膜を6000
〜8000Å、本実施例では6000Åの厚さに成膜す
る。ゲイト電極としては、珪素以外に、珪素と金属との
シリサイド、珪素と金属との積層体等を用いることもで
きる。

【0026】つぎに、多結晶珪素膜をパターニングし
て、ゲイト電極4とゲイト配線5を形成する。次にN型
の導電型を付与するための不純物P(燐)をイオン注入
法により、活性層2にドーピングする。この際、ゲイト
電極4がマスクとなり、自己整合的にソース/ドレイン
領域6、7が形成される。(図1(A))

【0027】この後ドーピングされたPを活性化するの
と結晶化の劣化した珪素膜のアニールをおこなうため
に、レーザー光の照射によるアニールをおこなう。この
アニールは、赤外光の照射によるランプアニールによる
ものでもよい。赤外線(例えば1.2 μmの赤外線)によ
るアニールは、赤外線が珪素半導体に選択的に吸収さ
れ、ガラス基板をそれ程加熱せず、しかも一回の照射時
間を短くすることで、ガラス基板に対する加熱を抑える
ことができ、極めて有用である。

【0028】次に酸化珪素膜20を6000Å〜2μ
m、ここでは9000Åの厚さに成膜する。この酸化珪
素膜の成膜方法としては、スパッタ法やTEOSと酸素
とを用いたプラズマCVD法が用いられる。そして、公
知のRIE(反応性イオンエッチング)法による異方性
ドライエッチングを行うことによって、この酸化珪素膜
のエッチングをおこなう。この際、その高さが9000
Åあるゲイト電極4の側面においては、その高さ方向の
厚さが膜厚(酸化珪素膜の膜厚9000Åのこと)の約
2倍となるので、エッチングを進めていくと、概略三角
形状の酸化珪素の側壁8を残すことができる。

【0029】本実施例においては、この三角形状の酸化
珪素の側壁8の幅は、3000Å程度であるが、その値
は酸化珪素膜の膜厚とエッチング条件、さらにはゲイト
電極4の高さによって定めることができる。また、この
際、ゲイト絶縁層をも続けてエッチングしてしまい、ソ
ース6、ドレイン7を露呈させる。さらに、ゲイト電極
4、ゲイト配線5の上面も露出させる。

【0030】一方、ゲイト電極4およびゲイト配線5と
それらの側壁の下には酸化珪素膜が残る。これは、先の
ゲイト絶縁層3とやや異なるという点を強調する意味で
ゲイト絶縁膜と呼ぶ。すなわち、ゲイト電極4とその側
壁の下にはゲイト絶縁膜3a、ゲイト配線5とその側壁
の下にはゲイト絶縁膜3bが得られる。(図1(B)) 次に、Ti(チタン)の膜を成膜する。本実施例では厚
さ3000〜6000ÅのTi膜9をスパッタリング法
によって全面に形成する。(図1(C))

【0031】そして、熱アニールにより、Tiと活性層
(珪素) を反応させ、シリサイドを形成する。本実施例
では、550〜600℃でアニールし、ソース6、ドレ
イン7にシリサイド層10、11をそれぞれ形成する。
なお、図では明示されていないが、本実施例ではゲイト
配線・電極の材料として、珪素を用いているので、その
部分においてもシリサイド化反応が進行する。しかし、
これはゲイト配線・電極の抵抗を低減させる効果はある
が、その他の特性に悪影響を及ぼすことはない。

【0032】なお、このアニールは赤外光のランプアニ
ールによるものでもよい。ランプアニールをおこなう場
合には、被照射面表面が600〜1000℃程度になる
ように、600℃の場合は数分間、1000℃の場合は
数秒間のランプ照射を行うようにする。また、ここで
は、Ti膜成膜後の熱アニールを450℃としたが、基
板の耐熱性によっては、500℃以上の温度でおこなっ
てもよい。(図1(D)) 図では、シリサイド層10、11は活性層の底部に達す
る状態に描かれているが、反応を途中で止めて、図6に
示すように、シリサイド層が活性層の底に到達しない構
造としてもよい。いずれでも本質的な違いはない。(図
6)

【0033】この後、Ti膜を選択的にエッチングす
る。エッチングには公知のフォトリソグラフィー法を用
い、過酸化水素とアンモニアと水とを5:2:2で混合
したエッチング液を用いる。上記の工程の結果、ソース
6(シリサイド10)にコンタクト14aで接合するT
i膜(チタン配線)12およびドレイン7(シリサイド
11)にコンタクト14bで接合するTi膜(チタン配
線)13を得る。Ti膜13はコンタクト14cにおい
てゲイト配線5とも接合する。(図1(E))

【0034】次に、層間絶縁物(窒化珪素もしくは酸化
珪素が好ましい)16をプラズマCVD法で堆積する。
さらに、これにコンタクトホール15aと15bを形成
する。そして、金属配線材料の被膜をスパッタリング法
で堆積し、これをエッチングして、上層の配線17、1
8を形成する。配線材料としてアルミニウムをそのまま
用いてもよい。なぜならば、本実施例ではコンタクト部
分はTiであるので、合金化反応によるコンタクトの劣
化が少ないからである。この点は図2で示す従来例に比
較した利点である。(図1(F)

【0035】こうして完成したNチャネル型TFTを含
む回路は、実質的に図2で得られる回路と同じである。
ただし、本発明では、Ti膜の選択的なエッチング工程
のために、フォトリソグラフィー工程が1つ余計に必要
である。しかしながら、本実施例ではコンタクトホール
の数を1つ減らすことができる。特にドレイン7とゲイ
ト配線5の間の距離が大きくなければ、配線抵抗は本実
施例でも図2でも大差ない。

【0036】その他に本実施例では、活性層の面積を小
さくできる。これは、図2においてはソース/ドレイン
と上層配線のコンタクトは活性層上に形成されるのに対
し、本実施例では、その制約がないからである。また、
ゲイト配線とのコンタクトの形成に対しても、図2で
は、コンタクトホールを必要とするために、コンタクト
部分のゲイト配線25が大きな面積が必要であるのに対
し、本実施例ではち膜13とゲイト配線5の間にはコン
タクトホールが必要で無いので、小さな面積で十分であ
る。これは、回路配置上、有利である。

【0037】〔実施例2〕図3に本実施例のTFTの概
略の作製工程を示す。本実施例で作製するのは、Nチャ
ネル型TFTであるが、ソース/ドレイン領域をP型半
導体で構成すればPチャネル型TFTとできることはい
うまでもない。本実施例のTFTは、液晶表示装置の画
素に設けられるTFTや周辺回路に利用されるTFT、
さらにはイメージセンサやその他集積回路に利用するこ
とができる。

【0038】本実施例においては、基板41として、厚
さ2000Åの酸化珪素膜(図示せず)でコーティング
されたガラス基板を用いる。基板上に島状の結晶性珪素
膜(活性層)42を形成し、それを覆ってゲイト絶縁層
となる酸化珪素膜43を1200Åの厚さに成膜する。
さらに、多結晶の燐ドープ珪素膜でゲイト電極44とゲ
イト配線45を形成する。次にN型の導電型を付与する
ための不純物P(燐)をイオン注入法により、活性層4
2にドーピングする。この際、ゲイト電極44がマスク
となり、自己整合的にソース/ドレイン領域46、47
が形成される。(図3(A))

【0039】次に実施例1と同様に、ゲイト電極・配線
の側面に側壁48を設ける。その際には、ゲイト絶縁層
をも続けてエッチングしてしまい、ソース46、ドレイ
ン47を露呈させる。さらに、ゲイト電極44、ゲイト
配線45の上面も露出させる。一方、ゲイト電極44お
よびゲイト配線45とそれらの側壁の下にはゲイト絶縁
膜43a、43bが得られる。(図3(B))

【0040】次に、Ti(チタン)の膜を成膜する。本
実施例では、実施例1より薄い厚さ500〜1000Å
のTi膜49をスパッタリング法によって全面に形成す
る。(図3(C)) そして、熱アニールにより、Tiと活性層(珪素) を反
応させ、シリサイド層50、51をソース46、ドレイ
ン47に形成する。(図3(D)) さらに、全面に厚さ6000〜10000Åのアルミニ
ウム膜52をスパッタ法で堆積する。(図3(E))

【0041】この後、アルミニウム膜とTi膜を選択的
にエッチングする。Tiのエッチングは、先にエッチン
グしたアルミニウム膜をマスクに用いる。アルミニウム
もTiも共にウェットエッチングをおこなうのであれ
ば、最初にアルミニウムをエッチングした後に、Tiを
エッチングし、されから再度、アルミニウムをエッチン
グすることにより、アルミニウムの側面のエッチングを
おこなうとよい。かくすると、エッチング段差をなだら
かにすることができる。

【0042】上記の工程の結果、ソース46(シリサイ
ド50)にコンタクト55aで接合する配線53および
ドレイン47(シリサイド51)にコンタクト55bで
接合する配線54を得る。配線54はコンタクト55c
においてゲイト配線45とも接合する。本実施例では、
配線54はTi膜とアルミニウム膜の多層であり、実施
例1に比較して抵抗が低い。したがって、実施例1に比
べて、ドレイン47とゲイト配線45の間の距離が大き
な場合にも対応できる。(図3(F)) さらに、実施例1と同様に、多層配線技術により、上層
の配線を設けてもよい。

【0043】〔実施例3〕図4に本実施例のTFTの概
略の作製工程を示す。本実施例においては、基板61と
して、厚さ2000Åの酸化珪素膜(図示せず)でコー
ティングされたガラス基板を用いる。基板上に島状の結
晶性珪素膜(活性層)62を形成し、それを覆ってゲイ
ト絶縁層となる酸化珪素膜63を1200Åの厚さに成
膜する。さらに、多結晶の燐ドープ珪素膜でゲイト電極
64とゲイト配線65を形成する。次にN型の導電型を
付与するための不純物P(燐)をイオン注入法により、
活性層62にドーピングする。この際、ゲイト電極64
がマスクとなり、自己整合的に不純物領域66、67が
形成される。ただし、この際の不純物濃度は1×1017
〜1×1019原子/cm3 の低濃度のものとする。(図
4(A))

【0044】次に実施例1と同様に、ゲイト電極・配線
の側面に側壁68を設ける。その際には、ゲイト絶縁層
をも続けてエッチングしてしまい、不純物領域66、6
7を露呈させる。さらに、ゲイト電極64、ゲイト配線
65の上面も露出させる。一方、ゲイト電極64および
ゲイト配線65とそれらの側壁の下にはゲイト絶縁膜6
3a、63bが得られる。

【0045】次に、再度、不純物Pをイオン注入法によ
り、ドーピングする。この際には、不純物濃度が2×1
19〜5×1021原子/cm3 の高濃度となるようにす
る。かくして、ソース69、ドレイン70を形成する。
(図4(B)) さらに、Ti(チタン)の膜を成膜する。本実施例で
は、厚さ3000〜6000ÅのTi膜71をスパッタ
リング法によって全面に形成する。(図4(C))

【0046】そして、熱アニールにより、Tiと活性層
(珪素) を反応させ、シリサイド層72、73をソース
69、ドレイン70に形成する。(図4(D)) この後、Ti膜を選択的にエッチングする。Tiのエッ
チング条件は実施例1と同じとする。上記の工程の結
果、ソース69(シリサイド72)にコンタクト76a
で接合する配線74およびドレイン70(シリサイド7
3)にコンタクト76bで接合する配線75を得る。配
線75はコンタクト76cにおいてゲイト配線65とも
接合する。(図4(E))

【0047】さらに、実施例1と同様に、多層配線技術
により、層間絶縁物78を堆積し、これにコンタクトホ
ール77a、77bを形成し、配線79、80を設け
る。(図4(F)) 本実施例では、図7に示すように、シリサイド層72、
73が活性層の底部に到達しないようにしてもよい。ま
た、図4では明らかでないが、いずれにしても、図7に
示すように、低濃度N型不純物領域66とシリサイド層
72の間には、ソース(高濃度不純物領域)69が残存
する。ドレイン近傍も同様である。このような構造はソ
ース、ドレイン近傍の電界強度を低減する上で効果的で
ある。(図7)

【0048】〔実施例4〕図5に本実施例のTFTの概
略の作製工程を示す。本実施例においては、基板81と
して、厚さ2000Åの酸化珪素膜(図示せず)でコー
ティングされたガラス基板を用いる。基板上に島状の結
晶性珪素膜(活性層)82を形成し、それを覆ってゲイ
ト絶縁層となる酸化珪素膜83を1200Åの厚さに成
膜する。さらに、アルミニウム膜でゲイト電極84、8
5を形成する。(図5(A))

【0049】次に、特開平7−169974、同7−1
69975、同7−218932等に開示される陽極酸
化技術を用いて、ゲイト電極、ゲイト絶縁層を加工し、
図に示される構造を得る。ゲイト電極はバリヤ型の陽極
酸化物で被覆されている。かくして、ゲイト電極84
a、85a、ゲイト絶縁膜83a、83bを得る。(図
5(B)) 次に、N型の導電型を付与するための不純物P(燐)を
イオン注入法により、活性層82をドーピングする。こ
の際、ゲイト電極84a、85aがマスクとなり、自己
整合的に不純物領域86、87、88が形成される。
(図5(C))

【0050】次に、Ti(チタン)の膜を成膜する。本
実施例では、厚さ3000〜6000ÅのTi膜89を
スパッタリング法によって全面に形成する。そして、熱
アニールにより、Tiと活性層(珪素) を反応させ、シ
リサイド層90、91、92を不純物領域86〜88に
形成する。(図5(D)) この後、Ti膜を選択的にエッチングする。Tiのエッ
チング条件は実施例1と同じとする。上記の工程の結
果、配線93、94を得る。(図5(E)) さらに、実施例1と同様に、多層配線技術により、層間
絶縁物95を堆積し、これにコンタクトホールを形成
し、配線96、97を設ける。(図5(F))

【0051】〔実施例5〕図8に本実施例のTFTの概
略の作製工程を示す。本実施例においては、基板101
として、厚さ2000Åの酸化珪素膜(図示せず)でコ
ーティングされたガラス基板を用いる。基板上に実施例
4に開示された技術を用いて、ソース106、ドレイン
107を有する島状の結晶性珪素膜(活性層)102と
ゲイト絶縁膜103a、ゲイト電極104を形成する。
また、同時にゲイト絶縁膜103bを有するゲイト配線
105も形成(図8(A))

【0052】次に、Ti(チタン)の膜を成膜する。本
実施例では、厚さ3000〜6000ÅのTi膜109
をスパッタリング法によって全面に形成する。そして、
熱アニールにより、Tiと活性層(珪素) を反応させ、
シリサイド層110、111をソース106とドレイン
107に形成する。(図8(B))

【0053】この後、Ti膜を選択的にエッチングす
る。Tiのエッチング条件は実施例1と同じとする。上
記の工程の結果、ソース106(シリサイド110)に
コンタクト114aで接合する配線112およびドレイ
ン107(シリサイド111)にコンタクト114bで
接合する配線113を得る。配線113はゲイト配線1
05とも重なるが、ゲイト配線105はバリヤ型の絶縁
性の高い陽極酸化物で被覆されているので、接合は形成
されないが、この部分115は容量として有効である。
このような容量はアクティブマトリクス型の液晶表示装
置においては、補助容量として用いられる。(図8
(C))

【0054】〔実施例6〕図9に本実施例のTFTの概
略の作製工程を示す。本実施例においては、基板101
として、厚さ2000Åの酸化珪素膜(図示せず)でコ
ーティングされたガラス基板を用いる。基板上に島状の
結晶性珪素膜(活性層)122を形成し、それを覆って
ゲイト絶縁層となる酸化珪素膜123を1200Åの厚
さに成膜する。さらに、アルミニウム膜でゲイト電極1
24、125を形成する。次にN型の導電型を付与する
ための不純物P(燐)をイオン注入法により、活性層1
22にドーピングする。この際、ゲイト電極124、1
25がマスクとなり、自己整合的に不純物領域126、
127、128が形成される。ただし、この際の不純物
濃度は1×1017〜1×1019原子/cm3 の低濃度の
ものとする。(図9(A))

【0055】次に、公知のフォトリソグラフィー法によ
り、ゲイト絶縁層123をエッチングし、不純物領域1
26〜128の一部を図のように露呈させる。かくして
ゲイト絶縁膜123a、123bが得られる。さらに、
Ti(チタン)の膜を成膜する。本実施例では、厚さ3
000〜6000ÅのTi膜129をスパッタリング法
によって全面に形成する。(図9(B))

【0056】そして、熱アニールにより、Tiと活性層
(珪素) を反応させ、シリサイド層130、131、1
32を不純物領域126〜128に形成する。この後、
Ti膜を選択的にエッチングし、配線133、134を
得る。(図9(C)) 次に、ゲイト絶縁膜123a、123bの一部(図に示
すように、低濃度不純物領域127に重なる部分)をエ
ッチングする。(図9(D))

【0057】さらに、再度、不純物Pをイオン注入法に
より、ドーピングする。この際には、不純物濃度が2×
1019〜5×1021原子/cm3 の高濃度となるように
する。かくして、高濃度不純物領域135を得る。(図
9(E)) 特に本実施例では、中央の不純物領域の抵抗率を高濃度
不純物のドーピングにより低下させることで、直列抵抗
を減らすことに特徴がある。また、図9では、明らかで
はないが、図10に拡大して示すように、TFTの両端
のシリサイド層130、132と低濃度不純物漁期12
6、128の間には、高濃度不純物領域136が残存す
る。このような構造はソース、ドレイン近傍の電界強度
を低減する上で効果的である。(図10)

【0058】

【効果】ソース、ドレインにシリサイド層を自己整合的
に形成し、かつ、それを形成する際に用いた金属層を配
線もしくはコンタクトパッドに用いることにより、回路
の抵抗を下げ、また、回路の集積度を高めることができ
る。特に、 (1)マスク合わせの問題が無い。 (2)コンタクト形成の際の諸問題がない。といった有用
性を得ることができる。かくして、TFTおよび半導体
回路の特性、歩留り、信頼性、生産性を向上させること
ができる。

【図面の簡単な説明】

【図1】 実施例1の半導体回路の作製工程を示す。

【図2】 従来のTFTの構造を示す。

【図3】 実施例2の半導体回路の作製工程を示す。

【図4】 実施例3の半導体回路の作製工程を示す。

【図5】 実施例4の半導体回路の作製工程を示す。

【図6】 実施例1のTFTの断面の拡大概念図を示
す。

【図7】 実施例3のTFTの断面の拡大概念図を示
す。

【図8】 実施例5の半導体回路の作製工程を示す。

【図9】 実施例6の半導体回路の作製工程を示す。

【図10】 実施例6のTFTの断面の拡大概念図を示
す。

【符号の説明】

1・・・・・ガラス基板 2・・・・・珪素半導体膜(活性層) 3・・・・・酸化珪素膜(ゲイト絶縁層) 3a、3b・ゲイト絶縁膜 4・・・・・ゲイト電極 5・・・・・ゲイト配線 6・・・・・ソース 7・・・・・ドレイン 8・・・・・側壁 9・・・・・Ti膜 10、11・・シリサイド層 12、13・・配線 14・・・・・コンタクト部分 15・・・・・コンタクトホール 16・・・・・層間絶縁物 17、18・・上層配線

Claims (11)

    【特許請求の範囲】
  1. 【請求項1】 ゲイト電極と、 前記ゲイト電極よりも幅の広いゲイト絶縁膜と、 活性層中に形成されたN型もしくはP型の1対の不純物
    領域と、 前記ゲイト絶縁膜に対して自己整合的に形成された1対
    のシリサイド層と、 前記シリサイド層に密着して設けられた金属層と、 ゲイト電極より上層に設けられた上層配線層と、を有
    し、 前記シリサイド層は、前記金属層を構成する金属元素と
    珪素を主成分とし、 前記上層配線層は、前記金属層と少なくとも1つのコン
    タクトを有することを特徴とする半導体装置。
  2. 【請求項2】 請求項1において、前記ゲイト電極と同
    じ層の配線が、前記金属層と少なくとも1つのコンタク
    トを有することを特徴とする半導体装置。
  3. 【請求項3】 請求項1において、前記金属層に密着し
    て、前記金属層と概略同一の形状で、前記金属層の材料
    よりも抵抗率の小さな材料の別の金属層を有することを
    特徴とする半導体装置。
  4. 【請求項4】 ゲイト電極と、 前記ゲイト電極よりも幅の広いゲイト絶縁膜と、 活性層中に形成されたN型もしくはP型の1対の不純物
    領域と、 前記ゲイト絶縁膜に対して自己整合的に形成された1対
    のシリサイド層と、 前記シリサイド層に密着して設けられた金属層と、 前記前記金属層に密着して、前記金属層と概略同一の形
    状で、前記金属層の材料よりも抵抗率の小さな材料の別
    の金属層と、を有し、 前記シリサイド層は、前記金属層を構成する金属元素と
    珪素を主成分とし、 前記ゲイト電極と同じ層の配線が、前記金属層と少なく
    とも1つのコンタクトを有することを特徴とする半導体
    装置。
  5. 【請求項5】 請求項1もしくは4において、前記金属
    層は、チタン、モリブテン、タングステン、白金、クロ
    ム、コバルトから選ばれた元素を主成分とすることを特
    徴とする半導体装置。
  6. 【請求項6】 活性層上にゲイト絶縁層とゲイト電極を
    形成する第1の工程と、 前記ゲイト絶縁層をエッチングして、ゲイト電極より幅
    の広いゲイト絶縁膜を形成する第2の工程と、 前記活性層に密着した金属層を形成する第3の工程と、 前記活性層と金属層を反応させてゲイト絶縁膜に対して
    自己整合的にシリサイド層を形成する第4の工程と、 前記金属層を選択的にエッチングする第5の工程と、を
    有することを特徴とする半導体装置の作製方法。
  7. 【請求項7】 請求項6において、第4の工程と第5の
    工程の間に、 前記金属層に密着して、前記金属層の材料よりも抵抗率
    の小さな材料の別の金属層を形成する工程を有すること
    を特徴とする半導体装置の作製方法。
  8. 【請求項8】 請求項6において、第1の工程と第2の
    工程の間に、 前記ゲイト電極を用いて活性層中に自己整合的にN型も
    しくはP型の不純物領域を形成する工程aを有すること
    を特徴とする半導体装置の作製方法。
  9. 【請求項9】 請求項8において、第2の工程と第3の
    工程の間に、 工程aで形成された不純物領域よりも同一導電型で不純
    物濃度のより大きな不純物領域を形成する工程を有する
    ことを特徴とする半導体装置の作製方法。
  10. 【請求項10】 請求項6において、第2の工程と第3
    の工程の間に、 前記ゲイト電極または前記ゲイト電極およびゲイト絶縁
    膜を用いて活性層中に自己整合的にN型もしくはP型の
    不純物領域を形成する工程を有することを特徴とする半
    導体装置の作製方法。
  11. 【請求項11】 請求項6乃至10において、第5の工
    程の後に層間絶縁物を形成する第6の工程と、 前記層間絶縁物をエッチングして前記金属層に達するコ
    ンタクトホールを形成する第7の工程と、 前記コンタクトホールを介して前記金属層とコンタクト
    する上層の配線を形成する第8の工程と、を有すること
    を特徴とする半導体装置の作製方法。
JP30744396A 1996-10-31 1996-10-31 半導体装置およびその作製方法 Withdrawn JPH10135475A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30744396A JPH10135475A (ja) 1996-10-31 1996-10-31 半導体装置およびその作製方法

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP30744396A JPH10135475A (ja) 1996-10-31 1996-10-31 半導体装置およびその作製方法
US10703632 US6882018B2 (en) 1996-10-31 2003-11-10 Semiconductor device that include silicide layers
US11033279 US7223666B2 (en) 1996-10-31 2005-01-12 Semiconductor device that includes a silicide region that is not in contact with the lightly doped region
US11750389 US7622740B2 (en) 1996-10-31 2007-05-18 Semiconductor device and method of fabricating the same
US12615309 US7993992B2 (en) 1996-10-31 2009-11-10 Semiconductor device and method of fabricating the same

Publications (1)

Publication Number Publication Date
JPH10135475A true true JPH10135475A (ja) 1998-05-22

Family

ID=17969137

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30744396A Withdrawn JPH10135475A (ja) 1996-10-31 1996-10-31 半導体装置およびその作製方法

Country Status (2)

Country Link
US (4) US6882018B2 (ja)
JP (1) JPH10135475A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006287205A (ja) * 2005-03-07 2006-10-19 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2007158371A (ja) * 2007-02-02 2007-06-21 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2008235873A (ja) * 2007-02-22 2008-10-02 Semiconductor Energy Lab Co Ltd 半導体装置
JP2011216894A (ja) * 2011-05-31 2011-10-27 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2015111702A (ja) * 2008-10-24 2015-06-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9070604B2 (en) 1998-09-04 2015-06-30 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a semiconductor device
JP2016012729A (ja) * 2009-06-26 2016-01-21 株式会社半導体エネルギー研究所 半導体装置

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6867431B2 (en) * 1993-09-20 2005-03-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN1165962C (zh) * 1996-02-23 2004-09-08 株式会社半导体能源研究所 半导体薄膜及其制造方法以及半导体器件及其制造方法
US6686623B2 (en) * 1997-11-18 2004-02-03 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and electronic apparatus
JP2000012864A (ja) 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6271101B1 (en) 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
US6559036B1 (en) * 1998-08-07 2003-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
KR100491141B1 (ko) * 2001-03-02 2005-05-24 삼성에스디아이 주식회사 박막 트랜지스터 및 그의 제조방법과 이를 이용한 액티브매트릭스형 표시소자 및 그의 제조방법
JP4342826B2 (ja) 2003-04-23 2009-10-14 株式会社半導体エネルギー研究所 半導体素子の作製方法
US7575959B2 (en) * 2004-11-26 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US20060197088A1 (en) * 2005-03-07 2006-09-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US7659580B2 (en) * 2005-12-02 2010-02-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5352081B2 (ja) * 2006-12-20 2013-11-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7569886B2 (en) * 2007-03-08 2009-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacture method thereof
KR101453829B1 (ko) * 2007-03-23 2014-10-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그 제조 방법
JP5512931B2 (ja) * 2007-03-26 2014-06-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5512930B2 (ja) 2007-03-26 2014-06-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100875432B1 (ko) * 2007-05-31 2008-12-22 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조 방법, 이를 이용하여 형성된박막트랜지스터, 그의 제조방법 및 이를 포함하는유기전계발광표시장치
KR100889626B1 (ko) * 2007-08-22 2009-03-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 이를 구비한유기전계발광표시장치, 및 그의 제조방법
KR100889627B1 (ko) * 2007-08-23 2009-03-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 구비한유기전계발광표시장치
US7982272B2 (en) * 2008-03-26 2011-07-19 Advanced Lcd Technologies Development Center Co., Ltd. Thin-film semiconductor device and method for manufacturing the same
KR100982310B1 (ko) * 2008-03-27 2010-09-15 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR100989136B1 (ko) * 2008-04-11 2010-10-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR101002666B1 (ko) * 2008-07-14 2010-12-21 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
US8202769B2 (en) * 2009-03-11 2012-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5658916B2 (ja) * 2009-06-26 2015-01-28 株式会社半導体エネルギー研究所 半導体装置
US8759186B2 (en) * 2011-11-21 2014-06-24 Industrial Technology Research Institute Semiconductor device and method for manufacturing the same
KR20150044327A (ko) * 2013-10-16 2015-04-24 삼성디스플레이 주식회사 전계 완화 박막트랜지스터, 이의 제조 방법 및 이를 포함하는 표시장치
CN103713415B (zh) * 2013-12-27 2016-10-26 合肥京东方光电科技有限公司 一种像素单元、显示装置及其驱动方法

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4727044A (en) 1984-05-18 1988-02-23 Semiconductor Energy Laboratory Co., Ltd. Method of making a thin film transistor with laser recrystallized source and drain
US5121186A (en) 1984-06-15 1992-06-09 Hewlett-Packard Company Integrated circuit device having improved junction connections
US4672419A (en) 1984-06-25 1987-06-09 Texas Instruments Incorporated Metal gate, interconnect and contact system for VLSI devices
DE3688758D1 (de) * 1985-04-08 1993-09-02 Hitachi Ltd Duennfilmtransistor auf isolierendem substrat.
US4804636A (en) * 1985-05-01 1989-02-14 Texas Instruments Incorporated Process for making integrated circuits having titanium nitride triple interconnect
US4890141A (en) 1985-05-01 1989-12-26 Texas Instruments Incorporated CMOS device with both p+ and n+ gates
US4851363A (en) * 1986-07-11 1989-07-25 General Motors Corporation Fabrication of polysilicon fets on alkaline earth alumino-silicate glasses
US4788160A (en) 1987-03-31 1988-11-29 Texas Instruments Incorporated Process for formation of shallow silicided junctions
US5001082A (en) 1989-04-12 1991-03-19 Mcnc Self-aligned salicide process for forming semiconductor devices and devices formed thereby
FR2658951B1 (fr) 1990-02-23 1992-05-07 Bonis Maurice Procede de fabrication d'un circuit integre pour filiere analogique rapide utilisant des lignes d'interconnexions locales en siliciure.
US5474941A (en) 1990-12-28 1995-12-12 Sharp Kabushiki Kaisha Method for producing an active matrix substrate
EP0493113B1 (en) 1990-12-28 1997-03-19 Sharp Kabushiki Kaisha A method for producing a thin film transistor and an active matrix substrate for liquid crystal display devices
US6562672B2 (en) 1991-03-18 2003-05-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor material and method for forming the same and thin film transistor
JPH0824104B2 (ja) 1991-03-18 1996-03-06 株式会社半導体エネルギー研究所 半導体材料およびその作製方法
US6964890B1 (en) 1992-03-17 2005-11-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
US5946561A (en) 1991-03-18 1999-08-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
JP2634505B2 (ja) 1991-06-17 1997-07-30 シャープ株式会社 薄膜トランジスタ及びその製造方法
US5159353A (en) * 1991-07-02 1992-10-27 Hewlett-Packard Company Thermal inkjet printhead structure and method for making the same
JP2719252B2 (ja) 1991-08-26 1998-02-25 シャープ株式会社 薄膜トランジスタ
JP3506445B2 (ja) 1992-05-12 2004-03-15 沖電気工業株式会社 半導体装置の製造方法
JP3152739B2 (ja) 1992-05-19 2001-04-03 株式会社日立製作所 半導体集積回路装置の製造方法
JP3320845B2 (ja) 1992-07-06 2002-09-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR970010652B1 (ko) 1992-07-06 1997-06-30 순페이 야마자끼 박막형 반도체 장치 및 그 제작방법
KR0131061B1 (ko) 1992-07-20 1998-04-14 야마자끼 순페이 반도체 장치
US6624477B1 (en) 1992-10-09 2003-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP3587537B2 (ja) * 1992-12-09 2004-11-10 株式会社半導体エネルギー研究所 半導体装置
US5338702A (en) 1993-01-27 1994-08-16 International Business Machines Corporation Method for fabricating tungsten local interconnections in high density CMOS
JPH06296023A (ja) 1993-02-10 1994-10-21 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
JP3252990B2 (ja) 1993-06-18 2002-02-04 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US5663077A (en) 1993-07-27 1997-09-02 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films
US5576556A (en) * 1993-08-20 1996-11-19 Semiconductor Energy Laboratory Co., Ltd. Thin film semiconductor device with gate metal oxide and sidewall spacer
JPH0766426A (ja) 1993-08-27 1995-03-10 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6867431B2 (en) 1993-09-20 2005-03-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2840812B2 (ja) 1993-09-20 1998-12-24 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JPH0786606A (ja) 1993-09-20 1995-03-31 Toshiba Corp 薄膜トランジスタ及びその製造方法
JP2805590B2 (ja) 1993-09-20 1998-09-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3212060B2 (ja) 1993-09-20 2001-09-25 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US5567966A (en) * 1993-09-29 1996-10-22 Texas Instruments Incorporated Local thinning of channel region for ultra-thin film SOI MOSFET with elevated source/drain
JP3030368B2 (ja) * 1993-10-01 2000-04-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US5719065A (en) * 1993-10-01 1998-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device with removable spacers
JPH07135323A (ja) 1993-10-20 1995-05-23 Semiconductor Energy Lab Co Ltd 薄膜状半導体集積回路およびその作製方法
JP3514500B2 (ja) * 1994-01-28 2004-03-31 株式会社ルネサステクノロジ 半導体装置及びその製造方法
JP2833468B2 (ja) 1994-02-17 1998-12-09 日本電気株式会社 半導体装置の製造方法
JP3238820B2 (ja) * 1994-02-18 2001-12-17 富士通株式会社 半導体装置
US5620906A (en) 1994-02-28 1997-04-15 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device by introducing hydrogen ions
JP3853395B2 (ja) 1994-03-27 2006-12-06 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JP3489183B2 (ja) 1994-03-31 2004-01-19 カシオ計算機株式会社 薄膜トランジスタの製造方法
JPH07283400A (ja) 1994-04-08 1995-10-27 Nippon Steel Corp 半導体装置及びその製造方法
JP3253808B2 (ja) * 1994-07-07 2002-02-04 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US5818068A (en) 1994-09-22 1998-10-06 Sharp Kabushiki Kaisha Thin film transistor circuit and an active matrix type display device
JP3173760B2 (ja) * 1994-11-11 2001-06-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6187617B1 (en) * 1999-07-29 2001-02-13 International Business Machines Corporation Semiconductor structure having heterogeneous silicide regions and method for forming same
JP4037117B2 (ja) * 2001-02-06 2008-01-23 株式会社日立製作所 表示装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9070604B2 (en) 1998-09-04 2015-06-30 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a semiconductor device
JP2006287205A (ja) * 2005-03-07 2006-10-19 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2007158371A (ja) * 2007-02-02 2007-06-21 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2008235873A (ja) * 2007-02-22 2008-10-02 Semiconductor Energy Lab Co Ltd 半導体装置
JP2015111702A (ja) * 2008-10-24 2015-06-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2016012729A (ja) * 2009-06-26 2016-01-21 株式会社半導体エネルギー研究所 半導体装置
JP2011216894A (ja) * 2011-05-31 2011-10-27 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Also Published As

Publication number Publication date Type
US6882018B2 (en) 2005-04-19 grant
US20100055852A1 (en) 2010-03-04 application
US7993992B2 (en) 2011-08-09 grant
US20070210451A1 (en) 2007-09-13 application
US20050133867A1 (en) 2005-06-23 application
US7223666B2 (en) 2007-05-29 grant
US7622740B2 (en) 2009-11-24 grant
US20040104435A1 (en) 2004-06-03 application

Similar Documents

Publication Publication Date Title
US6455875B2 (en) Thin film transistor having enhanced field mobility
US5008218A (en) Method for fabricating a thin film transistor using a silicide as an etch mask
US5606179A (en) Insulated gate field effect transistor having a crystalline channel region
US6166396A (en) Semiconductor devices
US6204520B1 (en) Thin film transistor, liquid crystal display and fabricating methods thereof
US5644147A (en) Electro-optical device incorporating pixel transistors with plural gate electrodes
US6166785A (en) Thin film transistor and fabricating method thereof having patterned active layer
JPH06148685A (ja) 液晶表示装置
JPH08274277A (ja) 半導体記憶装置およびその製造方法
JPH10254383A (ja) 半導体装置及び有機elディスプレイ装置
US5814886A (en) Semiconductor device having local connections formed by conductive plugs and method of making the same
US7223666B2 (en) Semiconductor device that includes a silicide region that is not in contact with the lightly doped region
JPH06260645A (ja) 薄膜半導体装置およびその製造方法
JPH0792500A (ja) 半導体装置
JPH11307777A (ja) トップゲート型薄膜トランジスタ及びその製造方法
JPH0697109A (ja) 半導体装置
JPH10256554A (ja) 薄膜トランジスタ及びその製造方法
JPH06232129A (ja) 電子回路
US20040197964A1 (en) Method for fabricating thin film transistor for liquid crystal display device
JPH0637314A (ja) 薄膜トランジスタ及びその製造方法
JPH0685258A (ja) 薄膜トランジスタとその製造方法
JPH07312426A (ja) 薄膜トランジスタおよびその製造方法
JPH1195256A (ja) アクティブマトリクス基板
CN1081022A (zh) 一种半导体器件及其制造方法
JP2001066631A (ja) 液晶表示装置およびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041005

A521 Written amendment

Effective date: 20041202

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Effective date: 20050823

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051014

A02 Decision of refusal

Effective date: 20060725

Free format text: JAPANESE INTERMEDIATE CODE: A02

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060824

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060920

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Effective date: 20061013

Free format text: JAPANESE INTERMEDIATE CODE: A911

A131 Notification of reasons for refusal

Effective date: 20061212

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20070205

Free format text: JAPANESE INTERMEDIATE CODE: A523

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20070420

A761 Written withdrawal of application

Effective date: 20091027

Free format text: JAPANESE INTERMEDIATE CODE: A761