JP2008166785A - 薄膜トランジスタとその製造方法及び有機電界発光表示装置 - Google Patents

薄膜トランジスタとその製造方法及び有機電界発光表示装置 Download PDF

Info

Publication number
JP2008166785A
JP2008166785A JP2007332124A JP2007332124A JP2008166785A JP 2008166785 A JP2008166785 A JP 2008166785A JP 2007332124 A JP2007332124 A JP 2007332124A JP 2007332124 A JP2007332124 A JP 2007332124A JP 2008166785 A JP2008166785 A JP 2008166785A
Authority
JP
Japan
Prior art keywords
semiconductor layer
layer
film transistor
metal catalyst
silicon layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007332124A
Other languages
English (en)
Inventor
Byoung-Keon Park
炳建 朴
Tae-Hoon Yang
泰勳 梁
Jin-Wook Seo
晉旭 徐
Ki-Yong Lee
基龍 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung SDI Co Ltd
Original Assignee
Samsung SDI Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung SDI Co Ltd filed Critical Samsung SDI Co Ltd
Publication of JP2008166785A publication Critical patent/JP2008166785A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

【課題】半導体層に残存する金属触媒の量を減少させて、漏洩電流特性及び薄膜トランジスタの電気的特性を向上させることができる薄膜トランジスタとその製造方法及びそれを備えた有機電界発光表示装置を提供する。
【解決手段】本発明に係る薄膜トランジスタは、基板と、基板上に位置する第１半導体層と、第１半導体層の一定領域を開口する第２半導体層と、第１半導体層及び第２半導体層に連結されるソース／ドレイン電極と、ソース／ドレイン電極を含む基板上に配設されるゲート絶縁膜と、ゲート絶縁膜上に位置し、且つ第１半導体層の開口した一定領域に対応するように位置するゲート電極と、を含む。
【選択図】図３

Description

本発明は、薄膜トランジスタとその製造方法及び有機電界発光表示装置に関し、より詳細には、半導体層に残存する金属触媒の量を減少させて、漏洩電流特性及び薄膜トランジスタの電気的特性を向上させることが可能な薄膜トランジスタとその製造方法及び有機電界発光表示装置に関する。
一般的に、多結晶シリコン層は、高い電界効果移動度を示した高速動作回路に適用可能であり、かつＣＭＯＳ回路構成が可能であるという長所がある。このため、多結晶シリコン層は、薄膜トランジスタ用半導体層用として、多く使われている。このような多結晶シリコン層を用いた薄膜トランジスタは、主として、能動行列型液晶ディスプレイ装置（ＡＭＬＣＤ）の能動素子や有機電界発光表示装置（ＯＬＥＤ）のスイッチング素子及び駆動素子に使われる。
前記非晶質シリコンを多結晶シリコンに結晶化する方法として、例えば、固相結晶化法（Ｓｏｌｉｄ Ｐｈａｓｅ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ：ＳＰＣ）、エキシマーレーザー結晶化法（Ｅｘｃｉｍｅｒ Ｌａｓｅｒ Ａｎｎｅａｌｉｎｇ：ＥＬＡ）、金属誘導結晶化法（Ｍｅｔａｌ Ｉｎｄｕｃｅｄ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ：ＭＩＣ）及び金属誘導側面結晶化法（Ｍｅｔａｌ Ｉｎｄｕｃｅｄ Ｌａｔｅｒａｌ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ：ＭＩＬＣ）などが挙げられる。
固相結晶化法は、非晶質シリコン層を、薄膜トランジスタが使われるディスプレイ素子の基板を形成する物質であるガラスの変形温度である約７００℃以下の温度で、数時間〜数十時間にわたってアニーリングする方法である。また、エキシマーレーザー結晶化法は、エキシマーレーザーを非晶質シリコン層に走査して、非常に短時間に局部的に高い温度で加熱して結晶化する方法である。また、金属誘導結晶化法は、ニッケル、パラジウム、金、アルミニウムなどの金属を非晶質シリコン層と接触させたり注入したりして、前記金属により非晶質シリコン層が多結晶シリコン層へと相変化が誘導される現象を利用する方法である。金属誘導側面結晶化法は、金属とシリコンとが反応して生成されたシリサイドが側面に続けて伝搬されながら順次非晶質シリコン層の結晶化を誘導する方法を利用する結晶化方法である。
しかしながら、上記の固相結晶化法は、工程時間が長いだけでなく、高温で長時間熱処理することによって、基板の変形が発生しやすいという短所がある。また、エキシマーレーザー結晶化法は、高価なレーザー装置が必要であるだけでなく、多結晶化した表面に突起（ｐｒｏｔｒｕｓｉｏｎ）が発生し、半導体層とゲート絶縁膜との界面特性が悪くなるという短所がある。前記金属誘導結晶化法または金属誘導側面結晶化法で結晶化する場合には、多量の金属触媒が結晶化した多結晶シリコン層に残留し、薄膜トランジスタの半導体層の漏洩電流を増加させるという短所がある。
現在、金属を用いて非晶質シリコン層を結晶化する方法は、固相結晶化（Ｓｏｌｉｄ Ｐｈａｓｅ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）より低い温度で早い時間内に結晶化させることができるという長所を有するため、多く研究されている。金属を用いた結晶化方法は、金属誘導結晶化法（ＭＩＣ：Ｍｅｔａｌ Ｉｎｄｕｃｅｄ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）と金属誘導側面結晶化法（ＭＩＬＣ：Ｍｅｔａｌ Ｉｎｄｕｃｅｄ Ｌａｔｅｒａｌ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）とに大別される。しかし、金属触媒を用いた前記方法の場合は、金属触媒による汚染に起因して薄膜トランジスタの素子特性が低下するという問題点がある。
そこで、前述のような金属触媒の汚染問題を解決するために、カバー層を用いた結晶化方法で多結晶シリコン層を製造する方法（例えば、特許文献１参照。）が開発された。この方法は、基板上に非晶質シリコン層及びカバー層を蒸着し、その上に金属触媒層を形成した後、前記基板を、熱処理或いはレーザーを用いた熱処理工程において、カバー層を介して前記金属触媒を非晶質シリコン層に拡散させてシード（ｓｅｅｄ）を形成した後、これを用いて多結晶シリコン層を得る方法である。前記方法は、金属触媒がカバー層を介して拡散するので、不要な金属汚染を防止することができるという長所があるが、相変らず多結晶シリコン層の内部に金属触媒層が多量存在するという問題点がある。
したがって、金属触媒を用いて非晶質シリコン層を結晶化した後には、前記金属触媒を除去するためのゲッタリング（ｇｅｔｔｅｒｉｎｇ）工程が行われる。
大韓民国特許公開第２００３−６０４０３号明細書
しかしながら、上記特許文献１に記載の方法を利用する場合にも、多結晶シリコン層の内部の金属触媒の除去効果が大きく改善されずに、相変らず漏洩電流が大きいという問題点があった。
そこで、本発明は、このような問題に鑑みてなされたもので、その目的は、金属触媒を用いて結晶化した半導体層において、前記半導体層内に残存する金属触媒をゲッタリングし、前記半導体層に残存する金属触媒の量を減少させて、電気的特性に優れた、新規かつ改良された薄膜トランジスタとその製造方法及び有機電界発光表示装置を提供することにある。
上記課題を解決するために、本発明のある観点によれば、基板と、前記基板上に位置する第１半導体層と、前記第１半導体層の一定領域を開口する第２半導体層と、前記第１半導体層及び前記第２半導体層に連結されるソース／ドレイン電極と、前記ソース／ドレイン電極を含む基板上に位置するゲート絶縁膜と、前記ゲート絶縁膜上に位置し、かつ、前記第１半導体層の開口した一定領域に対応するように配設されるゲート電極と、を備える薄膜トランジスタが提供される。
前記第２半導体層には、不純物がさらに注入されてもよく、前記不純物は、リン（Ｐ）またはホウ素（Ｂ）であってもよい。
前記第１半導体層及び第２半導体層は、金属触媒が含有されていてもよい。
前記金属触媒は、Ｎｉ、Ｐｄ、Ｔｉ、Ａｇ、Ａｕ、Ａｌ、Ｓｎ、Ｓｂ、Ｃｕ、Ｃｏ、Ｍｏ、Ｔｒ、Ｒｕ、Ｒｈ、Ｃｄ及びＰｔよりなる群から選ばれたいずれか１つ以上の物質であってもよい。
前記第１半導体層の金属触媒の濃度は、１×１０１５／ｃｍ３未満であってもよい。
前記第２半導体層及び前記第２半導体層の下部に位置する第１半導体層領域は、ソース／ドレイン領域であってもよい。
前記ゲート電極の下部に位置する第１半導体層領域は、チャネル領域であってもよい。
上記課題を解決するために、本発明の別の観点によれば、基板を用意し、前記基板上に第１非晶質シリコン層を形成し、前記第１非晶質シリコン層を、金属触媒を用いて第１多結晶シリコン層に結晶化し、前記第１多結晶シリコン層上に第２非晶質シリコン層を形成し、前記第２非晶質シリコン層に不純物を注入し、前記基板を熱処理して前記第１多結晶シリコン層に残留する金属触媒を除去すると同時に、前記第２非晶質シリコン層を第２多結晶シリコン層に結晶化し、前記第１多結晶シリコン層及び前記第２多結晶シリコン層をパターニングして第１半導体層及び第２半導体層を形成し、前記第１半導体層及び前記第２半導体層に連結されるソース／ドレイン電極を形成し、前記基板の全面にゲート絶縁膜を形成し、前記第１半導体層の一定領域に対応するようにゲート電極を形成する薄膜トランジスタの製造方法が提供される。
前記第１非晶質シリコン層を第１多結晶シリコン層に結晶化する方法として、金属誘導結晶化法（ＭＩＣ法）、金属誘導側面結晶化法（ＭＩＬＣ法）及びＳＧＳ（Ｓｕｐｅｒ Ｇｒａｉｎｅｄ Ｓｉｌｉｃｏｎ）結晶化法よりなる群から選択されるいずれか１つを利用してもよい。
前記ＳＧＳ結晶化法では、非晶質シリコン層上にキャッピング層を形成し、前記キャッピング層上に金属触媒層を形成した後、熱処理して、多結晶シリコン層に形成してもよい。
前記金属触媒は、Ｎｉ、Ｐｄ、Ｔｉ、Ａｇ、Ａｕ、Ａｌ、Ｓｎ、Ｓｂ、Ｃｕ、Ｃｏ、Ｍｏ、Ｔｒ、Ｒｕ、Ｒｈ、Ｃｄ及びＰｔよりなる群から選ばれたいずれか１つ以上の物質であってもよい。
前記不純物は、リン（Ｐ）またはホウ素（Ｂ）であってもよい。
前記熱処理は、５００〜９９３℃の温度範囲で行ってもよい。
前記熱処理は、３０秒〜１０時間内で行ってもよい。
上記課題を解決するために、本発明の更に別の観点によれば、基板と、前記基板上に位置する第１半導体層と、前記第１半導体層の一定領域を開口する第２半導体層と、前記第１半導体層及び前記第２半導体層に連結されるソース／ドレイン電極と、前記ソース／ドレイン電極を含む基板上に位置するゲート絶縁膜と、前記ゲート絶縁膜上に位置し、かつ、前記第１半導体層の開口した一定領域に対応するように配設されるゲート電極と、前記ソース／ドレイン電極に連結される第１電極と、前記第１電極上に位置する有機膜層及び第２電極と、を含む有機電界発光表示装置が提供される。
前記第２半導体層には、不純物がさらに注入されてもよく、前記不純物は、リン（Ｐ）またはホウ素（Ｂ）であってもよい。
前記第１半導体層及び第２半導体層は、金属触媒を含有していてもよい。
前記金属触媒は、Ｎｉ、Ｐｄ、Ｔｉ、Ａｇ、Ａｕ、Ａｌ、Ｓｎ、Ｓｂ、Ｃｕ、Ｃｏ、Ｍｏ、Ｔｒ、Ｒｕ、Ｒｈ、Ｃｄ及びＰｔよりなる群から選ばれたいずれか１つ以上の物質であってもよい。
前記第１半導体層の金属触媒の濃度は、１×１０１５／ｃｍ３未満であってもよい。
前記第２半導体層及び前記第２半導体層の下部に位置する第１半導体層領域は、ソース／ドレイン領域であってもよい。
前記ゲート電極の下部に位置する第１半導体層領域は、チャネル領域であってもよい。
本発明によれば、半導体層のチャネル領域に残留する金属触媒を除去し、漏洩電流を減少させて、電気的特性に優れた薄膜トランジスタとその製造方法及びこの薄膜トランジスタを備えた有機電界発光表示装置を得ることができる。
以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
図１Ａ〜図１Ｄは、本発明の一実施形態に係る結晶化工程を示す断面図である。
まず、図１Ａに示したように、ガラスまたはプラスチックのような基板１００上に、バッファ層１１０を形成する。前記バッファ層１１０は、化学的気相蒸着（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法または物理的気相蒸着（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により、シリコン酸化膜やシリコン窒化膜のような絶縁膜を用いて、単層またはこれらの複層として形成する。この際、前記バッファ層１１０は、基板１００から発生する水分または不純物の拡散を防止したり、結晶化の際に、熱の伝達速度を調節したりすることによって、前記非晶質シリコン層の結晶化がよく行われるようにする役目を果たす。
次に、前記バッファ層１１０上に、第１非晶質シリコン層１２０を形成する。この際、前記第１非晶質シリコン層１２０の形成には、化学的気相蒸着法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）または物理的気相蒸着法（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）を利用することができる。また、前記第１非晶質シリコン層１２０を形成する時、または、形成した後に、脱水素処理し、水素の濃度を低減する工程を行うことができる。
次に、前記第１非晶質シリコン層１２０を第１多結晶シリコン層へと結晶化する。本実施形態では、ＭＩＣ（Ｍｅｔａｌ ｉｎｄｕｃｅｄ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）法と、ＭＩＬＣ（Ｍｅｔａｌ Ｉｎｄｕｃｅｄ ｌａｔｅｒａｌ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）法またはＳＧＳ（Ｓｕｐｅｒ Ｇｒａｉｎｅｄ Ｓｉｌｉｃｏｎ）法などのような金属触媒を用いた結晶化方法を用いて、前記第１非晶質シリコン層を第１多結晶シリコン層に結晶化する。
前記ＭＩＣ法は、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、アルミニウム（Ａｌ）などの金属触媒を非晶質シリコン層と接触させたり非晶質シリコン層に注入したりして、前記金属触媒により非晶質シリコン層が多結晶シリコン層に相変化が誘導される現象を利用する方法である。また、前記ＭＩＬＣ法は、金属触媒とシリコンとが反応して生成されたシリサイドが側面に続けて伝搬されながら順次シリコンの結晶化を誘導する方法を用いて、非晶質シリコン層を多結晶シリコン層に結晶化する方法である。
本発明の実施形態において、ＳＧＳ結晶化法で多結晶シリコン層を形成する場合について、以下に説明する。
図１Ｂは、前記第１非晶質シリコン層上にキャッピング層及び金属触媒層を形成する工程を示す断面図である。
図１Ｂに示したように、前記第１非晶質シリコン１２０上にキャッピング層１３０を形成する。この際、前記キャッピング層１３０は、後続の工程で形成される金属触媒が熱処理工程を通じて拡散し得るシリコン窒化膜で形成することが好ましく、シリコン窒化膜とシリコン酸化膜との複層を使用することも可能である。前記キャッピング層１３０は、化学的気相蒸着法または物理的気相蒸着法などのような方法で形成する。この際、前記キャッピング層１３０の厚さは、例えば、１〜２０００Å（０．１ｎｍ〜２００ｎｍ）で形成する。
次に、前記キャッピング層１３０上に金属触媒を蒸着し、金属触媒層１４０を形成する。この際、前記金属触媒は、例えば、Ｎｉ、Ｐｄ、Ｔｉ、Ａｇ、Ａｕ、Ａｌ、Ｓｎ、Ｓｂ、Ｃｕ、Ｃｏ、Ｍｏ、Ｔｒ、Ｒｕ、Ｒｈ、Ｃｄ及びＰｔよりなる群から選択されるいずれか１つを使用することができ、好ましくは、ニッケル（Ｎｉ）を利用する。
この際、前記金属触媒層１４０は、前記キャッピング層１３０上に、例えば１０１１〜１０１５ａｔｏｍｓ／ｃｍ２の面密度で形成する。前記金属触媒が１０１１ａｔｏｍｓ／ｃｍ２の面密度より小さく形成された場合には、結晶化の核であるシードの量が少ないため、前記非晶質シリコン層が多結晶シリコン層に結晶化することが困難となる。また、前記金属触媒が１０１５ａｔｏｍｓ／ｃｍ２の面密度より多く形成された場合には、非晶質シリコン層に拡散する金属触媒の量が多くなるため、多結晶シリコン層の結晶粒が小さくなり、且つ、残留する金属触媒の量が多くなり、前記多結晶シリコン層をパターニングして形成される半導体層の特性が低下する。
この際、一般的には、金属誘導結晶化法または金属誘導側面結晶化法で金属触媒の厚さまたは密度を用心深く調節しなければならないが、これは、結晶化の後に、前記金属触媒が多結晶シリコン層の表面に残留して薄膜トランジスタの漏洩電流を増加させるなどの問題を引き起こすからである。しかしながら、本実施形態では、前記金属触媒層の厚さまたは密度を精度よく制御する必要はなく、厚く形成しても構わない。これは、前記キャッピング層１３０が拡散する金属触媒を制御して、微量の金属触媒だけが非晶質シリコン層に拡散して結晶化に寄与し、大部分の金属触媒は、前記キャッピング層１３０を通過することが難しいため、結晶化に寄与することができないためである。
図１Ｃは、前記基板を熱処理してキャッピング層を介して金属触媒を拡散させて、第１非晶質シリコン層の界面に移動させる工程を示す断面図である。
図１Ｃに示したように、バッファ層１１０、第１非晶質シリコン層１２０、キャッピング層１３０及び金属触媒層１４０が形成された基板１００を熱処理１５０して、金属触媒層１４０の金属触媒中の一部を第１非晶質シリコン層１２０の表面に移動させる。すなわち熱処理１５０によりキャッピング層１３０を通過して拡散する金属触媒１４０ａ、１４０ｂのうち微量の金属触媒１４０ｂだけが第１非晶質シリコン層１２０の表面に拡散し、大部分の金属触媒１４０ａは、前記非晶質シリコン層１２０に到達せず、キャッピング層１３０を通過しない。
したがって、前記キャッピング層１３０の拡散阻止能力により、第１非晶質シリコン層１２０の表面に到達する金属触媒の量が決定され、前記キャッピング層１３０の拡散阻止能力は、前記キャッピング層１３０の厚さと密接な関係がある。すなわちキャッピング層１３０の厚さが厚くなるほど拡散する量が少なくなり、結晶粒の大きさが大きくなり、厚さが薄くなるほど拡散する量が多くなり、結晶粒の大きさは小さくなる。
この際、前記熱処理１５０工程は、２００〜９００℃の温度範囲で数秒〜数時間進行して前記金属触媒を拡散させ、前記熱処理１５０工程は、炉（ｆｕｒｎａｃｅ）工程、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）工程、ＵＶ工程またはレーザー（Ｌａｓｅｒ）工程のうちいずれか１つの工程を利用することができる。
図１Ｄは、拡散した金属触媒により第１非晶質シリコン層が第１多結晶シリコン層に結晶化する工程を示す断面図である。
図１Ｄに示したように、前記キャッピング層１３０を通過して第１非晶質シリコン層１２０の表面に拡散した金属触媒１４０ｂにより、前記第１非晶質シリコン層１２０が第１多結晶シリコン層１６０に結晶化する。すなわち、拡散した金属触媒１４０ｂが非晶質シリコン層のシリコンと結合して金属シリサイドを形成し、前記金属シリサイドが結晶化の核であるシード（ｓｅｅｄ）を形成し、非晶質シリコン層が多結晶シリコン層に結晶化する。
この際、本実施形態に係る結晶化法は、非晶質シリコン層上にキャッピング層を形成し、前記キャッピング層上に金属触媒層を形成した後、熱処理し、金属触媒を拡散させた後、前記拡散した金属触媒により非晶質シリコン層が多結晶シリコン層に結晶化する方法を利用し、これをＳＧＳ（Ｓｕｐｅｒ Ｇｒａｉｎｅｄ Ｓｉｌｉｃｏｎ）結晶化法と言う。
したがって、前記結晶化の核である金属シリサイドの量、すなわち、前記結晶化に寄与する金属触媒１４０ｂの量を調節することによって、多結晶シリコン層１６０の結晶粒の大きさを調節することができる。
一方、図１Ｄでは、キャッピング層１３０及び金属触媒層１４０を除去せずに、熱処理１５０工程を進行したが、金属触媒を前記非晶質シリコン層上に拡散させて、結晶化の核である金属シリサイドを形成した後、前記キャッピング層１３０及び金属触媒層１４０を除去し熱処理することによって、多結晶シリコン層を形成しても構わない。
次に、図２Ａ〜図２Ｅは、本発明の一実施形態に係る薄膜トランジスタの製造工程を示す断面図である。
図２Ａに示したように、前記第１多結晶シリコン層１６０上に、第２非晶質シリコン層１７０を形成する。前記第２非晶質シリコン層１７０の形成には、化学的気相蒸着法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）または物理的気相蒸着法（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）を利用することができる。
次に、前記第２非晶質シリコン層１７０に、不純物１７５イオンを注入する。前記不純物１７５イオンとしてｐ型不純物またはｎ型不純物を用いることで、薄膜トランジスタを形成することができる。前記ｐ型不純物は、例えば、ホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）及びインジウム（Ｉｎ）よりなる群から選択することができ、前記ｎ型不純物は、例えば、リン（Ｐ）、砒素（Ａｓ）及びアンチモン（Ｓｂ）よりなる群から選択することができる。
次に、図２Ｂに示したように、前記第１多結晶シリコン層１６０に残留している金属触媒（Ｎｉなど）を除去するために、熱処理１８０工程を行う。前記熱処理１８０は、例えば、５００〜９９３℃の温度範囲で行い、３０秒以上１０時間以下の時間の間に加熱することが好ましい。これは、前記熱処理１８０の温度を５００℃未満にする場合には、前記第１多結晶シリコン層１６０の金属触媒（Ｎｉなど）の拡散が生じないため、金属触媒が除去されることが難しく、また、前記熱処理１８０の温度を９９３℃超過にする場合には、ニッケルの共融点（ｅｕｔｅｃｔｉｃ ｐｏｉｎｔ）が９９３℃であるので、９９３℃以下でニッケルが固体状態に存在することができるからであり、また、高温により基板１００が変形することを防止するためである。
また、前記熱処理１８０時間を３０秒未満にする場合には、第１多結晶シリコン層１６０の金属触媒（Ｎｉなど）が十分に除去されることが難しく、前記熱処理１８０時間が１０時間を超過する場合には、長時間の熱処理による基板１００の変形問題と薄膜トランジスタの生産費用及び収率の問題が発生する。
したがって、前記熱処理１８０工程によって、前記第１多結晶シリコン層１６０に残留する金属触媒（Ｎｉなど）１４０ｂが、前記第２非晶質シリコン層１７０が形成された部分に拡散する場合、金属触媒は沈殿し、これ以上拡散しない。これは、金属触媒（Ｎｉなど）は、多結晶シリコン内に存在するよりも、非晶質シリコン内に存在する方が安定であるため、多結晶シリコン内の金属触媒（Ｎｉなど）が非晶質シリコンに容易に移動するからである。
ここで、前記熱処理１８０工程によって、金属触媒（Ｎｉなど）が前記第２非晶質シリコン層１７０に拡散しつつ、前記金属触媒により前記第２非晶質シリコン層１７０が第２多結晶シリコン層に結晶化する。
したがって、このような原理で、後続して第１半導体層のチャネル領域として作用すべき第１多結晶シリコン層１６０に残留する金属触媒を除去して、第１半導体層のチャネル領域に残留する金属触媒が１×１０１５／ｃｍ３未満と電気的特性に優れた薄膜トランジスタを形成することができる。なお、半導体層内に存在する金属触媒の濃度は、一般的な不純物濃度測定装備を利用して測定することが可能である。
次に、図２Ｃに示したように、前記第１多結晶シリコン層１６０及び第２多結晶シリコン層をパターニングして、第１半導体層１９０及び第２半導体層２００を形成する。
次に、図２Ｄに示したように、前記基板１００の全面にソース／ドレイン電極物質を蒸着し、これをパターニングして、ソース／ドレイン電極２１０ａ、２１０ｂを形成する。したがって、前記ソース／ドレイン電極２１０ａ、２１０ｂは、第１半導体層１９０及び第２半導体層２００に電気的に連結される。
ここで、前記ソース／ドレイン電極２１０ａ、２１０ｂは、例えば、モリブデン（Ｍｏ）、タングステン（Ｗ）、モリブデン−タングステン（ＭｏＷ）及びアルミニウム（Ａｌ）よりなる群から選択されたいずれか１つで形成することができる。
次に、図２Ｅに示したように、前記基板１００の全面に、下部構造物を絶縁するゲート絶縁膜２２０を形成する。前記ゲート絶縁膜２２０は、シリコン窒化膜と、シリコン酸化膜またはこれらの多重層で形成することができる。
次に、前記基板１００の全面にゲート電極物質を蒸着し、これをパターニングして、ゲート電極２３０を形成する。前記ゲート電極２３０は、例えば、アルミニウム（Ａｌ）またはアルミニウム−ネオジム（Ａｌ−Ｎｄ）のようなアルミニウム合金の単一層、又は、クロム（Ｃｒ）またはモリブデン（Ｍｏ）合金上にアルミニウム合金が積層された多重層とすることが可能である。したがって、前記第２半導体層２００及び前記第２半導体層２００の下部に位置する第１半導体層１９０領域は、ソース／ドレイン領域１９１、１９３として作用し、前記ゲート電極２３０の下部に位置する第１半導体層１９０領域は、チャネル領域１９２として作用する。
本発明の一実施形態では、半導体層上にソース／ドレイン電極が位置し、ソース／ドレイン電極上にゲート絶縁膜及びゲート電極が位置する構造の薄膜トランジスタを例示したが、これ以外にも、半導体層上にゲート絶縁膜と、ゲート電極と、層間絶縁膜と、ソース／ドレイン電極とが順次形成されている構造の薄膜トランジスタ、または本発明の技術的思想から逸脱しない範囲内においての薄膜トランジスタの構造でも適用可能である。
したがって、前述のように、本発明の一実施形態に係る薄膜トランジスタを完成する。
前述のように、金属触媒を用いて結晶化工程を進行した多結晶シリコン層上に非晶質シリコン層を形成し、前記多結晶シリコン層内に残留する金属触媒を除去することによって、半導体層の漏洩電流特性及び薄膜トランジスタの電気的特性を向上させることが可能な薄膜トランジスタを提供できるという利点がある。
次に、図３は、本発明の一実施形態に係る有機電界発光表示装置を示す断面図である。
図３に示したように、前記基板１００の全面に、平坦化膜２４０を形成する。前記平坦化膜２４０は、有機膜または無機膜で形成したり、これらの複合膜で形成したりすることが可能である。前記平坦化膜２４０を無機膜で形成する場合は、例えば、ＳＯＧ（ｓｐｉｎ ｏｎ ｇｌａｓｓ）を使用して形成することが好ましく、有機膜で形成する場合は、例えば、アクリル系樹脂、ポリイミド系樹脂またはＢＣＢ（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）を使用して形成することが好ましい。
この際、前記平坦化膜２４０及びゲート絶縁膜２２０をエッチングして、前記ソース／ドレイン電極２１０ａ、２１０ｂのいずれか１つを露出させるビアホールを形成し、前記ソース／ドレイン電極２１０ａ、２１０ｂのいずれか１つに連結される第１電極２５０を形成する。前記第１電極２５０は、前記ビアホールの底部に位置し、且つ前記露出したソース／ドレイン電極２１０ａ、２１０ｂのいずれか１つに当接し、前記平坦化膜２４０上に延設される。前記第１電極２５０は、例えば、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）またはＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）を使用して形成することができる。
次に、前記第１電極２５０を含む基板１００の全面に、前記第１電極２５０が位置するビアホールを十分に満たすことができる程度の厚さで画素定義膜２６０を形成する。前記画素定義膜２６０は、有機膜または無機膜で形成することができ、好ましくは、有機膜で形成する。より好ましくは、前記画素定義膜２６０は、ＢＣＢ（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）と、アクリル系高分子及びポリイミドよりなる群から選択される１つである。前記画素定義膜２６０は、流動性（ｆｌｏｗａｂｉｌｉｔｙ）に優れているので、前記基板全体に平坦に形成することができる。
この際、前記画素定義膜２６０をエッチングして前記第１電極２５０を露出させる開口部を形成し、前記開口部を介して露出した第１電極２５０上に、有機膜層２７０を形成する。前記有機膜層２７０は、少なくとも発光層を含み、正孔注入層と、正孔輸送層と、電子輸送層または電子注入層重のうちいずれか１つ以上の層を更に含むことができる。
次に、前記基板１００の全面に、第２電極２８０を形成する。前記第２電極２８０は、透過電極であって、透明で、かつ仕事関数の低いＭｇ、Ａｇ、Ａｌ、Ｃａ及びこれらの合金を使用することができる。
したがって、前述のように、本発明の一実施形態に係る有機電界発光表示装置を完成する。
前述のように、ニッケルを金属触媒として用いて結晶化した多結晶シリコン層に形成された半導体層において、前記多結晶シリコン層上に非晶質シリコン層を形成し熱処理することによって、前記金属触媒であるニッケルをゲッタリング（ｇｅｔｔｅｒｉｎｇ）して、後続して半導体層のチャネル領域となる多結晶シリコン層に残っている金属触媒の残留量を最小化し、漏洩電流を顕著に減少させて、電気的特性に優れた薄膜トランジスタ及びそれを備えた有機電界発光表示装置を提供することができるという利点がある。
以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明はかかる例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
本発明の一実施形態に係る結晶化工程を示す断面図である。 同実施形態に係る結晶化工程を示す断面図である。 同実施形態に係る結晶化工程を示す断面図である。 同実施形態に係る結晶化工程を示す断面図である。 同実施形態に係る薄膜トランジスタの製造工程を示す断面図である。 同実施形態に係る薄膜トランジスタの製造工程を示す断面図である 同実施形態に係る薄膜トランジスタの製造工程を示す断面図である 同実施形態に係る薄膜トランジスタの製造工程を示す断面図である 同実施形態に係る薄膜トランジスタの製造工程を示す断面図である 同実施形態に係る有機電界発光表示装置を示す断面図である。
符号の説明
１００ 基板
１１０ バッファ層
１９０ 第１半導体層
２００ 第２半導体層
２１０ａ、２１０ｂ ソース／ドレイン電極
２２０ ゲート絶縁膜
２３０ ゲート電極
２４０ 平坦化膜
２５０ 第１電極
２６０ 画素定義膜
２７０ 有機膜層
２８０ 第２電極

Claims (23)

  1. 基板と、
    前記基板上に位置する第１半導体層と、
    前記第１半導体層の一定領域を開口する第２半導体層と、
    前記第１半導体層及び前記第２半導体層に連結されるソース／ドレイン電極と、
    前記ソース／ドレイン電極を含む基板上に位置するゲート絶縁膜と、
    前記ゲート絶縁膜上に位置し、かつ、前記第１半導体層の開口した一定領域に対応するように配設されるゲート電極と、
    を備えることを特徴とする、薄膜トランジスタ。
  2. 前記第２半導体層には、不純物がさらに注入される
    ことを特徴とする、請求項１に記載の薄膜トランジスタ。
  3. 前記不純物は、リンまたはホウ素である
    ことを特徴とする、請求項２に記載の薄膜トランジスタ。
  4. 前記第１半導体層及び前記第２半導体層は、金属触媒が含有される
    ことを特徴とする、請求項１に記載の薄膜トランジスタ。
  5. 前記金属触媒は、
    Ｎｉ、Ｐｄ、Ｔｉ、Ａｇ、Ａｕ、Ａｌ、Ｓｎ、Ｓｂ、Ｃｕ、Ｃｏ、Ｍｏ、Ｔｒ、Ｒｕ、Ｒｈ、Ｃｄ及びＰｔよりなる群から選ばれたいずれか１つ以上の物質である
    ことを特徴とする、請求項４に記載の薄膜トランジスタ。
  6. 前記第１半導体層の金属触媒の濃度は、１×１０１５／ｃｍ３未満である
    ことを特徴とする、請求項４に記載の薄膜トランジスタ。
  7. 前記第２半導体層及び前記第２半導体層の下部に位置する前記第１半導体層領域は、ソース／ドレイン領域である
    ことを特徴とする、請求項１に記載の薄膜トランジスタ。
  8. 前記ゲート電極の下部に位置する前記第１半導体層領域は、チャネル領域である
    ことを特徴とする、請求項１に記載の薄膜トランジスタ。
  9. 基板を用意し、
    前記基板上に第１非晶質シリコン層を形成し、
    前記第１非晶質シリコン層を、金属触媒を用いて第１多結晶シリコン層に結晶化し、前記第１多結晶シリコン層上に第２非晶質シリコン層を形成し、
    前記第２非晶質シリコン層に不純物を注入し、
    前記基板を熱処理して前記第１多結晶シリコン層に残留する金属触媒を除去すると同時に、前記第２非晶質シリコン層を第２多結晶シリコン層に結晶化し、
    前記第１多結晶シリコン層及び前記第２多結晶シリコン層をパターニングして第１半導体層及び第２半導体層を形成し、
    前記第１半導体層及び前記第２半導体層に連結されるソース／ドレイン電極を形成し、
    前記基板の全面にゲート絶縁膜を形成し、
    前記第１半導体層の一定領域に対応するようにゲート電極を形成する
    ことを特徴とする、薄膜トランジスタの製造方法。
  10. 前記第１非晶質シリコン層を第１多結晶シリコン層に結晶化する方法として、金属誘導結晶化法、金属誘導側面結晶化法及びＳＧＳ結晶化法よりなる群から選択されるいずれか１つを利用する
    ことを特徴とする、請求項９に記載の薄膜トランジスタの製造方法。
  11. 前記ＳＧＳ結晶化法では、
    非晶質シリコン層上にキャッピング層を形成し、前記キャッピング層上に金属触媒層を形成した後、熱処理して、多結晶シリコン層に形成する
    ことを特徴とする、請求項１０に記載の薄膜トランジスタの製造方法。
  12. 前記金属触媒は、
    Ｎｉ、Ｐｄ、Ｔｉ、Ａｇ、Ａｕ、Ａｌ、Ｓｎ、Ｓｂ、Ｃｕ、Ｃｏ、Ｍｏ、Ｔｒ、Ｒｕ、Ｒｈ、Ｃｄ及びＰｔよりなる群から選ばれたいずれか１つ以上の物質である
    ことを特徴とする、請求項９に記載の薄膜トランジスタの製造方法。
  13. 前記不純物は、リンまたはホウ素である
    ことを特徴とする、請求項９に記載の薄膜トランジスタの製造方法。
  14. 前記熱処理は、５００〜９９３℃の温度範囲で行う
    ことを特徴とする、請求項９に記載の薄膜トランジスタの製造方法。
  15. 前記熱処理は、３０秒〜１０時間行う
    ことを特徴とする、請求項９に記載の薄膜トランジスタの製造方法。
  16. 基板と、
    前記基板上に位置する第１半導体層と、
    前記第１半導体層の一定領域を開口する第２半導体層と、
    前記第１半導体層及び前記第２半導体層に連結されるソース／ドレイン電極と、
    前記ソース／ドレイン電極を含む基板上に位置するゲート絶縁膜と、
    前記ゲート絶縁膜上に位置し、かつ、前記第１半導体層の開口した一定領域に対応するように配設されるゲート電極と、
    前記ソース／ドレイン電極に連結される第１電極と、
    前記第１電極上に位置する有機膜層及び第２電極と、
    を含むことを特徴とする、有機電界発光表示装置。
  17. 前記第２半導体層には、不純物がさらに注入される
    ことを特徴とする、請求項１６に記載の有機電界発光表示装置。
  18. 前記不純物は、リンまたはホウ素である
    ことを特徴とする、請求項１７に記載の有機電界発光表示装置。
  19. 前記第１半導体層及び第２半導体層は、金属触媒を含有する
    ことを特徴とする、請求項１６に記載の有機電界発光表示装置。
  20. 前記金属触媒は、
    Ｎｉ、Ｐｄ、Ｔｉ、Ａｇ、Ａｕ、Ａｌ、Ｓｎ、Ｓｂ、Ｃｕ、Ｃｏ、Ｍｏ、Ｔｒ、Ｒｕ、Ｒｈ、Ｃｄ及びＰｔよりなる群から選ばれたいずれか１つ以上の物質である
    ことを特徴とする、請求項１９に記載の有機電界発光表示装置。
  21. 前記第１半導体層の金属触媒の濃度は、１×１０１５／ｃｍ３未満である
    ことを特徴とする、請求項１９に記載の有機電界発光表示装置。
  22. 前記第２半導体層及び前記第２半導体層の下部に位置する前記第１半導体層領域は、ソース／ドレイン領域である
    ことを特徴とする、請求項１６に記載の有機電界発光表示装置。
  23. 前記ゲート電極の下部に位置する前記第１半導体層領域は、チャネル領域である
    ことを特徴とする、請求項１６に記載の有機電界発光表示装置。
JP2007332124A 2006-12-28 2007-12-25 薄膜トランジスタとその製造方法及び有機電界発光表示装置 Pending JP2008166785A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060136781A KR100864884B1 (ko) 2006-12-28 2006-12-28 박막트랜지스터, 그의 제조방법 및 이를 구비한유기전계발광표시장치

Publications (1)

Publication Number Publication Date
JP2008166785A true JP2008166785A (ja) 2008-07-17

Family

ID=39301280

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007332124A Pending JP2008166785A (ja) 2006-12-28 2007-12-25 薄膜トランジスタとその製造方法及び有機電界発光表示装置

Country Status (5)

Country Link
US (1) US20080157116A1 (ja)
EP (1) EP1939933A3 (ja)
JP (1) JP2008166785A (ja)
KR (1) KR100864884B1 (ja)
CN (1) CN101211985A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010157676A (ja) * 2008-12-30 2010-07-15 Samsung Mobile Display Co Ltd 多結晶シリコンの製造方法、薄膜トランジスタ、その製造方法及びそれを含む有機電界発光表示装置
JP2010206196A (ja) * 2009-03-03 2010-09-16 Samsung Mobile Display Co Ltd 薄膜トランジスタ、その製造方法及びそれを含む有機電界発光表示装置
JP2011109064A (ja) * 2009-11-20 2011-06-02 Samsung Mobile Display Co Ltd 多結晶シリコン層の製造方法、薄膜トランジスタ、それを含む有機電界発光表示装置及びその製造方法
JP2011243988A (ja) * 2010-05-18 2011-12-01 Boe Technology Group Co Ltd 低温ポリシリコン薄膜及びその製造方法と、トランジスタ及び表示装置
US8546248B2 (en) 2009-03-05 2013-10-01 Samsung Display Co., Ltd. Method of forming polycrystalline silicon layer and atomic layer deposition apparatus used for the same
US8890165B2 (en) 2009-11-13 2014-11-18 Samsung Display Co., Ltd. Method of forming polycrystalline silicon layer, thin film transistor, organic light emitting diode display device having the same, and methods of fabricating the same
US9035311B2 (en) 2009-03-03 2015-05-19 Samsung Display Co., Ltd. Organic light emitting diode display device and method of fabricating the same
US9117798B2 (en) 2009-03-27 2015-08-25 Samsung Display Co., Ltd. Thin film transistor, method of fabricating the same and organic light emitting diode display device including the same
WO2023234547A1 (ko) * 2022-06-03 2023-12-07 삼성디스플레이 주식회사 표시 장치

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101049806B1 (ko) 2008-12-30 2011-07-15 삼성모바일디스플레이주식회사 다결정 실리콘의 제조방법, 박막트랜지스터, 그의 제조방법및 이를 포함하는 유기전계발광표시장치
KR101041147B1 (ko) 2010-04-07 2011-06-13 삼성모바일디스플레이주식회사 박막 트랜지스터, 박막 트랜지스터의 액티브층의 제조 방법 및 표시 장치
KR101146995B1 (ko) * 2010-06-16 2012-05-22 삼성모바일디스플레이주식회사 다결정 실리콘층의 형성 방법 및 이를 이용한 박막 트랜지스터의 형성방법
KR101720533B1 (ko) * 2010-08-31 2017-04-03 삼성디스플레이 주식회사 다결정 실리콘층의 제조 방법, 상기 다결정 실리콘층 제조 방법을 포함하는 박막 트랜지스터의 제조 방법, 상기 방법에 의해 제조된 박막 트랜지스터, 및 상기 박막 트랜지스터를 포함하는 유기 발광 디스플레이 장치
CN102013400A (zh) * 2010-10-27 2011-04-13 四川虹视显示技术有限公司 生产底部金属结晶化的低温多晶硅薄膜晶体管的方法
CN102629558B (zh) * 2012-01-09 2015-05-20 深超光电（深圳）有限公司 低温多晶硅薄膜晶体管制造方法
KR20140023491A (ko) * 2012-08-16 2014-02-27 삼성코닝정밀소재 주식회사 스퍼터링 타겟 및 이에 의해 증착된 블랙 매트릭스를 포함하는 유기 발광 디스플레이 장치
KR20140023492A (ko) * 2012-08-16 2014-02-27 삼성코닝정밀소재 주식회사 스퍼터링 타겟 및 이에 의해 증착된 블랙 매트릭스를 포함하는 유기 발광 디스플레이 장치
CN104716200B (zh) 2015-04-03 2018-01-09 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
JP6367167B2 (ja) * 2015-09-10 2018-08-01 東芝メモリ株式会社 半導体装置
KR102527218B1 (ko) * 2016-01-08 2023-04-28 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN110212008B (zh) * 2019-06-24 2021-07-23 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法
CN112420849A (zh) * 2020-11-09 2021-02-26 昆山龙腾光电股份有限公司 金属氧化物薄膜晶体管及其制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006100807A (ja) * 2004-08-30 2006-04-13 Semiconductor Energy Lab Co Ltd 表示装置の作製方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980012633A (ko) * 1996-07-25 1998-04-30 김광호 박막 트랜지스터의 제조방법
US6218219B1 (en) * 1997-09-29 2001-04-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
US6346437B1 (en) * 1998-07-16 2002-02-12 Sharp Laboratories Of America, Inc. Single crystal TFT from continuous transition metal delivery method
JP3425392B2 (ja) * 1999-05-27 2003-07-14 シャープ株式会社 半導体装置の製造方法
JP2001135573A (ja) * 1999-11-02 2001-05-18 Sharp Corp 半導体装置の製造方法およびその半導体装置
US6695955B2 (en) * 2001-05-25 2004-02-24 Lg.Philips Lcd Co., Ltd. Method of forming polycrystalline silicon for liquid crystal display device
KR100473996B1 (ko) 2002-01-09 2005-03-08 장 진 비정질 실리콘의 결정화 방법
US20060049428A1 (en) * 2002-07-05 2006-03-09 Van Der Zaag Pieter J Tft electronic devices and their manufacture
US7348222B2 (en) * 2003-06-30 2008-03-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film transistor and method for manufacturing a semiconductor device
KR100721555B1 (ko) * 2004-08-13 2007-05-23 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조 방법
KR100656495B1 (ko) * 2004-08-13 2006-12-11 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조 방법
KR100611762B1 (ko) * 2004-08-20 2006-08-10 삼성에스디아이 주식회사 박막트랜지스터의 제조 방법
KR100611766B1 (ko) * 2004-08-24 2006-08-10 삼성에스디아이 주식회사 박막트랜지스터 제조 방법
US7247529B2 (en) * 2004-08-30 2007-07-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
US7416928B2 (en) * 2004-09-08 2008-08-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006100807A (ja) * 2004-08-30 2006-04-13 Semiconductor Energy Lab Co Ltd 表示装置の作製方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010157676A (ja) * 2008-12-30 2010-07-15 Samsung Mobile Display Co Ltd 多結晶シリコンの製造方法、薄膜トランジスタ、その製造方法及びそれを含む有機電界発光表示装置
JP2010206196A (ja) * 2009-03-03 2010-09-16 Samsung Mobile Display Co Ltd 薄膜トランジスタ、その製造方法及びそれを含む有機電界発光表示装置
US9035311B2 (en) 2009-03-03 2015-05-19 Samsung Display Co., Ltd. Organic light emitting diode display device and method of fabricating the same
US8546248B2 (en) 2009-03-05 2013-10-01 Samsung Display Co., Ltd. Method of forming polycrystalline silicon layer and atomic layer deposition apparatus used for the same
US9117798B2 (en) 2009-03-27 2015-08-25 Samsung Display Co., Ltd. Thin film transistor, method of fabricating the same and organic light emitting diode display device including the same
US8890165B2 (en) 2009-11-13 2014-11-18 Samsung Display Co., Ltd. Method of forming polycrystalline silicon layer, thin film transistor, organic light emitting diode display device having the same, and methods of fabricating the same
JP2011109064A (ja) * 2009-11-20 2011-06-02 Samsung Mobile Display Co Ltd 多結晶シリコン層の製造方法、薄膜トランジスタ、それを含む有機電界発光表示装置及びその製造方法
US9070717B2 (en) 2009-11-20 2015-06-30 Samsung Display Co., Ltd. Method of fabricating polysilicon layer, thin film transistor, organic light emitting diode display device including the same, and method of fabricating the same
US9576797B2 (en) 2009-11-20 2017-02-21 Samsung Display Co., Ltd. Method of fabricating polysilicon layer, thin film transistor, organic light emitting diode display device including the same, and method of fabricating the same
JP2011243988A (ja) * 2010-05-18 2011-12-01 Boe Technology Group Co Ltd 低温ポリシリコン薄膜及びその製造方法と、トランジスタ及び表示装置
WO2023234547A1 (ko) * 2022-06-03 2023-12-07 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
CN101211985A (zh) 2008-07-02
KR20080061734A (ko) 2008-07-03
US20080157116A1 (en) 2008-07-03
KR100864884B1 (ko) 2008-10-22
EP1939933A3 (en) 2008-09-03
EP1939933A2 (en) 2008-07-02

Similar Documents

Publication Publication Date Title
JP2008166785A (ja) 薄膜トランジスタとその製造方法及び有機電界発光表示装置
JP5090253B2 (ja) 多結晶シリコン層の製造方法、これを利用して形成された薄膜トランジスタ、その製造方法及びこれを含む有機電界発光表示装置
JP5043781B2 (ja) 薄膜トランジスタ、これを具備した有機電界発光表示装置、およびこれらの製造方法
US7825476B2 (en) Method of fabricating polycrystalline silicon, TFT fabricated using the same, method of fabricating the TFT, and organic light emitting diode display device including the TFT
JP5197211B2 (ja) 薄膜トランジスタ、その製造方法、及びこれを具備した有機電界発光表示装置
JP5166152B2 (ja) 薄膜トランジスタの製造方法
KR100864883B1 (ko) 박막트랜지스터, 그의 제조방법 및 이를 구비한유기전계발광표시장치.
JP5497324B2 (ja) 多結晶シリコンの製造方法、薄膜トランジスタ、その製造方法及びそれを含む有機電界発光表示装置
EP2146371A1 (en) Thin film transistor, method of fabricating the same, and organic light emitting diode display device including the thin film transistor
JP5527874B2 (ja) 薄膜トランジスタ、その製造方法及びこれを含む有機電界発光表示装置
JP5274341B2 (ja) 薄膜トランジスタ、その製造方法及びそれを含む有機電界発光表示装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110819

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111004

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120306