JP2010206196A - 薄膜トランジスタ、その製造方法及びそれを含む有機電界発光表示装置 - Google Patents

薄膜トランジスタ、その製造方法及びそれを含む有機電界発光表示装置 Download PDF

Info

Publication number
JP2010206196A
JP2010206196A JP2010041860A JP2010041860A JP2010206196A JP 2010206196 A JP2010206196 A JP 2010206196A JP 2010041860 A JP2010041860 A JP 2010041860A JP 2010041860 A JP2010041860 A JP 2010041860A JP 2010206196 A JP2010206196 A JP 2010206196A
Authority
JP
Japan
Prior art keywords
layer
semiconductor layer
insulating film
substrate
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010041860A
Other languages
English (en)
Other versions
JP5355450B2 (ja
Inventor
Byoung-Keon Park
炳建 朴
Tae-Hoon Yang
泰勳 梁
Jin-Wook Seo
晉旭 徐
Ki-Yong Lee
基龍 李
Maxim Lisachenko
マキシム・リサチェンコ
Bo-Kyung Choi
寶京 崔
Dae-Woo Lee
大宇 李
Kil-Won Lee
吉遠 李
Dong-Hyun Lee
東▲ヒュン▼ 李
Shoryoku Boku
鍾力 朴
Shishu An
志洙 安
Eidai Kin
永大 金
Heung-Yeol Na
興烈 羅
Min-Jae Jeong
▲ミン▼在 鄭
Yun-Bo Chung
胤謨 鄭
Jong-Won Hong
鍾元 洪
Eu Gene Kang
有珍 姜
Seok-Rak Chang
錫洛 張
Jae-Wan Jung
在▲ワン▼ 鄭
Sang-Yon Yoon
▲サン▼淵 尹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Mobile Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Mobile Display Co Ltd filed Critical Samsung Mobile Display Co Ltd
Publication of JP2010206196A publication Critical patent/JP2010206196A/ja
Application granted granted Critical
Publication of JP5355450B2 publication Critical patent/JP5355450B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Weting (AREA)

Abstract

【課題】薄膜トランジスタ、その製造方法及びそれを含む有機電界発光表示装置を提供する。
【解決手段】基板と、前記基板上に位置するバッファ層と、前記バッファ層上に位置する半導体層と、前記半導体層と絶縁されるゲート電極と、前記半導体層と前記ゲート電極とを絶縁させるゲート絶縁膜と、前記ゲート電極と絶縁され、前記半導体層に一部が接続されるソース／ドレイン電極とを含み、前記半導体層は１つまたは複数の凹部を含むことを特徴とする薄膜トランジスタ及びその製造方法に関する。また、前記薄膜トランジスタにおいて、前記基板全面に位置する絶縁膜と、前記絶縁膜上に前記ソース／ドレインと電気的に接続される第１電極、有機膜層及び第２電極とを含み、前記半導体層は１つまたは複数の凹部を含むことを特徴とする有機電界発光表示装置に関する。
【選択図】図３Ｃ

Description

本発明は、薄膜トランジスタ、その製造方法及びそれを含む有機電界発光表示装置に関し、特に、金属触媒を用いて結晶化された多結晶シリコン層において、金属エッチャントを用いてゲッタリングすることで、半導体層に存在する金属触媒を除去することができる薄膜トランジスタ、その製造方法及びそれを含む有機電界発光表示装置（Ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ、ｆａｂｒｉｃａｔｉｎｇ ｍｅｔｈｏｄ ｏｆ ｔｈｅ ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ、ａｎｄ ｏｒｇａｎｉｃ ｌｉｇｈｔｉｎｇ ｅｍｉｔｔｉｎｇ ｄｉｏｄｅ ｄｉｓｐｌａｙ ｄｅｖｉｃｅ ｃｏｍｐｒｉｓｉｎｇ ｔｈｅ ｓａｍｅ）に関する。
薄膜トランジスタは、通常アクティブマトリックス液晶ディスプレイ装置（ＡＭＬＣＤ）の能動素子及び有機電界発光素子（ＯＬＥＤ）のスイッチング素子及び駆動素子として用いられるが、各素子の特性に合わせて薄膜トランジスタの特性を制御する必要がある。薄膜トランジスタ特性を決定する重要な要素のうちの１つは漏洩電流値である。
一般に、金属を用いない結晶化法により結晶化された多結晶シリコン層を半導体層として用いる薄膜トランジスタにおいて、漏洩電流値は、チャンネル領域の幅が広ければ大きくなり、チャンネル領域の長さが長ければ小さくなる傾向を持っている。しかし、漏洩電流値を小さくするためにチャンネル領域の長さを長くしてもその効果が十分なものではなく、またディスプレイ装置においては、チャンネル領域の長さを長くした場合、装置が大きくなって開口率が小さくなるという問題が生じるため、チャンネル領域の長さは制約されることになる。
一方、現在の金属を用いて非晶質シリコン層を結晶化する方法は、固相結晶化法よりも低い温度で早く結晶化されるという長所を有するとともに、エキシマレーザ結晶化法よりも工程窓が広く、再現性が優れるため盛んに研究されている。しかしながら、金属を用いて結晶化された多結晶シリコン層を半導体層として利用する薄膜トランジスタにおいて、チャンネル領域の長さまたは幅の変化による薄膜トランジスタの漏洩電流値は、一定の傾向性なしに変化しており、一般の薄膜トランジスタが有する傾向性も有しない。
したがって、金属触媒をもちいて結晶化された半導体層を用いる薄膜トランジスタでは、半導体層のチャンネル領域の大きさによる漏洩電流値を予測することができず、そして制御しようとする漏洩電流値を求めるための半導体層のチャンネル領域の大きさを決定することが困難であるという問題があった。
大韓民国出願公開第２００９−００２０２８７号明細書
本発明は、上記の従来技術の問題点を解決するためのものであって、金属触媒を用いて結晶化された半導体層を有する薄膜トランジスタにおいて、エッチャントによって前記半導体層に存在する金属触媒を除去することで、特性の改善された薄膜トランジスタ、その製造方法及びそれを備える有機電界発光表示装置を提供することに目的がある。
本発明は、薄膜トランジスタ、その製造方法及びそれを備える有機電界発光表示装置に関し、基板と、前記基板上に位置するバッファ層と、前記バッファ層上に位置する半導体層と、前記半導体層と絶縁されるゲート電極と、前記半導体層と前記ゲート電極とを絶縁させるゲート絶縁膜と、前記ゲート電極と絶縁され、前記半導体層に一部が接続されるソース／ドレイン電極とを含み、前記半導体層は１つまたは複数の凹部を含むことを特徴とする薄膜トランジスタ及びその製造方法を提供する。
また、基板と、前記基板上に位置するバッファ層と、前記バッファ層上に位置する半導体層と、前記半導体層と絶縁されるゲート電極と、前記半導体層と前記ゲート電極とを絶縁させるゲート絶縁膜と、前記ゲート電極と絶縁され、前記半導体層に一部が接続されるソース／ドレイン電極と、前記基板全面に位置する絶縁膜と、前記絶縁膜上に前記ソース／ドレインと電気的に接続される第１電極、有機膜層及び第２電極とを含み、前記半導体層は１つまたは複数の凹部を含むことを特徴とする有機電界発光表示装置を提供する。
本発明によれば、金属触媒を用いて結晶化された半導体層を有する薄膜トランジスタにおいて、エッチャントによって前記半導体層に存在する金属触媒を除去することで、特性の改善された薄膜トランジスタ、その製造方法及びそれを備えた有機電界発光表示装置を製造することができる。
本発明に係る多結晶シリコン層の製造方法に関する図である。 本発明に係る多結晶シリコン層の製造方法に関する図である。 本発明に係る多結晶シリコン層の製造方法に関する図である。 本発明に係る多結晶シリコン層の製造方法に関する図である。 本発明に係る多結晶シリコンのゲッタリング方法に関する図である。 本発明に係る多結晶シリコンのゲッタリング方法に関する図である。 本発明に係るゲッタリング後の多結晶シリコン層の表面の写真である。 本発明に係るゲッタリング方法を適用した多結晶シリコンの金属触媒濃度の測定データである。 本発明に係るゲッタリング方法を適用した多結晶シリコンの金属触媒濃度の測定データである。 本発明に係るゲッタリング方法を適用した多結晶シリコンの金属触媒濃度の測定データである。 本発明に係るトップゲートの薄膜トランジスタに関する図である。 本発明に係るトップゲートの薄膜トランジスタに関する図である。 本発明に係るトップゲートの薄膜トランジスタに関する図である。 本発明に係るボトムゲートの薄膜トランジスタに関する図である。 本発明に係るボトムゲートの薄膜トランジスタに関する図である。 本発明に係るボトムゲートの薄膜トランジスタに関する図である。 本発明に係る有機電界発光表示装置に関する図である。
以下、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。
図１Ａないし図１Ｄは、本発明の第１実施形態に係る結晶化工程の断面図である。まず、図１Ａに示すように、ガラスまたはプラスチックのような基板１００上にバッファ層１１０を形成する。前記バッファ層１１０は、化学的気相蒸着（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法または物理的気相蒸着（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により、シリコン酸化膜、シリコン窒化膜のような絶縁膜を用いて単層またはその複層により形成される。このとき、前記バッファ層１１０は、前記基板１００から発生する水分や不純物の拡散を防止したり、結晶化時に熱伝達速度を調節したりすることで、非晶質シリコン層の結晶化がよく行われるようにする役割を行う。
次いで、前記バッファ層１１０上に非晶質シリコン層１２０を形成する。この場合、前記非晶質シリコン層１２０には化学的気相蒸着法または物理的気相蒸着法を用いる。また、前記非晶質シリコン層１２０の形成時、または形成後に脱水素処理を行って水素の濃度を低下させる工程を行うことができる。次に、前記非晶質シリコン層１２０を多結晶シリコン層に結晶化させる。本発明では、ＭＩＣ（Ｍｅｔａｌ Ｉｎｄｕｃｅｄ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）法、ＭＩＬＣ（Ｍｅｔａｌ Ｉｎｄｕｃｅｄ Ｌａｔｅｒａｌ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）法またはＳＧＳ（Ｓｕｐｅｒ Ｇｒａｉｎ Ｓｉｌｉｃｏｎ）法などのような金属触媒を用いる結晶化方法を利用して前記非晶質シリコン層を多結晶シリコン層に結晶化させる。
前記ＳＧＳ法は、非晶質シリコン層に拡散する金属触媒の濃度を低濃度に調節し、結晶粒の大きさが数μｍないし数百μｍに調節できる結晶化方法である。前記非晶質シリコン層に拡散する金属触媒の濃度を低濃度に調節するための一実施形態として、前記非晶質シリコン層上に拡散層を形成し、前記拡散層上に金属触媒層を形成した後、熱処理して金属触媒を拡散させる。工程によっては拡散層を形成せず金属触媒層を低濃度に形成することによって、拡散する金属触媒の濃度を低濃度に調節することができる。
本発明の実施形態では、ＳＧＳ結晶化法を用いて多結晶シリコン層を形成することが好ましく、これについては下記にように説明する。
図１Ｂは、前記非晶質シリコン層上に拡散層と金属触媒層を形成する工程の断面図である。図１Ｂに示すように、前記非晶質シリコン１２０上に拡散層１３０を形成する。このとき、前記拡散層１３０は、後工程で形成される金属触媒が熱処理工程を介して拡散されるシリコン窒化膜またはシリコン酸化膜で形成することが好ましく、シリコン窒化膜とシリコン酸化膜との２層構造に形成することができる。また、２層構造に形成した場合、いずれか１層をパターニングして金属触媒が拡散される位置を調節することができる。前記拡散層１３０は化学的気相蒸着法または物理的気相蒸着法などのような方法で形成される。この場合、前記拡散層１３０の厚さは１〜２０００Åで形成される。前記拡散層１３０の厚さが１Å未満である場合には前記拡散層１３０が拡散させる金属触媒量を阻止することができず、２０００Åを超えた場合は前記非晶質シリコン層１２０に拡散される金属触媒量が少なくて多結晶シリコン層に結晶化しにくい。
次いで、前記拡散層１３０上に、金属触媒を蒸着して金属触媒層１４０を形成する。このとき、前記金属触媒は、Ｎｉ、Ｐｄ、Ａｇ、Ａｕ、Ａｌ、Ｓｎ、Ｓｂ、Ｃｕ、Ｔｒ、及びＣｄからなる群から選択されるいずれか１つを用いることができるが、好ましくはニッケルＮｉが用いられる。このとき、前記金属触媒層１４０は、前記拡散層１３０上に１０１１〜１０１５ａｔｏｍｓ／ｃｍ２の面密度に形成することになるが、前記金属触媒が１０１１ａｔｏｍｓ／ｃｍ２の面密度よりも少なく形成した場合は結晶化の核となるシードの量が少なくて前記非晶質シリコン層がＳＧＳ法による多結晶シリコン層に結晶化されにくい。また前記金属触媒が１０１５ａｔｏｍｓ／ｃｍ２の面密度よりも多く形成された場合は、非晶質シリコン層に拡散する金属触媒の量が多くて多結晶シリコン層の結晶粒が小さくなり、それとともに、残留する金属触媒量が多くなって前記多結晶シリコン層をパターニングして形成される半導体層の特性が低下することになる。
図１Ｃは、前記基板を熱処理し、金属触媒を拡散層を介して拡散させて、非晶質シリコン層の界面に移動させる工程の断面図である。図１Ｃに示すように、前記バッファ層１１０、非晶質シリコン層１２０、拡散層１３０及び金属触媒層１４０が形成された前記基板１００を熱処理１５０して前記金属触媒層１４０の金属触媒のうちの一部を前記非晶質シリコン層１２０の表面に移動させる。すなわち、熱処理１５０により前記拡散層１３０を通過して拡散した金属触媒１４０ａ、１４０ｂのうちの微量の金属触媒１４０ｂのみが前記非晶質シリコン層１２０の表面に拡散され、殆どの金属触媒１４０ａは前記非晶質シリコン層１２０に到達することができず、前記拡散層１３０を通過できない。
そこで、前記拡散層１３０の拡散阻止能力により前記非晶質シリコン層１２０の表面に到達する金属触媒量が決定されることになるが、前記拡散層１３０の拡散阻止能力は前記拡散層１３０の厚さと密接な関係がある。すなわち、前記拡散層１３０の厚さが厚くなるほど拡散量は少なくなるので、結晶粒の大きさは大きくなり、前記拡散層１３０の厚さが薄くなるほど拡散量は多くなるので、結晶粒の大きさは小さくなる。
このとき、前記熱処理１５０工程は２００〜９００℃の温度範囲、好ましくは３５０〜５００℃で数秒ないし数時間の間に行われて前記金属触媒を拡散することになるが、この温度及び時間で行った場合、過度な熱処理による基板の変形などを防止することができるので、製造コスト及び収率側面から好ましい。前記熱処理１５０工程は、炉（ｆｕｒｎａｃｅ）工程、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）工程、ＵＶ工程またはレーザ（Ｌａｓｅｒ）工程のうちのいずれか１つの工程を用いることができる。
図１Ｄは、拡散した金属触媒により非晶質シリコン層が多結晶シリコン層に結晶化される工程の断面図である。図１Ｄに示すように、前記拡散層１３０を通過して前記非晶質シリコン層１２０の表面に拡散した金属触媒１４０ｂにより前記非晶質シリコン層１２０が多結晶シリコン層１６０に結晶化される。すなわち、前記拡散した金属触媒１４０ｂが非晶質シリコン層のシリコンと結合して金属シリサイドを形成し、前記金属シリサイドが結晶化の核となるシード（ｓｅｅｄ）を形成することで、非晶質シリコン層が多結晶シリコン層に結晶化する。
一方、図１Ｄでは、前記拡散層１３０と金属触媒層１４０とを除去せず、前記熱処理１５０工程を行う。あるいは、金属触媒を前記非晶質シリコン層１２０上に拡散させて結晶化の核となる金属シリサイドを形成した後、前記拡散層１３０と金属触媒層１４０とを除去して熱処理することにより、多結晶シリコン層を形成してもよい。
図２は、本発明の第１実施形態に係る多結晶シリコンのゲッタリング方法に関する図である。まず、図２Ａに示すように、バッファ層２１０、図１の実施形態に係る金属触媒を用いて結晶化した多結晶シリコン層２２０が形成されている基板２００が提供される。この場合、前記基板２００は、図１Ｄに示す前記拡散層１３０及び前記金属触媒層１４０が除去された状態において、次のようなゲッタリング方法を行う。
前記多結晶シリコン層２２０は残留金属触媒を含むことになるが、上記のように結晶化を行った後の残留金属触媒濃度は１×１０１３〜５×１０１４ａｔｏｍｓ／ｃｍ２程度となり、上記のような多結晶シリコン層２２０はエッチャントで処理する。
前記エッチャントは、ニッケルまたはニッケルシリサイドを除去するエッチャントを用いることになるが、前記エッチャント成分は酸の種類が主であって、塩酸（ＨＣｌ）２５％、アセト酸（ＣＨ３ＣＯＯＨ）１０％、塩化鉄を主に用いて濃度は多様にさせることができる。また、ＢＯＥ（ｂｕｆｆｅｒｅｄ ｏｘｉｄｅ ｅｔｃｈ）を用いることもできるが、この場合に用いるＢＯＥエッチャントは、ＨＦ、ＮＨ４Ｆとすることができる。前記エッチャントを用いて約３０秒〜２分間処理すると、残留の金属触媒がエッチャントに熔け広がりゲッタリングされることになる。
図２Ｂに示すように、前記のような多結晶シリコン層２２０が形成されている基板１００をエッチャントで処理を行うと、多結晶シリコン層２２０に存在する残留金属触媒１４０ａ、１４０ｂが除去される。特に、金属シリサイドが多量存在する結晶粒境界は金属がエッチャントに熔けて除去されることで凹部ａが形成され、凹部の大きさは初期の金属触媒濃度、結晶化熱処理温度及び時間によって多様であり、通常２００〜１０００ｎｍの微細なホールが形成される。
図２Ｃは、上記の図２Ｂで説明したように、多結晶シリコン２２０層をエッチャント処理した後に撮影した写真であり、凝集されていた金属及び金属シリサイドが除去された後の残跡である凹部ａを確認することができる。
図２Ｄないし図２Ｆは、前記のゲッタリング方法を適用した多結晶シリコンの金属触媒濃度の測定データであって、ニッケルを用いて結晶化を行った場合のデータである。図２Ｄはゲッタリングを行ってない多結晶シリコン層のニッケル触媒濃度、図２Ｅはゲッタリングを１分間行った後の多結晶シリコン層のニッケル触媒濃度、図２Ｆはゲッタリングを２分間行った後の多結晶シリコン層のニッケル触媒濃度を測定したデータである。
図２Ｄないし図２Ｆに示すように、ゲッタリングを行う前、ゲッタリング１分、ゲッタリング２分を行った場合のニッケル量を調べると、ゲッタリング１分（Ｂ）後のニッケル量は、多結晶シリコン層の表面側の量が減っていることを確認することができる。そして、ゲッタリングの約２分（Ｃ）までニッケルの濃度が減っていることがわかる。
上記のように、ゲッタリングを行った多結晶シリコン層は表面に凹部が形成されるが、前記凹部が半導体層に形成された場合には、特性に影響を及ぼさない。
表１は、上記のように、ゲッタリングを実施した多結晶シリコン層を半導体層として形成した後の特性を測定したデータである。
表１に示すように、多結晶シリコン層表面に凹部が存在していても、半導体層のスレッショルド電圧（Ｖｔｈ）やオフ電流（Ｉｏｆｆ）特性が優れていることがわかる。
よって、上記のようなゲッタリング方法で金属触媒を効果的に除去することができる。
図３Ａないし図３Ｃは、本発明の第１実施形態に係る多結晶シリコン層の製造方法を用いて形成されるトップゲート薄膜トランジスタを製造する工程における断面図である。
図３Ａないし図３Ｃに示すように、前記第１実施形態に係るトップゲート薄膜トランジスタに関する断面図である。
図３Ａに示すように、ガラス、ステンレススチールまたはプラスチックなどからなる基板３００上にシリコン酸化膜またはシリコン窒化膜のような絶縁膜を用いて単層または複層でバッファ層３１０を形成する。このとき、前記バッファ層３１０は、前記基板３００から発生する水分や不純物の拡散を防止したり、結晶化時に熱伝達速度を調節したりして、非晶質シリコン層の結晶化がうまく行われるようにする役割を行う。
次いで、前記バッファ層３１０上に非晶質シリコン層を形成した後、図１の実施形態のように、金属触媒を用いて前記非晶質シリコン層を結晶化して多結晶シリコン層に形成する。その後、前記多結晶シリコン層を前記記載のゲッタリング方法である金属エッチャントを使用して残留金属触媒を除去し、金属触媒によって凹部ａが形成された多結晶シリコン層３２０ａとして形成する。
次いで、図３Ｂに示すように、前記多結晶シリコン層３２０ａをパターニングして半導体層３２０に形成する。
その後、前記半導体層３２０を含む基板３００全面にわたってゲート絶縁膜３３０を形成する。前記ゲート絶縁膜３３０はシリコン酸化膜、シリコン窒化膜またはそれらの二重層とすることができる。
次いで、前記ゲート絶縁膜３４０上に、アルミニウム（Ａｌ）またはアルミニウム−ネオジム（Ａｌ−Ｎｄ）のようなアルミニウム合金の単一層や、クロム（Ｃｒ）またはモリブデン（Ｍｏ）合金の上にアルミニウム合金が積層された多重層をゲート電極用金属層（図示せず）として形成し、フォトエッチング工程で前記ゲート電極用金属層をエッチングして前記半導体層３２０のチャンネル領域と対応する部分にゲート電極３４０を形成する。
次いで、図３Ｃに示すように、前記ゲート電極３４０を含む基板全面にわたって層間絶縁膜３５０を形成する。ここで、前記層間絶縁膜３５０は、シリコン窒化膜、シリコン酸化膜またはそれらの多重層とすることができる。
次いで、前記層間絶縁膜３５０及び前記ゲート絶縁膜３３０をエッチングして前記半導体層３２０のソース／ドレイン領域を露出させるコンタクトホールを形成する。前記コンタクトホールを介して前記ソース／ドレイン領域に接続するソース／ドレイン電極３６０、３６１を形成する。ここで、前記ソース／ドレイン電極５７１、５７２は、モリブデン（Ｍｏ）、クロム（Ｃｒ）、タングステン（Ｗ）、モリブデンタングステン（ＭｏＷ）、アルミニウム（Ａｌ）、アルミニウム−ネオジム（Ａｌ−Ｎｄ）、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、銅（Ｃｕ）、モリブデン合金（Ｍｏ ａｌｌｏｙ）、アルミニウム合金（Ａｌ ａｌｌｏｙ）、及び銅合金（Ｃｕ ａｌｌｏｙ）中から選択されるいずれか１つによって形成することができる。これで、前記半導体層３２０、前記ゲート電極３４０及び前記ソース／ドレイン電極３６０、３６１を含む薄膜トランジスタが完成される。
図４Ａないし図４Ｃは、本発明の第１実施形態に係る多結晶シリコン層の製造方法を用いて形成したボトムゲート薄膜トランジスタを製造する工程の断面図である。ここに言及する内容以外は前記実施形態を参照するものとする。
図４Ａに示すように、基板４００上にバッファ層４１０を形成する。前記バッファ層４１０上にゲート電極用金属層（図示せず）を形成し、フォトエッチング工程により前記ゲート電極用金属層をエッチングしてゲート電極４２０を形成する。次いで、前記ゲート電極４２０が形成された前記基板４００上にゲート絶縁膜４３０を形成する。
次いで、図４Ｂに示すように、前記ゲート絶縁膜４３０上に非晶質シリコン層を形成した後、図１の実施形態のように金属触媒を利用して前記非晶質シリコン層を結晶化して多結晶シリコン層４４０ａとして形成する。前記多結晶シリコン層４４０ａは、本発明の実施例１で説明したゲッタリング方法を用いてゲッタリングを行ない、ゲッタリングで多結晶シリコン層４４０ａ内の金属触媒が除去されることで凹部ａが残ることになる。
次いで、図４Ｃに示すように、前記多結晶シリコン層４４０ａをパターニングして半導体層４４０を形成する。
次いで、前記半導体層４４０上にソース／ドレイン導電膜を形成しパターニングしてソース／ドレイン電極４５０、４５２を形成する。ここで、前記ソース／ドレイン電極５７１、５７２は、モリブデン（Ｍｏ）、クロム（Ｃｒ）、タングステン（Ｗ）、モリブデンタングステン（ＭｏＷ）、アルミニウム（Ａｌ）、アルミニウム−ネオジム（Ａｌ−Ｎｄ）、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、銅（Ｃｕ）、モリブデン合金（Ｍｏ ａｌｌｏｙ）、アルミニウム合金（Ａｌ ａｌｌｏｙ）、及び銅合金（Ｃｕ ａｌｌｏｙ）中から選択されるいずれか１つによって形成することができる。これで、前記半導体層４４０、前記ゲート電極４２０及び前記ソース／ドレイン電極４５０、４５１を含む薄膜トランジスタが完成される。
図５は、本発明の第１実施形態を用いたトップゲート薄膜トランジスタを含む有機電界発光表示装置の断面図である。図５に示すように、前記本発明の図３Ｃの実施形態に係る薄膜トランジスタを含む前記基板３００全面に絶縁膜３６５を形成する。前記絶縁膜３６５は無機膜であるシリコン酸化膜、シリコン窒化膜またはＳＯＧ中から選択されるいずれか１つまたは有機膜であるポリイミド（ｐｏｌｙｉｍｉｄｅ）、ベンゾサイクロブチン系樹脂（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ ｓｅｒｉｅｓ ｒｅｓｉｎ）またはアクリレート（ａｃｒｙｌａｔｅ）中から選択されるいずれか１つに形成することができる。また前記無機膜と前記有機膜との積層構造に形成することもできる。
前記絶縁膜３６５をエッチングして前記ソース電極３６０または前記ドレイン電極３６１を露出させるビアホールを形成する。前記ビアホールを介して前記ソース電極３６０または前記ドレイン電極３６１のうちのいずれか１つに接続する第１電極３７０を形成する。前記第１電極３７０はアノードまたはカソードで形成することができる。前記第１電極３７０がアノードの場合、前記アノードはＩＴＯ、ＩＺＯまたはＩＴＺＯのうちのいずれか１つからなる透明導電膜で形成することができ、カソードの場合、前記カソードは、Ｍｇ、Ｃａ、Ａｌ、Ａｇ、Ｂａまたはそれらの合金で形成することができる。
次いで、前記第１電極３７０上に前記第１電極３７０の表面一部を露出する開口部を有する画素定義膜３７５を形成し、前記露出された第１電極３７０上に、発光層を含む有機膜層３８０を形成する。前記有機膜層３８０には、正孔注入層、正孔輸送層、正孔抑制層、電子抑制層、電子注入層及び電子輸送層からなる群から選択される１つまたは複数の層をさらに含むことができる。次いで、前記有機膜層３８０上に第２電極３８５を形成する。これで、本発明の一実施形態に係る有機電界発光表示装置が完成される。
したがって、本発明によれば、エッチャントを用いて多結晶シリコン層の残留金属を効果的に除去するとともに、電気的特性に影響しない薄膜トランジスタ、その製造方法及びそれを含む有機電界発光表示装置を提供する。
１００、２００、３００、４００ 基板
１１０、２１０、３１０、４１０ バッファ層
１２０、２２０ 非晶質シリコン層
１３０ 前記拡散層
１４０ 金属触媒層
３２０ 半導体層
３２０ａ、４２０ａ 多結晶シリコン層
３３０、４３０ ゲート絶縁膜
４２０ ゲート電極

Claims (20)

  1. 基板と、
    前記基板上に位置するバッファ層と、
    前記バッファ層上に位置する半導体層と、
    前記半導体層と絶縁されるゲート電極と、
    前記半導体層と前記ゲート電極とを絶縁するゲート絶縁膜と、
    前記ゲート電極と絶縁されて前記半導体層に一部が接続されるソース／ドレイン電極と、を含み、
    前記半導体層は１つまたは複数の凹部を含むことを特徴とする薄膜トランジスタ。
  2. 前記半導体層は、金属触媒を含むことを特徴とする請求項１に記載の薄膜トランジスタ。
  3. 前記凹部の大きさは、２００〜１０００ｎｍであることを含むことを特徴とする請求項１に記載の薄膜トランジスタ。
  4. 前記基板全面に位置する層間絶縁膜を含み、
    前記ゲート絶縁膜は、半導体層上に位置し、
    前記ゲート電極は、前記ゲート絶縁膜上に位置して前記半導体層と対応し、
    前記ソース／ドレイン電極は、前記層間絶縁膜上に位置して前記半導体層に一部が接続されることを特徴とする請求項１に記載の薄膜トランジスタ。
  5. 前記ゲート電極は、前記バッファ層上に位置し、
    前記ゲート絶縁膜は、前記基板全面に位置し、
    前記半導体層は、前記ゲート絶縁膜上に位置して前記ゲート電極と対応し、
    前記ソース／ドレイン電極は、前記半導体層の一部を開口して前記半導体層と接続することを特徴とする請求項１に記載の薄膜トランジスタ。
  6. 基板を提供する工程と、
    前記基板上に位置するバッファ層を形成する工程と、
    前記バッファ層上に非晶質シリコン層を形成する工程と、
    前記非晶質シリコン層上に金属触媒層を形成する工程と、
    前記基板を熱処理して前記非晶質シリコン層を多結晶シリコン層に結晶化する工程と、
    前記金属触媒層を除去する工程と、
    前記多結晶シリコン層をエッチャント処理する工程と、
    前記多結晶シリコン層をパターニングして半導体層を形成する工程と、
    前記半導体層上にゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上にゲート電極を形成する工程と、
    前記基板全面にかけて層間絶縁膜を形成する工程と、
    前記層間絶縁膜上に、前記半導体層と一部が接続するソース／ドレイン電極を形成する工程と、
    を含むことを特徴とする薄膜トランジスタの製造方法。
  7. 前記エッチャントは、塩酸、アセト酸、塩化鉄またはＢＯＥのうちのいずれか１つを含むことを特徴とする請求項６に記載の薄膜トランジスタの製造方法。
  8. 前記非晶質シリコン層と金属触媒層との間に拡散層をさらに含んだ後、結晶化を行うことを特徴とする請求項６に記載の薄膜トランジスタの製造方法。
  9. 前記金属触媒層は、Ｎｉ、Ｐｄ、Ａｇ、Ａｕ、Ａｌ、Ｓｎ、Ｓｂ、Ｃｕ、Ｔｒ、及びＣｄからなる群から選択されるいずれか１つを用いて形成することを特徴とする請求項６に記載の薄膜トランジスタの製造方法。
  10. 前記熱処理は、３５０〜５００℃で行うことを特徴とする請求項６に記載の薄膜トランジスタの製造方法。
  11. 基板を提供する工程と、
    前記基板上に位置するバッファ層を形成する工程と、
    前記バッファ層上にゲート電極を形成する工程と、
    前記基板全面にかけてゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上に非晶質シリコン層を形成する工程と、
    前記非晶質シリコン層上に金属触媒層を形成する工程と、
    前記基板を熱処理して前記非晶質シリコン層を多結晶シリコン層に結晶化する工程と、
    前記金属触媒層を除去する工程と、
    前記多結晶シリコン層をエッチャント処理する工程と、
    前記多結晶シリコン層をパターニングして前記ゲート電極に対応する半導体層を形成する工程と、
    前記半導体層の一部を露出させて前記半導体層に接続するソース／ドレイン電極を形成する工程と、
    を含むことを特徴とする薄膜トランジスタの製造方法。
  12. 前記エッチャントは、塩酸、アセト酸、塩化鉄またはＢＯＥのうちのいずれか１つを含むことを特徴とする請求項１１に記載の薄膜トランジスタの製造方法。
  13. 前記非晶質シリコン層と金属触媒層との間に拡散層をさらに含んだ後、結晶化を行うことができることを特徴とする請求項１１に記載の薄膜トランジスタの製造方法。
  14. 前記金属触媒層は、Ｎｉ、Ｐｄ、Ａｇ、Ａｕ、Ａｌ、Ｓｎ、Ｓｂ、Ｃｕ、Ｔｒ、及びＣｄからなる群から選択されるいずれか１つを用いて形成することを特徴とする請求項１１に記載の薄膜トランジスタの製造方法。
  15. 前記熱処理は、３５０〜５００℃で行うことを特徴とする請求項１１に記載の薄膜トランジスタの製造方法。
  16. 基板と、
    前記基板上に位置するバッファ層と、
    前記バッファ層上に位置する半導体層と、
    前記半導体層と絶縁されるゲート電極と、
    前記半導体層と前記ゲート電極とを絶縁させるゲート絶縁膜と、
    前記ゲート電極と絶縁されて、前記半導体層に一部が接続するソース／ドレイン電極と、
    前記基板全面に位置する絶縁膜と、
    前記絶縁膜上に前記ソース／ドレインと電気的に接続する第１電極、有機膜層及び第２電極と、を含み、
    前記半導体層は１つまたは複数の凹部を含むことを特徴とする有機電界発光表示装置。
  17. 前記半導体層は、金属触媒を含むことを特徴とする請求項１６に記載の有機電界発光表示装置。
  18. 前記凹部の大きさは、２００〜１０００ｎｍであることを含むことを特徴とする請求項１６に記載の有機電界発光表示装置。
  19. 前記基板全面に位置する層間絶縁膜を含み、
    前記ゲート絶縁膜は、前記半導体層上に位置し、
    前記ゲート電極は、前記ゲート絶縁膜上に位置し、前記半導体層と対応し、
    前記ソース／ドレイン電極は、前記層間絶縁膜上に位置し、前記半導体層に一部が接続することを特徴とする請求項１６に記載の有機電界発光表示装置。
  20. 前記ゲート電極は、前記バッファ層上に位置し、
    前記ゲート絶縁膜は、前記基板全面に位置し、
    前記半導体層は、前記ゲート絶縁膜上に位置し、前記ゲート電極と対応し、
    前記ソース／ドレイン電極は、前記半導体層の一部を開口し、前記半導体層に接続することを特徴とする請求項１６に記載の有機電界発光表示装置。
JP2010041860A 2009-03-03 2010-02-26 薄膜トランジスタの製造方法 Expired - Fee Related JP5355450B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2009-0018201 2009-03-03
KR1020090018201A KR101015849B1 (ko) 2009-03-03 2009-03-03 박막트랜지스터, 그의 제조방법 및 이를 포함하는 유기전계발광표시장치

Publications (2)

Publication Number Publication Date
JP2010206196A true JP2010206196A (ja) 2010-09-16
JP5355450B2 JP5355450B2 (ja) 2013-11-27

Family

ID=42102476

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010041860A Expired - Fee Related JP5355450B2 (ja) 2009-03-03 2010-02-26 薄膜トランジスタの製造方法

Country Status (5)

Country Link
US (2) US20100224883A1 (ja)
EP (1) EP2226833B1 (ja)
JP (1) JP5355450B2 (ja)
KR (1) KR101015849B1 (ja)
CN (1) CN101826556B (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101041141B1 (ko) 2009-03-03 2011-06-13 삼성모바일디스플레이주식회사 유기전계발광표시장치 및 그의 제조방법
KR101049801B1 (ko) 2009-03-05 2011-07-15 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조방법 및 이에 이용되는 원자층 증착장치
KR101056428B1 (ko) 2009-03-27 2011-08-11 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는 유기전계발광표시장치
KR101094295B1 (ko) 2009-11-13 2011-12-19 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조방법, 박막트랜지스터의 제조방법, 및 유기전계발광표시장치의 제조방법
KR20120131753A (ko) * 2011-05-26 2012-12-05 삼성디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터의 제조 방법 및 유기 발광 표시 장치
KR101809661B1 (ko) * 2011-06-03 2017-12-18 삼성디스플레이 주식회사 박막 트랜지스터, 그 제조 방법 및 이를 포함하는 유기 발광 표시 장치
CN102651401B (zh) * 2011-12-31 2015-03-18 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及其制造方法和显示器件
KR101949861B1 (ko) 2012-10-10 2019-02-20 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
CN104240633B (zh) * 2013-06-07 2018-01-09 上海和辉光电有限公司 薄膜晶体管和有源矩阵有机发光二极管组件及其制造方法
KR102301501B1 (ko) * 2015-01-21 2021-09-13 삼성디스플레이 주식회사 가요성 표시 장치의 제조 방법
CN104570515A (zh) * 2015-01-26 2015-04-29 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板和显示装置
CN108550583B (zh) 2018-05-09 2021-03-23 京东方科技集团股份有限公司 一种显示基板、显示装置及显示基板的制作方法
TWI682523B (zh) * 2019-01-22 2020-01-11 大陸商深圳市柔宇科技有限公司 陣列基板及有機發光二極體顯示裝置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06260651A (ja) * 1993-03-05 1994-09-16 Semiconductor Energy Lab Co Ltd 薄膜トランジスタおよびその作製方法
JP2005064487A (ja) * 2003-07-31 2005-03-10 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2007311767A (ja) * 2006-05-18 2007-11-29 Samsung Sdi Co Ltd Ｃｍｏｓ薄膜トランジスタの製造方法
JP2008166698A (ja) * 2006-12-29 2008-07-17 Samsung Sdi Co Ltd トランジスタ、トランジスタの製造方法及び平板表示装置
JP2008166785A (ja) * 2006-12-28 2008-07-17 Samsung Sdi Co Ltd 薄膜トランジスタとその製造方法及び有機電界発光表示装置

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1993019022A1 (fr) * 1992-03-25 1993-09-30 Kanegafuchi Chemical Industry Co., Ltd. Couche mince de polysilicium et sa fabrication
JPH0669515A (ja) * 1992-08-19 1994-03-11 Fujitsu Ltd 半導体記憶装置
KR100294026B1 (ko) * 1993-06-24 2001-09-17 야마자끼 순페이 전기광학장치
US7081938B1 (en) * 1993-12-03 2006-07-25 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
TW317643B (ja) * 1996-02-23 1997-10-11 Handotai Energy Kenkyusho Kk
JPH1174536A (ja) * 1997-01-09 1999-03-16 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2000031488A (ja) * 1997-08-26 2000-01-28 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
KR100317638B1 (ko) 1999-03-19 2001-12-22 구본준, 론 위라하디락사 폴리실리콘 박막트랜지스터 소자 및 그 제조방법
US6878968B1 (en) * 1999-05-10 2005-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP3706527B2 (ja) * 1999-06-30 2005-10-12 Ｈｏｙａ株式会社 電子線描画用マスクブランクス、電子線描画用マスクおよび電子線描画用マスクの製造方法
JP3715848B2 (ja) * 1999-09-22 2005-11-16 シャープ株式会社 半導体装置の製造方法
US6294442B1 (en) * 1999-12-10 2001-09-25 National Semiconductor Corporation Method for the formation of a polysilicon layer with a controlled, small silicon grain size during semiconductor device fabrication
GB2358081B (en) * 2000-01-07 2004-02-18 Seiko Epson Corp A thin-film transistor and a method for maufacturing thereof
JP4135347B2 (ja) * 2001-10-02 2008-08-20 株式会社日立製作所 ポリシリコン膜生成方法
US6933527B2 (en) * 2001-12-28 2005-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device production system
TW536716B (en) * 2002-07-04 2003-06-11 Ind Tech Res Inst Capacitor structure of low temperature polysilicon
JP4092261B2 (ja) * 2002-08-02 2008-05-28 三星エスディアイ株式会社 基板の製造方法及び有機エレクトロルミネッセンス素子の製造方法
JP4115252B2 (ja) * 2002-11-08 2008-07-09 シャープ株式会社 半導体膜およびその製造方法ならびに半導体装置およびその製造方法
KR100470274B1 (ko) * 2002-11-08 2005-02-05 진 장 덮개층을 이용한 비정질 물질의 상 변화 방법
TWI305681B (en) * 2002-11-22 2009-01-21 Toppoly Optoelectronics Corp Method for fabricating thin film transistor array and driving circuits
JP4059095B2 (ja) * 2003-02-07 2008-03-12 セイコーエプソン株式会社 相補型薄膜トランジスタ回路、電気光学装置、電子機器
US7238963B2 (en) * 2003-04-28 2007-07-03 Tpo Displays Corp. Self-aligned LDD thin-film transistor and method of fabricating the same
US7358165B2 (en) * 2003-07-31 2008-04-15 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and method for manufacturing semiconductor device
KR100600874B1 (ko) * 2004-06-09 2006-07-14 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조 방법
KR100611659B1 (ko) * 2004-07-07 2006-08-10 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조 방법
KR100721555B1 (ko) 2004-08-13 2007-05-23 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조 방법
KR100611766B1 (ko) * 2004-08-24 2006-08-10 삼성에스디아이 주식회사 박막트랜지스터 제조 방법
US7416928B2 (en) * 2004-09-08 2008-08-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
KR20060026776A (ko) * 2004-09-21 2006-03-24 삼성에스디아이 주식회사 유기 전계 발광 소자 및 그의 제조 방법
US20090239352A1 (en) * 2005-03-31 2009-09-24 Tokyo Electron Limited Method for producing silicon oxide film, control program thereof, recording medium and plasma processing apparatus
US7341907B2 (en) * 2005-04-05 2008-03-11 Applied Materials, Inc. Single wafer thermal CVD processes for hemispherical grained silicon and nano-crystalline grain-sized polysilicon
US8088676B2 (en) * 2005-04-28 2012-01-03 The Hong Kong University Of Science And Technology Metal-induced crystallization of amorphous silicon, polycrystalline silicon thin films produced thereby and thin film transistors produced therefrom
JP2009520373A (ja) * 2005-12-19 2009-05-21 エヌエックスピー ビー ヴィ シリコン・オン・インシュレータ装置におけるソースおよびドレイン形成
KR100889626B1 (ko) * 2007-08-22 2009-03-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 이를 구비한유기전계발광표시장치, 및 그의 제조방법
KR20080086967A (ko) * 2008-08-28 2008-09-29 삼성에스디아이 주식회사 박막트랜지스터 및 이를 구비한 유기전계발광표시장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06260651A (ja) * 1993-03-05 1994-09-16 Semiconductor Energy Lab Co Ltd 薄膜トランジスタおよびその作製方法
JP2005064487A (ja) * 2003-07-31 2005-03-10 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2007311767A (ja) * 2006-05-18 2007-11-29 Samsung Sdi Co Ltd Ｃｍｏｓ薄膜トランジスタの製造方法
JP2008166785A (ja) * 2006-12-28 2008-07-17 Samsung Sdi Co Ltd 薄膜トランジスタとその製造方法及び有機電界発光表示装置
JP2008166698A (ja) * 2006-12-29 2008-07-17 Samsung Sdi Co Ltd トランジスタ、トランジスタの製造方法及び平板表示装置

Also Published As

Publication number Publication date
JP5355450B2 (ja) 2013-11-27
CN101826556B (zh) 2013-04-24
US20100224883A1 (en) 2010-09-09
KR101015849B1 (ko) 2011-02-23
KR20100099618A (ko) 2010-09-13
EP2226833A1 (en) 2010-09-08
CN101826556A (zh) 2010-09-08
EP2226833B1 (en) 2013-04-10
US20140363936A1 (en) 2014-12-11

Similar Documents

Publication Publication Date Title
JP5355450B2 (ja) 薄膜トランジスタの製造方法
JP5090253B2 (ja) 多結晶シリコン層の製造方法、これを利用して形成された薄膜トランジスタ、その製造方法及びこれを含む有機電界発光表示装置
JP5059703B2 (ja) 薄膜トランジスタ、その製造方法、これを含む有機電界発光表示装置、及びその製造方法
JP5091017B2 (ja) 薄膜トランジスタの製造方法
JP5197211B2 (ja) 薄膜トランジスタ、その製造方法、及びこれを具備した有機電界発光表示装置
KR100889626B1 (ko) 박막트랜지스터, 그의 제조방법, 이를 구비한유기전계발광표시장치, 및 그의 제조방법
JP5166152B2 (ja) 薄膜トランジスタの製造方法
JP5399298B2 (ja) 有機電界発光表示装置及びその製造方法
JP5497324B2 (ja) 多結晶シリコンの製造方法、薄膜トランジスタ、その製造方法及びそれを含む有機電界発光表示装置
JP2009004770A (ja) 多結晶シリコン層の製造方法、これを用いて形成した薄膜トランジスタ、その製造方法、並びに、これを備えた有機電界発光表示装置
JP2008166785A (ja) 薄膜トランジスタとその製造方法及び有機電界発光表示装置
JP5527874B2 (ja) 薄膜トランジスタ、その製造方法及びこれを含む有機電界発光表示装置
JP2009260239A (ja) 薄膜トランジスタ、その製造方法、並びに、それを含む有機電界発光表示装置
JP5274341B2 (ja) 薄膜トランジスタ、その製造方法及びそれを含む有機電界発光表示装置
KR101049810B1 (ko) 박막트랜지스터, 그의 제조방법 및 이를 포함하는 유기전계발광표시장치

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120731

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20121003

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121025

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130305

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130607

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130614

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130730

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130827

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees