JP5166152B2 - 薄膜トランジスタの製造方法 - Google Patents

薄膜トランジスタの製造方法 Download PDF

Info

Publication number
JP5166152B2
JP5166152B2 JP2008186397A JP2008186397A JP5166152B2 JP 5166152 B2 JP5166152 B2 JP 5166152B2 JP 2008186397 A JP2008186397 A JP 2008186397A JP 2008186397 A JP2008186397 A JP 2008186397A JP 5166152 B2 JP5166152 B2 JP 5166152B2
Authority
JP
Japan
Prior art keywords
metal
layer
metal catalyst
source
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008186397A
Other languages
English (en)
Other versions
JP2009177120A (ja
Inventor
志洙 安
炳建 朴
泰勳 梁
晉旭 徐
吉遠 李
基龍 李
聖哲 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of JP2009177120A publication Critical patent/JP2009177120A/ja
Application granted granted Critical
Publication of JP5166152B2 publication Critical patent/JP5166152B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials

Description

本発明は、薄膜トランジスタ、その製造方法及びこれを備えた有機電界発光表示装置に関し、より詳しくは、金属触媒を用いて結晶化された半導体層のチャネル領域に残存する前記金属触媒をゲッタリングする場合において、ソース／ドレイン電極物質層をゲッタリングサイトとして用いることで、工程を単純化することができるともに、前記半導体層に残存する金属触媒量を減少して電気的特性の優れたボトムゲート方式の薄膜トランジスタ、その製造方法及びこれを備えた有機電界発光表示装置（Ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ、ｆａｂｒｉｃａｔｉｎｇ ｍｅｔｈｏｄ ｆｏｒ ｔｈｅ ｓａｍｅ、ａｎｄ ｏｒｇａｎｉｃ ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｄｉｏｄｅ ｄｉｓｐｌａｙ ｄｅｖｉｃｅ ｃｏｍｐｒｉｓｉｎｇ ｔｈｅ ｓａｍｅ）に関する。
一般に、多結晶シリコン層は、高い電界効果移動度を有し、高速動作回路に適し、ＣＭＯＳ回路構成ができるという長所から薄膜トランジスタ用半導体層の用途に用いられている。このような多結晶シリコン層を用いた薄膜トランジスタは主にアクティブマトリックス型液晶ディスプレイ装置（ＡＭＬＣＤ）の能動素子と有機電界発光素子（ＯＬＥＤ）のスイッチング素子及び駆動素子に用いられる。
前記非晶質シリコンを多結晶シリコンに結晶化する方法は、固相結晶化法（Ｓｏｌｉｄ Ｐｈａｓｅ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）、エキシマレーザ結晶化法（Ｅｘｃｉｍｅｒ Ｌａｓｅｒ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）、金属誘導結晶化法（Ｍｅｔａｌ Ｉｎｄｕｃｅｄ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）及び金属誘導側面結晶化法（Ｍｅｔａｌ Ｉｎｄｕｃｅｄ Ｌａｔｅｒａｌ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）などがあり、固相結晶化法は非晶質シリコン層を、薄膜トランジスタを用いるディスプレイ素子の基板を形成する物質であるガラスの変形温度の約７００℃以下の温度で数時間ないし数十時間の間アニーリングする方法であって、エキシマレーザ結晶化法はエキシマレーザを非晶質シリコン層に走査して超短時間に局所的に高い温度で加熱して結晶化する方法であり、金属誘導結晶化法はニッケル、パラジウム、金、アルミニウムなどの金属を非晶質シリコン層と接触させたり、注入したりして該金属により非晶質シリコン層が多結晶シリコン層に相変化するように誘導させる現象を用いる方法であり、金属誘導側面結晶化法は金属とシリコンとが反応して生成したシリサイドが側面に沿って伝播されながら順に非晶質シリコン層の結晶化を誘導する方法を用いる結晶化方法である。
しかし、前記の固相結晶化法は工程時間が長すぎるとともに、高温において長期間熱処理するので、基板が変形しやすいという短所を有しており、エキシマレーザ結晶化法は高価レーザ装置とともに、多結晶化された表面に突起（ｐｒｏｔｒｕｓｉｏｎ）が発生し半導体層とゲート絶縁膜との界面特性が悪いという短所があり、前記金属誘導結晶化法または金属誘導側面結晶化法による結晶化は多量の金属触媒が結晶化された多結晶シリコン層に残留して薄膜トランジスタの半導体層の漏洩電流を増加させる欠点がある。
現在、金属を用いて非晶質シリコン層を結晶化する方法は固相結晶化（Ｓｏｌｉｄ Ｐｈａｓｅ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）よりも低い温度で早い時間に結晶化することができるという長所から盛んに研究されている。金属を用いた結晶化方法としては、金属誘導結晶化（ＭＩＣ、Ｍｅｔａｌ Ｉｎｄｕｃｅｄ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）方法、金属誘導側面結晶化（ＭＩＬＣ、Ｍｅｔａｌ Ｉｎｄｕｃｅｄ Ｌａｔｅｒａｌ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）方法、及びＳＧＳ結晶化（Ｓｕｐｅｒ Ｇｒａｉｎ Ｓｉｌｉｃｏｎ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）方法などがある。しかしながら、上記の金属触媒を用いた方法の場合、金属触媒による汚染により薄膜トランジスタの素子特性が低下するという問題点がある。
金属触媒を用いて非晶質シリコン層を結晶化した後では、前記金属触媒を除去するためのゲッタリング（ｇｅｔｔｅｒｉｎｇ）工程が実施される。一般的なゲッタリング工程は燐または希ガス（ｎｏｂｌｅ ｇａｓ）などの不純物を用いるか、もしくは多結晶シリコン層上に非晶質シリコン層を形成する方法などを用いて実行される。しかし、上記方法を用いた場合でも、多結晶シリコン層内部の金属触媒の除去が効果的に実施されず、漏洩電流が大きな問題点として残る。
また、トップゲート方式の薄膜トランジスタ工程の場合、ゲッタリングサイトが半導体層のチャネル領域と遠く離隔して設計されている場合が多く、ゲッタリング効果が低減されるという問題点があった。
大韓民国出願公開第２００２−００６２２７６号明細書
本発明は、上記従来技術の問題点を解決するものであって、金属触媒を用いて結晶化した半導体層のチャネル領域内に残存する金属触媒をゲッタリングするに当たって、ソース／ドレイン電極物質層をゲッタリングサイトとして用いることで、前記半導体層のチャネル領域に残存する金属触媒量を減少させ、優れた電気的特性を有するボトムゲート方式の薄膜トランジスタ、その製造方法、及びこれを備えた有機電界発光表示装置を提供することを目的とする。
本発明は、基板と、前記基板上に位置するゲート電極と、前記ゲート電極上に位置するゲート絶縁膜と、前記ゲート絶縁膜上に位置し、金属触媒を用いて結晶化された半導体層と、前記半導体層上に位置し、ソース／ドレイン領域に電気的に接続するソース／ドレイン電極とを含み、前記ソース／ドレイン電極下部の前記半導体層領域内には前記半導体層の表面から所定深さまで金属触媒と異なる金属または前記異なる金属の金属シリサイドが形成されていることを特徴とする薄膜トランジスタを提供する。
また、本発明は、基板を提供する工程と、前記基板上にゲート電極を形成する工程と、前記ゲート電極上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に非晶質シリコン層を形成する工程と、前記非晶質シリコン層を、金属触媒を用いて多結晶シリコン層に結晶化する工程と、前記多結晶シリコン層をパターニングして半導体層に形成する工程と、前記半導体層上にソース／ドレイン電極物質層を形成する工程と、前記基板を熱処理して前記半導体層のチャネル領域に存在する前記金属触媒を前記ソース／ドレイン電極物質層と接する領域にゲッタリングする工程とを含むことを特徴とする薄膜トランジスタの製造方法を提供する。
また、本発明は、基板と、前記基板上に位置するゲート電極と、前記ゲート電極上に位置するゲート絶縁膜と、前記ゲート絶縁膜上に位置し、金属触媒を用いて結晶化された半導体層と、前記半導体層上に位置し、前記半導体層のソース／ドレイン領域に電気的に接続するソース／ドレイン電極と、前記ソース／ドレイン電極と電気的に接続する第１電極と、前記第１電極上に位置する発光層を含む有機膜層と、前記有機膜層上に位置する第２電極とを含み、前記ソース／ドレイン電極下部の前記半導体層領域内には前記半導体層の表面から所定深さまで異なる金属または前記異なる金属の金属シリサイドが形成されていることを特徴とする有機電界発光表示装置を提供する。
本発明によれば、ソース／ドレイン電極物質層をゲッタリングサイトとして用いることによって、工程を単純化し、半導体層のチャネル領域に残留する金属触媒を除去して漏洩電流などの電気的特性が優れたボトムゲート方式の薄膜トランジスタ、その製造方法及びこれを備えた有機電界発光表示装置を提供することができる。
以下、添付した図面を参照しながら本発明の好適な実施形態を詳しく説明する。しかしながら、本発明は、ここで説明する実施形態に限られず、他の形態で具体化されることもある。
図１Ａないし図１Ｄは本発明の一実施形態に係る結晶化工程の断面図である。
まず、図１Ａに示すように、ガラスまたはプラスチックのような基板１００上にバッファ層１１０を形成する。前記バッファ層１１０は、化学的気相蒸着（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法または物理的気相蒸着（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いてシリコン酸化膜、シリコン窒化膜のような絶縁膜を用いて単層またはこれらの複層で形成される。この際、前記バッファ層１１０は前記基板１００から発生する水分または不純物の拡散を防止し、または結晶化時に熱の伝達速度を調節することで、非晶質シリコン層の結晶化が最適に実施されるようにする役割を持つ。
次いで、前記バッファ層１１０上に、アルミニウム（Ａｌ）またはアルミニウム−ネオジム（Ａｌ−Ｎｄ）のようなアルミニウム合金の単一層や、クロム（Ｃｒ）またはモリブデン（Ｍｏ）合金上にアルミニウム合金が積層された多重層のゲート電極用金属層（図示せず）を形成し、フォトエッチング工程で前記ゲート電極用金属層をエッチングし、後続で形成される半導体層のチャネル領域に対応される部分にゲート電極１２０を形成する。
前記ゲート電極１２０上にゲート絶縁膜１３０を形成する。ここで前記ゲート絶縁膜１３０は、シリコン酸化膜、シリコン窒化膜またはこれらの二重層とすることができる。
図１Ｂは、基板上に非晶質シリコン層１４０を形成し、前記非晶質シリコン層１４０上にキャッピング層１５０と金属触媒層１６０を形成する工程の断面図である。
前記ゲート絶縁膜１３０上に非晶質シリコン層１４０を形成する。この際、前記非晶質シリコン層１４０は、化学的気相蒸着法または物理的気相蒸着法を利用することができる。また、前記非晶質シリコン層１４０を形成する際、または、形成した後に脱水素処理による水素の濃度を下げる工程を行うことができる。
次に、前記非晶質シリコン層１４０を多結晶シリコン層に結晶化する。本発明では、ＭＩＣ法、ＭＩＬＣ法、またはＳＧＳ法などのような金属触媒を用いた結晶化方法を用いて前記非晶質シリコン層を多結晶シリコン層に結晶化する。
前記ＭＩＣ法はニッケル（Ｎｉ）、パラジウム（Ｐｄ）、アルミニウム（Ａｌ）などの金属触媒を非晶質シリコン層に接触または注入させ、前記金属触媒により非晶質シリコン層から多結晶シリコン層への相変化が誘導される現象を用いる方法であり、前記ＭＩＬＣ法は金属触媒とシリコンが反応して生成されたシリサイドが側面に沿って伝播され順次シリコンの結晶化を誘導する方法を用いて非晶質シリコン層を多結晶シリコン層に結晶化させる方法である。
前記ＳＧＳ法は非晶質シリコン層に拡散する金属触媒の濃度を低濃度に調節して結晶粒の大きさを数μｍないし数百μｍまでに調節することのできる結晶化方法である。前記非晶質シリコン層に拡散する金属触媒の濃度を低濃度に調節するための一実施形態として前記非晶質シリコン層上にキャッピング層を形成し、前記キャッピング層上に金属触媒層を形成した後、熱処理して金属触媒を拡散させることができ、工程によってはキャッピング層を形成せず、金属触媒層を低濃度で形成することによって拡散する金属触媒の濃度を低濃度に調節することもできる。
本発明の実施形態では、キャッピング層１５０の形成において、ＭＩＣ法やＭＩＬＣ法に比べて非晶質シリコン層に拡散される金属触媒の濃度を低濃度に制御することのできるＳＧＳ方法によって結晶化させることが好ましい。
以下、一実施形態としてＳＧＳ法について説明する。
前記非晶質シリコン層１４０上にキャッピング層１５０を形成する。この場合、前記キャッピング層１５０は後の工程で形成される金属触媒が熱処理工程を介して拡散されるシリコン窒化膜で形成することが好ましく、シリコン窒化膜とシリコン酸化膜の複層を用いることができる。前記キャッピング層１５０は化学的気相蒸着法または物理的気相蒸着法などのような方法で形成される。このとき、前記キャッピング層１５０の厚さは１ないし２０００Åで形成される。前記キャッピング層１５０の厚さが１Å未満である場合は前記キャッピング層１５０が拡散する金属触媒の量を阻止することができず、２０００Åを超える場合は前記非晶質シリコン層１４０に拡散する金属触媒の量が少なくて多結晶シリコン層に結晶化することが困難となる。
次いで、前記キャッピング層１５０上に金属触媒を蒸着して金属触媒層１６０を形成する。この場合、前記金属触媒は、Ｎｉ、Ｐｄ、Ａｇ、Ａｕ、Ａｌ、Ｓｎ、Ｓｂ、Ｃｕ、Ｔｒ、及びＣｄからなる群から選択されるいずれか１つを用いることができ、好ましくはニッケル（Ｎｉ）を用いる。この場合、前記金属触媒層１６０は、前記キャッピング層１５０上に１０１１ないし１０１５ａｔｏｍｓ／ｃｍ２の面密度で形成するが、前記金属触媒が１０１１ａｔｏｍｓ／ｃｍ２の面密度よりも少なく形成された場合には結晶化の核であるシードの量が少なくて前記非晶質シリコン層がＳＧＳ法による多結晶シリコン層に結晶化することが困難であり、前記金属触媒が１０１５ａｔｏｍｓ／ｃｍ２の面密度よりも多く形成された場合には非晶質シリコン層１６０に拡散される金属触媒の量が多く多結晶シリコン層の結晶粒が小さくなり、また、残留する金属触媒の量が多くなるため前記多結晶シリコン層をパターニングして形成する半導体層の特性が低下する。
図１Ｃは前記基板を熱処理して金属触媒を、キャッピング層を介して拡散させて非晶質シリコン層の界面に移動させる工程の断面図である。
図１Ｃを参照すると、前記バッファ層１１０、ゲート電極１２０、非晶質シリコン層１４０、キャッピング層１５０及び金属触媒層１６０が形成された前記基板１００を熱処理１７０して前記金属触媒層１６０の金属触媒中の一部を前記非晶質シリコン層１４０の表面に移動させる。すなわち、前記熱処理１７０によって前記キャッピング層１５０を通過して拡散する金属触媒１６０ａ、１６０ｂ中の微量の金属触媒１６０ｂだけが前記非晶質シリコン層１４０の表面に拡散され、殆どの金属触媒１６０ａは前記非晶質シリコン層１４０に到達できないか、もしくは前記キャッピング層１５０を通過することができない。
したがって、前記キャッピング層１５０の拡散阻止能力によって前記非晶質シリコン層１４０の表面に到達する金属触媒の量が決定されるが、前記キャッピング層１５０の拡散阻止能力は前記キャッピング層１５０の厚さと密接な関係がある。すなわち、前記キャッピング層１５０の厚さが厚くなるほど拡散する量は少なくなるので結晶粒の大きさは大きくなり、厚さが薄くなるほど拡散する量は多くなるので結晶粒の大きさは小さくなる。
このとき、前記熱処理１７０工程は２００ないし９００℃の温度範囲において数秒ないし数時間の間に行われて前記金属触媒を拡散することになるが、上記の温度と時間により実行された場合には過多な熱処理工程による基板の変形などを防止することができるので、製造費用及び収率面からも好ましい。前記熱処理１７０工程は、炉（ｆｕｒｎａｃｅ）工程、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）工程、ＵＶ工程またはレーザ（Ｌａｓｅｒ）工程のうちのいずれか１つの工程を用いることができる。
図１Ｄは拡散した金属触媒により非晶質シリコン層が多結晶シリコン層に結晶化する工程の断面図である。
図１Ｄを参照すると、前記キャッピング層１５０を通過して前記非晶質シリコン層１４０の表面に拡散した金属触媒１６０ｂにより前記非晶質シリコン層１４０が多結晶シリコン層１８０に結晶化される。すなわち、前記拡散した金属触媒１６０ｂが非晶質シリコン層のシリコンと結合し金属シリサイドを形成し前記金属シリサイドが結晶化の核であるシード（ｓｅｅｄ）を形成して非晶質シリコン層が多結晶シリコン層に結晶化することになる。
一方、図１Ｄでは、前記キャッピング層１５０と金属触媒層１６０を除去せず、前記熱処理工程を実行したが、金属触媒を前記非晶質シリコン層１４０上に拡散させて結晶化の核である金属シリサイドを形成した後、前記キャッピング層１５０と金属触媒層１６０を除去して熱処理することによって多結晶シリコン層を形成しても構わない。
図２Ａないし図２Ｃは、本発明の実施形態に係るボトムゲート方式の薄膜トランジスタを製造する工程の断面図である。
図２Ａを参照すると、バッファ層１１０、ゲート電極１２０及びゲート絶縁膜１３０が順に積層された基板１００上に、図１Ａないし図１ＤのＳＧＳ結晶化法により結晶化する工程を介して製造された多結晶シリコン層１８０をパターニングして半導体層１８５を形成する。
前記半導体層１８５のチャネル領域として定義される領域に対応するようにフォトレジストパターン１９０を形成する。次いで、前記フォトレジストパターン１９０をマスクとして用いて導電型の不純物イオン２００を所定量注入してソース領域１８１、ドレイン領域１８３及びチャネル領域１８２を形成する（図２Ｂに示す）。この場合、前記不純物イオン２００にはｐ型不純物またはｎ型不純物を用いて薄膜トランジスタが形成されるので、前記ｐ型不純物はホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）及びインジウム（Ｉｎ）からなる群から選択することができ、前記ｎ型不純物は燐（Ｐ）、ヒ素Ａｓ及びアンチモン（Ｓｂ）などからなる群から選択することができる。
図２Ｂは、前記半導体層が形成された基板上にソース／ドレイン電極物質層及び熱酸化防止膜が形成された工程を示す図である。
前記金属触媒により結晶化された半導体層１８５を形成した後、次いで、前記半導体層１８５を含む基板全面にソース／ドレイン電極を形成するソース／ドレイン電極物質層２１０を形成する。前記ソース／ドレイン電極物質層２１０はＴｉ、Ｃｒ、Ｍｏ及びＷからなる群から選択された１つまたはこれらの合金で形成されるか、Ｔｉ／Ａｌ／ＴｉまたはＭｏ／Ａｌ／Ｍｏの三重層からなることができる。
本発明では前記ソース／ドレイン電極物質層２１０を蒸着した後、後続の熱処理工程を実施して形成される上記半導体層１８５内の領域を用いてゲッタリング工程を実施する。
ゲッタリングのための前記ソース／ドレイン電極物質層２１０は、前記半導体層１８５内における結晶化のための前記金属触媒よりも小さな拡散係数を持つ金属またはこれらの合金金属を含むことが好ましい。
前記半導体層１８５内での前記ソース／ドレイン電極物質層２１０の金属の拡散係数は、前記結晶化のための金属触媒の拡散係数の１／１００以下であることが好ましい。前記金属の拡散係数が前記金属触媒の１／１００以下の場合、前記ゲッタリング用の金属が前記半導体層１８５内で前記ソース／ドレイン電極物質層２１０と接する領域から離脱し前記半導体層２１０内の他の領域に拡散されることを防止し、前記半導体層１８５内の他の領域に前記金属または金属シリサイドが位置することを防止させる。
半導体層１８５の結晶化に用いる金属触媒としてはニッケルが広く用いられており、ニッケルの場合は半導体層１８５内での拡散係数は約１０−５ｃｍ２／ｓ以下なので、ニッケルを金属触媒として用いる場合は、前記ゲッタリング用として用いるソース／ドレイン電極物質層２１０金属の前記半導体層１８５内での拡散係数はニッケルの１／１００倍以下の値、すなわち、０超過ないし１０−７ｃｍ２／ｓ以下の値を有することが好ましい。この場合、前記ソース／ドレイン電極物質層２１０は、Ｔｉ、Ｃｒ、Ｍｏ及びＷからなる群から選択された１つまたはそれらの合金で形成されるか、もしくはＴｉ／Ａｌ／ＴｉまたはＭｏ／Ａｌ／Ｍｏの三重層からなる。
次いで、前記ソース／ドレイン電極物質層２１０上に熱酸化防止膜２２０が形成される。前記熱酸化防止膜２２０はゲッタリングのための後続の熱処理時に熱処理条件によって前記ソース／ドレイン電極物質層２１０が酸化されたり窒素などのガスと反応して表面が変形されたりすることを防止するためのものであり、シリコン酸化膜またはシリコン窒化膜などで形成される。この場合、後続の熱処理工程を不活性雰囲気で実施する場合には前記熱酸化防止膜２２０を形成しないこともある。
続いて、前記半導体層１８５に残留している、特に前記半導体層１８５のチャネル領域１８２に残留している結晶化のための金属触媒を除去するために熱処理工程を実行する。前記熱処理工程を実行すると、前記ソース／ドレイン電極物質層２１０と接する前記半導体層１８５の表面から前記ソース／ドレイン電極物質層２１０の金属が前記半導体層１８５のシリコンと結合して金属シリサイドルを形成する。よって、前記ソース／ドレイン電極物質層２１０と接する領域では前記半導体層１８５の表面から所定深さまで結晶化のための金属触媒とは異なる金属の金属シリサイドが存在する領域が形成される。また、このとき、前記半導体層１８５と接する金属層の一部が金属シリサイド層に変化する。
前記熱処理工程によって前記半導体層１８５のチャネル領域１８２に残留する、結晶化のための前記金属触媒が前記ソース／ドレイン電極物質層２１０と接する前記半導体層１８５内の領域に拡散される場合、前記金属触媒は前記領域に沈澱してそれ以上に拡散しない。これは結晶化のための前記金属触媒がシリコン内部に位置するよりも、他の金属シリサイドが存在する前記領域にあるほうが熱力学的に安定するからである。よって、このような原理から前記半導体層１８５のチャネル領域１８２に残留する結晶化のための前記金属触媒を除去することができる。
このとき、前記熱処理は５００ないし９９３℃の温度の範囲内で実施し、１０秒以上１０時間以下の時間の範囲内で加熱する。前記熱処理温度を５００℃未満とした場合は前記半導体層１８５で結晶化のための前記金属触媒の拡散が起きず前記金属触媒が前記半導体層１８５内の前記領域に移動することが困難であり、前記熱処理温度を９９３℃以上とした場合は金属触媒として用いるニッケルの共融点（ｅｕｔｅｃｔｉｃ ｐｏｉｎｔ）が９９３℃であり、９９３℃を超える温度ではニッケルが固体状態となって、また高温のため基板の変形が起こりうる。
また、前記熱処理時間を１０秒未満にした場合には前記半導体層１８５のチャネル領域１８２に残留する金属触媒を充分に除去することができず、また前記熱処理時間が１０時間を超える場合には長期間の熱処理による基板の変形問題と薄膜トランジスタの生産コスト及び収率の問題が発生する。一方、さらに高温で実施する場合は短時間で加熱しても金属触媒を除去することが可能である。
一方、ゲッタリング効果を増大させるために、前記半導体層１８５のソース／ドレイン領域１８１、１８３内にｎ型不純物やｐ型不純物をさらに注入することができる。この場合、ｎ型不純物としてはリン（Ｐ）が好ましく、ｐ型不純物としてはホウ素（Ｂ）が好ましい。または、前記ソース／ドレイン電極物質層２１０と接して、前記半導体層１８５のソース／ドレイン領域１８１、１８３内にイオンやプラズマを用いてダメージ（ｄａｍａｇｅ）領域を形成してゲッタリング効果をさらに増大させることもできる。
図２Ｃは、前記ソース／ドレイン電極物質をパターニングした後にソース／ドレイン電極が形成される工程を示す図である。
前記ソース／ドレイン電極物質層２１０が形成されている基板を熱処理した後、前記ソース／ドレイン電極と接する半導体層１８５の所定深さまでに金属層または金属シリサイド層を形成した後、前記半導体層１８５のチャネル領域１８２が露出されるように、前記ソース／ドレイン電極物質層２１０をエッチングしてソース／ドレイン電極２３０ａ、２３０ｂを形成する。
前記ソース／ドレイン電極２３０ａ、２３０ｂでパターニングする際、前記半導体層１８５のチャネル領域１８２上部に形成されているゲッタリングの金属層または金属シリサイド層はエッチングされて除去される。
ソース／ドレイン電極２３０ａ、２３０ｂを形成した後でも、ソース／ドレイン電極２３０ａ、２３０ｂが形成された基板上に前記熱処理を繰り返し、前記ソース／ドレイン電極２３０ａ、２３０ｂと接する半導体層１８５内の領域において前記金属触媒をゲッタリングする工程を実施することができる。
次いで、図３は本発明の一実施形態に係る薄膜トランジスタを含む有機電界発光表示装置の断面図である。
図３を参照すると、前記本発明の実施形態に係る図２Ｃの薄膜トランジスタを含む前記基板１００全面に絶縁膜２４０を形成する。前記絶縁膜２４０は無機膜であるシリコン酸化膜、シリコン窒化膜またはシリケートオンガラス（ｓｉｌｉｃａｔｅ ｏｎ ｇｌａｓｓ）から選択されるいずれか１つまたは有機膜であるポリイミド（ｐｏｌｙｉｍｉｄｅ）、ベンゾシクロブテン系樹脂（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ ｓｅｒｉｅｓ ｒｅｓｉｎ）またはアクリレート（ａｃｒｙｌａｔｅ）から選択されるいずれか１つで形成される。または、前記無機膜と前記有機膜との積層構造で形成することもできる。
前記絶縁膜２４０をエッチングして前記ソースまたはドレイン電極２３０ａ、２３０ｂを露出させるビアホールを形成する。前記ビアホールを介して前記ソースまたはドレイン電極２３０ａ、２３０ｂのうちのいずれか１つと接続する第１電極２５０を形成する。前記第１電極２５０はアノードまたはカソードで形成される。前記第１電極２５０がアノードの場合、前記アノードはＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）またはＩＴＺＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｚｉｎｃ Ｏｘｉｄｅ）のうちのいずれか１つからなる透明導電膜で形成され、カソードの場合、前記カソードはＭｇ、Ｃａ、Ａｌ、Ａｇ、Ｂａまたはこれらの合金を用いて形成される。
次いで、前記第１電極２５０上に該第１電極２５０の表面一部を露出させる開口部を有する画素定義膜２６０を形成し、該露出された第１電極２５０上に発光層を含む有機膜層２７０を形成する。前記有機膜層２７０には正孔注入層、正孔輸送層、正孔抑制層、電子抑制層、電子注入層及び電子輸送層からなる群から選択される１つまたは複数の層をさらに含むことができる。次いで、前記有機膜層２７０上に第２電極２８０を形成する。これで、本発明の一実施形態に係る有機電界発光表示装置が完成される。
上述のように、金属触媒を用いて結晶化された多結晶シリコン層に形成された半導体層１８５において、該半導体層１８５の領域内に結晶化のための前記金属触媒よりも拡散係数が小さい金属またはこれらの合金を含む金属によりソース／ドレイン電極物質層２１０を形成し熱処理することで、前記半導体層１８５のチャネル領域１８２に残っている金属触媒が除去でき、薄膜トランジスタのオフ電流を著しく低減することができる。上記工程により、前記ソース／ドレイン電極物質層２１０がゲッタリングサイトとして用いられるだけでなく、パターニング後にソース／ドレイン電極２３０ａ、２３０ｂとして用いることで、工程を単純化させることができる。
上述では、本発明の好ましい実施形態を参照しながら説明したが、当該技術分野の熟練した当業者は、添付の特許請求範囲に記載された本発明の思想及び領域から逸脱しない範囲で、本発明を多様に修正及び変更させることができる。
本発明の一実施形態に係る結晶化工程の断面図である。 本発明の一実施形態に係る結晶化工程の断面図である。 本発明の一実施形態に係る結晶化工程の断面図である。 本発明の一実施形態に係る結晶化工程の断面図である。 本発明の一実施形態に係るボトムゲート方式の薄膜トランジスタを製造する工程の断面図である。 本発明の一実施形態に係るボトムゲート方式の薄膜トランジスタを製造する工程の断面図である。 本発明の一実施形態に係るボトムゲート方式の薄膜トランジスタを製造する工程の断面図である。 本発明の一実施形態に係る薄膜トランジスタを含む有機電界発光表示装置の断面図である。
符号の説明
１００ 基板
１１０ バッファ層
１２０ ゲート電極
１３０ ゲート絶縁膜
１４０ 非晶質シリコン層
１５０ キャッピング層
１６０ 金属触媒層
１７０ 熱処理
１８０ 多結晶シリコン層
１８１、１８３ ソース、ドレイン領域
１８２ チャネル領域
１９０ フォトレジストパターン
２００ 不純物イオン
２１０ ソース／ドレイン物質層
２２０ 熱酸化防止膜
２３０ａ、２３０ｂ ソース／ドレイン電極
２４０ 絶縁膜
２５０ 第１電極
２６０ 画素定義膜
２７０ 有機膜層
２８０ 第２電極

Claims (9)

  1. 基板を提供する工程と、
    前記基板上にゲート電極を形成する工程と、
    前記ゲート電極上にゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上に非晶質シリコン層を形成する工程と、
    前記非晶質シリコン層を、金属触媒を用いて多結晶シリコン層に結晶化する工程と、
    前記多結晶シリコン層をパターニングして半導体層で形成する工程と、
    前記半導体層上にソース／ドレイン電極物質層を形成する工程と、
    前記ソース／ドレイン電極物質層上に熱酸化防止膜を形成する工程と、
    前記基板を熱処理して前記半導体層のチャネル領域に存在する前記金属触媒を前記半導体層と前記ソース／ドレイン電極物質層とが接する領域に沈殿させてゲッタリングする工程と、
    前記熱酸化防止膜を除去し、前記ソース／ドレイン電極物質層をエッチングしてソース／ドレイン電極を形成する工程と、
    を含むことを特徴とする薄膜トランジスタの製造方法。
  2. 前記ソース／ドレイン電極物質層と接する領域には前記金属触媒と異なる金属または前記異なる金属の金属シリサイドが形成されることを特徴とする請求項１に記載の薄膜トランジスタの製造方法。
  3. 前記金属触媒と異なる金属または前記異なる金属の金属シリサイドは前記半導体層内で拡散係数が前記金属触媒よりも小さいことを特徴とする請求項２記載の薄膜トランジスタの製造方法。
  4. 前記金属触媒と異なる金属または前記異なる金属の金属シリサイドの拡散係数は前記金属触媒の拡散係数の１／１００以下であることを特徴とする請求項３に記載の薄膜トランジスタの製造方法。
  5. 前記金属触媒はニッケルであって、前記金属触媒と異なる金属または前記異なる金属の金属シリサイドの拡散係数は０超過ないし１０ −７ ｃｍ ２ ／ｓ以下であることを特徴とする請求項４に記載の薄膜トランジスタの製造方法。
  6. 前記金属触媒と異なる金属または前記異なる金属の金属シリサイドはＴｉ、Ｃｒ、Ｍｏ及びＷからなる群から選択された１つまたはこれらの合金のシリサイドを含むことを特徴とする請求項２に記載の薄膜トランジスタの製造方法。
  7. 前記熱処理は、５００℃ないし９９３℃の温度範囲で１０秒ないし１０時間の間加熱することを特徴とする請求項１に記載の薄膜トランジスタの製造方法。
  8. 前記結晶化は、ＳＧＳ結晶化法を用いることを特徴とする請求項１に記載の薄膜トランジスタの製造方法。
  9. 前記ソース／ドレイン電極物質層と接する前記半導体層の所定領域にｎ型不純物またはｐ型不純物を注入するか、またはイオンまたはプラズマを用いてダメージ領域を形成する工程をさらに含むことを特徴とする請求項１に記載の薄膜トランジスタの製造方法。
JP2008186397A 2008-01-25 2008-07-17 薄膜トランジスタの製造方法 Active JP5166152B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020080008159A KR100965260B1 (ko) 2008-01-25 2008-01-25 박막트랜지스터, 그의 제조방법 및 이를 구비한유기전계발광표시장치
KR10-2008-0008159 2008-01-25

Publications (2)

Publication Number Publication Date
JP2009177120A JP2009177120A (ja) 2009-08-06
JP5166152B2 true JP5166152B2 (ja) 2013-03-21

Family

ID=40578227

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008186397A Active JP5166152B2 (ja) 2008-01-25 2008-07-17 薄膜トランジスタの製造方法

Country Status (5)

Country Link
US (1) US7999261B2 (ja)
EP (1) EP2083440B1 (ja)
JP (1) JP5166152B2 (ja)
KR (1) KR100965260B1 (ja)
CN (1) CN101494242B (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9391099B2 (en) * 2008-02-15 2016-07-12 Lg Display Co., Ltd. Array substrate and liquid crystal display module including TFT having improved mobility and method of fabricating the same
KR101056427B1 (ko) * 2009-08-13 2011-08-11 삼성모바일디스플레이주식회사 박막트랜지스터의 제조방법 및 그를 포함하는 유기전계발광표시장치의 제조방법
KR101073272B1 (ko) * 2009-11-04 2011-10-12 삼성모바일디스플레이주식회사 유기전계발광 표시 장치의 제조 방법
KR101082254B1 (ko) * 2009-11-04 2011-11-09 삼성모바일디스플레이주식회사 유기전계발광 표시 장치 및 그의 제조 방법
JP2011216864A (ja) * 2010-03-15 2011-10-27 Canon Inc 半導体装置とその製造方法
TWI570809B (zh) * 2011-01-12 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR20130007283A (ko) * 2011-06-30 2013-01-18 삼성디스플레이 주식회사 박막 트랜지스터, 이를 구비한 표시 장치, 및 그 제조 방법
CN103295906B (zh) * 2012-06-29 2016-05-18 上海中航光电子有限公司 一种薄膜晶体管的制作方法和薄膜晶体管
US9184052B2 (en) 2012-10-25 2015-11-10 Samsung Electronics Co., Ltd. Semiconductor device and manufacturing method of semiconductor device using metal oxide
US9425153B2 (en) 2013-04-04 2016-08-23 Monolith Semiconductor Inc. Semiconductor devices comprising getter layers and methods of making and using the same
US8994118B2 (en) * 2013-04-04 2015-03-31 Monolith Semiconductor, Inc. Semiconductor devices comprising getter layers and methods of making and using the same
KR20150010065A (ko) * 2013-07-18 2015-01-28 삼성디스플레이 주식회사 산화물 반도체 소자의 제조 방법 및 산화물 반도체 소자를 포함하는 표시 장치의 제조 방법
US9166181B2 (en) 2014-02-19 2015-10-20 International Business Machines Corporation Hybrid junction field-effect transistor and active matrix structure
KR102239841B1 (ko) * 2014-08-06 2021-04-14 삼성디스플레이 주식회사 박막 트랜지스터, 이를 구비하는 디스플레이 장치, 박막 트랜지스터의 제조방법 및 디스플레이 장치의 제조방법
CN104538350A (zh) * 2014-12-30 2015-04-22 深圳市华星光电技术有限公司 多晶硅基板及其制造方法
CN105470312A (zh) * 2016-02-19 2016-04-06 深圳市华星光电技术有限公司 低温多晶硅薄膜晶体管及其制造方法
CN109417099A (zh) * 2016-04-25 2019-03-01 堺显示器制品株式会社 薄膜晶体管、显示装置和薄膜晶体管制造方法
CN106711231A (zh) * 2017-01-13 2017-05-24 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、显示基板及其制备方法
CN112802878B (zh) * 2020-12-30 2024-01-30 天马微电子股份有限公司 一种显示面板和显示装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3592535B2 (ja) * 1998-07-16 2004-11-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4030193B2 (ja) * 1998-07-16 2008-01-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2001119029A (ja) 1999-10-18 2001-04-27 Fujitsu Ltd 薄膜トランジスタ及びその製造方法及びそれを備えた液晶表示装置
JP4769997B2 (ja) 2000-04-06 2011-09-07 ソニー株式会社 薄膜トランジスタ及びその製造方法、液晶表示装置、液晶表示装置の製造方法、有機ｅｌ装置、有機ｅｌ装置の製造方法
JP2002026326A (ja) 2000-06-26 2002-01-25 Koninkl Philips Electronics Nv ボトムゲート形薄膜トランジスタ及びその製造方法並びにこれを用いた液晶表示装置
JP2003051600A (ja) * 2001-05-30 2003-02-21 Matsushita Electric Ind Co Ltd 薄膜トランジスタ及びその製造方法
TW546846B (en) * 2001-05-30 2003-08-11 Matsushita Electric Ind Co Ltd Thin film transistor and method for manufacturing the same
KR100971950B1 (ko) 2003-06-30 2010-07-23 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
KR100623247B1 (ko) * 2003-12-22 2006-09-18 삼성에스디아이 주식회사 평판표시장치 및 그의 제조방법
KR100699989B1 (ko) * 2004-05-28 2007-03-26 삼성에스디아이 주식회사 바텀 게이트 형 박막트랜지스터 및 그의 제조방법
KR100721555B1 (ko) * 2004-08-13 2007-05-23 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조 방법
KR100611761B1 (ko) * 2004-08-13 2006-08-10 삼성에스디아이 주식회사 박막트랜지스터 제조 방법
US7416928B2 (en) * 2004-09-08 2008-08-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
KR100659759B1 (ko) * 2004-10-06 2006-12-19 삼성에스디아이 주식회사 바텀 게이트형 박막트랜지스터, 그를 구비하는평판표시장치 및 박막트랜지스터의 제조방법
KR100761124B1 (ko) 2006-01-17 2007-09-21 엘지전자 주식회사 전계 발광 소자
KR20080111693A (ko) * 2007-06-19 2008-12-24 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조 방법, 이를 이용하여 형성된박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치

Also Published As

Publication number Publication date
US20090189160A1 (en) 2009-07-30
CN101494242B (zh) 2012-12-19
KR20090081965A (ko) 2009-07-29
EP2083440B1 (en) 2019-09-04
KR100965260B1 (ko) 2010-06-22
JP2009177120A (ja) 2009-08-06
CN101494242A (zh) 2009-07-29
US7999261B2 (en) 2011-08-16
EP2083440A3 (en) 2017-05-17
EP2083440A2 (en) 2009-07-29

Similar Documents

Publication Publication Date Title
JP5166152B2 (ja) 薄膜トランジスタの製造方法
JP5197211B2 (ja) 薄膜トランジスタ、その製造方法、及びこれを具備した有機電界発光表示装置
JP5043781B2 (ja) 薄膜トランジスタ、これを具備した有機電界発光表示装置、およびこれらの製造方法
JP5090253B2 (ja) 多結晶シリコン層の製造方法、これを利用して形成された薄膜トランジスタ、その製造方法及びこれを含む有機電界発光表示装置
US7825476B2 (en) Method of fabricating polycrystalline silicon, TFT fabricated using the same, method of fabricating the TFT, and organic light emitting diode display device including the TFT
JP5091017B2 (ja) 薄膜トランジスタの製造方法
EP2146371B1 (en) Method of fabricating thin film transistor
JP5126849B2 (ja) 薄膜トランジスタ、その製造方法、並びに、それを含む有機電界発光表示装置
JP2008166785A (ja) 薄膜トランジスタとその製造方法及び有機電界発光表示装置
JP5527874B2 (ja) 薄膜トランジスタ、その製造方法及びこれを含む有機電界発光表示装置
KR101030027B1 (ko) 박막트랜지스터, 그의 제조방법 및 그를 포함하는 유기전계발광표시장치
JP2010157676A (ja) 多結晶シリコンの製造方法、薄膜トランジスタ、その製造方法及びそれを含む有機電界発光表示装置
JP2011109075A (ja) 多結晶シリコン層の製造方法、薄膜トランジスタ、それを含む有機電界発光表示装置及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120228

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120703

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20121003

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121030

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20121106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121220

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151228

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5166152

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250