JP2002026326A - ボトムゲート形薄膜トランジスタ及びその製造方法並びにこれを用いた液晶表示装置 - Google Patents
ボトムゲート形薄膜トランジスタ及びその製造方法並びにこれを用いた液晶表示装置Info
- Publication number
- JP2002026326A JP2002026326A JP2000190765A JP2000190765A JP2002026326A JP 2002026326 A JP2002026326 A JP 2002026326A JP 2000190765 A JP2000190765 A JP 2000190765A JP 2000190765 A JP2000190765 A JP 2000190765A JP 2002026326 A JP2002026326 A JP 2002026326A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- electrode
- source
- drain
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 36
- 239000010409 thin film Substances 0.000 title claims abstract description 35
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 28
- 239000010408 film Substances 0.000 claims abstract description 110
- 239000010410 layer Substances 0.000 claims abstract description 49
- 239000004065 semiconductor Substances 0.000 claims abstract description 27
- 239000002344 surface layer Substances 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 25
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 22
- 229910052698 phosphorus Inorganic materials 0.000 claims description 22
- 239000011574 phosphorus Substances 0.000 claims description 22
- 230000005540 biological transmission Effects 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 12
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims description 8
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 claims 1
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 claims 1
- 239000000758 substrate Substances 0.000 abstract description 25
- 229910021417 amorphous silicon Inorganic materials 0.000 description 15
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- 238000000059 patterning Methods 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 239000011521 glass Substances 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 238000012545 processing Methods 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000000429 assembly Methods 0.000 description 2
- 230000000712 assembly Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910001182 Mo alloy Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000007865 diluting Methods 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- -1 nitrogen ions Chemical class 0.000 description 1
- 125000004437 phosphorous atom Chemical group 0.000 description 1
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78663—Amorphous silicon transistors
- H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Nonlinear Science (AREA)
- Manufacturing & Machinery (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【目的】 ＴＦＴ製造処理上の負担を軽減し、安価な製
造コストで済む良好なボトムゲート形薄膜トランジスタ
及びその製造方法を提供する。 【構成】 基体層１と、ゲート電極２と、ゲート絶縁膜
３と、ソース電極４及びドレイン電極５とが順に配され
たボトムゲート形薄膜トランジスタ。このトランジスタ
は、ソース及びドレイン電極間に露出した当該ゲート絶
縁膜部分に接しつつソース電極及びドレイン電極の相互
対向端部各々と接触しかつゲート電極に対応づけられて
形成された半導体チャネル層６を有する。チャネル層６
は、ソース電極及びドレイン電極の上面側において、当
該対向端部の一方から他方へ架け渡される構造を有す
る。チャネル層６のソース電極及びドレイン電極との接
触部分は、オーミックコンタクト表層部６ｃが形成され
る。
造コストで済む良好なボトムゲート形薄膜トランジスタ
及びその製造方法を提供する。 【構成】 基体層１と、ゲート電極２と、ゲート絶縁膜
３と、ソース電極４及びドレイン電極５とが順に配され
たボトムゲート形薄膜トランジスタ。このトランジスタ
は、ソース及びドレイン電極間に露出した当該ゲート絶
縁膜部分に接しつつソース電極及びドレイン電極の相互
対向端部各々と接触しかつゲート電極に対応づけられて
形成された半導体チャネル層６を有する。チャネル層６
は、ソース電極及びドレイン電極の上面側において、当
該対向端部の一方から他方へ架け渡される構造を有す
る。チャネル層６のソース電極及びドレイン電極との接
触部分は、オーミックコンタクト表層部６ｃが形成され
る。
Description
【０００１】
【発明の属する技術分野】本発明は、薄膜トランジスタ
（ＴＦＴ）及びその製造方法に関し、特に、アクティブ
マトリクス方式液晶表示装置に用いて好適ないわゆるボ
トムゲート形ＴＦＴ及びその製造方法に関する。
（ＴＦＴ）及びその製造方法に関し、特に、アクティブ
マトリクス方式液晶表示装置に用いて好適ないわゆるボ
トムゲート形ＴＦＴ及びその製造方法に関する。
【０００２】本発明は、かかるボトムゲート形ＴＦＴを
有する液晶表示装置にも関する。
有する液晶表示装置にも関する。
【０００３】
【従来の技術】薄膜トランジスタは、液晶表示装置（Ｌ
ＣＤ）やイメージセンサー等の電子デバイスに広く使用
されている。特に、アクティブマトリクス型の液晶表示
パネルにおいては、画素電極に画素情報に応じた電圧を
供給する素子として、ソース電極、ドレイン電極、ゲー
ト電極及びチャネル領域を有するＴＦＴが用いられてい
る。透過型アクティブマトリクスＬＣＤには、このよう
なＴＦＴに対し、特にチャネル領域に対し、当該表示パ
ネルの背面側に配されるバックライトなどからの光が入
り込まないように、ＴＦＴ毎に遮光膜が設けられるもの
がある。
ＣＤ）やイメージセンサー等の電子デバイスに広く使用
されている。特に、アクティブマトリクス型の液晶表示
パネルにおいては、画素電極に画素情報に応じた電圧を
供給する素子として、ソース電極、ドレイン電極、ゲー
ト電極及びチャネル領域を有するＴＦＴが用いられてい
る。透過型アクティブマトリクスＬＣＤには、このよう
なＴＦＴに対し、特にチャネル領域に対し、当該表示パ
ネルの背面側に配されるバックライトなどからの光が入
り込まないように、ＴＦＴ毎に遮光膜が設けられるもの
がある。
【０００４】例えばＴＦＴが完全なオフ状態に制御され
ているときに、チャネル領域に光が入った場合にはソー
ス・ドレイン間の絶縁度が低下して漏れ電流が発生す
る。このため、ドレインに接続される画素電極の電位が
不要に変動し、表示画像品質の低下を招いてしまう。こ
のような漏れ電流を防止するために、液晶表示パネルの
バックライト側にチャネル領域をカバーする遮光膜を形
成して、チャネル領域に光が当たらないような対策が採
られているのである。
ているときに、チャネル領域に光が入った場合にはソー
ス・ドレイン間の絶縁度が低下して漏れ電流が発生す
る。このため、ドレインに接続される画素電極の電位が
不要に変動し、表示画像品質の低下を招いてしまう。こ
のような漏れ電流を防止するために、液晶表示パネルの
バックライト側にチャネル領域をカバーする遮光膜を形
成して、チャネル領域に光が当たらないような対策が採
られているのである。
【０００５】特開平７−１３１０２１号公報に記載のＴ
ＦＴ製造方法においては、ガラス基板上に、遮光膜を担
うことになるリンがドープされた珪素膜を成膜し、その
上面に酸化珪素膜を成膜している。そして、この酸化珪
素膜の上面に、後の工程でソース及びドレイン並びにチ
ャネル領域となる非晶質珪素膜を成膜する。さらに、こ
の上面に酸化珪素膜及びアルミニウム膜を順次堆積す
る。そして、レジスト処理（マスキング処理）及びエッ
チング処理によるパターニング処理によって、アルミニ
ウム膜、酸化珪素膜及び非晶質珪素膜からなる、他の膜
よりも小さめの島状の積層部を形成する。この後、当該
積層部以外の領域における酸化珪素膜とリンがドープさ
れたリンドープ珪素膜との部分に窒素イオンを注入す
る。そうして、酸化珪素膜及びリンドープ珪素膜におけ
る当該イオン注入された部分に対してのみアニール処理
を行い窒化して透光性としている。
ＦＴ製造方法においては、ガラス基板上に、遮光膜を担
うことになるリンがドープされた珪素膜を成膜し、その
上面に酸化珪素膜を成膜している。そして、この酸化珪
素膜の上面に、後の工程でソース及びドレイン並びにチ
ャネル領域となる非晶質珪素膜を成膜する。さらに、こ
の上面に酸化珪素膜及びアルミニウム膜を順次堆積す
る。そして、レジスト処理（マスキング処理）及びエッ
チング処理によるパターニング処理によって、アルミニ
ウム膜、酸化珪素膜及び非晶質珪素膜からなる、他の膜
よりも小さめの島状の積層部を形成する。この後、当該
積層部以外の領域における酸化珪素膜とリンがドープさ
れたリンドープ珪素膜との部分に窒素イオンを注入す
る。そうして、酸化珪素膜及びリンドープ珪素膜におけ
る当該イオン注入された部分に対してのみアニール処理
を行い窒化して透光性としている。
【０００６】この既知のＴＦＴ製造方法は、こうして所
望部分の透光化処理をなすとともに、当該積層部の下側
におけるリンドープ珪素膜を遮光膜としている。非晶質
珪素膜上には、その後ゲート絶縁膜としての酸化珪素膜
が成膜され、さらにその上にパターニングされたゲート
電極及びこれを包囲する酸化物層が形成される。そして
このゲート部分が形成された後に、当該ゲート部分をマ
スクとしてリンのイオン注入を非晶質膜に対して行い、
ｎ型化されたソース及びドレインを形成する。この結
果、ゲート部分に重なる非晶質部分がチャネル形成領域
となり、それ以外の非晶質部分がｎ型のソース及びドレ
インとなる。ソース、ドレイン及びチャネル領域は、上
記遮光膜によりガラス基板の外表面側からの光の入射が
遮蔽されるので、バックライトシステムの光がその仕上
がったチャネル領域を照射して上述したような漏れ電流
が生じることを防止することができる。
望部分の透光化処理をなすとともに、当該積層部の下側
におけるリンドープ珪素膜を遮光膜としている。非晶質
珪素膜上には、その後ゲート絶縁膜としての酸化珪素膜
が成膜され、さらにその上にパターニングされたゲート
電極及びこれを包囲する酸化物層が形成される。そして
このゲート部分が形成された後に、当該ゲート部分をマ
スクとしてリンのイオン注入を非晶質膜に対して行い、
ｎ型化されたソース及びドレインを形成する。この結
果、ゲート部分に重なる非晶質部分がチャネル形成領域
となり、それ以外の非晶質部分がｎ型のソース及びドレ
インとなる。ソース、ドレイン及びチャネル領域は、上
記遮光膜によりガラス基板の外表面側からの光の入射が
遮蔽されるので、バックライトシステムの光がその仕上
がったチャネル領域を照射して上述したような漏れ電流
が生じることを防止することができる。
【０００７】しかしながら、このような従来の技術にお
いては、最終的なソース及びドレインを形成するのにイ
オン注入処理を行っているので、高価なイオン注入装置
が必要である。また、その前の工程でソース、ドレイン
及びチャネル領域を担う非晶質珪素膜を、プラズマＣＶ
Ｄ装置を用いて基板上に形成しているので、プラズマＣ
ＶＤ装置からイオン注入装置への当該アセンブリ基板の
搬送（処理チャンバー間移し換え）が必要である。故
に、工程的に複雑で、処理環境の面からも不連続であ
り、塵や破損等に対しての当該アセンブリ基板の扱いに
神経質とならざるを得ない。この結果、ＴＦＴの製造処
理上の負担が重く、高い製造コストを招いてしまう傾向
がある。
いては、最終的なソース及びドレインを形成するのにイ
オン注入処理を行っているので、高価なイオン注入装置
が必要である。また、その前の工程でソース、ドレイン
及びチャネル領域を担う非晶質珪素膜を、プラズマＣＶ
Ｄ装置を用いて基板上に形成しているので、プラズマＣ
ＶＤ装置からイオン注入装置への当該アセンブリ基板の
搬送（処理チャンバー間移し換え）が必要である。故
に、工程的に複雑で、処理環境の面からも不連続であ
り、塵や破損等に対しての当該アセンブリ基板の扱いに
神経質とならざるを得ない。この結果、ＴＦＴの製造処
理上の負担が重く、高い製造コストを招いてしまう傾向
がある。
【０００８】さらに、この従来技術では、遮光膜をチャ
ネル領域下層側（液晶媒体から離れた側、すなわち液晶
パネル背面側又はバックライト側）にゲートをチャネル
領域上層側に配したいわゆるトップゲート形ＴＦＴを専
ら開示しているが、チャネル領域下層側にゲートを配し
たボトムゲート形ＴＦＴは、透過型液晶ディスプレイに
適用すると有利である。何故なら、透過型液晶ディスプ
レイにおけるボトムゲート形ＴＦＴでは、チャネル領域
下層側のゲートがチャネル領域に対する当該遮光膜の役
割を兼ねることが可能なので、専用の遮光膜及びこれの
製造工程を省略することができ、ＴＦＴ製造プロセス上
の負担が軽くて済むからである。したがって、ボトムゲ
ート形ＴＦＴの構造、性能及び製造工程の改善は、透過
型液晶ディスプレイの価格抑制や性能改善に大きく貢献
しうるものである。
ネル領域下層側（液晶媒体から離れた側、すなわち液晶
パネル背面側又はバックライト側）にゲートをチャネル
領域上層側に配したいわゆるトップゲート形ＴＦＴを専
ら開示しているが、チャネル領域下層側にゲートを配し
たボトムゲート形ＴＦＴは、透過型液晶ディスプレイに
適用すると有利である。何故なら、透過型液晶ディスプ
レイにおけるボトムゲート形ＴＦＴでは、チャネル領域
下層側のゲートがチャネル領域に対する当該遮光膜の役
割を兼ねることが可能なので、専用の遮光膜及びこれの
製造工程を省略することができ、ＴＦＴ製造プロセス上
の負担が軽くて済むからである。したがって、ボトムゲ
ート形ＴＦＴの構造、性能及び製造工程の改善は、透過
型液晶ディスプレイの価格抑制や性能改善に大きく貢献
しうるものである。
【０００９】
【発明が解決しようとする課題】本発明は、上述した点
に鑑み、ＴＦＴ製造処理上の負担を軽減し、安価な製造
コストで済む良好なボトムゲート形薄膜トランジスタ及
びその製造方法を提供することを目的としている。
に鑑み、ＴＦＴ製造処理上の負担を軽減し、安価な製造
コストで済む良好なボトムゲート形薄膜トランジスタ及
びその製造方法を提供することを目的としている。
【００１０】本発明の他の目的は、透過型液晶表示装置
に好適なボトムゲート形薄膜トランジスタ及びその製造
方法を提供することである。
に好適なボトムゲート形薄膜トランジスタ及びその製造
方法を提供することである。
【００１１】
【課題を解決するための手段】上記目的を達成するため
に、本発明による薄膜トランジスタは、基体層と、ゲー
ト電極と、ゲート絶縁膜と、ソース電極及びドレイン電
極とが順に配されたボトムゲート形薄膜トランジスタで
あって、前記ソース及びドレイン電極間に露出した当該
ゲート絶縁膜部分に接しつつ前記ソース電極及び前記ド
レイン電極の相互対向端部各々と接触しかつ前記ゲート
電極に対応づけられて形成された半導体チャネル層を有
し、前記チャネル層は、前記ソース電極及び前記ドレイ
ン電極の上面側において、前記対向端部の一方から他方
へ架け渡される構造を有し、前記チャネル層の前記ソー
ス電極及び前記ドレイン電極との接触部分は、オーミッ
クコンタクト表層部が形成されるようにしている。
に、本発明による薄膜トランジスタは、基体層と、ゲー
ト電極と、ゲート絶縁膜と、ソース電極及びドレイン電
極とが順に配されたボトムゲート形薄膜トランジスタで
あって、前記ソース及びドレイン電極間に露出した当該
ゲート絶縁膜部分に接しつつ前記ソース電極及び前記ド
レイン電極の相互対向端部各々と接触しかつ前記ゲート
電極に対応づけられて形成された半導体チャネル層を有
し、前記チャネル層は、前記ソース電極及び前記ドレイ
ン電極の上面側において、前記対向端部の一方から他方
へ架け渡される構造を有し、前記チャネル層の前記ソー
ス電極及び前記ドレイン電極との接触部分は、オーミッ
クコンタクト表層部が形成されるようにしている。
【００１２】このような構造を採用することにより、前
記ソース及びドレイン電極形成後は前記チャネル層の形
成のみならず、当該ソース及びドレイン電極とチャネル
領域とのオーミックコンタクトを施す処理を含め一貫し
て同じプラズマＣＶＤ装置を使用することができるの
で、処理チャンバの移し替えが不要で簡単な製造プロセ
スで済むこととなる。しかも、ボトムゲート形の構造の
下で良好なソース・ドレイン電流路を形成できて好都合
である。
記ソース及びドレイン電極形成後は前記チャネル層の形
成のみならず、当該ソース及びドレイン電極とチャネル
領域とのオーミックコンタクトを施す処理を含め一貫し
て同じプラズマＣＶＤ装置を使用することができるの
で、処理チャンバの移し替えが不要で簡単な製造プロセ
スで済むこととなる。しかも、ボトムゲート形の構造の
下で良好なソース・ドレイン電流路を形成できて好都合
である。
【００１３】かかるトランジスタにおいては、前記チャ
ネル層の底面に形成されるチャネルと前記ソース電極及
び前記ドレイン電極とは、断面図において直線状の電流
路を形成するものである。
ネル層の底面に形成されるチャネルと前記ソース電極及
び前記ドレイン電極とは、断面図において直線状の電流
路を形成するものである。
【００１４】また、前記ゲートは、前記チャネル層に入
り込む光を遮断する遮光性材料により形成されうる。こ
れにより当該ゲートを遮光膜として兼用でき、透過型液
晶表示装置に極めて好適なものとなる。
り込む光を遮断する遮光性材料により形成されうる。こ
れにより当該ゲートを遮光膜として兼用でき、透過型液
晶表示装置に極めて好適なものとなる。
【００１５】本発明はまた、上記ボトムゲート形薄膜ト
ランジスタにより画素が駆動され、前記基体層の背面側
に光照射システムを有する透過型液晶表示装置の改善に
貢献するものである。
ランジスタにより画素が駆動され、前記基体層の背面側
に光照射システムを有する透過型液晶表示装置の改善に
貢献するものである。
【００１６】さらに、本発明による薄膜トランジスタの
製造方法は、基体層上に、ゲート電極と、ゲート絶縁膜
と、ソース及びドレイン電極とを順に形成する前工程
と、前記ソース及びドレイン電極の表層部にリンをプラ
ズマドーピングするリン処理工程と、前記リン処理工程
後の当該ソース及びドレイン電極間に露出した当該ゲー
ト絶縁膜部分に接しつつ当該ソース電極及びドレイン電
極の相互対向端部各々と接触しかつ前記ゲート電極に対
応づけられるとともに、当該ソース電極及びドレイン電
極の上面側において前記対向端部の一方から他方へ架け
渡される構造を有した半導体チャネル層を、プラズマド
ーピング処理を用いて形成するチャネル層形成工程と、
を有するようにしている。
製造方法は、基体層上に、ゲート電極と、ゲート絶縁膜
と、ソース及びドレイン電極とを順に形成する前工程
と、前記ソース及びドレイン電極の表層部にリンをプラ
ズマドーピングするリン処理工程と、前記リン処理工程
後の当該ソース及びドレイン電極間に露出した当該ゲー
ト絶縁膜部分に接しつつ当該ソース電極及びドレイン電
極の相互対向端部各々と接触しかつ前記ゲート電極に対
応づけられるとともに、当該ソース電極及びドレイン電
極の上面側において前記対向端部の一方から他方へ架け
渡される構造を有した半導体チャネル層を、プラズマド
ーピング処理を用いて形成するチャネル層形成工程と、
を有するようにしている。
【００１７】この製造方法においては、前記リン処理工
程及び前記チャネル形成工程は、同一のプラズマＣＶＤ
装置を用いて行われるのが好ましい。
程及び前記チャネル形成工程は、同一のプラズマＣＶＤ
装置を用いて行われるのが好ましい。
【００１８】
【発明の実施の形態】図１は、本発明の一実施例による
ＴＦＴ（薄膜トランジスタ）の断面構造を示している。
ＴＦＴ（薄膜トランジスタ）の断面構造を示している。
【００１９】図１において、このＴＦＴは、アクティブ
マトリクス方式の透過型液晶表示装置の表示パネルに用
いられる。画像表示のための光変調作用をなす液晶媒体
ＬＣは、それぞれガラス基板を基体層とする２枚のアセ
ンブリ１００，２００の間に封入されているが、ＴＦＴ
はそのうちの一方のアセンブリ１００におけるガラス基
板１に形成される。そして、基板１の背面側に配された
光照射システムからのバックライトＢＬは、ガラス基板
１及びその上面側に形成されたＴＦＴの一部及び画素電
極を透過して液晶媒体に入射し、かかる光変調作用を受
けて他方のアセンブリ２００を経て表示画面外部へと導
かれる。
マトリクス方式の透過型液晶表示装置の表示パネルに用
いられる。画像表示のための光変調作用をなす液晶媒体
ＬＣは、それぞれガラス基板を基体層とする２枚のアセ
ンブリ１００，２００の間に封入されているが、ＴＦＴ
はそのうちの一方のアセンブリ１００におけるガラス基
板１に形成される。そして、基板１の背面側に配された
光照射システムからのバックライトＢＬは、ガラス基板
１及びその上面側に形成されたＴＦＴの一部及び画素電
極を透過して液晶媒体に入射し、かかる光変調作用を受
けて他方のアセンブリ２００を経て表示画面外部へと導
かれる。
【００２０】ガラス基板１の上面すなわち液晶媒体ＬＣ
側の面には上記遮光膜を兼ねた遮光性材料によるゲート
２が形成されるが、基板１とゲート２との間には基板１
の上面全域にわたり下地層として例えば酸化シリコンＳ
ｉＯｘからなる絶縁膜を形成するようにしてもよい。さ
らに基板１の上面には、ゲート２を被うように例えばＳ
ｉＮｘからなるゲート絶縁膜３が形成される。そして、
この絶縁膜３の上面には、透明導電膜４ｔ，５ｔと金属
層４ｍ，５ｍとの積層によって（或いは単一の金属層に
よって）ソース及びドレイン電極４，５が形成されてい
る。本例のような積層形態の場合、金属層４ｍ，５ｍ
は、ソース電極又はドレイン電極の抵抗を下げる目的で
形成される。本例では、ソース電極とドレイン電極４，
５は、液晶表示パネルにおいて縦と横に長く延びるもの
であり、それらの抵抗値がトランジスタの駆動上無視で
きないとの配慮に基づいて金属層を採用しているが、小
型ディスプレイの場合しばしばこのような金属層は不要
とすることができる。また、これらソース及びドレイン
の間にわたってかつゲート２に対応づけられて、チャネ
ル形成領域を担う半導体層としてのアモルファスシリコ
ンａ−Ｓｉ膜６と窒化シリコンＳｉＮｘからなる絶縁膜
７とが順に島状に積層形成されている。この構成は、バ
ックチャネルエッチングタイプのように、後の工程でａ
−Ｓｉ膜がエッチングされることがないので、ａ−Ｓｉ
膜の厚みを薄く形成することができ、トランジスタオフ
時のリーク電流を削減できる。絶縁膜７は、ａ−Ｓｉ膜
６の頂面が荒れるのを防ぐための保護層を担うものであ
る。
側の面には上記遮光膜を兼ねた遮光性材料によるゲート
２が形成されるが、基板１とゲート２との間には基板１
の上面全域にわたり下地層として例えば酸化シリコンＳ
ｉＯｘからなる絶縁膜を形成するようにしてもよい。さ
らに基板１の上面には、ゲート２を被うように例えばＳ
ｉＮｘからなるゲート絶縁膜３が形成される。そして、
この絶縁膜３の上面には、透明導電膜４ｔ，５ｔと金属
層４ｍ，５ｍとの積層によって（或いは単一の金属層に
よって）ソース及びドレイン電極４，５が形成されてい
る。本例のような積層形態の場合、金属層４ｍ，５ｍ
は、ソース電極又はドレイン電極の抵抗を下げる目的で
形成される。本例では、ソース電極とドレイン電極４，
５は、液晶表示パネルにおいて縦と横に長く延びるもの
であり、それらの抵抗値がトランジスタの駆動上無視で
きないとの配慮に基づいて金属層を採用しているが、小
型ディスプレイの場合しばしばこのような金属層は不要
とすることができる。また、これらソース及びドレイン
の間にわたってかつゲート２に対応づけられて、チャネ
ル形成領域を担う半導体層としてのアモルファスシリコ
ンａ−Ｓｉ膜６と窒化シリコンＳｉＮｘからなる絶縁膜
７とが順に島状に積層形成されている。この構成は、バ
ックチャネルエッチングタイプのように、後の工程でａ
−Ｓｉ膜がエッチングされることがないので、ａ−Ｓｉ
膜の厚みを薄く形成することができ、トランジスタオフ
時のリーク電流を削減できる。絶縁膜７は、ａ−Ｓｉ膜
６の頂面が荒れるのを防ぐための保護層を担うものであ
る。
【００２１】なお、ａ−Ｓｉ膜６は、ソース電極４及び
ドレイン電極５との接触抵抗を低減するため、当該接触
部分のａ−Ｓｉにリン（Ｐ）が拡散されたｎ型半導体ｎ
＋ａ−Ｓｉ表層部６ｃが形成される。かかる表層部６ｃ
により、ソース及びドレイン４，５とａ−Ｓｉ膜６との
良好なオーミックコンタクトがなされ、ソース・ドレイ
ン間の抵抗（当該トランジスタのオン抵抗）を小さくす
ることができる。この表層部の形成の仕方は後述する。
ドレイン電極５との接触抵抗を低減するため、当該接触
部分のａ−Ｓｉにリン（Ｐ）が拡散されたｎ型半導体ｎ
＋ａ−Ｓｉ表層部６ｃが形成される。かかる表層部６ｃ
により、ソース及びドレイン４，５とａ−Ｓｉ膜６との
良好なオーミックコンタクトがなされ、ソース・ドレイ
ン間の抵抗（当該トランジスタのオン抵抗）を小さくす
ることができる。この表層部の形成の仕方は後述する。
【００２２】これらの層の上面側には、ａ−Ｓｉ膜６及
び絶縁膜７を覆うように例えば窒化シリコンＳｉＮｘか
らなる絶縁層８が形成される。この絶縁層８には、コン
タクトホール８０が形成され、その開口により、図示さ
れるようにドレイン５の露出を可能としている。その露
出部において、画素電極９がドレイン５と接触するよう
に絶縁層８の上面からコンタクトホール８０の壁部に沿
って延在形成される。また、図示しないが、絶縁層８
は、ゲート端子部分についても除去されており、ゲート
２と当該ゲート端子との接続をなすためのコンタクトホ
ールが形成される。画素電極９は、透過型ディスプレイ
の本実施例の場合、例えばＩＴＯ（酸化インジウム錫）
からなる透明導電膜である。
び絶縁膜７を覆うように例えば窒化シリコンＳｉＮｘか
らなる絶縁層８が形成される。この絶縁層８には、コン
タクトホール８０が形成され、その開口により、図示さ
れるようにドレイン５の露出を可能としている。その露
出部において、画素電極９がドレイン５と接触するよう
に絶縁層８の上面からコンタクトホール８０の壁部に沿
って延在形成される。また、図示しないが、絶縁層８
は、ゲート端子部分についても除去されており、ゲート
２と当該ゲート端子との接続をなすためのコンタクトホ
ールが形成される。画素電極９は、透過型ディスプレイ
の本実施例の場合、例えばＩＴＯ（酸化インジウム錫）
からなる透明導電膜である。
【００２３】なお、図には表されていないが、ソース電
極４（金属層４ｍ）は、当該表示パネルの有効表示域を
縦に走るソースバスを担う。ゲート電極２は、ゲートバ
スとして当該表示パネルの有効表示域を横に走る。ま
た、画素電極９は、図示しないがこの図における右方に
大きく延びているものであり、その延在領域で液晶層Ｌ
Ｃに対する電圧印加領域ないし画素領域を確保してい
る。
極４（金属層４ｍ）は、当該表示パネルの有効表示域を
縦に走るソースバスを担う。ゲート電極２は、ゲートバ
スとして当該表示パネルの有効表示域を横に走る。ま
た、画素電極９は、図示しないがこの図における右方に
大きく延びているものであり、その延在領域で液晶層Ｌ
Ｃに対する電圧印加領域ないし画素領域を確保してい
る。
【００２４】画素電極９のさらに上層側には、液晶媒体
の配向層等が設けられるが、ここでは本発明の説明を簡
明とするために、それらについての説明は省略する。
の配向層等が設けられるが、ここでは本発明の説明を簡
明とするために、それらについての説明は省略する。
【００２５】次に、図１に示す構造の薄膜トランジスタ
の製造方法について説明する。図２及び図３は、その製
造方法の手順をフローチャートで示しており、図４から
図１０は、ＴＦＴ製造方法の各過程でのＴＦＴ構造断面
を示している。
の製造方法について説明する。図２及び図３は、その製
造方法の手順をフローチャートで示しており、図４から
図１０は、ＴＦＴ製造方法の各過程でのＴＦＴ構造断面
を示している。
【００２６】図２において、先ずガラス基板１を用意し
（ステップＳ１）、ゲート用の例えばアルミニウム又は
その合金を含む材料をスパッタリングなどにより基板１
上面に均等に堆積し（ステップＳ２）、さらにこの堆積
して得た膜を図４に示されるようにパターニングしてゲ
ート２を形成する（ステップＳ３）。ゲート２は、低抵
抗性材料の少なくとも１つの層からなる積層構造でもよ
い。かかるパターニングには、フォトレジストによるマ
スキング処理及び露光現像処理並びにエッチング除去処
理を含む。
（ステップＳ１）、ゲート用の例えばアルミニウム又は
その合金を含む材料をスパッタリングなどにより基板１
上面に均等に堆積し（ステップＳ２）、さらにこの堆積
して得た膜を図４に示されるようにパターニングしてゲ
ート２を形成する（ステップＳ３）。ゲート２は、低抵
抗性材料の少なくとも１つの層からなる積層構造でもよ
い。かかるパターニングには、フォトレジストによるマ
スキング処理及び露光現像処理並びにエッチング除去処
理を含む。
【００２７】次に、図５の如くこのゲート２が埋没する
ように基板１の上面全域にわたって例えばＳｉＮｘから
なる材料をスパッタリングなどにより均等に堆積してゲ
ート絶縁膜３を形成する（ステップＳ４）。
ように基板１の上面全域にわたって例えばＳｉＮｘから
なる材料をスパッタリングなどにより均等に堆積してゲ
ート絶縁膜３を形成する（ステップＳ４）。
【００２８】その後、この絶縁膜３上に、スパッタリン
グなどにより透明導電膜４ｔ用の例えばＩＴＯからなる
材料と金属膜４ｍ用の例えばモリブデン合金からなる材
料とを順に均等に堆積する（ステップＳ５，Ｓ６）。そ
して、同様のパターニングを行って、堆積された透明導
電膜及び金属膜のうちゲート２に略対応する部分が除去
される（ステップＳ７）。これにより、図６に示される
ように、ソース４を担う透明導電膜４ｔ及び金属膜４ｍ
と、ドレイン５を担う透明導電膜５ｔ及び金属膜５ｍと
が形成される。かかるソース及びドレインは、ゲート２
に対応して間隙が空けられかつ当該間隙箇所において互
いに対向する端部を持つ形となる。一方ゲート絶縁膜３
にしてみれば、かかる間隙でそのゲート２に対応する表
面を露出することになる。
グなどにより透明導電膜４ｔ用の例えばＩＴＯからなる
材料と金属膜４ｍ用の例えばモリブデン合金からなる材
料とを順に均等に堆積する（ステップＳ５，Ｓ６）。そ
して、同様のパターニングを行って、堆積された透明導
電膜及び金属膜のうちゲート２に略対応する部分が除去
される（ステップＳ７）。これにより、図６に示される
ように、ソース４を担う透明導電膜４ｔ及び金属膜４ｍ
と、ドレイン５を担う透明導電膜５ｔ及び金属膜５ｍと
が形成される。かかるソース及びドレインは、ゲート２
に対応して間隙が空けられかつ当該間隙箇所において互
いに対向する端部を持つ形となる。一方ゲート絶縁膜３
にしてみれば、かかる間隙でそのゲート２に対応する表
面を露出することになる。
【００２９】ソース及びドレインのパターニングの後
は、リン（Ｐ）の拡散処理を行う（ステップＳ８）。
は、リン（Ｐ）の拡散処理を行う（ステップＳ８）。
【００３０】詳述すると、プラズマＣＶＤ（化学気相成
長（蒸着））法に基づく装置（プラズマＣＶＤ装置）を
用い、ゲート２、ゲート絶縁膜３、ソース４及びドレイ
ン５を持つアセンブリ基板１を所定の温度例えば２００
ないし３００゜Ｃに保つ一方、リンを含む混合希釈ガス
として例えばＰＨ３（フォスフィン）ガスをアルゴンガ
ス５０００ppmに希釈して得たガスを１０ｃｃ／分の速
度で当該アセンブリ基板に供給し圧力約１００Ｔｏｒｒ
の雰囲気で当該アセンブリ基板に対し約１０ｍＷ／ｃｍ
２の高周波電力によるプラズマ照射を数分間続けてリン
のドーピングを行う。これにより、透明導電膜４ｔ，５
ｔ及び金属膜４ｍ，５ｍの露出した表面（ゲート２側の
切断表面を含む）から所定の深さ及び濃度をもってリン
が拡散あるいは結合する。
長（蒸着））法に基づく装置（プラズマＣＶＤ装置）を
用い、ゲート２、ゲート絶縁膜３、ソース４及びドレイ
ン５を持つアセンブリ基板１を所定の温度例えば２００
ないし３００゜Ｃに保つ一方、リンを含む混合希釈ガス
として例えばＰＨ３（フォスフィン）ガスをアルゴンガ
ス５０００ppmに希釈して得たガスを１０ｃｃ／分の速
度で当該アセンブリ基板に供給し圧力約１００Ｔｏｒｒ
の雰囲気で当該アセンブリ基板に対し約１０ｍＷ／ｃｍ
２の高周波電力によるプラズマ照射を数分間続けてリン
のドーピングを行う。これにより、透明導電膜４ｔ，５
ｔ及び金属膜４ｍ，５ｍの露出した表面（ゲート２側の
切断表面を含む）から所定の深さ及び濃度をもってリン
が拡散あるいは結合する。
【００３１】なお、かかるリンの拡散処理の際、ソース
４とドレイン５との間はゲート絶縁膜３がゲート２に対
応して露出しているが、この露出部では、リンは殆ど拡
散しない。すなわちゲート絶縁膜３はリンを実質的に含
有しないのである。これは、概してＰ原子は導電体と結
合し易く絶縁体とは結合しづらいことによる。かくし
て、拡散されるリンは、図６の拡大図である図７におい
てドットにて示されるようなソース及びドレイン表層部
に分布することとなる。
４とドレイン５との間はゲート絶縁膜３がゲート２に対
応して露出しているが、この露出部では、リンは殆ど拡
散しない。すなわちゲート絶縁膜３はリンを実質的に含
有しないのである。これは、概してＰ原子は導電体と結
合し易く絶縁体とは結合しづらいことによる。かくし
て、拡散されるリンは、図６の拡大図である図７におい
てドットにて示されるようなソース及びドレイン表層部
に分布することとなる。
【００３２】さらにフローは図３に移って、ソース４及
びドレイン５の上面全体にわたり、チャネル領域６用の
例えばアモルファスシリコンａ−Ｓｉからなる半導体材
料と絶縁膜７用の例えばＳｉＮｘからなる絶縁材料とを
順にそれぞれ均等に堆積する（ステップＳ９，Ｓ１
０）。ここでの堆積処理も、上記プラズマＣＶＤ装置に
より行われる。そして、これら堆積された膜に対し、同
様のパターニングを行って、図８に示されるように、ゲ
ート２に略対応しかつその上方に存在する島状の半導体
膜６及び絶縁膜７からなるチャネル形成部を形成する
（ステップＳ１１）。
びドレイン５の上面全体にわたり、チャネル領域６用の
例えばアモルファスシリコンａ−Ｓｉからなる半導体材
料と絶縁膜７用の例えばＳｉＮｘからなる絶縁材料とを
順にそれぞれ均等に堆積する（ステップＳ９，Ｓ１
０）。ここでの堆積処理も、上記プラズマＣＶＤ装置に
より行われる。そして、これら堆積された膜に対し、同
様のパターニングを行って、図８に示されるように、ゲ
ート２に略対応しかつその上方に存在する島状の半導体
膜６及び絶縁膜７からなるチャネル形成部を形成する
（ステップＳ１１）。
【００３３】ここで、ステップＳ８によりソース４とド
レイン５とに拡散されたリンの一部が当該ＣＶＤ装置に
おけるプラズマ及び高温雰囲気などの影響により今度は
半導体膜６にそれらの接触表面から拡散移動し、半導体
膜６のソース及びドレイン４，５との接触部分に微小な
厚さのｎ型半導体ｎ＋ａ−Ｓｉ膜が形成される。この薄
いｎ＋ａ−Ｓｉ膜が、上述したオーミックコンタクト層
６ｃとなるのである。なお、ソース及びドレイン４，５
の露出した部分のリンは、半導体膜６及び絶縁膜７のパ
ターニング（ドライエッチング）の際にその多くが消失
することになる。
レイン５とに拡散されたリンの一部が当該ＣＶＤ装置に
おけるプラズマ及び高温雰囲気などの影響により今度は
半導体膜６にそれらの接触表面から拡散移動し、半導体
膜６のソース及びドレイン４，５との接触部分に微小な
厚さのｎ型半導体ｎ＋ａ−Ｓｉ膜が形成される。この薄
いｎ＋ａ−Ｓｉ膜が、上述したオーミックコンタクト層
６ｃとなるのである。なお、ソース及びドレイン４，５
の露出した部分のリンは、半導体膜６及び絶縁膜７のパ
ターニング（ドライエッチング）の際にその多くが消失
することになる。
【００３４】ステップＳ１１の後は、上記島状チャネル
形成部が埋没するようにソース４及びドレイン５の上面
側全体に例えばＳｉＮｘからなる材料を堆積し（ステッ
プＳ１２）、同様のパターニングを行う（ステップＳ１
３）。かかるパターニングにより、図９に示されるよう
に、ドレイン金属層５ｍの必要部分のみ露出させるため
のコンタクトホール８０の部分等が除去された保護膜８
が形成される（ステップＳ１３）。
形成部が埋没するようにソース４及びドレイン５の上面
側全体に例えばＳｉＮｘからなる材料を堆積し（ステッ
プＳ１２）、同様のパターニングを行う（ステップＳ１
３）。かかるパターニングにより、図９に示されるよう
に、ドレイン金属層５ｍの必要部分のみ露出させるため
のコンタクトホール８０の部分等が除去された保護膜８
が形成される（ステップＳ１３）。
【００３５】その後、コンタクトホール８０の底部及び
壁部並びに保護膜８の上面部にわたり、当該表示パネル
の画素に対応した画素電極用の透明導電材例えばＩＴＯ
（酸化インジウム錫）からなる材料を均等に堆積する
（ステップＳ１４）。そして、適正な形状及び位置の画
素電極を形成するためにこの堆積したＩＴＯ膜を、同様
にパターニングする（ステップＳ１５）。この結果、図
１０に示されるような、コンタクトホール８０において
ドレイン電極５に接触しかつ保護膜８の上面に所定の面
積をもって延在する画素電極９が形成されることとな
る。
壁部並びに保護膜８の上面部にわたり、当該表示パネル
の画素に対応した画素電極用の透明導電材例えばＩＴＯ
（酸化インジウム錫）からなる材料を均等に堆積する
（ステップＳ１４）。そして、適正な形状及び位置の画
素電極を形成するためにこの堆積したＩＴＯ膜を、同様
にパターニングする（ステップＳ１５）。この結果、図
１０に示されるような、コンタクトホール８０において
ドレイン電極５に接触しかつ保護膜８の上面に所定の面
積をもって延在する画素電極９が形成されることとな
る。
【００３６】このような薄膜トランジスタの製造方法に
おいては、ゲート２からソース４及びドレイン５までの
前工程を平易なスパッタリング処理を用いて実現でき
る。また、プラズマＣＶＤ装置により半導体膜６を形成
することができる。したがって、これらの層形成にイオ
ン注入装置のような高価な処理装置を必要としない。し
かもソース及びドレイン形成後、半導体膜形成処理のみ
ならず、オーミックコンタクトを施すためのリン拡散処
理を含め一貫してプラズマＣＶＤ装置における同じ処理
チャンバーで行うことができる。よって、先述したよう
な処理チャンバー間の移し換えが不要であり、工程的に
簡単でかつ処理環境上連続的にプロセスを実現できる。
したがって、ＴＦＴの製造処理上の負担を軽減し、製造
コストの削減に寄与することができる。
おいては、ゲート２からソース４及びドレイン５までの
前工程を平易なスパッタリング処理を用いて実現でき
る。また、プラズマＣＶＤ装置により半導体膜６を形成
することができる。したがって、これらの層形成にイオ
ン注入装置のような高価な処理装置を必要としない。し
かもソース及びドレイン形成後、半導体膜形成処理のみ
ならず、オーミックコンタクトを施すためのリン拡散処
理を含め一貫してプラズマＣＶＤ装置における同じ処理
チャンバーで行うことができる。よって、先述したよう
な処理チャンバー間の移し換えが不要であり、工程的に
簡単でかつ処理環境上連続的にプロセスを実現できる。
したがって、ＴＦＴの製造処理上の負担を軽減し、製造
コストの削減に寄与することができる。
【００３７】また本実施例は、ボトムゲート形ＴＦＴ及
びその製造方法を改善するものであり、チャネル領域下
層側のゲート２が遮光膜の役割を兼ねうるので、透過型
液晶ディスプレイの価格削減や性能向上に大きく貢献す
ることとなる。
びその製造方法を改善するものであり、チャネル領域下
層側のゲート２が遮光膜の役割を兼ねうるので、透過型
液晶ディスプレイの価格削減や性能向上に大きく貢献す
ることとなる。
【００３８】なお、上述においては、１つの画素駆動回
路を構成する薄膜トランジスタについて説明したが、独
立したチャネル領域を有する薄膜トランジスタは、液晶
表示装置の各画素に対応してマトリクス状に複数形成さ
れる。
路を構成する薄膜トランジスタについて説明したが、独
立したチャネル領域を有する薄膜トランジスタは、液晶
表示装置の各画素に対応してマトリクス状に複数形成さ
れる。
【００３９】次に、本発明の他の実施例について図１１
を参照して説明する。図１１中、図１に示した第１実施
例における構成要素と同じものは、同一の符号で示され
ている。
を参照して説明する。図１１中、図１に示した第１実施
例における構成要素と同じものは、同一の符号で示され
ている。
【００４０】図１１において、図１と異なる点は、ドレ
イン電極５′がそのまま画素電極として機能し、第１実
施例における透明導電膜９に相当する層を形成する必要
がない点である。この場合、ドレイン電極５′は、透明
導電膜のみにより形成され、液晶側へのバックライトの
透過をなすものとされる。その他の構成は図１と基本的
に同じであり、同様の効果を奏しうるのは明らかであ
る。なおかつ、この構成では、透明導電膜９が省略でき
た分、パターニング工程を１つ減らし４工程で構成する
ことができる。
イン電極５′がそのまま画素電極として機能し、第１実
施例における透明導電膜９に相当する層を形成する必要
がない点である。この場合、ドレイン電極５′は、透明
導電膜のみにより形成され、液晶側へのバックライトの
透過をなすものとされる。その他の構成は図１と基本的
に同じであり、同様の効果を奏しうるのは明らかであ
る。なおかつ、この構成では、透明導電膜９が省略でき
た分、パターニング工程を１つ減らし４工程で構成する
ことができる。
【００４１】さらに上述した効果以外にも、本発明によ
る構成は、特有の顕著な効果を奏するものであり、この
点につき以下に説明する。
る構成は、特有の顕著な効果を奏するものであり、この
点につき以下に説明する。
【００４２】図１２は、第１実施例及び第２実施例にお
いて、チャネル領域を流れる電流の状態を示している。
当該薄膜トランジスタがオン状態にあるとき、ソース電
極４からドレイン電極５に流れる電流ｉは、チャネル領
域を構成する半導体膜６において、ゲート電位によって
結果的に抵抗値が最も低くなったゲート側表面を流れ
る。この場合において、ソース電極及びドレイン電極
４，５は、半導体膜６の底面の両端で、図１２に示すよ
うに、当該底面と直接に接触し、しかもその接触部はオ
ーミックコンタクトが施されている。この結果、半導体
膜６のオン時電流経路（チャネル）が、ソース電極４及
びドレイン電極５の間で直線的にかつ最短距離で形成さ
れることになる。
いて、チャネル領域を流れる電流の状態を示している。
当該薄膜トランジスタがオン状態にあるとき、ソース電
極４からドレイン電極５に流れる電流ｉは、チャネル領
域を構成する半導体膜６において、ゲート電位によって
結果的に抵抗値が最も低くなったゲート側表面を流れ
る。この場合において、ソース電極及びドレイン電極
４，５は、半導体膜６の底面の両端で、図１２に示すよ
うに、当該底面と直接に接触し、しかもその接触部はオ
ーミックコンタクトが施されている。この結果、半導体
膜６のオン時電流経路（チャネル）が、ソース電極４及
びドレイン電極５の間で直線的にかつ最短距離で形成さ
れることになる。
【００４３】これに対して、図１３に示されるような従
来の薄膜トランジスタの構造においては、ゲート２２上
のゲート絶縁膜２３上にチャネル領域形成用の半導体膜
２６が延在し、ソース電極２４及びドレイン電極２５は
この半導体膜２６上にゲート２２に対応づけられて形成
されている。
来の薄膜トランジスタの構造においては、ゲート２２上
のゲート絶縁膜２３上にチャネル領域形成用の半導体膜
２６が延在し、ソース電極２４及びドレイン電極２５は
この半導体膜２６上にゲート２２に対応づけられて形成
されている。
【００４４】このような構造の場合、ソース電極２４か
らドレイン電極２５に流れる電流ｉは、ソース電極２４
から半導体膜２６の内部を通って半導体膜２６のゲート
側表面すなわち底面へ（図の下方に）向けられ、その後
に半導体膜２６の当該底面を通ってドレイン電極２５側
に流れ、今度はドレイン電極２５へ（上方へ）向けられ
て再び半導体膜２６の内部を通りドレイン電極２５に至
る、といった経路（チャネル）を呈する。
らドレイン電極２５に流れる電流ｉは、ソース電極２４
から半導体膜２６の内部を通って半導体膜２６のゲート
側表面すなわち底面へ（図の下方に）向けられ、その後
に半導体膜２６の当該底面を通ってドレイン電極２５側
に流れ、今度はドレイン電極２５へ（上方へ）向けられ
て再び半導体膜２６の内部を通りドレイン電極２５に至
る、といった経路（チャネル）を呈する。
【００４５】このため図１３に示すように、ソース電極
２４側及びドレイン電極２５側のそれぞれにおいて、当
該チャネルに半導体膜２６の厚みによる直列抵抗Ｒが発
生することになる。これにより当該薄膜トランジスタの
ソース・ドレイン間抵抗及びオン抵抗が高くなってしま
う。かかる抵抗が大きい場合は、消費電力の削減や高熱
対策といった面で不利である。
２４側及びドレイン電極２５側のそれぞれにおいて、当
該チャネルに半導体膜２６の厚みによる直列抵抗Ｒが発
生することになる。これにより当該薄膜トランジスタの
ソース・ドレイン間抵抗及びオン抵抗が高くなってしま
う。かかる抵抗が大きい場合は、消費電力の削減や高熱
対策といった面で不利である。
【００４６】翻って、図１２に示すように、本発明の実
施例においては、ソース電極４からドレイン電極５に流
れる電流が半導体膜６の内部をその厚さ方向に通過する
ことがなく、半導体膜６のゲート側表面を直線的に流れ
る。したがって、薄膜トランジスタのソース・ドレイン
間抵抗及びオン抵抗を小さくすることができる。故に、
画素電極の駆動効率を高くしかつ消費電力を低減し、薄
膜トランジスタの発熱を抑える、という効果を奏するこ
とができる。
施例においては、ソース電極４からドレイン電極５に流
れる電流が半導体膜６の内部をその厚さ方向に通過する
ことがなく、半導体膜６のゲート側表面を直線的に流れ
る。したがって、薄膜トランジスタのソース・ドレイン
間抵抗及びオン抵抗を小さくすることができる。故に、
画素電極の駆動効率を高くしかつ消費電力を低減し、薄
膜トランジスタの発熱を抑える、という効果を奏するこ
とができる。
【００４７】なお、上記各実施例においては、透過型液
晶表示装置につき説明したが、本発明は、必ずしもこの
タイプに限定されず、基本的には反射型液晶表示装置に
も適用可能である。この場合、基板１は、透明でなくて
もよいし、画素電極９やドレイン電極５′は光反射性の
材料で形成されうるし、かかる電極に依らずに専用の反
射層を設けるようにしてもよい。
晶表示装置につき説明したが、本発明は、必ずしもこの
タイプに限定されず、基本的には反射型液晶表示装置に
も適用可能である。この場合、基板１は、透明でなくて
もよいし、画素電極９やドレイン電極５′は光反射性の
材料で形成されうるし、かかる電極に依らずに専用の反
射層を設けるようにしてもよい。
【００４８】また、上記実施例においては、ＴＦＴを有
する基板を表示パネルの背面側に配した構成につき説明
したが、該基板を表示パネルの正面側に配した構成も考
えられる。
する基板を表示パネルの背面側に配した構成につき説明
したが、該基板を表示パネルの正面側に配した構成も考
えられる。
【図１】 本発明による第１実施例の薄膜トランジスタ
の構成を示す表示パネル基板アセンブリの一部断面図。
の構成を示す表示パネル基板アセンブリの一部断面図。
【図２】 図１の薄膜トランジスタの製造方法の前半の
手順を示す第１のフローチャート。
手順を示す第１のフローチャート。
【図３】 図１の薄膜トランジスタの製造方法の後半の
手順を示す第２のフローチャート。
手順を示す第２のフローチャート。
【図４】 図２及び図３のフローの第１製造過程におけ
る薄膜トランジスタの途中の構成形態を示す一部断面
図。
る薄膜トランジスタの途中の構成形態を示す一部断面
図。
【図５】 図２及び図３のフローの第２製造過程におけ
る薄膜トランジスタの途中の構成形態を示す一部断面
図。
る薄膜トランジスタの途中の構成形態を示す一部断面
図。
【図６】 図２及び図３のフローの第３製造過程におけ
る薄膜トランジスタの途中の構成形態を示す一部断面
図。
る薄膜トランジスタの途中の構成形態を示す一部断面
図。
【図７】 リン処理工程を示す薄膜トランジスタの一部
拡大断面図。
拡大断面図。
【図８】 図２及び図３のフローの第４製造過程におけ
る薄膜トランジスタの途中の構成形態を示す一部断面
図。
る薄膜トランジスタの途中の構成形態を示す一部断面
図。
【図９】 図２及び図３のフローの第５製造過程におけ
る薄膜トランジスタの途中の構成形態を示す一部断面
図。
る薄膜トランジスタの途中の構成形態を示す一部断面
図。
【図１０】 図２及び図３のフローの第６製造過程にお
ける薄膜トランジスタの途中の構成形態を示す一部断面
図。
ける薄膜トランジスタの途中の構成形態を示す一部断面
図。
【図１１】 本発明による第２実施例の薄膜トランジス
タの構成を示す表示パネル基板アセンブリの一部断面
図。
タの構成を示す表示パネル基板アセンブリの一部断面
図。
【図１２】 第１及び第２実施例におけるＴＦＴのソー
ス・ドレイン間における電流経路を示す当該トランジス
タの一部拡大断面図。
ス・ドレイン間における電流経路を示す当該トランジス
タの一部拡大断面図。
【図１３】 第１及び第２実施例とは異なる構成のＴＦ
Ｔのソース・ドレイン間における電流経路を示す当該ト
ランジスタの一部拡大断面図。
Ｔのソース・ドレイン間における電流経路を示す当該ト
ランジスタの一部拡大断面図。
【符号の説明】 １００…背面側ＴＦＴ搭載基板 ２００…前面側表示画面形成基板 １…ガラス基板 ２…ゲート電極 ３…ゲート絶縁膜 ４…ソース電極 ５，５′…ドレイン電極 ４ｔ，５ｔ…透明導電膜 ４ｍ，５ｍ…金属膜 ６…半導体膜 ６ｃ…オーミックコンタクト層 ７…絶縁膜 ８…保護層 ８０…コンタクトホール ９…画素電極 ＬＣ…液晶媒体 ＢＬ…バックライト
───────────────────────────────────────────────────── フロントページの続き (71)出願人 590000248 Ｇｒｏｅｎｅｗｏｕｄｓｅｗｅｇ １, 5621 ＢＡ Ｅｉｎｄｈｏｖｅｎ， Ｔｈ ｅ Ｎｅｔｈｅｒｌａｎｄｓ Ｆターム(参考） 2H092 JA26 JA29 JA38 JA42 JA44 JA46 JB13 JB23 JB32 JB33 JB51 JB57 JB63 JB69 KA05 KA07 KB14 MA05 MA08 MA14 MA15 MA16 MA18 MA19 MA20 MA27 MA35 MA37 MA41 NA22 NA27 PA05 PA08 QA07 5C094 AA42 AA43 BA03 BA43 CA19 EA03 EA04 EA07 ED15 FB12 GB01 5F110 AA16 BB02 BB10 CC04 DD02 DD13 EE03 EE06 EE44 FF03 FF28 GG02 GG15 GG45 HJ16 HK06 HK07 HK21 HK33 HK39 HL07 NN02 NN12 NN16 NN24 NN44 NN47
Claims (6)
- 【請求項１】 基体層と、ゲート電極と、ゲート絶縁膜
と、ソース電極及びドレイン電極とが順に配されたボト
ムゲート形薄膜トランジスタであって、 前記ソース及びドレイン電極間に露出した当該ゲート絶
縁膜部分に接しつつ前記ソース電極及び前記ドレイン電
極の相互対向端部各々と接触しかつ前記ゲート電極に対
応づけられて形成された半導体チャネル層を有し、 前記チャネル層は、前記ソース電極及び前記ドレイン電
極の上面側において、前記対向端部の一方から他方へ架
け渡される構造を有し、 前記チャネル層の前記ソース電極及び前記ドレイン電極
との接触部分は、オーミックコンタクト表層部が形成さ
れている、ボトムゲート形薄膜トランジスタ。 - 【請求項２】 請求項１に記載のトランジスタであっ
て、前記チャネル層の底面に形成されるチャネルと前記
ソース電極及び前記ドレイン電極とは、それらの断面に
おいて直線状の電流路を形成することを特徴とするトラ
ンジスタ。 - 【請求項３】 請求項１又は２に記載のトランジスタで
あって、前記ゲートは、前記チャネル層に入り込む光を
遮断する遮光性材料により形成されていることを特徴と
するトランジスタ。 - 【請求項４】 請求項１ないし３のうちいずれか１つに
記載のボトムゲート形薄膜トランジスタにより画素が駆
動され、前記基体層の背面側に光照射システムを有する
透過型液晶表示装置。 - 【請求項５】 薄膜トランジスタを製造する方法であっ
て、 基体層上に、ゲート電極と、ゲート絶縁膜と、ソース及
びドレイン電極とを順に形成する前工程と、 前記ソース及びドレイン電極の表層部にリンをプラズマ
ドーピングするリン処理工程と、 前記リン処理工程後の当該ソース及びドレイン電極間に
露出した当該ゲート絶縁膜部分に接しつつ当該ソース電
極及びドレイン電極の相互対向端部各々と接触しかつ前
記ゲート電極に対応づけられるとともに、当該ソース電
極及びドレイン電極の上面側において前記対向端部の一
方から他方へ架け渡される構造を有した半導体チャネル
層を、プラズマドーピング処理を用いて形成するチャネ
ル層形成工程と、を有する薄膜トランジスタの製造方
法。 - 【請求項６】 請求項５に記載の製造方法であって、前
記リン処理工程及び前記チャネル形成工程は、同一のプ
ラズマＣＶＤ装置を用いて行われることを特徴とする薄
膜トランジスタの製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000190765A JP2002026326A (ja) | 2000-06-26 | 2000-06-26 | ボトムゲート形薄膜トランジスタ及びその製造方法並びにこれを用いた液晶表示装置 |
| CN01802561A CN1401135A (zh) | 2000-06-26 | 2001-06-25 | 底栅型薄膜晶体管,其制造方法和使用该晶体管的液晶显示装置 |
| PCT/EP2001/007189 WO2002001603A2 (en) | 2000-06-26 | 2001-06-25 | Bottom gate type thin film transistor, its manufacturing method and liquid crystal display device using the same |
| EP01965033A EP1297568A2 (en) | 2000-06-26 | 2001-06-25 | Bottom gate type thin film transistor, its manufacturing method and liquid crystal display device using the same |
| KR1020027002269A KR20020062276A (ko) | 2000-06-26 | 2001-06-25 | 하부 게이트 타입 박막 트랜지스터, 그 제조 방법 및 이를사용한 액정 디스플레이 디바이스 |
| TW090118205A TW536828B (en) | 2000-06-26 | 2001-07-25 | Bottom gate type thin film transistor, its manufacturing method and liquid crystal display device using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000190765A JP2002026326A (ja) | 2000-06-26 | 2000-06-26 | ボトムゲート形薄膜トランジスタ及びその製造方法並びにこれを用いた液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002026326A true JP2002026326A (ja) | 2002-01-25 |
Family
ID=18690177
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000190765A Withdrawn JP2002026326A (ja) | 2000-06-26 | 2000-06-26 | ボトムゲート形薄膜トランジスタ及びその製造方法並びにこれを用いた液晶表示装置 |
Country Status (6)
| Country | Link |
|---|---|
| EP (1) | EP1297568A2 (ja) |
| JP (1) | JP2002026326A (ja) |
| KR (1) | KR20020062276A (ja) |
| CN (1) | CN1401135A (ja) |
| TW (1) | TW536828B (ja) |
| WO (1) | WO2002001603A2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004101976A (ja) * | 2002-09-11 | 2004-04-02 | Sony Corp | 薄膜回路基板 |
| JP2006520101A (ja) * | 2003-03-07 | 2006-08-31 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 電子配列の製作方法 |
| JP2007248956A (ja) * | 2006-03-17 | 2007-09-27 | Epson Imaging Devices Corp | 電気光学装置および電子機器 |
| JP2012049556A (ja) * | 2011-10-14 | 2012-03-08 | Sony Corp | 薄膜トランジスタ、薄膜トランジスタの製造方法、および電子機器 |
| KR101427477B1 (ko) * | 2012-10-11 | 2014-08-08 | 하이디스 테크놀로지 주식회사 | 액정표시장치 |
| JP2017050564A (ja) * | 2008-09-12 | 2017-03-09 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US20200365701A1 (en) * | 2019-05-16 | 2020-11-19 | Intel Corporation | Thin film transistors with raised source and drain contacts and process for forming such |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB0210065D0 (en) * | 2002-05-02 | 2002-06-12 | Koninkl Philips Electronics Nv | Electronic devices comprising bottom gate tft's and their manufacture |
| KR100977229B1 (ko) * | 2003-12-30 | 2010-08-23 | 엘지디스플레이 주식회사 | 유기 ｔｆｔ 및 그 제조방법, 그리고 이를 적용한액정표시소자 |
| EP1935027B1 (en) * | 2005-10-14 | 2017-06-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| CN100449716C (zh) * | 2006-03-20 | 2009-01-07 | 友达光电股份有限公司 | 薄膜晶体管及其制造方法 |
| KR101265331B1 (ko) * | 2006-06-28 | 2013-05-23 | 엘지디스플레이 주식회사 | 박막 트랜지스터, 그 제조방법, 이를 구비한 액정표시장치제조방법 |
| KR100965260B1 (ko) * | 2008-01-25 | 2010-06-22 | 삼성모바일디스플레이주식회사 | 박막트랜지스터, 그의 제조방법 및 이를 구비한유기전계발광표시장치 |
| US20100253902A1 (en) | 2009-04-07 | 2010-10-07 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and manufacturing method thereof |
| JP2011071476A (ja) | 2009-08-25 | 2011-04-07 | Canon Inc | 薄膜トランジスタ、薄膜トランジスタを用いた表示装置及び薄膜トランジスタの製造方法 |
| TWI471946B (zh) * | 2010-11-17 | 2015-02-01 | Innolux Corp | 薄膜電晶體 |
| CN102176413A (zh) * | 2011-03-25 | 2011-09-07 | 信利半导体有限公司 | 薄膜晶体管形成方法以及薄膜晶体管 |
| KR102300402B1 (ko) | 2015-01-09 | 2021-09-09 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
| CN108695394A (zh) * | 2017-04-06 | 2018-10-23 | 京东方科技集团股份有限公司 | 薄膜晶体管、其制备方法、阵列基板及显示装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100193348B1 (ko) * | 1996-02-12 | 1999-07-01 | 구자홍 | 액정표시장치의 박막트랜지스터 제조방법 |
| JP2757850B2 (ja) * | 1996-04-18 | 1998-05-25 | 日本電気株式会社 | 薄膜トランジスタおよびその製造方法 |
| GB9919913D0 (en) * | 1999-08-24 | 1999-10-27 | Koninkl Philips Electronics Nv | Thin-film transistors and method for producing the same |
-
2000
- 2000-06-26 JP JP2000190765A patent/JP2002026326A/ja not_active Withdrawn
-
2001
- 2001-06-25 EP EP01965033A patent/EP1297568A2/en not_active Withdrawn
- 2001-06-25 KR KR1020027002269A patent/KR20020062276A/ko not_active Application Discontinuation
- 2001-06-25 CN CN01802561A patent/CN1401135A/zh active Pending
- 2001-06-25 WO PCT/EP2001/007189 patent/WO2002001603A2/en not_active Application Discontinuation
- 2001-07-25 TW TW090118205A patent/TW536828B/zh active
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004101976A (ja) * | 2002-09-11 | 2004-04-02 | Sony Corp | 薄膜回路基板 |
| JP2006520101A (ja) * | 2003-03-07 | 2006-08-31 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 電子配列の製作方法 |
| JP2007248956A (ja) * | 2006-03-17 | 2007-09-27 | Epson Imaging Devices Corp | 電気光学装置および電子機器 |
| JP2017050564A (ja) * | 2008-09-12 | 2017-03-09 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2012049556A (ja) * | 2011-10-14 | 2012-03-08 | Sony Corp | 薄膜トランジスタ、薄膜トランジスタの製造方法、および電子機器 |
| KR101427477B1 (ko) * | 2012-10-11 | 2014-08-08 | 하이디스 테크놀로지 주식회사 | 액정표시장치 |
| US20200365701A1 (en) * | 2019-05-16 | 2020-11-19 | Intel Corporation | Thin film transistors with raised source and drain contacts and process for forming such |
| US11908911B2 (en) * | 2019-05-16 | 2024-02-20 | Intel Corporation | Thin film transistors with raised source and drain contacts and process for forming such |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020062276A (ko) | 2002-07-25 |
| WO2002001603A2 (en) | 2002-01-03 |
| TW536828B (en) | 2003-06-11 |
| CN1401135A (zh) | 2003-03-05 |
| EP1297568A2 (en) | 2003-04-02 |
| WO2002001603A3 (en) | 2002-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002026326A (ja) | ボトムゲート形薄膜トランジスタ及びその製造方法並びにこれを用いた液晶表示装置 | |
| US6800873B2 (en) | Semiconductor device and electronic device | |
| US4864376A (en) | Thin-film transistor and method of fabricating the same | |
| US6329672B1 (en) | Thin film transistor having a second gate metal layer preventing formation of hillocks | |
| JP2006258923A (ja) | 液晶表示装置及びその製造方法 | |
| KR0175390B1 (ko) | 다결정 규소 박막 트랜지스터 및 그 제조 방법 | |
| KR100890745B1 (ko) | 박막 트랜지스터를 제작하는 방법, 및 액정 디스플레이 | |
| KR100325498B1 (ko) | 액정디스플레이용박막트랜지스터 | |
| US6410969B1 (en) | Thin film transistor and method of manufacturing the same | |
| KR0175408B1 (ko) | 액정표시장치용 박막 트랜지스터 기판의 제조방법 | |
| JPH01309378A (ja) | 薄膜半導体素子 | |
| JPH0543095B2 (ja) | ||
| JPH06334185A (ja) | 薄膜半導体装置 | |
| KR100539583B1 (ko) | 실리콘의 결정화 방법 및 이를 이용한 박막트랜지스터제조 방법 | |
| JP4529170B2 (ja) | 薄膜トランジスタ、ｔｆｔ基板、及び、液晶表示装置 | |
| KR100837884B1 (ko) | 액정표시장치의 제조방법 | |
| JP2004157210A (ja) | 半導体装置及びその作製方法 | |
| JP3466165B2 (ja) | Ｌｄｄを有する薄膜トランジスタの製造方法 | |
| KR970003742B1 (ko) | 자기정열구조의 박막트랜지스터 제조방법 | |
| JPH06244199A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3169724B2 (ja) | 光弁装置、光弁装置の製造方法及び画像プロジェクション装置 | |
| KR19980072230A (ko) | 박막트랜지스터 제조방법 | |
| JPH09139505A (ja) | 薄膜半導体装置 | |
| JPH1020332A (ja) | 液晶表示装置およびその製造方法 | |
| KR20010001454A (ko) | 박막 트랜지스터 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070904 |