CN1401135A - 底栅型薄膜晶体管,其制造方法和使用该晶体管的液晶显示装置 - Google Patents
底栅型薄膜晶体管,其制造方法和使用该晶体管的液晶显示装置 Download PDFInfo
- Publication number
- CN1401135A CN1401135A CN01802561A CN01802561A CN1401135A CN 1401135 A CN1401135 A CN 1401135A CN 01802561 A CN01802561 A CN 01802561A CN 01802561 A CN01802561 A CN 01802561A CN 1401135 A CN1401135 A CN 1401135A
- Authority
- CN
- China
- Prior art keywords
- source
- drain electrode
- channel layer
- film
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 32
- 239000010409 thin film Substances 0.000 title claims abstract description 17
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 21
- 239000010408 film Substances 0.000 claims abstract description 93
- 239000004065 semiconductor Substances 0.000 claims abstract description 28
- 238000000034 method Methods 0.000 claims description 49
- 238000005516 engineering process Methods 0.000 claims description 29
- 229910052698 phosphorus Inorganic materials 0.000 claims description 17
- 239000011574 phosphorus Substances 0.000 claims description 17
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 16
- 230000015572 biosynthetic process Effects 0.000 claims description 13
- 230000005540 biological transmission Effects 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 10
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims description 10
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 claims description 7
- 150000003017 phosphorus Chemical class 0.000 claims 1
- 239000010410 layer Substances 0.000 abstract description 30
- 239000002344 surface layer Substances 0.000 abstract description 6
- 238000002955 isolation Methods 0.000 abstract 2
- 239000000758 substrate Substances 0.000 description 27
- 230000008569 process Effects 0.000 description 24
- 229910021417 amorphous silicon Inorganic materials 0.000 description 18
- 229910052751 metal Inorganic materials 0.000 description 14
- 239000002184 metal Substances 0.000 description 14
- 239000011248 coating agent Substances 0.000 description 12
- 238000000576 coating method Methods 0.000 description 12
- 230000003287 optical effect Effects 0.000 description 12
- 239000011521 glass Substances 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 7
- 229910004205 SiNX Inorganic materials 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical class O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 238000000059 patterning Methods 0.000 description 5
- HIVGXUNKSAJJDN-UHFFFAOYSA-N [Si].[P] Chemical compound [Si].[P] HIVGXUNKSAJJDN-UHFFFAOYSA-N 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 239000004411 aluminium Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 238000002156 mixing Methods 0.000 description 3
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- -1 nitrogen ion Chemical class 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910001182 Mo alloy Inorganic materials 0.000 description 1
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012772 electrical insulation material Substances 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 239000007792 gaseous phase Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 125000004437 phosphorous atom Chemical group 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78663—Amorphous silicon transistors
- H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明的目的在于提供一种底栅型薄膜晶体管以及一种该晶体管的制造方法，该方法可以减少TFT制造工艺的负担并由此要求较少的制造成本。提供一种底栅型薄膜晶体管，其中基底层(1)，栅极(2)，栅绝缘膜(3)，以及源和漏极(4，5)以此顺序设置。该晶体管包括一个半导体沟道层(6)，该沟道层在与源和漏极(4，5)相应的相互对立端接触并与栅极结合地形成的同时，与栅绝缘膜露出在源和漏极(4，5)之间的部分接触。该沟道层(6)在源和漏极(4，5)的上平面侧上从相互对立端的一端跨接至另一端。该沟道层(6)与源和漏极(4，5)接触的部分(6c)形成欧姆接触表面层。
Description
发明背景
发明领域
本发明涉及一种薄膜晶体管(TFT)和一种用于制造这种TFT的方法。具体地，本发明涉及一种可很好地应用于有源矩阵型液晶显示装置的底栅型TFT并涉及一种制造这种TFT的方法。
本发明同样涉及一种包括这种底栅型TFT的液晶显示装置。
现有技术说明
薄膜晶体管通常用于诸如液晶显示(LCD)装置和图像传感器的电子装置中。具体地，有源矩阵型液晶显示面板将这样的TFT，其每个TFT包括源极，漏极和沟道区，作为按照像素信息向像素电极提供适当电压的元件。一些透射式有源矩阵型LCD可为每个TFT提供一个光屏蔽膜以便截止来自位于LCD面板的后侧的背光等的，可能进入TFT的，尤其是进入其沟道区的光。
例如，如果在TFT受控以便保持其完全“关断”状态时光进入沟道区，源和漏极之间的绝缘程度可能降低，由此可能出现漏泄电流。这可能进一步导致与漏极连接的像素电极电位的不需要的变化，这可使待显示的图像质量进一步恶化。为了防止这种漏泄电流，有一种常规的解决方案，即为了防止沟道区通过光放电，提供一个光屏蔽膜覆盖的位于LCD面板的背光侧的沟道区。
在日本公开专利申请No.131021/95中公开了TFT的制造方法，该方法包括下列步骤，在玻璃衬底上淀积将用作光屏蔽膜的掺磷硅膜，并在该硅膜的上表面上形成一氧化硅膜。随后，在该氧化硅膜的上表面上形成非晶硅膜，它将在后面的步骤中形成源极，漏极和沟道区。此后，在非晶硅膜上按此顺序淀积另一氧化硅膜和一铝膜。其后，借助采用刻蚀工艺的抗蚀剂处理(掩模工艺)和图案化工艺形成一个叠层的(stack-layered)部分，它与其它层相比是一个小岛的形状，并且它由铝膜，氧化硅膜和非晶硅膜组成。此后，在位于叠层部分和掺磷硅膜之外的部分氧化硅膜区域中注入氮离子。于是该方法仅在氧化硅膜和掺磷硅膜的离子注入部分进行退火工艺以便对该部分形成氮化物并使它们光学上透明。
于是，用上述用于参考的，已知的方法在所希望的部分上进行透明化工艺并使叠层部分下面的掺磷硅膜具有光屏蔽膜的功能。随后，在非晶硅膜上形成氧化硅膜作为栅绝缘体，并且图案化的栅极和围绕该栅极的氧化物层进一步形成在栅绝缘体上。在形成栅部分后，将该栅部分用作掩模在非晶膜中注入磷离子以便形成n型源和漏区。结果，与栅部分重叠的非晶部分形成沟道形成区，而其它非晶部分形成n型源和漏区。因为将从玻璃衬底的外表面侧进入源，漏和沟道区的光可借助光屏蔽膜截止，则有可能防止背光系统的光进入完成的沟道区并由此防止出现上述的这种漏电流。
但是，由于使用离子注入工艺形成最终的源和漏极，这种常规的方法需要一台昂贵的离子注入设备。由于在离子注入工艺之前使用等离子CVD设备在衬底上形成用于形成源，漏和沟道区的非晶硅膜，常规方法同样需要将已处理的组件衬底从等离子CVD设备输送到离子注入设备；即需要在各工艺室之间进行转移。因此，常规方法的缺点在于其工艺复杂，其工艺环境分散，并且组件衬底必须进行特别仔细的防尘，防损等处理。结果，出现TFT制造工艺成为重负并导致昂贵的制造成本的趋势。
此外，在常规的方法中仅公开了所谓的顶栅型TFT，其中光屏蔽膜排列在沟道区的底侧(在远离液晶介质侧，即在LCD面板的后侧或在背光侧)，栅极排列在沟道区的上侧。但是，底栅型TFT(其中栅极排列在沟道区的底侧)可更为有利地应用于透射式液晶显示装置。这是因为排列在底栅型TFT中沟道区底侧的栅极同样可起到透射式LCD装置中沟道区光屏蔽膜的另一作用。因此，透射式LCD装置不需要专用的光屏蔽膜并且不需要该膜的制造步骤，并同样减少了TFT制造工艺的负担。因此，底栅型TFT结构，性能和制造工艺的改进可对降低价格和改善透射式液晶显示装置的能力作出显著的贡献。
发明概述
鉴于上述背景，本发明的一个目的在于提供一种良好的底栅型薄膜晶体管及其制造方法，由此可以降低制造工艺和制造成本的负担。
本发明的另一目的在于提供适于透射式液晶显示装置的一种底栅型薄膜晶体管及其制造方法。
为了实现上述目的，本发明提供一种底栅型薄膜晶体管，其中基底层，栅极，栅绝缘层，以及源和漏极依此顺序设置，该晶体管包括一个半导体沟道层，该沟道层在与源和漏极相应的相互对立(inter-opposite)端接触并与栅极结合地形成的同时，与栅绝缘膜露出在源和漏极之间的部分接触，该沟道层在源和漏极的上平面侧上从相互对立端的一端跨接至另一端，该沟道层与源和漏极接触的部分形成欧姆接触表面层。
借助该结构，在形成所述源和漏极之后，同一等离子CVD设备可不仅用于形成沟道层的工艺并可一致性地用于在源和漏极和沟道层之间实现欧姆接触的工艺，以便可获得不需要在各工艺室之间进行转移的简化工艺。此外，在底栅型结构的情况下，可有利地形成所希望的源/漏电流通路。
此外，在该晶体管中，形成在沟道层底部的沟道在与源和漏极一起剖面图上形成直线形电流通路。
此外，栅极可由能够截止可能进入沟道层的光的光屏蔽材料形成。在这种情况下，栅极同样可用作光屏蔽膜，这对于透射式液晶显示装置是非常优选的。
本发明同样对透射式液晶显示装置的提高有贡献，其中光照射系统排列在基底层的后侧并且它们的像素由底栅型薄膜晶体管驱动。
本发明进一步提供一种制造薄膜晶体管的方法。所述方法包括：以这样的顺序在基底层上形成栅极，栅绝缘膜，以及源和漏极的预备步骤(pre-step)；用磷等离子掺杂源和漏极表面层的磷处理步骤；以及随后借助等离子掺杂工艺制造半导体沟道层的沟道层形成步骤，该沟道层在与源和漏极相应的相互对立端接触并与栅极结合地形成的同时，与栅绝缘膜露出在源和漏极之间的部分接触，该沟道层在源和漏极的上平面侧上从相互对立端的一端跨接至另一端。
特别优选，用同一等离子CVD设备实现本发明的方法中的磷处理步骤和沟道层形成步骤。
参照在下文说明的实施例明晰并阐明本发明的这些和其它方面。
附图简述
图1为部分显示面板衬底组件的横截面图，示出按照本发明第一实施例的TFT的结构。
图2为示出图1的TFT的制造过程的前半部分的第一流程图。
图3为示出图1的TFT的制造过程的后半部分的第二流程图。
图4为说明图2和3示出的流程中第一制造阶段工艺中的TFT的部分中间结构的横截面图。
图5为说明图2和3示出的流程中第二制造阶段工艺中的TFT的部分中间结构的示意性横截面图。
图6为说明图2和3示出的流程中第三制造阶段工艺中的TFT的部分中间结构的横截面图。
图7为示出磷处理工艺的部分TFT的横截面放大图。
图8为说明图2和3示出的流程中第四制造阶段工艺中的TFT的部分中间结构的横截面图。
图9为说明图2和3示出的流程中第五制造阶段工艺中的TFT的部分中间结构的横截面图。
图10为说明图2和3示出的流程中第六制造阶段工艺中的TFT的部分中间结构的横截面图。
图11为部分显示面板衬底组件的横截面图，示出按照本发明第二
实施例的TFT的结构。
图12为按照本发明的第一和第二实施例的部分TFT的横截面图，说明这种TFT的源和漏极之间的电流通路。
图13为按照与第一和第二实施例不同的一个实例的部分TFT的示意性横截面图，说明这种TFT的源和漏极之间的电流通路。
优选实施例说明
图1说明根据本发明的一个实施例的TFT(薄膜晶体管)的示意性横截面结构。
图1中示出的TFT用于有源矩阵型透射式液晶显示装置的显示面板中。用于进行光调制以显示图像的液晶介质LC封在分别使用玻璃衬底作为基底层的组件100，200的两个平板之间，并且该TFT形成在一个组件100的玻璃衬底1上。来自排列在玻璃衬底1的后侧的光照射系统的背光BL经玻璃衬底1进入液晶介质，形成在衬底和像素电极上平面侧的部分TFT受到光调制并经另一组件200引到外部显示屏。
同样用作光屏蔽膜的由光屏蔽材料形成的栅极2排列在玻璃衬底1的上平面侧，即排列在衬底的液晶介质LC侧。但是，有可能形成在衬底1的整个上表面上的，在衬底1和栅2之间的一个绝缘层，例如包括氧化硅SiOx的膜，作为基层。此外，在衬底1上，形成包括例如SiNx的栅绝缘膜3覆盖栅极2。随后，通过堆叠透明导电膜4t，5t和金属层4m，5m(或单金属层)在栅绝缘膜的3上平面上形成源和漏极4，5。在使用堆叠层的该实施例中，为了降低该源极和该漏极的电阻形成金属层4m和5m。在该实施例中，基于这样的考虑使用金属层，设计为在LCD面板中垂直和水平延伸的源和漏极4，5的电阻在驱动晶体管时不允许被忽略。在小型显示装置的情况下常常消除这种金属层。此外，在源和漏极之间并对应于栅极2，用于形成沟道形成区的作为半导体层的非晶硅a-Si膜6和由氮化硅SiNx组成的绝缘膜7按该顺序堆叠为岛形。借助该结构，因为a-Si膜在后面的工艺中不被刻蚀而在后沟道刻蚀类型中被刻蚀，有可能将a-Si膜实现为比较薄。该特征可对减少当晶体管处于“关断”状态时的漏泄电流有贡献。绝缘层7用作保护层以防止a-Si膜6的顶表面变得粗糙。
特别地，为了减少a-Si膜6与源极4和漏极5的接触电阻，形成扩散磷(P)的接触a-Si部分中的n型半导体n+a-Si表面层部分6c。借助该表面层部分6c，可在源和漏极4，5和a-Si膜6之间获得所需要的欧姆接触以便源和漏极之间的电阻(晶体管中的“接通”电阻)可被降低。形成该表面层部分的工艺将在后面说明。
此外，由例如氮化硅SiNx组成的绝缘层8形成在a-Si膜6和绝缘膜7的上平面侧以便覆盖这些膜。该绝缘层8提供一个接触孔80，如图1所示借助该孔使漏极5得以露出。对于露出的部分，形成像素电极9以便经接触孔80的侧壁部分沿绝缘层8的上平面延伸，使得像素电极9可与漏极5接触。绝缘层8对应于栅极端子(未示出)的部分也被去除以便形成用于将接触该栅极端子与栅极2接触的接触孔。在透射式显示装置的本实施例中，像素电极9例如是一个由ITO(氧化铟锡)组成的透明导电膜。
应注意：源极4(金属层4m)用作在显示面板的有效显示区域内垂直延伸，但在此未示出的源极总线；栅极2用作在显示面板的有效显示区域内水平延伸的栅极总线。同样，像素电极9被设计为在图1中更多地向右延伸，但未示出。该延伸的区域用于液晶层LC的像素区域或施加电压区域。
虽然在像素电极9的更上层侧提供一个或多个LC对准层，为本发明的说明书的清楚起见，在此不对该层进行说明。
现在，将说明制造具有图1所说明的结构的薄膜晶体管的方法。图2和3以流程图的形式说明制造方法的过程，而图4-10说明在相应的制造阶段进行处理的TFT的相应的横截面结构。
参照图2，首先制备玻璃衬底1(步骤1)，随后借助溅射工艺将用于栅极的包含例如铝，或铝合金的材料均匀地淀积在衬底1上(步骤2)。随后以图4所示的图案将淀积膜图案化以形成栅极区2(步骤S3)。或者，栅2可为由至少一层某些低电阻材料组成的堆叠层结构。步骤S3中图案化工艺包括采用光刻胶的掩模工艺，曝光和显影工艺，以及刻蚀和去除工艺。
此外，借助溅射工艺在衬底1的整个上表面上均匀地淀积例如SiNx的材料形成栅绝缘膜3，使得栅2如图5所示被掩盖(步骤S4)。
此后，借助例如溅射工艺以该顺序将用于透明导电膜4t由例如ITO组成的材料以及随后用于金属膜4m的由例如钼合金组成的材料均匀地淀积在绝缘膜3上(步骤S5和S6)。随后在淀积的透明导电膜和金属膜上进行相同类型的图案化工艺，使得淀积的膜相对于基本上对应于栅2的部分被部分地去除(步骤S7)。于是，如图6所示，形成用作源4的透明导电膜4t和金属膜4m以及用作漏区5的透明导电膜5t和金属膜5m。源和漏以它们之间的空间定位并使它们相应的端在该空间内彼此面对。另一方面，栅绝缘膜3的表面与栅2对应，在该空间露出。
在源和漏上图案化的工艺完成后，进行磷(P)扩散工艺(步骤S8)。
更具体地，使用基于等离子CVD(一种化学气相外延(蒸发)的方法)的等离子CVD设备，在具有栅2，栅绝缘膜3，源4和漏5的组件衬底1在预定的温度，例如200-300摄式度保温的同时，包含磷的稀释混合气，例如用氩气稀释PH3(磷化氢)气体得到的浓度为5000ppm的气体，以10cc/分钟的速度施加给组件衬底并且约为10mW/cm2的高频等离子照射在压力约为100托的气氛中连续施加给该衬底几分钟，以便实现磷掺杂。结果，磷以预定的浓度和距透明导电膜4t，5t和金属膜4m，5m的露出的表面(包括栅2侧被剥离的表面)预定的深度扩散或结合。
应注意，在磷扩散工艺过程中，源4和漏5之间栅绝缘3对应于栅2的部分是露出的，但在该露出的部分磷几乎没有扩散。所以，栅绝缘膜3可基本上不包含磷。这是因为P原子基本上趋于与电学导电物质结合但不与电学绝缘物质结合。因此，扩散的磷可分布在如图6的放大图图7中以点示出的源和漏的表面层部分。
现在，回到参照图3的工艺流程，用于沟道区6的由例如非晶硅a-Si组成的半导体材料和用于绝缘膜7的由例如SiNx组成的绝缘材料以该顺序均匀地淀积在源4和漏5的整个上表面上(步骤S9和S10)。使用如上所述的同一等离子CVD设备进行该淀积工艺。随后在这些淀积的膜上进行相同类型的图案化工艺，使得包括半导体膜6和绝缘膜7的岛状沟道形成区，如图8所示，大致对应于栅2并在栅2的上方形成(步骤S11)。
在此，由于等离子和CVD设备中高温气氛的影响，一些已扩散到源4和漏5的磷从他们的接触表面扩散地移入导体膜6，使得非常薄的n型半导体n+a-Si膜可在半导体膜6与源和漏4，5的接触部分形成。该n+a-Si薄膜变成上述的欧姆接触层6c。值得注意地，已存在于源4和漏5的露出部分的大部分磷可在半导体膜6和绝缘膜7的图案化(干刻蚀)工艺过程中消失。
在步骤S11后，由例如SiNx组成的材料被淀积在整个源4和漏5上，以便完全覆盖岛状沟道形成区(步骤S12)，并进行相同类型的图案化工艺(步骤S13)。该图案化导致保护膜8如图9所示形成，它相对于例如接触孔80被去除以仅露出漏金属层5m必需的部分(步骤S13)。
此后，用于形成对应于显示面板的像素的像素电极的由例如ITO(氧化铟锡)组成的透明导电材料均匀地淀积在接触孔80的底部和侧壁上，以及绝缘膜8的上表面上(步骤14)。随后在淀积的ITO膜上进行相同类型的图案化工艺以便形成具有其适当形状和位置的像素电极(步骤S15)。结果，如图10所示，形成接触孔80的像素电极9，该像素电极与漏极5接触并以预定的区域在保护膜8上延伸。
在上述用于制造薄膜晶体管的方法中，有可能将容易的溅射工艺用于栅2穿过源4和漏5的前置阶段。同样，等离子CVD设备可用于形成半导体膜6。因此，如离子注入系统这样的昂贵工艺设备在形成这些膜的工艺中是不需要的。另外，在形成源和漏之后，等离子CVD设备中的同一工艺室可被一致地使用，即不仅用于用于形成半导体膜的工艺，还用于用来实现欧姆接触的磷扩散工艺。因此，不再需要上述常规的室间传输，由此就工艺环境来说实现简单的工艺和连续的工艺。于是，这可对减少TFT制造工艺的负担和减少制造成本作出贡献。
此外，由于本实施例在于改善底栅型TFT及其制造方法，其中光屏蔽膜的附加功能被给予位于沟道区下侧的栅2，这同样对减少透射式液晶显示装置的价格和改善其性能具有显著的贡献。
虽然上述说明书涉及意在形成一个像素驱动电路的一种薄膜晶体管，其中的每个均包括一个独立的沟道区的多个薄膜晶体管可形成在矩阵排列中以便与液晶显示装置中的每个像素相对应。
现在，将参照图11解释本发明的第二实施例。图11中与图1所示的第一实施例中的相同的组成部分以相同的参考数字标出。
图11与图1的不同之处在于，因为漏5’本身用作像素电极，它不需要形成一个对应于第一实施例中透明导电膜9的层。在这种情况下，漏极5’仅包括一个透明导电膜，以便透过朝向液晶侧的背光。其它特征基本上与第一实施例中的特征相同，使得该实施例具有与第一实施例相同的优点。由于没有透明导电膜9，第二实施例可进一步有利地将图案化工艺的数量减少到4。
此外，根据本发明的薄膜晶体管的结构除具有上述优点外，还具有一个独特并显著的优点，这将在下面说明。
图12说明流经第一和第二实施例中的沟道区的电流的状态。当所涉及的薄膜晶体管处于“接通”状态时，从源极4流到漏极5的电流“i”流入栅侧表面，因为栅电势，栅侧表面的电阻值最终变为构成沟道区的半导体膜6中的最低值。在这种情况下，如图12所示，源和漏极4，5在半导体膜6的底部的两端直接与半导体膜6的底部接触，并且该接触部分以欧姆接触为条件。其结果，当半导体膜6处于“接通”状态时，电流通路(沟道)可以直线的形式并以最段的距离形成在源极4和漏极5之间。
与此相反，在如图13所示的薄膜晶体管的常规结构中，用于形成沟道区的半导体膜26在栅22上的栅绝缘膜23上延伸，并且源极24和漏极25与栅22结合地形成在的半导体膜26上。
藉此常规结构，从源极24流到漏极25的电流“i”可采用下述路线(沟道)。它从源极24经半导体26的内部流向半导体膜26的栅侧表面，并随后沿半导体膜26的底部流向漏极侧，并最终再次经半导体26的内部向上流向漏极25(在图中向上)。
按照如图13所示的电流通路，由于半导体膜26在源极24和漏极25任一侧上的厚度，导致串联电阻R。因此，源和漏之间的电阻和薄膜晶体管的“接通”电阻可变得较高。相对于减少功耗和/或对高温的测量，电阻R高的这种情况是不利的。、
回到参考图12，在本发明的实施例中，从源极4到漏极5的电流不沿半导体膜6的厚度方向流入其内部而是沿半导体膜6的栅侧表面线性流动。于是，源和漏之间的电阻和薄膜晶体管的“接通”电阻可以成为低的。由此，本发明可对改善驱动像素电极的效率，减少功耗和抑制薄膜晶体管的热量作出贡献。
虽然在上述说明书中涉及到透射式液晶显示装置，本发明并不意在限制在这种类型。本发明也可基本上应用于反射型液晶显示装置。在这种情况下，衬底1可不需要是透明的，像素电极9和/或漏极5’可由一些光学反射材料形成，并甚至可使用一些专用的反射层，而不是这种电极。
此外，虽然上述说明书涉及一种结构，其中具有TFT的衬底位于显示面板的后侧，该衬底也可排列在显示面板的前侧。
因此在此说明的优选实施例是说明性的而不是限定性的，由所附权利要求指出的本发明的范围和在权利要求意义内得出的所有变型意在被包含其中。
附图和元件的翻译
图2
S1：准备玻璃衬底
S2：层叠金属膜
S3：形成栅极图案
S4：层叠绝缘膜
S5：层叠透明导电膜
S6：层叠金属膜
S7：形成源和漏图案
S8：P扩散
图3
S9：层叠Si膜
S10：层叠绝缘膜
S11：形成沟道形成部分的图案
S12：层叠保护膜
S13：形成保护膜图案
S14：层叠像素电极
S15：形成像素电极图案
Claims (6)
1.一种底栅型薄膜晶体管，其中基底层，栅极，栅绝缘膜，以及源和漏极依此顺序设置，
该晶体管包括一个半导体沟道层，该沟道层在与源和漏极相应的相互对立端接触并与栅极结合地形成的同时，与栅绝缘膜露出在源和漏极之间的部分接触，
该沟道层在源和漏极的上平面侧上从相互对立端的一端跨接至另一端，
该沟道层与源和漏极接触的部分形成欧姆接触表面层。
2.如权利要求1所述的晶体管，其特征在于，形成在该沟道层底部的沟道与源和漏极一起在剖面图上形成直线型电流通路。
3.如权利要求1或2所述的晶体管，其特征在于，栅极由截止可能进入该沟道层的光的光屏蔽材料形成。
4.一种透射式液晶显示装置，其像素由按照权利要求1-3任何之一的底栅型薄膜晶体管驱动，该显示装置包括位于基底层后侧的光照射系统。
5.一种制造薄膜晶体管的方法，包括：
在基底层上以该顺序形成栅极，栅绝缘膜，以及源和漏极的预备步骤；
用磷等离子掺杂源和漏极的表面层的磷处理步骤；以及
随后借助等离子掺杂工艺制造半导体沟道层的沟道层形成步骤，该半导体沟道层在与源和漏极相应的相互对立端接触并与栅极结合地形成的同时，与栅绝缘膜露出在源和漏极之间的部分接触，该沟道层在源和漏极的上平面侧上从相互对立端的一端跨接至另一端。
6.如权利要求5所述的方法，其特征在于，借助同一等离子CVD设备进行该磷处理步骤和该沟道层形成步骤。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP190765/2000 | 2000-06-26 | ||
| JP2000190765A JP2002026326A (ja) | 2000-06-26 | 2000-06-26 | ボトムゲート形薄膜トランジスタ及びその製造方法並びにこれを用いた液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1401135A true CN1401135A (zh) | 2003-03-05 |
Family
ID=18690177
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN01802561A Pending CN1401135A (zh) | 2000-06-26 | 2001-06-25 | 底栅型薄膜晶体管,其制造方法和使用该晶体管的液晶显示装置 |
Country Status (6)
| Country | Link |
|---|---|
| EP (1) | EP1297568A2 (zh) |
| JP (1) | JP2002026326A (zh) |
| KR (1) | KR20020062276A (zh) |
| CN (1) | CN1401135A (zh) |
| TW (1) | TW536828B (zh) |
| WO (1) | WO2002001603A2 (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100449716C (zh) * | 2006-03-20 | 2009-01-07 | 友达光电股份有限公司 | 薄膜晶体管及其制造方法 |
| CN101097964B (zh) * | 2006-06-27 | 2010-10-13 | 乐金显示有限公司 | 薄膜晶体管及其制造方法 |
| CN102176413A (zh) * | 2011-03-25 | 2011-09-07 | 信利半导体有限公司 | 薄膜晶体管形成方法以及薄膜晶体管 |
| CN101494242B (zh) * | 2008-01-25 | 2012-12-19 | 三星显示有限公司 | 薄膜晶体管及其制备方法和有机发光二极管显示装置 |
| CN104409360A (zh) * | 2010-11-17 | 2015-03-11 | 群创光电股份有限公司 | 薄膜晶体管与其形成方法 |
| WO2018184403A1 (en) * | 2017-04-06 | 2018-10-11 | Boe Technology Group Co., Ltd. | Thin-film transistor, manufacturing method thereof, array substrate and display device |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB0210065D0 (en) * | 2002-05-02 | 2002-06-12 | Koninkl Philips Electronics Nv | Electronic devices comprising bottom gate tft's and their manufacture |
| JP4403354B2 (ja) * | 2002-09-11 | 2010-01-27 | ソニー株式会社 | 薄膜回路基板 |
| DE602004005685T2 (de) * | 2003-03-07 | 2007-12-27 | Koninklijke Philips Electronics N.V. | Verfahren zur herstellung einer elektronischen anordnung |
| KR100977229B1 (ko) * | 2003-12-30 | 2010-08-23 | 엘지디스플레이 주식회사 | 유기 ｔｆｔ 및 그 제조방법, 그리고 이를 적용한액정표시소자 |
| CN101278403B (zh) | 2005-10-14 | 2010-12-01 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
| JP2007248956A (ja) * | 2006-03-17 | 2007-09-27 | Epson Imaging Devices Corp | 電気光学装置および電子機器 |
| KR101545460B1 (ko) * | 2008-09-12 | 2015-08-18 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 생산 방법 |
| US20100253902A1 (en) * | 2009-04-07 | 2010-10-07 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and manufacturing method thereof |
| JP2011071476A (ja) | 2009-08-25 | 2011-04-07 | Canon Inc | 薄膜トランジスタ、薄膜トランジスタを用いた表示装置及び薄膜トランジスタの製造方法 |
| JP5447996B2 (ja) * | 2011-10-14 | 2014-03-19 | ソニー株式会社 | 薄膜トランジスタ、薄膜トランジスタの製造方法、および電子機器 |
| KR101427477B1 (ko) * | 2012-10-11 | 2014-08-08 | 하이디스 테크놀로지 주식회사 | 액정표시장치 |
| KR102300402B1 (ko) | 2015-01-09 | 2021-09-09 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
| US11908911B2 (en) * | 2019-05-16 | 2024-02-20 | Intel Corporation | Thin film transistors with raised source and drain contacts and process for forming such |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100193348B1 (ko) * | 1996-02-12 | 1999-07-01 | 구자홍 | 액정표시장치의 박막트랜지스터 제조방법 |
| JP2757850B2 (ja) * | 1996-04-18 | 1998-05-25 | 日本電気株式会社 | 薄膜トランジスタおよびその製造方法 |
| GB9919913D0 (en) * | 1999-08-24 | 1999-10-27 | Koninkl Philips Electronics Nv | Thin-film transistors and method for producing the same |
-
2000
- 2000-06-26 JP JP2000190765A patent/JP2002026326A/ja not_active Withdrawn
-
2001
- 2001-06-25 CN CN01802561A patent/CN1401135A/zh active Pending
- 2001-06-25 EP EP01965033A patent/EP1297568A2/en not_active Withdrawn
- 2001-06-25 KR KR1020027002269A patent/KR20020062276A/ko not_active Application Discontinuation
- 2001-06-25 WO PCT/EP2001/007189 patent/WO2002001603A2/en not_active Application Discontinuation
- 2001-07-25 TW TW090118205A patent/TW536828B/zh active
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100449716C (zh) * | 2006-03-20 | 2009-01-07 | 友达光电股份有限公司 | 薄膜晶体管及其制造方法 |
| CN101097964B (zh) * | 2006-06-27 | 2010-10-13 | 乐金显示有限公司 | 薄膜晶体管及其制造方法 |
| CN101494242B (zh) * | 2008-01-25 | 2012-12-19 | 三星显示有限公司 | 薄膜晶体管及其制备方法和有机发光二极管显示装置 |
| CN104409360A (zh) * | 2010-11-17 | 2015-03-11 | 群创光电股份有限公司 | 薄膜晶体管与其形成方法 |
| US9601519B2 (en) | 2010-11-17 | 2017-03-21 | Innolux Corporation | Thin film transistor and display panel including the same |
| CN102176413A (zh) * | 2011-03-25 | 2011-09-07 | 信利半导体有限公司 | 薄膜晶体管形成方法以及薄膜晶体管 |
| WO2018184403A1 (en) * | 2017-04-06 | 2018-10-11 | Boe Technology Group Co., Ltd. | Thin-film transistor, manufacturing method thereof, array substrate and display device |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2002001603A2 (en) | 2002-01-03 |
| WO2002001603A3 (en) | 2002-08-08 |
| TW536828B (en) | 2003-06-11 |
| KR20020062276A (ko) | 2002-07-25 |
| EP1297568A2 (en) | 2003-04-02 |
| JP2002026326A (ja) | 2002-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6577097B2 (ja) | 半導体装置 | |
| CN1401135A (zh) | 底栅型薄膜晶体管,其制造方法和使用该晶体管的液晶显示装置 | |
| JP3939140B2 (ja) | 液晶表示装置 | |
| KR20020065388A (ko) | 표시 장치 및 그 제조 방법 | |
| KR20050001252A (ko) | 횡전계방식 액정표시장치 및 그 제조방법 | |
| US7821587B2 (en) | Display device and manufacturing method of display device | |
| KR20100091123A (ko) | 표시 장치 | |
| CN105470197A (zh) | 低温多晶硅阵列基板的制作方法 | |
| CN1302327C (zh) | 用于防止液晶显示器件中的断开的结构及其制造方法 | |
| CN1462473A (zh) | 一种自动对准光屏蔽层的薄膜晶体管 | |
| JP2010243741A (ja) | 薄膜トランジスタアレイ基板、及びその製造方法、並びに液晶表示装置 | |
| CN100371816C (zh) | 液晶显示器的tft阵列基板、液晶显示面板及其制作方法 | |
| CN1584686A (zh) | 电路阵列基板 | |
| JP2008218626A (ja) | Ｔｆｔアレイ基板及びその製造方法 | |
| TW200933270A (en) | LCD panel with light-shielding structure and image display system using the same | |
| JP4529170B2 (ja) | 薄膜トランジスタ、ｔｆｔ基板、及び、液晶表示装置 | |
| CN101055879A (zh) | 像素结构、薄膜晶体管阵列基板以及液晶显示面板 | |
| JP2009210681A (ja) | 表示装置及びその製造方法 | |
| CN118198070A (zh) | 阵列基板及其制备方法、显示面板和显示装置 | |
| JP2009117455A (ja) | 半導体装置の製造方法、電気光学装置の製造方法、電子機器の製造方法、半導体装置、電気光学装置および電子機器 | |
| KR101209052B1 (ko) | 박막 트랜지스터 및 박막 트랜지스터 표시판의 제조 방법 | |
| JP5386788B2 (ja) | 電気光学装置の製造方法 | |
| JP2004111618A (ja) | 薄膜半導体装置の製造方法、薄膜半導体装置、電気光学装置、および電子機器 | |
| CN116224666A (zh) | 阵列基板及其制备方法、显示面板和显示装置 | |
| KR19980072231A (ko) | 박막트랜지스터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |