JP4403354B2

JP4403354B2 - 薄膜回路基板

Info

Publication number: JP4403354B2
Application number: JP2002264925A
Authority: JP
Inventors: 裕瀧澤
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2002-09-11
Filing date: 2002-09-11
Publication date: 2010-01-27
Anticipated expiration: 2022-09-11
Also published as: JP2004101976A

Description

【０００１】
【発明の属する技術分野】
本発明は、フラットパネルディスプレイ等に用いられる薄膜回路基板に関し、特には、樹脂基板上に薄膜トランジスタやこれに接続された配線を設けてなる薄膜回路基板に関する。
【０００２】
【従来の技術】
フラットパネルディスプレイは、薄型軽量であることを特徴として、携帯型の情報端末のみならず、狭隘なオフィス環境における事務所に電子化のための据え置き型溶の表示装置としても用いられている。このようなフラットパネルディスプレイとしては、構造的に薄型が容易な液晶ディスプレイ（ＬＣＤ）の他、自発光タイプのデバイスとして有機ＥＬ素子を用いた有機ＥＬディスプレイ等が提供されている。
【０００３】
これらのフラットパネルディスプレイは、各画素を駆動させるための薄膜トランジスタが設けられた薄膜回路基板を備えている。図１１には、薄膜回路基板１００における薄膜トランジスタ１０１部分の拡大断面図を示す。この図に示すように、薄膜回路基板１００は、基板１０３上に、ゲート電極１０５、ゲート絶縁膜１０７および半導体層１０９がこの順に積層形成されている。
【０００４】
このうち、基板１０３は、ガラス基板に変えて、薄型、軽量、堅牢化が可能な樹脂基板が用いられるようになってきている。また、ゲート電極１０５は、多結晶シリコンや非晶質シリコンなどを所定の線幅Ｗにパターニングしてなり、同一層からなる配線（図示省略）がこのゲート電極１０５に連続してパターン形成されている。また、ゲート絶縁膜１０７は、酸化シリコンや窒化シリコンなどの無機絶縁膜で構成されており、基板１０３上の全面を覆っている。そして、半導体層１０９は、多結晶シリコンや非晶質シリコンを薄膜トランジスタ１０１部分毎にパターニングしてなり、ゲート電極１０５の幅方向の両脇上になる部分に不純物が導入されてソース／ドレイン領域１０９ａを構成している。
【０００５】
そして、このソース／ドレイン領域１０９ａのそれぞれ接続させた状態で、配線１１１が配置されており、これらを覆う状態で基板１０３上の全面に無機絶縁膜からなる保護膜１１３が形成されている。
【０００６】
このような構成の薄膜回路基板１００においては、無機絶縁膜で構成された保護膜１１３とゲート絶縁膜１０７との間に半導体層１０９が狭持され、これによって半導体層１０９にアルカリ金属や水分などの不純物が侵入することを防止している。
【０００７】
【発明が解決しようとする課題】
ところが、上述した構成の薄膜回路基板においては、樹脂基板を用いたことで薄型、軽量、堅牢化が図られるものの、酸化シリコンや窒化シリコンなどの無機絶縁膜からなる保護膜およびゲート絶縁膜が、樹脂基板全体を覆うように設けられているため、次のような不都合が生じる。
【０００８】
すなわち、薄膜回路基板における薄膜トランジスタなどの電子素子は、ゲート電極に繋がる配線と、この上部の配線との交差部分に存在する。このため、薄膜回路基板に、曲げ方向の応力が加わると、この応力は配線と電子素子との境界部分に集中する。これは、配線を構成する材料と比較して、酸化シリコンや窒化シリコンなどの無機絶縁膜からなる保護膜およびゲート絶縁膜の弾性率や硬度が高いことに起因している。そして、このような応力の集中により、配線とソース／ドレイン領域との接合が剥離したり、半導体層に強い応力が印加されて電子素子の電気的特性が変化したりと言った不具合が生じる。
【０００９】
また、樹脂基板と比較して柔軟性に欠ける保護膜やゲート絶縁膜にヒビ割れ（クラック）が生じる。これにより、保護膜としての機能が低下したり、ゲート絶縁膜にリーク電流が生じるなどの不具合が生じる。
【００１０】
近年、フラットパネルディスプレイに対しては、折り曲げたり曲面に張り付けたりといった使用方法が要求されている。このため、薄膜回路基板に対しても、曲げに対しての耐性の向上が望まれている。
【００１１】
そこで本発明は、曲げ応力に対して高い耐性を有する薄膜回路基板を提供することを目的とする。
【００１２】
【課題を解決するための手段】
このような目的を達成するための本発明の薄膜回路基板は、樹脂材料からなる基板上に半導体層を有する電子素子と、配線とを有している。この基板上には、半導体層を覆う島状にパターニングされた２層の無機絶縁膜が設けられている。これらの無機絶縁膜は、半導体層の上層と下層とに配置されている。さらに基板上には、これらの２層の無機絶縁膜とは独立してパターニングされた島状の無機絶縁膜が設けられており、この島状の無機絶縁膜上を通過するように前記配線が設けられている。またこれらの無機絶縁膜と電子素子と配線とを覆う状態で、基板上の全面に樹脂膜が設けられている。
【００１３】
このような構成の薄膜回路基板では、島状にパターニングされた無機絶縁膜によって電子素子を覆うことで、この無機絶縁膜によって電子素子が保護される。さらに、この無機絶縁膜を島状にパターニングしてなるものとすることで、薄膜回路基板に曲げ応力が加わった場合、電子素子部分への応力集中を防止しつつも、基板および樹脂膜を曲げ応力に追従して屈曲させることができる。
【００１４】
【発明の実施の形態】
以下、本発明の薄膜回路基板に関する実施の形態を図面に基づいて詳細に説明する。ここでは、一例として、液晶表示装置や有機ＥＬ表示装置などの表示装置（いわゆるフラットパネルディスプレイ）の画素駆動用回路が形成された薄膜回路基板の構成を例にとり、本発明の実施の形態を説明する。
【００１５】
＜第１実施形態＞
図１は、本発明の第１実施形態の薄膜回路基板の要部断面構成図である。この図に示す薄膜回路基板１は、樹脂基板３上に、ボトムゲート型の薄膜トランジスタ１ａを電子素子として備えており、図１は薄膜トランジスタ１ａ部分の拡大断面図に相当する。尚、薄膜トランジスタ１ａは、画素表示部に形成された薄膜トランジスタ、さらにはこれらを駆動するためのドライバ回路の薄膜トランジスタであることとする。
【００１６】
この薄膜回路基板１は、樹脂基板３上に、ゲート電極５、ゲート絶縁膜７および半導体層９をこの順に積層してなるボトムゲート型の薄膜トランジスタ１ａを備えている。さらに、樹脂基板３上には、半導体層９に接続する配線１１、この配線１１を介して半導体層９上に積層された無機絶縁膜１３が設けられ、これらの構成要素５〜１３を覆う様に樹脂膜１５が設けられている。
【００１７】
このうち、樹脂基板３は、例えばアクリルなどの樹脂材料からなるもので、この薄膜回路基板１に求められている屈曲性に応じてその膜厚や材質が適宜選択されることとする。たとえば、この薄膜回路基板１が屈曲自在な薄膜表示装置用の駆動用基板である場合、樹脂基板３もフレキシブルに屈曲自在なフィルム状であることとする。
【００１８】
また、ゲート電極５は、多結晶シリコンや非晶質シリコン、さらには金属材料などを所定の線幅Ｗにパターニングしてなる。このゲート電極５は、同一層からなる配線（第１層配線）の一部として薄膜トランジスタ１ａの一部を構成している。
【００１９】
そして、ゲート絶縁膜７は、少なくともゲート配線の一部であるゲート電極５部分を完全に覆う島状に、酸化シリコンや窒化シリコンなどの無機絶縁膜をパターンニングしてなる。ここでは、ゲート絶縁膜７が、半導体層９と略同一の島状、すなわちゲート電極５の幅Ｗ方向の両脇方向に所定幅で延設された島状、または半導体層９よりも一回り大きな島状にパターニングされていることとする。
【００２０】
また、半導体層９は、多結晶シリコン、非晶質シリコンまたは単結晶シリコンを薄膜トランジスタ１ａ部分毎にパターニングしてなり、ゲート電極５の幅Ｗ方向の両脇上になる部分に不純物が導入されてソース／ドレイン領域９ａを構成している。
【００２１】
尚、この半導体層９の上部には、ゲート電極５上となる位置に製造工程上に必要となるオフセット絶縁膜１０が設けられる。このオフセット絶縁膜１０は、無機絶縁膜１０で構成されていることとする。
【００２２】
そして、配線１１は、例えば多結晶シリコンや金属材料からなるもので、半導体層９のソース／ドレイン領域９ａ上に端部を積層させることでソース／ドレイン領域９ａにそれぞれ接続させた状態で、樹脂基板３上にパターン形成されていることとする。
【００２３】
また、無機絶縁膜１３は、ゲート絶縁膜７と略同一形状の島状に、酸化シリコンや窒化シリコンなどの無機絶縁膜をパターンニングしてなる。
【００２４】
さらに、樹脂膜１５は、樹脂基板３と同様の材質からなり、樹脂基板３上に設けられた各構成要素５〜１３を埋め込んだ状態で、樹脂基板３上の全面に表面平坦に形成されている。この樹脂膜１５には、配線１１に達する接続孔１５ａが形成され、この接続孔１５ａを介して配線１１に接続された画素電極１７が、樹脂膜１５上に設けられて薄膜回路基板１が構成されている。この薄膜回路基板１が、樹脂基板３側から表示光を取り出す透過型の表示装置に用いられる場合には、画素電極１７はＩＴＯ、ＳｎＯ₂、ＺｎＯ等の光透過性の高い導電性材料を用いて構成される。一方、この薄膜回路基板１が、樹脂膜１５の上方から表示光を取り出す反射型の表示装置に用いられる場合には、画素電極１７はＡｌ、Ａｇ、さらにはこれらの合金のような光反射性の高い導電性材料を用いて構成される。
【００２５】
次に、このような構成の薄膜回路基板１の製造方法を説明する。
【００２６】
先ず、図２（ａ）に示すように、ガラス基板１８（例えばニーニング社製７０５９ガラスまたは相当品）の一主面上に、ＤＣスパッタ法などによりＭｏ膜を形成し、リソグラフィー技術を用いてこのＭｏ膜をパターニングすることでゲート電極５を一部とする配線を得る。次いで、ゲート電極５（配線）を覆う状態で、ガラス基板１８上に窒化シリコン膜（９０ｎｍ膜厚）と酸化シリコン膜（１２０ｎｍ膜厚）とをこの順で成膜してなるゲート絶縁膜７を形成し、さらにゲート絶縁膜７上に非晶質シリコン膜９’を５０ｎｍの膜厚で形成する。
【００２７】
次に、図２（ｂ）に示すように、非晶質シリコン膜９’にエキシマレーザ光（ＸｅＣｌ：波長３０８ｎｍ）を照射して結晶化させ、多結晶シリコンからなる半導体層９を得る。その後、Ｐ−ＣＶＤ法により、半導体層９上に、オフセット絶縁膜１０として酸化シリコン膜を形成する。
【００２８】
次いで、ガラス基板１８側からの裏面露光技術により、オフセット絶縁膜１０上にゲート電極５と同一形状のレジストパターン（図示省略）を自己整合的に形成し、このレジストパターンをマスクに用いてオフセット絶縁膜１０をエッチングする。
【００２９】
これにより、図２（ｃ）に示す様に、ゲート電極５と同一形状にパターニングされたオフセット絶縁膜１０が、ゲート絶縁膜７および半導体層９を介してゲート電極５上に形成される。その後、このオフセット絶縁膜１０をマスクにして半導体層９にリンイオンをイオン注入し、ゲート電極５の両脇となる半導体層９部分にＮ型不純物を導入してなるソース・ドレイン領域９ａを形成する。次に、半導体層９を、島状にパターニングしてトランジスタ領域を形成する。
【００３０】
次いで、図２（ｄ）に示すように、半導体層９をマスクにしてゲート絶縁膜７をエッチングし、半導体層９と同一の島状にゲート絶縁膜７をパターニングする。
【００３１】
次に、多結晶シリコン膜を形成してこれをパターニングしてなる配線１１を形成する。この配線１１は、その端部をソース／ドレイン領域９ａ上に積層させることで、ソース／ドレイン領域９ａに接続させた形状とする。その後、配線１１、半導体層９、オフセット絶縁膜１０を覆う状態で、ガラス基板１８上に無機絶縁膜１３を形成する。この際、例えばＰ−ＣＶＤ法によって窒化シリコンからなる無機絶縁膜１３を３００ｎｍの膜厚に形成する。そして、この無機絶縁膜１３を、ゲート絶縁膜７および半導体層９上に積層させた島状にパターニングする。このパターニングにおいては、配線１１脇にガラス基板１８が充分露出するまで行い、さらにガラス基板１８をオーバーエッチングしても良い。
【００３２】
次に、図３（ｅ）に示すように、無機絶縁膜１３、配線１１、半導体層９などを埋め込む状態で、例えば透明アクリル樹脂からなる表面平坦な樹脂膜１５（例えば、ＪＳＲ社製透明光感光レジスト等）をガラス基板１８上に形成する。この樹脂膜１５は、例えば回転塗布法により形成する。そして、この樹脂膜１５上に、補助基板１９を接着させる。この補助基板１９は、フッ化水素酸に対する耐性の強い、ステンレスまたは白金で構成されることが好ましい。
【００３３】
次に、図３（ｆ）に示すように、この構造体の全体をフッ化水素酸に浸漬させることで、ガラス基板１８を完全にエッチング除去する。
【００３４】
その後、図３（ｇ）に示すように、ガラス基板（２１）が除去された面に、例えば樹脂膜１５と同様の透明アクリル樹脂を回転塗布し、これにより樹脂基板３を形成する。次いで、樹脂膜１５上の補助基板（２３）を除去する。
【００３５】
以上の後、先の図１に示したように、配線１１に達する接続孔１５ａを樹脂膜１５に形成し、この接続孔１５ａを介して配線１１に接続された画素電極１７を樹脂膜１５上に形成することで、先に説明した構成の薄膜回路基板１が得られる。
【００３６】
このようにして得られた構成の薄膜回路基板１は、島状にパターニングされた無機絶縁膜１３によって薄膜トランジスタ１ａを覆うことで、この無機絶縁膜１３によって薄膜トランジスタ１ａが保護される。さらに、この無機絶縁膜１３と共に無機材料からなるゲート絶縁膜７も島状にパターニングしたことで、薄膜回路基板１に曲げ応力が加わった場合、薄膜トランジスタ１ａに加わる曲げ応力を抑えつつも、無機絶縁膜１３よりも硬度の低い樹脂基板３および樹脂膜１５、さらには配線１１を曲げ応力に追従して屈曲させることができる。したがって、曲げ応力に対する耐性が高く屈曲自在な薄膜回路基板１を得ることができる。
【００３７】
＜第２実施形態＞
図４は、本発明の第２実施形態の薄膜回路基板の要部断面構成図である。この図に示す薄膜回路基板２０は、液晶表示装置の薄膜回路基板として用いられるものである。この薄膜回路基板２０と、図１を用いて説明した第１実施形態の薄膜回路基板１との異なるところは、基板３’の構成にあり、他の構成要素は同一であることとする。
【００３８】
すなわち、この薄膜回路基板２０の基板３’は、偏光板として構成された光学素子２１と、この光学素子２１を薄膜トランジスタ１ａ側に接着させる接着剤２３とで構成されている。この薄膜回路基板２０を製造する場合、図３（ｆ）に示した工程でガラス基板（２１）を除去した後、ガラス基板（２１）を除去した面に、図４に示したように、接着剤２３を介して光学素子２１を接着させる。
【００３９】
このような構成の薄膜回路基板２０を用いた液晶表示装置は、樹脂膜１５側に配向膜を介して液晶層が設けられ、この液晶層を挟んで対向基板が配置されることになる。
【００４０】
このような構成の薄膜回路基板２０であっても、無機絶縁膜１３とゲート絶縁膜７とが島状にパターニングされているため、第１実施形態と同様の効果を得ることができる。
【００４１】
また、偏光板として構成された光学素子２１と接着剤２３とで基板３’を構成したことで、基板と光学素子とを別体として用いた場合と比較して、薄膜回路基板２０全体の薄膜化を図ることが可能であると共に、コストの削減を図ることも可能である。
【００４２】
そして、この薄膜回路基板２０を用いた液晶表示装置は、この光学素子２１および対向基板を樹脂材料で構成することで、曲げ応力に対するして高い耐性を有するものとなり、曲げ応力に追従して屈曲させて用いることも可能になる。
【００４３】
＜第３実施形態＞
図５は、本発明の第３実施形態の薄膜回路基板の要部断面構成図である。この図に示す薄膜回路基板３０は、樹脂基板３上に、トップゲート型の薄膜トランジスタ３０ａを容量素子として備えており、図５は薄膜トランジスタ３０ａ部分の拡大断面図に相当する。尚、薄膜トランジスタ３０ａは、画素表示部に形成された薄膜トランジスタ、さらにはこれらを駆動するためのドライバ回路の薄膜トランジスタであることとする。
【００４４】
この薄膜回路基板３０は、第１実施形態と同様の樹脂基板３上に、第１の無機絶縁膜３１を介して、半導体層３３、ゲート絶縁膜３４およびゲート電極３５をこの順に積層してなるトップゲート型の薄膜トランジスタ３０ａを備えている。さらに、樹脂基板３上には、半導体層３３に接続する配線３７、この配線３７を介して半導体層３３上に積層された第２の無機絶縁膜３９が設けられ、これらの構成要素３１〜３９を覆う様に、第１実施形態と同様の樹脂膜１５が設けられている。
【００４５】
このうち、第１の無機絶縁膜３１は、少なくとも薄膜トランジスタ３０ａを構成する半導体層３３と略同一形状か、これよりも少し大きい島状に、酸化シリコンや窒化シリコンなどの無機絶縁膜をパターンニングしてなる。
【００４６】
また、半導体層３３は、多結晶シリコン、非晶質シリコンまたは単結晶シリコンを薄膜トランジスタ３０ａ部分毎にパターニングしてなり、両側部分に不純物が導入されてソース／ドレイン領域３３ａを構成している。
【００４７】
そして、ゲート絶縁膜３４は、ソース／ドレイン領域３３ａを露出させて半導体層３３の中央部を横切るように、酸化シリコンや窒化シリコンなどの無機絶縁膜をパターンニングしてなる。
【００４８】
ゲート電極３５は、ゲート絶縁膜３４上に積層された状態で、多結晶シリコンや非晶質シリコン、さらには金属材料などを所定の線幅Ｗにパターニングしてなる。このゲート電極３５は、同一層からなる配線（第２層配線）の一部として薄膜トランジスタ３０ａの一部を構成している。
【００４９】
さらに配線３７は、半導体層３３のソース／ドレイン領域３３ａ上に端部を積層させることでソース／ドレイン領域３３ａにそれぞれ接続させた状態で、樹脂基板３上にパターン形成されていることとする。この配線３７は、第１実施形態と同様に、例えばポリシリコンからなることとする。
【００５０】
そして、第２の無機絶縁膜３９は、第１の無機絶縁膜３１および半導体層３３と略同一形状の島状に、酸化シリコンや窒化シリコンなどの無機絶縁膜をパターンニングしてなる。
【００５１】
そして、上述した構成要素を覆うように樹脂基板３上に設けられた樹脂膜１５には、第１実施形態と同様に、配線３７に達する接続孔１５ａが形成され、この接続孔１５ａを介して配線に接続された画素電極１７が、樹脂膜１５上に設けられて薄膜回路基板３０が構成されている。
【００５２】
このような構成の薄膜回路基板３０の製造は、従来のトップゲート型の薄膜トランジスタを備えた薄膜回路基板の製造行程において、樹脂基板３上に半導体層３３を形成する前に第１の無機絶縁膜３１を形成する工程を行い、半導体層３３を島状にパターニングした後に、この半導体層３３をマスクにして第１の無機絶縁膜３１をパターニングする工程を行う。また、薄膜トランジスタ３０ａを形成し、さらに配線３７を形成した後、第２の無機絶縁膜３９を形成する工程を行う。第２の無機絶縁膜３９の形成は、例えば第１実施形態において図２（ｄ）を用いて説明した無機絶縁膜１３の形成と同様に行うこととする。
【００５３】
このようにして得られた構成の薄膜回路基板３０であっても、島状にパターニングされた第１の無機絶縁膜３１と第２の無機絶縁膜３９との間にトップゲート型の薄膜トランジスタ３０ａを挟み込んだ構成となっているため、第１実施形態と同様の効果を得ることができる。
【００５４】
＜第４実施形態＞
図６は、本発明の第４実施形態の薄膜回路基板の要部断面構成図である。ここで説明する薄膜回路基板は、図１を用いて説明した第１実施形態の薄膜回路基板１の配線１１に、屈曲部１１ａを設けたものであり、他の構成要素は第１実施形態と同一であることとする。尚、図６においては、樹脂膜１５に形成される接続孔（１５ａ）と樹脂膜１５上に設けられる画素電極（１７）の図示を省略した。
【００５５】
すなわち、配線１１には、薄膜トランジスタ１ａから引き出された部分において、３次元に屈曲配置された屈曲部１１ａを設けている。このような屈曲部１１ａを有する配線１１を形成する場合、第１実施形態において図２(ｃ)，図２（ｄ）を用いて説明した工程で半導体層９およびゲート絶縁膜７をパターニングする際に、トランジスタ領域の脇にも島状に半導体層９とゲート絶縁膜７を残す。次いで、配線１１をパターン形成する工程では、図６に示したように、この島状に残した半導体層９とゲート絶縁膜７上を通過させるように配線１１のパターニングを行う。
【００５６】
このような屈曲部１１ａを設けた薄膜回路基板においては、配線１１に曲げ応力が加わった場合であっても、配線１１の屈曲部１１ａ部分においてこの応力が吸収される。したがって、曲げ応力による配線１１の破断を防止することができる。特に配線１１が金属材料からなる場合には、金属疲労による配線１１の破断を防止することができる。
【００５７】
尚、本第４実施形態においては、配線１１に３次元に屈曲配置された屈曲部１１ａを設けた構成を示したが、このような屈曲部は、ゲート電極５を構成する第１層配線に設けられても良い。また、配線１１の屈曲部１１ａは、配線１１と同一レイヤのみで構成されるものに限定されず、ゲート電極５と同一レイヤで構成れた部分を継ぎ手として配線１１をパターニングしてなる構成であっても良く、同様の効果を得ることができる。
【００５８】
また、屈曲部１１ａを設ける位置も、薄膜トランジスタ１ａに近接した部分に限定されることはない。さらに、配線１１に屈曲部１１ａを設けた構成は、図４を用いて説明した第２実施形態の薄膜回路基板２０や、図５を用いて説明した第３実施形態の薄膜回路基板３０にも適用可能であり、同様の効果を得ることができる。
【００５９】
＜第５実施形態＞
図７（ａ）は、本発明の第４実施形態の薄膜回路基板の要部断面構成図であり、図７（ｂ）は第４実施形態の薄膜回路基板の要部平面図である。尚、図７（ａ）は図７（ｂ）のＡ−Ａ’断面図であり、図７（ｂ）においては樹脂膜１５の図示を省略した。
【００６０】
ここで説明する薄膜回路基板は、図１を用いて説明した第１実施形態の薄膜回路基板の変形例であり、無機絶縁膜１３およびゲート電極７が、近接して配置される複数の薄膜トランジスタ１ａ，１ｂを覆う島状にパターニングされているものであり、他の構成要素は第１実施形態と同一であることとする。尚、図７においては、樹脂膜１５に形成される接続孔（１５ａ）と樹脂膜１５上に設けられる画素電極（１７）の図示を省略した。
【００６１】
すなわち、この薄膜回路基板においては、近接して配置される複数（図面上においては２つ）の薄膜トランジスタ１ａ，１ｂが、１枚の無機絶縁膜１３およびゲート電極７を共通に用いている。また、これらの薄膜トランジスタ１ａ，１ｂは、半導体層９も共通に用いている。
【００６２】
このような構成は、例えば、第１実施形態が画素表示部の薄膜トランジスタ部分であるとした場合、この表示画素部に形成された薄膜トランジスタを駆動するためのドライバ回路の薄膜トランジスタ部分に適用することができる。
【００６３】
具体的には、これらの薄膜トランジスタ１ａ，１ｂが、画素表示部に形成された薄膜トランジスタを駆動するためのドライバ回路におけるインバータ回路を構成する場合には、ｎ型の薄膜トランジスタ１ａとｎ型の薄膜トランジスタ１ｂとが１セットで用いられる。この場合、半導体層９は薄膜トランジスタ１ａ，１ｂで共通に用いることができる。ただし、半導体層９は、ｎ型の薄膜トランジスタ１ａを構成する半導体層９部分に、ｎ型の不純物が導入されたソース／ドレイン領域９ａを有し、ｐ型の薄膜トランジスタ１ｂを構成する半導体層９部分にｐ型の不純物が導入されたソース／ドレイン領域９ｂを有する。
【００６４】
尚、半導体層９は、必ずしも複数の薄膜トランジスタで共有されている必要はなく、薄膜トランジスタ毎にパターニングされていても良い。また、１枚の無機絶縁膜１３を共有する薄膜トランジスタ１ａ，１ｂは、インバータ回路に限定されず、ドライバ回路に設けられたＮＡＮＤ回路やＮＯＲ回路、さらには各画素部において近接配置された画素駆動回路を構成するものであっても良い。
【００６５】
以上の第５実施形態で説明した構成は、図４を用いて説明した第２実施形態の薄膜回路基板２０や、図５を用いて説明した第３実施形態の薄膜回路基板３０にも適用可能である。
【００６６】
＜第６実施形態＞
図８は、図１を用いて説明した第１実施形態の薄膜回路基板１に設けられた容量素子６０ａ部分の拡大断面図である。
【００６７】
この図に示すように、樹脂基板３上には、下部電極５’、誘電体膜７’、上部電極９’をこの順に積層してなる容量素子６０ａが電子素子として設けられている。そして、樹脂基板３上には、上部電極９’に接続する配線１１、この配線１１を介して上部電極９’上に積層された無機絶縁膜１３’が設けられ、これらの構成要素５’〜１３’を覆う様に樹脂膜１５が設けられている。
【００６８】
下部電極５’は、図１の第１実施形態で説明した薄膜トランジスタのゲート電極（５）と同一層で構成されており、さらに同一層で構成された配線(図示省略）に接続されている。
【００６９】
誘電体膜７’は、図１の第１実施形態で説明した薄膜トランジスタのゲート絶縁膜（７）と同一層で構成されており、容量素子６０ａ部分を覆う島状にパターン形成されている。
【００７０】
上部電極９’は、図１の第１実施形態で説明した薄膜トランジスタの半導体層（９）と同一層で構成されており、全面に不純物が導入されていることとする。
【００７１】
そして、配線１１は、図１の第１実施形態で説明した配線と同一層で構成されており、その端部を上部電極９’上に積層させた状態とすることで、上部配線９’に接続されている。
【００７２】
また、無機絶縁膜１３’は、図１の第１実施形態で説明した無機絶縁膜（１３）と同一層で構成されており、容量素子６０ａ部分を覆う島状にパターンニングされている。
【００７３】
このように、容量素子６０ａ部分を島状にパターニングされた無機絶縁膜１３’で覆い、また誘電膜７’を島状にパターニングしたことで、薄膜回路基板に曲げ応力が加わった場合に、容量素子６０ａ部分に曲げ応力が加えられることを防止できると共に、薄膜回路基板を曲げ応力に追従させて屈曲させることも可能になる。
【００７４】
以上の第６実施形態で説明した容量素子部分の構成は、図４を用いて説明した第２実施形態の薄膜回路基板２０や、図５を用いて説明した第３実施形態の薄膜回路基板３０にも適用可能であり、同様の効果を得ることができる。ただし、第３実施形態の薄膜回路基板３０に適用する場合には、容量素子の下部電極が半導体層３３と同一層で構成され、上部電極がゲート電極３５と同一層で構成され、下部電極下に第１の無機絶縁膜３１が配置されるとともに，上部電極上に第２の無機絶縁膜３９が配置されることになる。
【００７５】
＜第７実施形態＞
図９（ａ）は、図１を用いて説明した第１実施形態の薄膜回路基板１に設けられた配線交差部分の拡大断面図であり、図９（ｂ）は図１を用いて説明した第１実施形態の薄膜回路基板に設けられた配線交差部分の拡大平面図である。尚、図９（ａ）は図９（ｂ）のＡ−Ａ’断面図であり、図９（ｂ）においては樹脂膜１５の図示を省略した。
【００７６】
これらの図に示すように、樹脂基板３上には、第１実施形態で説明したゲート電極と同一層からなる第１層配線５”と、これとは異なる層からなる配線１１とが交差する部分が生じる。そこで、この交差部分を覆う状態で島状にパターニングしてなる第１の無機絶縁膜７”を、第１層配線５”と配線１１との間に設ける。この第１の無機絶縁膜７”は、図１の第１実施形態で説明した薄膜トランジスタのゲート絶縁膜（７）と同一層で構成される。そして、配線１１上には、第１の無機絶縁膜７”に積層させて第２の無機絶縁膜１３”を設ける。この第２の無機絶縁膜１３”は、図１の第１実施形態で説明した無機絶縁膜（１３）と同一層で構成される。
【００７７】
このように、第１層配線５”と配線１１との交差部分に、島状にパターニングされた第１の無機絶縁膜７”と第２絶縁膜１３”とを設けたことで、薄膜回路基板に曲げ応力が加わった場合に、この交差部分に曲げ応力が加えられることを防止できると共に、薄膜回路基板を曲げ応力に追従させて屈曲させることも可能になる。特に、第１層配線５”や配線１１をＡｌのような金属材料で構成した場合、曲げ応力に対するこれら配線の自由度が高く、曲げ応力に追従して屈曲しやすいが、１層配線５”と配線１１と間に第１の無機絶縁７”をスペーサとして設けたことで、薄膜回路基板の屈曲によって、第１層配線５”と配線１１とが交差部において緩衝し電気的に短絡することを防止できる。
【００７８】
以上の第７実施形態で説明した配線交差部分の構成は、図４を用いて説明した第２実施形態の薄膜回路基板２０や、図５を用いて説明した第３実施形態の薄膜回路基板３０にも適用可能であり、同様の効果を得ることができる。
【００７９】
＜第８実施形態＞
図１０（ａ）は、図１を用いて説明した第１実施形態の薄膜回路基板に設けられた配線の屈曲部分の拡大断面図であり、図１０（ｂ）は図１を用いて説明した第１実施形態の薄膜回路基板に設けられた配線の屈曲部分の拡大平面図である。尚、図１０（ａ）は図１０（ｂ）のＡ−Ａ’断面図であり、図１０（ｂ）においては樹脂膜１５の図示を省略した。
【００８０】
この図に示すように、樹脂基板３上には、配線１１が平面視的に屈曲して設けられる部分が生じる。そこで、配線１１の屈曲部分を覆う状態で島状にパターニングしてなる第１の無機絶縁膜７”を樹脂基板３上に設ける。この第１の無機絶縁膜７”は、図１の第１実施形態で説明した薄膜トランジスタのゲート絶縁膜（７）と同一層で構成される。また、配線１１を介して、第１の無機絶縁膜７”上に、この第１の無機絶縁膜７”と略同一の島状にパターニングされた第２の無機絶縁膜１３”を設ける。この第２の無機絶縁膜１３”は、図１の第１実施形態で説明した無機絶縁膜（１３）と同一層で構成される。
【００８１】
このように、配線１１の屈曲部分に積層させて島状にパターニングされた第１の無機絶縁膜７”と第２の無機絶縁膜１３”とを設けたことで、薄膜回路基板に曲げ応力が加わった場合に、特に曲げ応力が集中し易い屈曲部分に曲げ応力が加えられることを防止できると共に、薄膜回路基板を曲げ応力に追従させて屈曲させることも可能になる。
【００８２】
以上の第８実施形態で説明した配線の屈曲部分の構成は、ゲート電極と同一層で構成された第１層配線の屈曲部分にも適用可能である。この場合、第１層配線の屈曲部分の下方に、無機絶縁膜を島状にパターン形成した後、ゲート電極と第１層配線を形成し、ゲート絶縁膜を形成する工程で、第１層配線の屈曲部を第１層配線上から島状に覆う無機絶縁膜を同時に形成する。
【００８３】
また、第８実施形態で説明した配線の屈曲部分の構成は、図４を用いて説明した第２実施形態の薄膜回路基板２０や、図５を用いて説明した第３実施形態の薄膜回路基板３０にも適用可能であり、同様の効果を得ることができる。
【００８４】
尚、以上説明した各実施形態においては、薄膜回路基板が極端に屈曲させて用いられることを想定しない場合、すなわち、落下衝撃による曲げに耐えうる程度の屈曲のみ想定される場合には、無機絶縁膜や無機絶縁膜で構成されたゲート絶縁膜の島状のパターンは、ある程度の大きさにまで大きくすることができ、これにより、電子素子やその他の応力が集中し易い部分の保護を確実にすることができる。
【００８５】
【発明の効果】
以上説明したように本発明の薄膜回路基板によれば、電子素子を保護するための無機絶縁膜を島状にパターニングして全体を樹脂膜で覆った構成を採用することで、薄膜回路基板に曲げ応力が加わった場合、電子素子に加わる曲げ応力を抑えることができる。したがって、曲げ応力に対する耐性の高い薄膜回路基板を得ることが可能になる。そして、基板を樹脂材料で構成することにより、薄膜回路基板を曲げ応力に追従して屈曲自在な構成とすることも可能になる。
【図面の簡単な説明】
【図１】第１実施形態の薄膜回路基板の要部構成図である。
【図２】第１実施形態の薄膜回路基板の製造工程を示す図（その１）である。
【図３】第１実施形態の薄膜回路基板の製造工程を示す図（その２）である。
【図４】第２実施形態の薄膜回路基板の要部構成図である。
【図５】第３実施形態の薄膜回路基板の要部構成図である。
【図６】第４実施形態を説明するための要部構成図である。
【図７】第５実施形態を説明するための要部構成図である。
【図８】第６実施形態の薄膜回路基板の要部構成図である。
【図９】第７実施形態の薄膜回路基板の要部構成図である。
【図１０】第８実施形態の薄膜回路基板の要部構成図である。
【図１１】従来の薄膜回路基板の要部構成図である。
【符号の説明】
１，２０，３０…薄膜回路基板、１ａ，１ｂ，３０ａ…薄膜トランジスタ（電子素子）、３，…樹脂基板、３’…基板、５，３５…ゲート電極、７，３４…ゲート絶縁膜、９，３３…半導体層、１１，３７…配線、１３，１３’…無機絶縁膜、１５…樹脂膜、３１…第１の無機絶縁膜、３９…第２の無機絶縁膜、６０ａ…容量素子（電子素子）

Claims

樹脂材料からなる基板と、
前記基板上に設けられた半導体層を有する電子素子と、
前記半導体層を覆う島状にパターニングされると共に当該半導体層の上層と下層とに配置されて前記基板上に設けられた２層の無機絶縁膜と、
前記２層の無機絶縁膜とは独立して前記基板上においてパターニングされた島状の無機絶縁膜と、
前記島状の無機絶縁膜上を通過するように前記基板上に設けられた配線と、
前記２層の無機絶縁膜、前記電子素子、前記島状の無機絶縁膜、および前記配線を覆う状態で前記基板上の全面に設けられた樹脂膜とを備え、
前記島状の無機絶縁膜の下層には、当該島状の無機絶縁膜によって絶縁された状態で前記配線と交差させた第１層配線が設けられ、
前記配線上には、前記島状の無機絶縁膜に積層させて島状にパターニングされた無機絶縁膜が設けられている
薄膜回路基板。
樹脂材料からなる基板と、
前記基板上に設けられた半導体層を有する電子素子と、
前記半導体層を覆う島状にパターニングされると共に当該半導体層の上層と下層とに配置されて前記基板上に設けられた２層の無機絶縁膜と、
前記２層の無機絶縁膜とは独立して前記基板上においてパターニングされた島状の無機絶縁膜と、
前記島状の無機絶縁膜上を通過するように前記基板上に設けられた配線と、
前記２層の無機絶縁膜、前記電子素子、前記島状の無機絶縁膜、および前記配線を覆う状態で前記基板上の全面に設けられた樹脂膜とを備え、
前記配線は、前記島状の無機絶縁膜上において平面視的に屈曲して設けられており、
前記配線上には、前記島状の無機絶縁膜に積層させて島状にパターニングされた無機絶縁膜が設けられている
薄膜回路基板。
前記配線は金属材料からなる
請求項１または２に記載の薄膜回路基板。
前記島状の無機絶縁膜は、前記半導体層の下層と上層とに配置された前記２層の無機絶縁膜のうちの下層と同一層で構成されている
請求項１〜３の何れか記載の薄膜回路基板。
前記２層の無機絶縁膜は、前記半導体層と略同一の島状にパターニングされている
請求項１〜４の何れかに記載の薄膜回路基板。
前記電子素子は、前記基板上にゲート電極およびゲート絶縁膜を介して前記半導体層を設けてなる薄膜トランジスタであり、
前記２層の無機絶縁膜のうち前記半導体層の下層に設けられた無機絶縁膜は、前記ゲート絶縁膜である
請求項１〜５の何れかに記載の薄膜回路基板。
前記電子素子は、前記基板上に前記半導体層を介してゲート絶縁膜およびゲート電極を設けてなる薄膜トランジスタであり、
前記２層の無機絶縁膜のうち前記半導体層の下層に設けられた無機絶縁膜は、前記基板と当該半導体層との間に設けられ、
前記２層の無機絶縁膜のうち前記半導体層の上層に設けられた無機絶縁膜は、前記ゲート電極の上層に設けられている
請求項１〜５の何れかに記載の薄膜回路基板。