JP4481759B2 - 薄膜トランジスタ表示板及びその製造方法 - Google Patents

薄膜トランジスタ表示板及びその製造方法 Download PDF

Info

Publication number
JP4481759B2
JP4481759B2 JP2004222423A JP2004222423A JP4481759B2 JP 4481759 B2 JP4481759 B2 JP 4481759B2 JP 2004222423 A JP2004222423 A JP 2004222423A JP 2004222423 A JP2004222423 A JP 2004222423A JP 4481759 B2 JP4481759 B2 JP 4481759B2
Authority
JP
Japan
Prior art keywords
thin film
film transistor
array panel
transistor array
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2004222423A
Other languages
English (en)
Other versions
JP2005049880A (ja
Inventor
キム、ソン−マン
榮 九 宋
香 植 孔
桐 賢 奇
成 榮 李
珠 愛 尹
鐘 雄 張
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020030052250A external-priority patent/KR100973809B1/ko
Priority claimed from KR1020030062202A external-priority patent/KR100935673B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2005049880A publication Critical patent/JP2005049880A/ja
Application granted granted Critical
Publication of JP4481759B2 publication Critical patent/JP4481759B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H01L27/016—Thin-film circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、薄膜トランジスタ表示板及びその製造方法に関する。
液晶表示装置は、現在最も広く使われている平板表示装置のうちの一つであって、電極が形成されている二枚の基板とその間に挿入されている液晶層からなり、電極に電圧を印加して液晶層の液晶分子を再配列することによって透過する光の量を調節する表示装置である。
液晶表示装置の中でも現在の主流は、二つの基板に電極が各々形成され、電極に印加される電圧をスイッチングする薄膜トランジスタを有している液晶表示装置である。該薄膜トランジスタは、二つの基板のうちの一方に形成されるのが一般的である。
このような液晶表示装置の表示特性を向上するために、画素の開口率を確保するのが好ましい。そのため、画素電極を最大に拡張してゲート線及びデータ線と重なるように形成し、これらの間には配線を通じて伝えられる信号の干渉を最少に抑えるために、低誘電率を有する有機物質からなる絶縁膜を３μｍ程度の厚さに厚く形成する。
ところで、このように厚い有機膜を適用する場合に、外部の駆動回路の出力端と連結するための信号線の接触部では有機膜の段差が大きく生じる。即ち、接触部では有機膜を除去して信号線の一部を露出するが、有機膜が厚さに比例して信号線を露出する接触孔に大きい段差が生じられる。これは導電性粒子を含む異方性導電膜を用いて駆動集積回路を信号線と電気的に連結する際に、接触不良を起こし、接触信頼度を低下させる原因となる。
本発明が目的とする技術的課題は、信号線と駆動集積回路の接触信頼度を確保できる薄膜トランジスタ表示板及びその製造方法を提供することにある。
前記課題を解決するために、本願発明は、下記の構成を有する薄膜トランジスタ表示板を提供する。
・複数の信号線、
・前記信号線と連結されている薄膜トランジスタ、
・前記信号線及び薄膜トランジスタの上に形成されている保護膜、
・前記保護膜上に形成され、前記薄膜トランジスタに連結されている画素電極。
ここで、各信号線は外部と連結するための接触部を有し、前記保護膜は、前記接触部上において所定の膜厚を有する第１部分と、前記第１部分より膜厚の厚い第２部分と、前記第１部分と前記第２部分との間に位置し、４５度以下の傾斜角を有するテーパ構造に形成されている第３部分と、を含む。
このように形成された薄膜トランジスタ表示板は、接触部においては保護膜による段差が小さい。そのため、導電性粒子を含む異方性導電膜を用いてデータ駆動回路を連結する際に浮いてしまうなどの現象を防止でき、接触部における接触信頼度を確保できる。
前記薄膜トランジスタ表示板において、前記傾斜角は５-１０度の範囲であると好適である。接触部にＩＴＯ膜またはＩＺＯ膜がさらに残留しにくく、接触不良の発生を効果的に防止できる。
また、前記保護膜の薄くなる部分の幅は１０-４０μｍの範囲であることが好ましい。
前記画素電極の周縁は、前記保護膜を隔てて前記信号線と重なっていることが好ましい。薄膜トランジスタがターンオフされた後にも印加された電圧を維持することができる。
前記保護膜は有機絶縁物質で形成することができる。
前記保護膜は、前記接触部を露出する接触孔を有するとよい。外部のデータ駆動回路を異方性導電膜を用いてデータ線に連結することができる。
さらに、薄膜トランジスタ表示板が、前記画素電極と同一層に形成され、前記接触孔を通じて前記接触部と連結されている接触部材をさらに含むと好適である。接触部材は、データ線の端部と駆動集積回路のような外部装置との接着性を補完し、これらを保護する役割をすることができる。
前記接触孔は前記接触部の境界を露出することが好ましい。外部のデータ駆動回路を異方性導電膜を用いてデータ線に連結することができる。
このような薄膜トランジスタ表示板において、前記信号線は互いに交差するゲート線とデータ線を含むことができる。
また、前記薄膜トランジスタは、前記ゲート線の一部であるゲート電極と、前記データ線の一部であるソース電極と、前記画素電極と連結されたドレーン電極と、前記ソース電極及び前記ドレーン電極と前記ゲート電極との間に配置されている半導体とを含むことができる。
さらに、前記半導体は、前記データ線に沿って延長されていてもよい。
加えて、前記ソース電極と前記ドレーン電極の間を除く前記半導体は、前記データ線と前記ドレーン電極と同じ平面パターンを有することができる。
さらに加えて、前記画素電極はＩＺＯまたはＩＴＯを用いて形成することができる。
本発明の別の形態は、以下の段階を含む薄膜トランジスタ表示板の製造方法を提供する。
・基板上にゲート電極を有するゲート線を形成する段階、
・前記基板上にゲート絶縁膜を積層する段階、
・前記ゲート絶縁膜の上部に半導体層を形成する段階、
・前記半導体層と接するソース電極を有するデータ線及びドレーン電極を形成する段階、
・前記半導体層を覆い、外部との連結のための前記ゲート線または前記データ線の接触部を露出する接触孔を有し、所定の膜厚を有する第１部分、前記第１部分より膜厚の厚い第２部分、前記第１部分と前記第２部分との間に位置し、４５度以下の傾斜角を有するテーパ構造に形成される第３部分を含む保護膜を形成する段階、
・前記ドレーン電極と連結される画素電極を形成する段階。
この方法を用いると、保護膜が薄くなる部分の傾斜角が４５度以下に調整されているので、接触部材形成時に、接触部の境界にＩＴＯまたはＩＺＯが残留しにくい。従って、駆動回路の連結により接触不良が発生するのを防止することができる。
前記方法において、前記第３部分の傾斜角を５-１０度の範囲に形成するとさらに好ましい。接触部にＩＴＯ膜またはＩＺＯ膜がさらに残留しにくく、接触不良の発生を効果的に防止できる。
前記保護膜の形成段階は、マスクを用いた写真エッチング工程によって形成することができる。前記マスクは、前記第１部分のうち接触孔以外の部分及び第３部分に対応して光の一部のみ透過させる第１領域、前記接触孔に対応して光のほとんどを透過させる第２領域、前記第２部分に対応して光のほとんどを遮断する第３領域、を含む。このようなマスクを用いることで、前記第３部分の傾斜角を４５度以下、好ましくは５−１０度の範囲に調整することができる。
前記マスクの前記第１領域には、スリットまたは格子パターンが形成されていてもよい。スリットや格子パターンにより、光の透過率を調整しやすいからである。
前記第３領域に近づくにつれ、前記第１領域のスリットまたは格子パターンの幅もしくは間隔が変化することが好ましい。第３部分をテーパー形状に形成することができる。
具体的には、前記第１部分に対応する前記第１領域のスリットの幅は一定であり、前記第３領域に近づくほど、前記スリットの間隔が次第に狭くなるマスクを用いることができる。
前記薄膜トランジスタ表示板の製造方法において、前記保護膜は、有機絶縁物質で形成することができる。
また、前記画素電極は、ＩＺＯまたはＩＴＯで形成することができる。
本発明によれば、外部の駆動回路が連結される連結部での接触不良を防止できる。
添付した図面を参照して本発明の実施例に対して本発明の属する技術分野における通常の知識を有する者が容易に実施できるように詳細に説明する。しかし、本発明は多様な形態で実現することができ、ここで説明する実施例に限定されない。
図面は、各種層及び領域を明確に表現するために、厚さを拡大して示している。明細書全体を通じて類似した部分については同一の図面符号を付している。層、膜、領域、板などの部分が他の部分の“上に”あるとする時、これは他の部分の“すぐ上に”ある場合に限らず、その中間に更に他の部分がある場合も含む。逆に、ある部分が他の部分の“すぐ上に”あるとする時、これは中間に他の部分がない場合を意味する。
以下、本発明の実施例による液晶表示装置用薄膜トランジスタ表示板の製造方法について図面に基づいて詳細に説明する。
まず、図１及び図２を参照して、本発明の第１実施例による液晶表示装置用薄膜トランジスタ表示板の構造について詳細に説明する。
図１は本発明の第１実施例による液晶表示装置用薄膜トランジスタ表示板の配置図である。図２は図１の薄膜トランジスタ表示板のII-II'線による断面図である。図３は本発明の実施例による薄膜トランジスタ表示板において外部の駆動集積回路が連結される連結部を拡大した平面図である。図４は図３の連結部のIV-IV´線による断面図である。
絶縁基板１１０上にゲート信号を伝達する複数のゲート線１２１が形成されている。ゲート線１２１は主に横方向に伸び、各ゲート線１２１の一部は複数のゲート電極１２４をなしている。また、各ゲート線の他の一部は下方に突出して複数の拡張部１２７を構成する。
ゲート線１２１は物理的な性質が異なる二つの膜、即ち、下部膜２１１とその上の上部膜２１２とを含む。上部膜２１２は、ゲート信号の遅延や電圧降下を減らせるような、低い比抵抗の金属、例えば、アルミニウム（Ａｌ）やアルミニウム合金などアルミニウム系列の金属からなる。これとは異なって、下部膜２１１は、他の物質、特にＩＺＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ）またはＩＴＯ（ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ）との物理的、化学的、電気的接触特性の優れた物質、例えばモリブデン（Ｍｏ）、モリブデン合金（例：モリブデン-タングステン（ＭｏＷ）合金）、クロム（Ｃｒ）などで形成される。下部膜２１１と上部膜２１２との組み合わせの例としては、クロム/アルミニウム-ネオジム（Ｎｄ）合金が挙げられる。図１で、ゲート電極１２４の下部膜と上部膜は、各々図面符号２４１、２４２を、拡張部１２７の下部膜と上部膜は各々図面符号２７１、２７２を付している。
下部膜２１１と上部膜２１２の側面は各々傾斜しており、その傾斜角は基板１１０の表面に対し約３０-８０度である。
ゲート線１２１上には、窒化ケイ素（ＳｉＮｘ）などからなるゲート絶縁膜１４０が形成されている。
ゲート絶縁膜１４０の上部には、水素化非晶質シリコン（非晶質シリコンをａ-Ｓｉと略称する）などからなる複数の線状半導体１５１が形成されている。線状半導体１５１は主に縦方向に伸びており、ここから複数の突出部１５４がゲート電極１２４に向けて伸びている。そして、線状半導体１５１は、ゲート線１２１とぶつかる地点の付近で幅が大きくなり、ゲート線１２１の広い面積を覆っている。
半導体１５１の上部には、シリサイドまたはｎ型不純物が高濃度にドーピングされているｎ+水素化非晶質シリコンなどの物質で形成された複数の線状抵抗性接触部材１６１及び島状抵抗性接触部材１６５が形成されている。線状接触部材１６１は複数の突出部１６３を有しており、この突出部１６３と島状接触部材１６５は対をなして半導体１５１の突出部１５４上に位置する。
半導体１５１と抵抗性接触部材１６１、１６５の側面も傾斜しており傾斜角は３０-８０度である。
抵抗接触部材１６１、１６５及びゲート絶縁膜１４０上には、各々複数のデータ線１７１と複数のドレーン電極１７５、及び複数の維持蓄電器用導電体１７７が形成されている。
データ線１７１は、主に縦方向に伸び、ゲート線１２１と交差してデータ電圧を伝達する。各データ線１７１からドレーン電極１７５に向けて伸びた複数の枝がソース電極１７３をなす。一対のソース電極１７３とドレーン電極１７５は互いに分離され、ゲート電極１２３に対して互いに反対側に位置する。ゲート電極１２３、ソース電極１７３及びドレーン電極１７５は、半導体１５１の突出部１５４と共に薄膜トランジスタ（ＴＦＴ）をなし、薄膜トランジスタのチャンネルは、ソース電極１７３とドレーン電極１７５との間の突出部１５４に形成される。維持蓄電器用導電体１７７は、ゲート線１２１の拡張部１２７と重なっている。
データ線１７１、ドレーン電極１７５、及び維持蓄電器用導電体１７７は、モリブデン（Ｍｏ）、モリブデン合金を含むが、二重膜または三重膜の構造の場合にはアルミニウム系列の導電膜を含むことができる。二重膜構造の場合、アルミニウム系列の導電膜は、モリブデン系列の導電膜の下部に位置するのが好ましく、三重膜構造の場合には、中間層に位置するのが好ましい。
データ線１７１、ドレーン電極１７５、及び維持蓄電器用導電体１７７もゲート線１２１と同様にその側面が約３０-８０度傾斜している。
抵抗性接触部材１６１、１６５は、その下部の半導体１５１とその上部のデータ線１７１及びドレーン電極１７５の間のみに存在し、接触抵抗を低くする役割をする。線状半導体１５１は、ソース電極１７３とドレーン電極１７５の間をはじめとして、データ線１７１及びドレーン電極１７５に遮られず露出された部分を有しており、ほとんどのところで線状半導体１５１の幅がデータ線１７１の幅よりも小さいが、前述したように、ゲート線１２１とぶつかる部分では幅が大きくなり、ゲート線１２１とデータ線１７１との間の絶縁を強化する。
データ線１７１、ドレーン電極１７５、及び維持蓄電器用導電体１７７と露出された半導体１５１部分の上には、平坦化特性の優れて感光性のある有機物質またはプラズマ化学気相蒸着（ＰＥＣＶＤ）法により形成されるａ-Ｓｉ:Ｃ:Ｏ、ａ-Ｓｉ:Ｏ:Ｆなどの低誘電率絶縁物質などからなる保護膜１８０が形成されている。
データ線１７１とドレーン電極１７５との間の半導体１５１が露出された部分で保護膜１８０の有機物質が接することを防止するために、保護膜１８０には、有機膜の下部に窒化ケイ素または酸化ケイ素からなる絶縁膜が追加できる。
保護膜１８０には、ドレーン電極１７５、維持蓄電器用導電体１７７及びデータ線１７１の端部１７９を各々露出する複数の接触孔１８５、１８７、１８２が形成されている。このように、保護膜１８０がデータ線１７１の端部１７９を露出する接触孔１８２を有する実施例は、外部のデータ駆動回路を異方性導電膜を用いてデータ線１７１に連結するために、データ線１７１が接触部を有する構造であり、データ駆動回路が連結される連結部４００（図３参照）で、データ線１７１の端部１７９は図３のように群集している。データ線１７１の端部１７９は、必要に応じてデータ線１７１より広い幅を有することもできる。
一方、ゲート線１２１の端部もデータ線の端部のように接触部を有することができるが、このような実施例では、保護膜１８０は、ゲート絶縁膜１４０と共にゲート線１２１の端部を露出する複数の接触孔を有する。これとは異なり、基板１１０の上部には、ゲート駆動回路が直接形成されることができ、このような実施例で、ゲート線１２１の端部はゲート駆動回路の出力端に連結される。
接触孔１８５、１８７、１８２は、ドレーン電極１７５、維持蓄電器用導電体１７７、及びデータ線１７１の端部１７９を露出するが、接触孔１８１、１８５、１８７、１８２では、後に形成される導電膜と接触特性を確保するためにアルミニウム系列の導電膜が露出されないのが好ましく、露出された場合には、全面エッチング処理によって除去するのが好ましい。この時、データ線の端部１７９を露出する接触孔１８２では、データ線１７１端部１７９の境界線が露出され、接触孔１８７、１８５からもドレーン電極１７５及び維持蓄電器用導電体１７７の境界線が露出されることができる。
保護膜１８０上には、ＩＺＯまたはＩＴＯからなる複数の画素電極１９０及び複数の接触補助部材８２が形成されている。
画素電極１９０は、接触孔１８５、１８７を通じてドレーン電極１７５及び維持蓄電器用導電体１７７と各々物理的・電気的に連結され、ドレーン電極１７５からデータ電圧の印加を受けて導電体１７７にデータ電圧を伝達する。データ電圧が印加された画素電極１９０は、共通電圧の印加を受ける他の表示板（図示せず）の共通電極（図示せず）と共に電場を生成することによって液晶層の液晶分子を再配列する。
なお、前述したように、画素電極１９０と共通電極は、蓄電器（以下、液晶蓄電器という）をなして、薄膜トランジスタがターンオフされた後にも印加された電圧を維持するが、電圧維持能力を強化するために、液晶蓄電器と並列に連結された他の蓄電器を設ける。これを維持蓄電器という。維持蓄電器は、画素電極１９０及びこれと隣接するゲート線１２１（これを前段ゲート線という）の重畳などにより形成され、維持蓄電器の静電容量、即ち、保持容量を増やすために、ゲート線１２１を拡張した拡張部１２７を設けて重畳面積を大きくする一方、画素電極１９０と連結され、拡張部１２７と重なる維持蓄電器用導電体１７７を保護膜１８０下に設けて二つの間の距離を短くする。
さらに、画素電極１９０も隣接するゲート線１２１及びデータ線１７１と重なって開口率を上げているが、重ならないこともある。
接触補助部材８２は、接触孔１８２を通じてデータ線の端部１７９と各々連結される。接触補助部材８２は、データ線１７１の端部１７９と駆動集積回路のような外部装置との接着性を補完し、これらを保護する役割をするもので、これらの適用は必須ではなく選択できる。勿論、ゲート線１２１の端部もデータ線の端部と同様に保護膜の接触孔を通じて接触補助部材と連結される。
この時、図３及び図４のように、外部から導電性粒子を含む異方性導電膜を用いてデータ駆動回路を連結するための連結部４００には、データ線１７１の端部１７９である接触部が群集されているが、連結部４００においてデータ線１７１端部１７９の上部の保護膜１８４は、画素領域を含む他の部分１８８よりも膜厚が薄くなっている。したがって、連結部４００では、保護膜１８０による段差が小さいので、導電性粒子を含む異方性導電膜を用いてデータ駆動回路を連結する際に浮いてしまうなどの現象を防止し、連結部における接触信頼度を確保できる。この時、連結部４００における保護膜１８４は、４，０００-６，０００Å程度の厚さを有するのが好ましい。
また、連結部４００の周囲境界、保護膜１８０の厚さが連結部４００に近づくほど次第に薄くなる部分１８６はテーパ構造となっており、連結部４００の周囲境界をなす傾斜面（Ｓ）の傾斜角（θ）は、基板１１０面に対し４５度以下、好ましくは５-１０度の範囲が好ましい。これは、製造工程時に連結部４００境界である薄くなる部分１８６の傾斜角が急だと、接触補助部材８２形成時に、連結部４００の境界にＩＴＯまたはＩＺＯが残留し、駆動回路の連結に接触不良を生じさせるためである。本発明の実施例では、保護膜１８０の膜厚が薄くなる部分１８６の傾斜面（Ｓ）の傾斜角（θ）を基板１１０面に対し５-１０度の範囲に形成することによって、連結部４００にＩＴＯ膜またはＩＺＯ膜が残留することを防止し、接触不良の発生を防止できる。この時、薄くなる部分１８６の幅Ｄは、１０-４０μｍの範囲であるのが好ましい。
本発明の他の実施例によれば、画素電極１９０の材料として透明な導電性ポリマーなどを使用し、反射型液晶表示装置の場合には、不透明な反射性金属を使用しても構わない。ここで、接触補助部材８１、８２は、画素電極１９０と他の物質、特にＩＺＯまたはＩＴＯで形成できる。
以下、図１乃至図４に示した液晶表示装置用薄膜トランジスタ表示板を本発明の一実施例により製造する方法について、図５乃至図１３、及び図１と図４を参考にして詳細に説明する。
図５、図７、図９及び図１１は、図１乃至図４に示した薄膜トランジスタ表示板を本発明の一実施例により製造する中間段階の薄膜トランジスタ表示板の配置図であり、その工程順で示したものである。図６、図８、図１０及び図１２は、各々図５、図７、図９及び図１１に示した薄膜トランジスタ表示板のVIb-Vib'線、VIIIb-VIIIb'線、Xb-Xb'線及びXIIb-XIIb'線による断面図である。図１３は、本発明の一実施例による製造方法における連結部を示した断面図である。
まず、透明なガラスなどからなる絶縁基板１１０上に、二つの層の金属膜、即ち、下部金属膜と上部金属膜をスパッタリング法などで順次に積層する。下部金属膜は、ＩＺＯまたはＩＴＯとの接触特性の優れた金属、例えば、モリブデン、モリブデン合金、またはクロムなどからなり、５００Å程度の厚さを有するのが好ましい。上部金属膜は、アルミニウム系列金属からなり、２，５００Å程度の厚さを有するのが好ましい。
次に、図５及び図６に示したように、感光膜パターンを用いた写真エッチング工程で上部金属膜と下部金属膜を順次にパターニングして、複数のゲート電極１２４と複数の拡張部１２７とを含むゲート線１２１を形成する。
アルミニウム系列金属である上部膜２１２のパターニングは、例えば、モリブデンとアルミニウムに対し全て側面傾斜を与えながらエッチングできるアルミニウムエッチング液のＣＨ３ＣＯＯＨ（８-１５％）/ＨＮＯ３（５-８％）/Ｈ３ＰＯ４（５０-６０％）/Ｈ２Ｏ（その他）を使用した湿式エッチングによって行う。
図７及び図８に示したように、ゲート絶縁膜１４０、真性非晶質シリコン層、不純物非晶質シリコン層の３層膜を連続して積層し、不純物非晶質シリコン層と真性非晶質シリコン層を写真エッチングして、複数の線状不純物半導体１６４と複数の突出部１５４を各々含む線状真性半導体１５１を形成する。ゲート絶縁膜１４０の材料としては窒化ケイ素が好ましく、積層温度は２５０〜５００℃、厚さは２，０００〜５，０００Å程度が好ましい。
次に、図９及び図１０に示したように、アルミニウムやアルミニウム合金、またはクロム、またはモリブデンやモリブデン合金を含む導電膜を単一膜もしくは多層膜に積層し、その上部に感光膜を形成し、これをエッチングマスクを用いて導電膜をパターニングして、複数のソース電極１７３を各々含む複数のデータ線１７１、複数のドレーン電極１７５、及び複数の維持蓄電器用導電体１７７を形成する。
次に、データ線１７１及びドレーン電極１７５の上部の感光膜を除去するか、そのままにした状態で、データ線１７１、ドレーン電極１７５、及び維持蓄電器用導電体１７７によって覆われず露出された不純物半導体１６４部分を除去することによって、複数の突出部１６３を各々含む複数の線状抵抗性接触部材１６１と複数の島状抵抗性接触部材１６５を完成する一方、その下の真性半導体１５１部分を露出させる。感光膜を除去した後、データ線１７１及びドレーン電極１７５をエッチングマスクとして用いて露出された不純物半導体１６４を除去する際には、データ線１７１及びドレーン電極１７５をなすモリブデン系列の導電膜が損傷を受けるのを防止するために、ＣＦ４+ＨＣｌ気体を用いて不純物半導体１６４をエッチングする。
次に、真性半導体１５１部分の表面を安定化するために酸素プラズマ処理を引き続き実施するのが好ましい。
次に、図１１及び図１２のように、感光性を有する有機絶縁物質を塗布して保護膜１８０を形成し、写真工程により乾式エッチングして複数の接触孔１８５、１８７、１８２を形成する。接触孔１８２、１８５、１８７は、ドレーン電極１７５、維持蓄電器用導電体１７７、及びデータ線１７１の端部１７９である接触部を露出する。この時、ゲート線１２１の端部を露出したり、ゲート線１２１と同一層に形成される他の薄膜を露出する場合には、ゲート絶縁膜１４０も共にパターニングする。
接触孔１８２、１８５、１８７を形成した後、接触孔１８２、１８５、１８７を通じてアルミニウムを含む導電膜が露出される場合には、アルミニウム全面エッチングにて露出されたアルミニウムの導電膜を除去するのが好ましい。この時、アルミニウムの導電膜が、保護膜１８０の下部までエッチングされアンダーカットが生じ、後の他の薄膜プロファイルを弱いものにすることがあるが、接触部で接触孔１８２を通じてデータ線１７１端部１７９の境界を露出させることによって、少なくとも一部でアンダーカットを生じさせず、後の薄膜プロファイルを良好に形成でき、これによって接触部の接触抵抗を最少に抑制できる。
一方、連結部４００（図３及び図４参照）では、前述したように、連結部の接触信頼度を確保しながら駆動回路を良好に連結するために、データ線１７１の端部１７９である接触部が集まっている連結部４００の保護膜１８４の膜厚を他の部分１８８より薄く形成する。したがって、保護膜１８０は、データ線１７１端部１７９の上部に位置して連結部４００を構成する第１部分１８４、第１部分１８４より膜厚の厚い第２部分１８８、及び第１部分１８４から第２部分１８８に至るまで次第に厚くなる第３部分１８６を含む。このような保護膜１８０を形成するために、露光マスク５００に透過領域Ｂ１と遮光領域のみだけでなく、半透明領域Ｃ１を設ける方法がある。半透明領域には、スリットパターン、格子パターン、または透過率が中間であるか厚さが中間である薄膜が備えられる。スリットパターンを用いる際には、スリット幅やスリット間の間隔が写真工程に使われる露光器の分解能より小さいのが好ましい。他には、リフローが可能な感光膜を用いる方法がある。即ち、透明領域と遮光領域だけを持つ通常のマスクにてリフロー可能な感光膜パターンを形成した後、リフローさせて、感光膜が残留しない領域に流すことによって薄い部分を形成する。
この時、図１３のように、膜厚が薄くなる連結部４００の境界に位置する保護膜１８０の第３部分１８６を緩慢な傾斜面Ｓを有するテーパ構造に形成するためには、遮光領域Ａ１に近づくほど次第に半透明領域Ｃ１の光透過率を減少させる。このために、第３部分１８６に対応する半透明領域Ｃ１に形成されている遮光領域Ａ１に近づくほどスリット５１０の間隔を次第に狭くなるよう調節することができ、このために、スリット５１０の間隔またはスリット５１０を定義する遮光パターン５２０の幅または間隔を増加したり減少するように調節する。本発明の実施例で、連結部４００である第１部分１８４に対応する半透明領域Ｃ１に配置されているスリット５１０の幅及び遮光パターン５２０の間隔が１．３μｍのマスクを用いた。ここで、第３部分１８６に対応する半透明領域Ｃ１でスリット５１０の幅は１．３μｍと一定であり、遮光パターン５２０は、遮光領域Ａ１に隣接するほど１．３μｍ、１．８μｍ、２．３μｍの幅を持って４個ずつ配置されている。このようなマスク５００を用いて保護膜１８０の第３部分を形成したところ、第３部分１８６は５-６度範囲の傾斜角（θ）を有するテーパ構造に形成できた。
最後に、図１に示したように、ＩＺＯまたはＩＴＯ膜をスパッタリング法により積層し、感光膜パターンを用いた写真エッチング工程でパターニングして、複数の画素電極１９０と複数の接触補助部材８２を形成する。写真エッチング工程では、ＩＺＯ膜またはＩＴＯ膜の上部に感光膜を塗布し露光現像して、感光膜パターンを形成した後、これをマスクとしてＩＺＯ膜またはＩＴＯ膜エッチングする。この時、連結部の境界が急な傾斜面を有する場合には、連結部の境界に段差によって感光膜が他の部分より厚く形成されるが、厚い部分は写真工程時に十分に露光されず、感光膜を現象しても連結部の境界に感光膜の一部が残留する。したがって、残された感光膜によって連結部の境界でＩＺＯ膜またはＩＴＯ膜が残されることになる。このように残された導電膜は、異方性導電膜を用いて連結部に駆動回路を連結する際に、互いに隣接する信号線を短絡させる原因となる。
本発明の実施例では、外部の駆動回路が連結される連結部で保護膜の膜厚を薄く形成することによって、連結部の段差のために生じる接触不良を防止できる。また、連結部４００の傾斜面Ｓを緩慢に形成して連結部の境界で感光膜が厚く塗布されないようにし、ＩＴＯまたはＩＺＯの導電膜が残留することを防ぎ、これによって駆動回路を連結する際に短絡の発生を防止し、連結部の接触信頼度を確保できる。
一方、写真エッチング工程における感光膜は、連結部境界の角部で特に厚く形成されるので、連結部４００の境界では角部を持たないのが好ましい。これについて図面を参照して具体的に説明する。
図１４ａ及び図１４ｂは、本発明の他の実施例による液晶表示装置用薄膜トランジスタ表示板における連結部境界の平面図である。
図１４ａ及び図１４ｂのように、本発明の実施例による薄膜トランジスタ表示板における連結部４００は、テーパ構造に形成されて傾斜面（Ｓ）がなす連結部４００の境界が角が取れた形状や、緩やかな扇状であり得る。
前記では、半導体層とデータ線を、互いに異なるマスクにて写真エッチング工程によって形成する製造方法に本発明の実施例を適用したが、本発明による製造方法は、製造コストを最少に節減するために、半導体層とデータ線を一つの感光膜パターンを用いた写真エッチング工程で形成する液晶表示装置用薄膜トランジスタ表示板の製造方法においても同様に適用できる。これについて図面を参照して詳細に説明する。
まず、図１５、図１６ａ及び図１６ｂを参照して、本発明の第２実施例による液晶表示装置用薄膜トランジスタ表示板の単位画素構造について詳細に説明する。
図１５は本発明の他の実施例による液晶表示装置用薄膜トランジスタ表示板の配置図である。図１６ａ及び図１６ｂは、各々図１５に示した薄膜トランジスタ表示板のXVIa-XVIa'線及びXVIb-XVIb'線による断面図である。
図１５乃至図１６ｂのように、本実施例による液晶表示装置用薄膜トランジスタ表示板の層状構造は、ほとんど図１及び図２に示した液晶表示装置用薄膜トランジスタ表示板の層状構造と同じである。即ち、基板１１０上に複数のゲート電極１２４を含む複数のゲート線１２１が形成されており、その上にゲート絶縁膜１４０、複数の突出部１５４を含む複数の線状半導体１５１、複数の突出部１６３を各々含む複数の線状抵抗性接触部材１６１及び複数の島状抵抗性接触部材１６５が順次に形成されている。抵抗性接触部材１６１、１６５及びゲート絶縁膜１４０上には、複数のソース電極１５３を含む複数のデータ線１７１、複数のドレーン電極１７５、複数の維持蓄電器用導電体１７７が形成され、その上に保護膜１８０が形成されている。保護膜１８０及び/またはゲート絶縁膜１４０には、複数の接触孔１８２、１８５、１８７、１８１が形成されており、保護膜１８０上には、複数の画素電極１９０と複数の接触補助部材８１、８２が形成されている。
しかし、図１及び図２に示した薄膜トランジスタ表示板と異なり、本実施例による薄膜トランジスタ表示板は、ゲート線１２１に拡張部を設ける代わりにゲート線１２１と同一層にゲート線１２１と電気的に分離された複数の維持電極線１３１を設け、ドレーン電極１７５と重畳させて維持蓄電器を形成する。維持電極線１３１は、共通電圧などの予め決められた電圧の印加を外部から受け、画素電極１９０とゲート線１２１の重畳で発生する保持容量が十分な場合には、維持電極線１３１は省略できる。そして、画素の開口率を極大化するために画素領域の周縁に配置することもできる。
半導体１５１は、薄膜トランジスタが位置する突出部１５４を除けば、データ線１７１、ドレーン電極１７５、及びその下部の抵抗性接触部材１６１、１６５と実質的に同じ平面形状を有する。具体的には、線状半導体１５１は、データ線１７１及びドレーン電極１７５とその下部の抵抗性接触部材１６１、１６５の下に存在する部分の他にも、ソース電極１７３とドレーン電極１７５との間にこれらによって遮られず露出された部分を有する。
また、ゲート線１２１は、端部１２９に駆動回路と連結するための接触部を有するが、接触部であるゲート線１２１の端部１２９は、ゲート絶縁膜１４０及び保護膜１８０に形成されている接触孔１８１を通じて露出されており、保護膜１８０の上部に形成されている接触補助部材８１と接触孔１８１を通じて連結されている。
ここで、本発明の第２実施例による液晶表示装置用薄膜トランジスタ表示板における連結部の構造は、図３及び図４と同一であり、図示は省略した。
以上で、本発明の好ましい実施例について詳細に説明したが、本発明の権利範囲はこれに限定されることではなく、特許請求の範囲で定義している本発明の基本概念を利用した当業者の様々な変形及び改良形態も本発明の権利範囲に属するものである。
本発明の第１実施例による液晶表示装置用薄膜トランジスタ表示板の配置図である。 図１の薄膜トランジスタ表示板のII-II'線による断面図である。 本発明の実施例による薄膜トランジスタ表示板の外部駆動集積回路が連結される連結部の平面図である。 図３の連結部のIV-IV'線による断面図である。 図１乃至図４に示した薄膜トランジスタ表示板を本発明の一実施例によって製造する中間工程における薄膜トランジスタ表示板の配置図であり、その工程順を示している。 図５に示した薄膜トランジスタ表示板のVIb-Vib'線による断面図である。 図１乃至図４に示した薄膜トランジスタ表示板を本発明の一実施例によって製造する中間工程における薄膜トランジスタ表示板の配置図であり、その工程順を示している。 図７に示した薄膜トランジスタ表示板のVIIIb-VIIIb'線による断面図である。 図１乃至図４に示した薄膜トランジスタ表示板を本発明の一実施例によって製造する中間工程における薄膜トランジスタ表示板の配置図であり、その工程順を示している。 図９に示した薄膜トランジスタ表示板のXb-Xb'線による断面図である。 図１乃至図４に示した薄膜トランジスタ表示板を本発明の一実施例によって製造する中間工程における薄膜トランジスタ表示板の配置図であり、その工程順を示している。 図１１に示した薄膜トランジスタ表示板のXIIb-XIIb'線による断面図である。 本発明の一実施例による製造方法における連結部の断面図である。 本発明の他の実施例による液晶表示装置用薄膜トランジスタ表示板における連結部の境界の平面図である。 本発明の他の実施例による液晶表示装置用薄膜トランジスタ表示板における連結部の境界の平面図である。 本発明の他の実施例による液晶表示装置用薄膜トランジスタ表示板の配置図である。 図１５に示した薄膜トランジスタ表示板のXVIa-XVIa'線による断面図である。 図１５に示した薄膜トランジスタ表示板のXVIb-XVIb'線による断面図である。
符号の説明
１１０ 絶縁基板
１２１ ゲート線
１２４ ゲート電極
１２７ 拡張部
１４０ ゲート絶縁膜
１５１ 半導体
１６１、１６５ 抵抗性接触部材
１６３ 突出部
１７１ データ線
１７５ ドレーン電極
１７３ ソース電極
１７７ 維持蓄電器用導電体
１８０ 保護膜
１８２、１８５、１８７、１８１ 接触孔
１９０ 画素電極
４００ 連結部
５００ マスク

Claims (21)

  1. 複数の信号線、
    前記信号線と連結されている薄膜トランジスタ、
    前記信号線及び薄膜トランジスタの上に形成されている保護膜、
    前記保護膜上に形成され、前記薄膜トランジスタに連結されている画素電極を含み、
    前記各信号線は外部と連結するための接触部を有し、
    前記保護膜は、前記接触部上において所定の膜厚を有する第１部分と、前記第１部分より膜厚の厚い第２部分と、前記第１部分と前記第２部分との間に位置し、４５度以下の傾斜角を有するテーパ構造に形成されている第３部分と、を含む薄膜トランジスタ表示板。
  2. 前記傾斜角は５−１０度の範囲である、請求項１に記載の薄膜トランジスタ表示板。
  3. 前記保護膜の薄くなる部分の幅は１０−４０μｍの範囲である、請求項１に記載の薄膜トランジスタ表示板。
  4. 前記画素電極の周縁は、前記保護膜を隔てて前記信号線と重なっている、請求項１に記載の薄膜トランジスタ表示板。
  5. 前記保護膜は有機絶縁物質からなる、請求項１に記載の薄膜トランジスタ表示板。
  6. 前記保護膜は前記接触部を露出する接触孔を有する、請求項１に記載の薄膜トランジスタ表示板。
  7. 前記画素電極と同一層に形成され、前記接触孔を通じて前記接触部と連結されている接触部材をさらに含む、請求項６に記載の薄膜トランジスタ表示板。
  8. 前記接触孔は、前記接触部の境界を露出する、請求項６に記載の薄膜トランジスタ表示板。
  9. 前記信号線は互いに交差するゲート線とデータ線を含む、請求項１に記載の薄膜トランジスタ表示板。
  10. 前記薄膜トランジスタは、前記ゲート線の一部であるゲート電極と、前記データ線の一部であるソース電極と、前記画素電極と連結されたドレーン電極と、前記ソース電極及び前記ドレーン電極と前記ゲート電極との間に配置されている半導体とを含む、請求項９に記載の薄膜トランジスタ表示板。
  11. 前記半導体は、前記データ線に沿って延長されている、請求項１０に記載の薄膜トランジスタ表示板。
  12. 前記ソース電極と前記ドレーン電極の間を除く前記半導体は、前記データ線と前記ドレーン電極と同じ平面パターンを有する、請求項１１に記載の薄膜トランジスタ表示板。
  13. 前記画素電極はＩＺＯまたはＩＴＯからなる、請求項１に記載の薄膜トランジスタ表示板。
  14. 基板上にゲート電極を有するゲート線を形成する段階、
    前記基板上にゲート絶縁膜を積層する段階、
    前記ゲート絶縁膜の上部に半導体層を形成する段階、
    前記半導体層と接するソース電極を有するデータ線及びドレーン電極を形成する段階、
    前記半導体層を覆い、外部との連結のための前記ゲート線または前記データ線の接触部を露出する接触孔を有し、所定の膜厚を有する第１部分、前記第１部分より膜厚の厚い第２部分、前記第１部分と前記第２部分との間に位置し、４５度以下の傾斜角を有するテーパ構造に形成される第３部分を含む保護膜を形成する段階、
    前記ドレーン電極と連結される画素電極を形成する段階、
    を含む、薄膜トランジスタ表示板の製造方法。
  15. 前記第３部分の傾斜角を５−１０度の範囲に形成する、請求項１４に記載の薄膜トランジスタ表示板の製造方法。
  16. 前記保護膜の形成段階は、マスクを用いた写真エッチング工程によって形成され、
    前記マスクは、前記第１部分のうち接触孔以外の部分及び第３部分に対応して光の一部のみ透過させる第１領域、前記接触孔に対応して光のほとんどを透過させる第２領域、前記第２部分に対応して光のほとんどを遮断する第３領域、を含む、請求項１４に記載の薄膜トランジスタ表示板の製造方法。
  17. 前記マスクの前記第１領域には、スリットまたは格子パターンが形成されている、請求項１６に記載の薄膜トランジスタ表示板の製造方法。
  18. 前記第３領域に近づくほど前記第１領域のスリットまたは格子パターンの幅もしくは間隔が変化する、請求項１６に記載の薄膜トランジスタ表示板の製造方法。
  19. 前記第１部分に対応する前記第１領域のスリットの幅は一定であり、前記第３領域に近づくほど、前記スリットの間隔が次第に狭くなる、請求項１８に記載の薄膜トランジスタ表示板の製造方法。
  20. 前記保護膜は、有機絶縁物質で形成される、請求項１４に記載の薄膜トランジスタ表示板の製造方法。
  21. 前記画素電極は、ＩＺＯまたはＩＴＯで形成される、請求項１４に記載の薄膜トランジスタ表示板の製造方法。
JP2004222423A 2003-07-29 2004-07-29 薄膜トランジスタ表示板及びその製造方法 Active JP4481759B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020030052250A KR100973809B1 (ko) 2003-07-29 2003-07-29 박막 트랜지스터 표시판 및 그의 제조 방법
KR1020030062202A KR100935673B1 (ko) 2003-09-05 2003-09-05 박막 트랜지스터 표시판 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
JP2005049880A JP2005049880A (ja) 2005-02-24
JP4481759B2 true JP4481759B2 (ja) 2010-06-16

Family

ID=34277790

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004222423A Active JP4481759B2 (ja) 2003-07-29 2004-07-29 薄膜トランジスタ表示板及びその製造方法

Country Status (4)

Country Link
US (3) US7411216B2 (ja)
JP (1) JP4481759B2 (ja)
CN (1) CN100444005C (ja)
TW (1) TW200531284A (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100647775B1 (ko) * 2004-12-01 2006-11-23 엘지.필립스 엘시디 주식회사 박막 트랜지스터 기판 및 제조 방법
KR100709255B1 (ko) * 2005-08-11 2007-04-19 삼성에스디아이 주식회사 평판 표시 장치 및 그 제조 방법
JP4921997B2 (ja) * 2006-02-07 2012-04-25 三星電子株式会社 薄膜トランジスタ表示パネル及びその製造方法
KR20080008562A (ko) 2006-07-20 2008-01-24 삼성전자주식회사 어레이 기판의 제조방법, 어레이 기판 및 이를 갖는표시장치
KR101409286B1 (ko) * 2007-05-21 2014-06-25 엘지디스플레이 주식회사 표시장치
CN100452412C (zh) * 2007-05-31 2009-01-14 友达光电股份有限公司 像素结构与制造方法及含像素结构的光电装置与制造方法
JP4485559B2 (ja) 2007-09-26 2010-06-23 株式会社 日立ディスプレイズ 液晶表示装置
CN101504499B (zh) * 2008-02-04 2011-08-31 北京京东方光电科技有限公司 Tft-lcd的数据线引线区的结构及其制作方法
KR101458910B1 (ko) * 2008-03-28 2014-11-10 삼성디스플레이 주식회사 표시 장치
JP2009265326A (ja) * 2008-04-24 2009-11-12 Hitachi Displays Ltd 表示装置およびその製造方法
WO2010058739A1 (ja) * 2008-11-21 2010-05-27 シャープ株式会社 表示パネル用の基板、表示パネル
JP2011138090A (ja) * 2010-01-04 2011-07-14 Seiko Epson Corp 電子デバイス用基板、電子デバイス及びこれらの製造方法並びに電子機器
US8867010B2 (en) * 2010-08-31 2014-10-21 Sharp Kabushiki Kaisha Display panel and method for producing the same
TWI419095B (zh) * 2010-10-25 2013-12-11 Au Optronics Corp 顯示器
KR20140088810A (ko) * 2013-01-03 2014-07-11 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN103064223B (zh) * 2013-01-07 2015-02-11 京东方科技集团股份有限公司 一种阵列基板和一种显示面板
KR101994974B1 (ko) * 2013-01-10 2019-07-02 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR102028176B1 (ko) * 2013-06-03 2019-11-05 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN104062786B (zh) * 2014-07-01 2017-07-28 深圳市华星光电技术有限公司 液晶显示器的连接垫结构及其制作方法
JP6326312B2 (ja) 2014-07-14 2018-05-16 株式会社ジャパンディスプレイ 表示装置
CN104241328B (zh) * 2014-08-20 2017-03-01 京东方科技集团股份有限公司 Pmoled阵列基板及其制作方法、显示装置和掩模板
JP6173988B2 (ja) * 2014-08-28 2017-08-02 株式会社ジャパンディスプレイ 電極基板の製造方法、電極基板、表示装置および入力装置
TWI553388B (zh) * 2014-09-11 2016-10-11 群創光電股份有限公司 液晶顯示裝置及其元件基板
CN104362155B (zh) * 2014-11-24 2017-12-08 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
KR102390441B1 (ko) * 2015-10-15 2022-04-26 삼성디스플레이 주식회사 유기발광 표시장치
KR102420079B1 (ko) * 2017-06-16 2022-07-13 삼성디스플레이 주식회사 디스플레이 장치
CN107799473A (zh) * 2017-10-25 2018-03-13 武汉华星光电技术有限公司 阵列基板的制作方法
US20210233840A1 (en) * 2018-05-03 2021-07-29 University Of Louisville Research Foundation, Inc. Self-configuring contact arrays for interfacing with electric circuits and fabric carriers
JP2019197113A (ja) * 2018-05-08 2019-11-14 Jsr株式会社 配線部材及び配線部材の製造方法
CN110993609A (zh) * 2019-11-15 2020-04-10 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法
CN114355659B (zh) * 2022-03-21 2022-06-14 南昌虚拟现实研究院股份有限公司 基于阵列基板结构的光学显示器件制作方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5197385A (en) * 1975-02-21 1976-08-26 Handotaisochino seizohoho
JP2570255B2 (ja) 1985-08-09 1997-01-08 日本電気株式会社 薄膜トランジスタマトリツクスアレ−パネル及びその製造方法
JP3172840B2 (ja) * 1992-01-28 2001-06-04 株式会社日立製作所 アクティブマトリクス基板の製造方法および液晶表示装置
US5485019A (en) * 1992-02-05 1996-01-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
JPH06160901A (ja) 1992-11-20 1994-06-07 Sanyo Electric Co Ltd 液晶表示装置
JPH07335753A (ja) * 1994-06-06 1995-12-22 Sharp Corp 半導体装置及びその製造方法
JP3306488B2 (ja) 1996-07-02 2002-07-24 シャープ株式会社 アクティブマトリクス基板
KR100244447B1 (ko) 1997-04-03 2000-02-01 구본준 액정 표시 장치 및 그 액정 표시 장치의 제조 방법
JP3097841B2 (ja) 1997-11-20 2000-10-10 松下電器産業株式会社 フォトマスク及びアクティブ素子アレイ基板の製造方法
JPH11243204A (ja) * 1998-02-25 1999-09-07 Matsushita Electric Ind Co Ltd アクティブマトリックス基板及びその液晶表示装置
KR20000053415A (ko) * 1999-01-08 2000-08-25 마츠시타 덴끼 산교 가부시키가이샤 액정 디스플레이 디바이스, 액정 디스플레이 패널용 기판및 액정 디스플레이 패널의 제조 방법
KR100715943B1 (ko) 2001-01-29 2007-05-08 삼성전자주식회사 액정표시장치 및 그 제조방법
JP4651826B2 (ja) 2001-01-31 2011-03-16 Ｎｅｃ液晶テクノロジー株式会社 反射型表示装置及びその製造方法
JP4689851B2 (ja) * 2001-02-23 2011-05-25 Ｎｅｃ液晶テクノロジー株式会社 アクティブマトリクス型液晶表示装置
KR100803177B1 (ko) 2001-05-14 2008-02-14 삼성전자주식회사 액정표시장치용 박막 트랜지스터 및 그 제조방법
JP4876341B2 (ja) * 2001-07-13 2012-02-15 日本電気株式会社 アクティブマトリクス基板及びその製造方法
US7317208B2 (en) * 2002-03-07 2008-01-08 Samsung Electronics Co., Ltd. Semiconductor device with contact structure and manufacturing method thereof
KR100929675B1 (ko) * 2003-03-24 2009-12-03 삼성전자주식회사 다중 도메인 액정 표시 장치 및 그 박막 트랜지스터 기판
KR100973809B1 (ko) 2003-07-29 2010-08-03 삼성전자주식회사 박막 트랜지스터 표시판 및 그의 제조 방법

Also Published As

Publication number Publication date
US7732266B2 (en) 2010-06-08
TW200531284A (en) 2005-09-16
US7411216B2 (en) 2008-08-12
JP2005049880A (ja) 2005-02-24
US20050062046A1 (en) 2005-03-24
US7888678B2 (en) 2011-02-15
CN100444005C (zh) 2008-12-17
CN1577025A (zh) 2005-02-09
US20090014727A1 (en) 2009-01-15
US20100171121A1 (en) 2010-07-08

Similar Documents

Publication Publication Date Title
JP4481759B2 (ja) 薄膜トランジスタ表示板及びその製造方法
US20070211188A1 (en) Thin film transistor array panel
KR20090096226A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US7422916B2 (en) Method of manufacturing thin film transistor panel
JP2006108612A (ja) 薄膜トランジスタ表示板の製造方法
JP2004226975A (ja) 薄膜トランジスタ表示板及びその製造方法
US7462895B2 (en) Signal line for display device and thin film transistor array panel including the signal line
JP2007013083A (ja) 薄膜トランジスタ基板及びその製造方法
JP4722469B2 (ja) 薄膜トランジスタ表示板
JP2005049877A (ja) 薄膜トランジスタ表示板及びその製造方法
JP5048914B2 (ja) 薄膜トランジスタ表示板の製造方法
JP2007102225A (ja) 薄膜トランジスタ表示板及びその製造方法
KR101160823B1 (ko) 박막 트랜지스터 표시판과 그 제조 방법
KR100997963B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR100973809B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20060028519A (ko) 박막트랜지스터 표시판 및 그 제조 방법
KR101219050B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR100935673B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR100984352B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR100980019B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101026797B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR100997969B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20060020895A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20050102442A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20050093881A (ko) 박막 트랜지스터 표시판의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070727

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091027

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100309

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100318

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130326

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4481759

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130326

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130326

Year of fee payment: 3

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140326

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250