KR101219050B1 - 박막 트랜지스터 표시판 및 그 제조 방법 - Google Patents

박막 트랜지스터 표시판 및 그 제조 방법 Download PDF

Info

Publication number
KR101219050B1
KR101219050B1 KR1020120011954A KR20120011954A KR101219050B1 KR 101219050 B1 KR101219050 B1 KR 101219050B1 KR 1020120011954 A KR1020120011954 A KR 1020120011954A KR 20120011954 A KR20120011954 A KR 20120011954A KR 101219050 B1 KR101219050 B1 KR 101219050B1
Authority
KR
South Korea
Prior art keywords
electrode
gate line
line
data line
thin film
Prior art date
Application number
KR1020120011954A
Other languages
English (en)
Other versions
KR20120023165A (ko
Inventor
김장수
이영욱
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020120011954A priority Critical patent/KR101219050B1/ko
Publication of KR20120023165A publication Critical patent/KR20120023165A/ko
Application granted granted Critical
Publication of KR101219050B1 publication Critical patent/KR101219050B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate

Abstract

본 발명의 일 실시예에 박막 트랜지스터 표시판 기판, 기판 위에 위치하는 게이트선, 게이트선과 교차하는 데이터선, 상기 게이트선 및 상기 데이터선과 연결되어 있는 박막 트랜지스터, 상기 게이트선, 상기 데이터선 및 상기 박막 트랜지스터 상부에 위치하는 유기 절연막, 상기 유기 절연막 위에 위치하는 제1 전극, 상기 제1 전극 위에 위치하는 보호막, 상기 보호막 위에 위치하는 제2 전극을 포함하고, 상기 제1 전극은 평면 모양을 갖고, 상기 제2 전극은 복수의 가지 전극들을 포함하며, 상기 제1 전극은 상기 제2 전극과 중첩한다.

Description

박막 트랜지스터 표시판 및 그 제조 방법{THIN FILM TRANSISTOR ARRAY PANEL AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전계 생성 전극이 형성되어 있는 두 장의 표시판과 그 사이에 삽입되어 있는 액정층으로 이루어지며, 전계 생성 전극에 전압을 인가하여 액정층에 전계를 생성하고 이를 통하여 액정층의 액정 분자들의 배향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.
일반적으로 하나의 표시판에는 게이트 신호 또는 주사 신호를 전달하는 게이트선, 화상 신호 또는 데이터 신호를 전달하는 데이터선, 화상 신호가 전달되는 화소 전극 및 게이트 신호를 통하여 각 화소의 화소 전극에 전달되는 화상 신호를 제어하는 박막 트랜지스터 등이 형성되어 있으며, 이와 마주하는 다른 표시판에는 다양한 색의 화상을 구현하기 위해 각각의 화소에 배치되어 있는 적, 녹, 청의 색 필터가 형성되어 있다.
그러나, 이러한 액정 표시 장치의 크기가 증가함에 따라 두 표시판은 제조 공정시 오정렬이 심하게 발생하며, 이는 대비비(contrast ratio) 저하 또는 혼색 현상 등의 문제점이 발생하는데, 이러한 문제점을 보상해주기 위해 화소 사이에 형성된 블랙 매트릭스의 폭을 증가시킨다. 하지만, 블랙 매트릭스의 폭을 증가시키면 화소의 개구율이 감소하게 된다.
본 발명이 해결하고자 하는 과제는 개구율을 확보하면서 오정렬을 방지할 수 있는 박막 트랜지스터 표시판 및 그 제조 방법을 제공하는 것이다.
본 발명의 실시예에 박막 트랜지스터 표시판은 기판, 상기 기판 위에 위치하는 게이트선, 상기 게이트선과 교차하는 데이터선, 상기 게이트선 및 상기 데이터선과 연결되어 있는 박막 트랜지스터, 상기 게이트선, 상기 데이터선 및 상기 박막 트랜지스터 상부에 위치하는 유기 절연막, 상기 유기 절연막 위에 위치하는 제1 전극, 상기 제1 전극 위치하는 보호막 그리고 상기 보호막 위에 위치하는 제2 전극을 포함하고, 상기 제1 전극은 평면 모양을 갖고, 상기 제2 전극은 복수의 가지 전극들을 포함하며, 상기 제1 전극은 상기 제2 전극과 중첩한다.
상기 데이터선은 상기 제1 전극과 중첩할 수 있다.
상기 게이트선은 상기 제1 전극과 중첩할 수 있다.
상기 제2 전극은 접촉 구멍을 통해 상기 박막 트랜지스터의 드레인 전극과 연결될 수 있다.
상기 제1 전극은 개구부를 포함하고 상기 접촉 구멍은 상기 개구부 내에 위치할 수 있다.
상기 제1 전극은 공통 신호선에 연결될 수 있다.
상기 게이트선과 상기 데이터선의 중첩 부분에 위치하며, 상기 게이트선과 상기 데이터선 사이에 위치하는 반도체층을 더 포함할 수 있다.
상기 데이터선과 상기 유기 절연막 사이에 위치하는 무기 절연막을 더 포함할 수 있다.
상기 게이트선과 상기 데이터선의 중첩 부분은 상기 제1 전극과 중첩할 수 있다.
상기 가지 전극들은 상기 게이트선 또는 상기 데이터선과 각도를 가지며 기울어질 수 있다.
상기 가지 전극들은 상기 게이트선에 평행한 상기 제2 전극의 중심선 주변에서 대칭으로 배열될 수 있다.
본 발명의 실시예에 따른 박막 트랜지스터 표시판은 기판, 상기 기판 위에 위치하는 게이트선, 상기 게이트선과 교차하는 데이터선, 상기 게이트선 및 상기 데이터선과 연결되어 있는 박막 트랜지스터, 상기 게이트선, 상기 데이터선 및 상기 박막 트랜지스터 위에 위치하는 색필터, 상기 색필터 위에 위치하는 제1 전극, 상기 제1 전극 위에 위치하는 보호막 그리고 상기 보호막 위에 위치하는 제2 전극을 포함하고, 상기 제1 전극은 평면 모양을 갖고, 상기 제2 전극은 복수의 가지 전극들을 포함하며, 상기 제1 전극은 상기 제2 전극과 중첩한다.
상기 데이터선은 상기 제1 전극과 중첩할 수 있다.
상기 게이트선은 상기 제1 전극과 중첩할 수 있다.
상기 제2 전극은 접촉 구멍을 통해 상기 박막 트랜지스터의 드레인 전극과 연결될 수 있다.
상기 제1 전극은 개구부를 포함하고, 상기 접촉 구멍은 상기 개구부 내에 위치할 수 있다.
상기 제1 전극은 공통 신호선에 연결될 수 있다.
상기 게이트선과 상기 데이터선의 중첩 부분에 위치하며, 상기 게이트선과 상기 데이터선 사이에 위치하는 반도체층을 더 포함할 수 있다.
상기 데이터선과 상기 색필터 사이에 위치하는 무기 절연막을 더 포함할 수 있다.
상기 게이트선과 상기 데이터선의 상기 중첩 부분은 상기 제1 전극과 중첩할 수 있다.
상기 가지 전극들은 상기 게이트선 또는 상기 데이터선과 각도를 가지며 기울어일 수 있다.
상기 가지 전극들은 상기 게이트선에 평행한 상기 제2 전극의 중심선 주변에서 대칭으로 배열될 수 있다.
상기 색필터는 복수의 색필터를 포함하고, 상기 복수의 색필터의 이웃하는 가장자리는 서로 중첩하며, 상기 복수의 색필터의 상기 중첩하면서 이웃하는 가장자리는 상기 데이터선과 중첩할 수 있다.
상기 복수의 샐필터의 이웃하는 가장자리는 빛을 차단하는 차광 부재로 사용될 수 있다.
본 발명에 따른 박막 트랜지스터 표시판에서는 오정렬을 최소화하고 박막 트랜지스터의 크기를 최소화하여 화소의 개구율을 극대화할 수 있고, 세로줄 얼룩을 방지할 수 있다.
또한, 박막 트랜지스터 표시판의 제조 방법에서는 색 필터를 신호선과 공통 전극 및 화소 전극 사이에 형성하여 ITO 또는 IZO 식각액에 의해 신호선이 손상되는 것을 방지할 수 있으며, 상부 보호막을 감광성 물질로 형성하여 마스크로 사용할 수 있어 제조 공정을 단순화할 수 있다.
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 구조를 도시한 배치도이고,
도 2 내지 도 4는 도 1의 박막 트랜지스터 표시판을 II-II 선, III-III'-III" 및 IV-IV 선을 따라 잘라 도시한 각각의 단면도이고,
도 5, 도 7, 도 9, 도 11, 도 13 및 도 15는 도 1 내지 도 4의 박막 트랜지스터 표시판을 본 발명의 실시예에 따라 제조하는 중간 과정에서의 박막 트랜지스터 표시판의 배치도이고,
도 6a 내지 도 6c는 도 5의 박막 트랜지스터 표시판을 VIa-VIa, VIb-VIb'-VIb" 및 VIc-VIc 선을 따라 절단한 단면도이고,
도 8a 내지 도 8c는 도 7의 박막 트랜지스터 표시판을 VIIIa-VIIIa, VIIIb-VIIIb'-VIIIb" 및 VIIIc-VIIIc 선을 따라 절단한 단면도이고,
도 10a 내지 도 10c는 도 9의 박막 트랜지스터 표시판을 Xa-Xa, Xb-Xb'-VIb" 및 Xc-Xc 선을 따라 절단한 단면도이고,
도 12a 내지 도 12c는 도 11의 박막 트랜지스터 표시판을 XIIa-XIIa, XIIb-XIIb'-XIIb" 및 XIIc-XIIc 선을 따라 절단한 단면도이고,
도 14a 내지 도 14c는 도 13의 박막 트랜지스터 표시판을 XIVa-XIVa, XIVb-XIVb'-XIVb" 및 XIVc-XIVc 선을 따라 절단한 단면도이고,
도 16a 내지 도 16c는 도 15의 박막 트랜지스터 표시판을 XVIa-XVIa, XVIb-XVIb'-XVIb" 및 XVIc-XVIc 선을 따라 절단한 단면도이다.
그러면, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예에 대하여 첨부한 도면을 참고로 하여 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 실시예에 따른 액정 표시 장치의 한 기판으로 사용하는 박막 트랜지스터 표시판에 대하여 도면을 참고로 하여 상세하게 설명한다.
먼저, 본 발명의 실시예에 따른 박막 트랜지스터 표시판에 대하여 도 1 내지 도 4를 참고로 하여 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고, 도 2 내지 도 4는 도 1의 박막 트랜지스터 표시판을 II-II, III-III'-III" 및 IV-IV 선을 따라 잘라 도시한 단면도이다.
투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 복수의 게이트선(gate line)(121) 및 공통 신호선(126)이 형성되어 있다.
게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있다. 각 게이트선(121)은 위아래로 돌출한 복수의 게이트 전극(gate electrode)(124)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(129)을 포함한다. 게이트 신호를 생성하는 게이트 구동 회로(도시하지 않음)는 집적 회로 칩의 형태로 기판(110) 위에 부착되는 가요성 인쇄 회로막(flexible printed circuit film)(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착될 수 있고, 또는 기판(110)에 집적될 수 있다. 게이트 구동 회로가 기판(110) 위에 집적되어 있는 경우 게이트선(121)이 연장되어 이와 직접 연결될 수 있다.
공통 신호선(126)은 외부로부터 입력되는 공통 전압(common voltage)을 전달하며, 게이트선(121)의 끝 부분(129)들과 인접하게 위치한다. 공통 신호선(126)은 게이트선(121)과 동일한 층으로 이루어져 있는데, 필요에 따라 확장부를 가질 수 있다.
게이트선(121) 및 공통 신호선(126)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 따위로 만들어질 수 있다. 그러나 이들은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수도 있다. 이 중 한 도전막은 신호 지연이나 전압 강하를 줄일 수 있도록 비저항(resistivity)이 낮은 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 만들어진다. 이와는 달리, 다른 도전막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 물리적, 화학적, 전기적 접촉 특성이 우수한 물질, 이를테면 몰리브덴 계열 금속, 크롬, 탄탈륨, 티타늄 등으로 만들어진다. 이러한 조합의 좋은 예로는 크롬 하부막과 알루미늄 (합금) 상부막 및 알루미늄 (합금) 하부막과 몰리브덴 (합금) 상부막을 들 수 있다. 그러나 게이트선(121)은 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.
게이트선(121) 및 공통 신호선(126)의 측면은 기판(110) 면에 대하여 경사져 있으며 그 경사각은 약 30도 내지 약 80도인 것이 바람직하다.
게이트선(121) 및 공통 신호선(125) 위에는 질화규소(SiNx) 또는 산화규소(SiOx) 따위로 만들어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다.
게이트 절연막(140) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 또는 다결정 규소(polysilicon) 등으로 만들어진 복수의 섬형 반도체(154)가 형성되어 있다. 섬형 반도체(154)는 게이트 전극(124) 위에 위치하며, 게이트선(121)의 경계를 덮는 연장부(extension)를 포함한다.
섬형 반도체(154) 위에는 복수의 섬형 저항성 접촉 부재(ohmic contact)(163, 165)가 형성되어 있다. 저항성 접촉 부재(163, 165)는 인 따위의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어지거나 실리사이드(silicide)로 만들어질 수 있다. 섬형 저항성 접촉 부재(163, 165)는 쌍을 이루어 섬형 반도체(154) 위에 배치되어 있다.
섬형 반도체(154)와 저항성 접촉 부재(163, 165)의 측면 역시 기판(110) 면에 대하여 경사져 있으며 경사각은 30도 내지 80도 정도이다.
저항성 접촉 부재(163, 165) 및 게이트 절연막(140) 위에는 복수의 데이터선(data line)(171)과 복수의 드레인 전극(drain electrode)(175)이 형성되어 있다.
데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121)과 교차한다. 각 데이터선(171)은 게이트 전극(124)을 향하여 뻗은 복수의 소스 전극(source electrode)(173)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(179)을 포함한다. 데이터 신호를 생성하는 데이터 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 데이터 구동 회로가 기판(110) 위에 집적되어 있는 경우, 데이터선(171)이 연장되어 이와 직접 연결될 수 있다.
드레인 전극(175)은 데이터선(171)과 분리되어 있고 게이트 전극(124)을 중심으로 소스 전극(173)과 마주 본다.
하나의 게이트 전극(124), 하나의 소스 전극(173) 및 하나의 드레인 전극(175)은 섬형 반도체(154)와 함께 하나의 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 반도체(154)에 형성된다.
데이터선(171) 및 드레인 전극(175)은 몰리브덴, 크롬, 탄탈륨 및 티타늄 등 내화성 금속(refractory metal) 또는 이들의 합금으로 만들어지는 것이 바람직하며, 내화성 금속막(도시하지 않음)과 저저항 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수 있다. 다중막 구조의 예로는 크롬 또는 몰리브덴 (합금) 하부막과 알루미늄 (합금) 상부막의 이중막, 몰리브덴 (합금) 하부막과 알루미늄 (합금) 중간막과 몰리브덴 (합금) 상부막의 삼중막을 들 수 있다. 그러나 데이터선(171) 및 드레인 전극(175)은 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.
저항성 접촉 부재(163, 165)는 그 아래의 반도체(154)와 그 위의 데이터선(171) 및 드레인 전극(175) 사이에만 존재하며 이들 사이의 접촉 저항을 낮추어 준다. 게이트선(121) 위에 위치한 반도체(154)의 연장부는 표면의 프로파일을 부드럽게 함으로써 데이터선(171)이 단선되는 것을 방지한다. 반도체(154)에는 소스 전극(173)과 드레인 전극(175) 사이를 비롯하여 데이터선(171) 및 드레인 전극(175)으로 가리지 않고 노출된 부분이 있다.
한편, 본 실시예에서 공통 신호선(126)이 게이트선(121)과 동일한 층으로 배치되어 있지만, 데이터선(171)과 동일한 층으로 배치될 수 있다.
데이터선(171), 드레인 전극(175) 및 노출된 반도체(151) 부분 위에는 하부 보호막(passivation layer)(180)이 형성되어 있다. 보호막(180)은 무기 절연물로 만들어지며, 무기 절연물의 예로는 질화규소와 산화규소를 들 수 있다. 그러나 하부 보호막(180)은 유기막의 우수한 절연 특성을 살리면서도 노출된 반도체(154) 부분에 해가 가지 않도록 하부 무기막과 상부 유기막의 이중막 구조를 가질 수 있다.
하부 보호막(180p) 위에는 복수의 색필터(230)가 형성되어 있다. 색필터(230)는 게이트선(121)과 데이터선(171)으로 둘러싸인 영역 내에 대부분 존재하며, 드레인 전극(175) 일부를 드러내는 개구부(235)를 가진다. 색필터(230)는 화소 전극(191) 열을 따라서 세로 방향으로 길게 뻗어 띠 모양을 이룰 수 있는데, 데이터선(171) 상부에서 색필터(230)는 테이퍼 구조의 측벽을 가질 수 있으며, 서로 이웃하는 가장자리부는 서로 중첩하여 평탄화를 이루거나 누설되는 빛을 흡수하는 차광 부재로 사용될 수 있다. 색필터(230)는 적색, 녹색 및 청색의 삼원색 등 기본색(primary color) 중 하나를 표시할 수 있다.
이때, 하부 보호막(180p)은 생략될 수 있다.
하부 보호막(180p) 및 색 필터(230) 상부에는 공통 신호가 전달되는 공통 전극(270)이 형성되어 있다. 도 4에서 보는 바와 같이 공통 전극(270)은 하부의 하부 보호막(180p) 및 게이트 절연막(140)과 함께 공통 신호선(126)을 드러내는 접촉 구멍(276)과 드레인 전극(175) 상부의 색 필터(230)를 드러내는 개구부(275)를 가진다. 공통 전극(270)의 개구부(275)는 색 필터(230)의 개구부(235)를 정의하는 색 필터(230) 일부를 드러낸다. 공통 전극(270)은 다결정, 단결정 또는 비정질의 ITO(indium tin oxide), 또는 IZO(indium zinc oxide) 등의 투명한 도전 물질로 만들어지며, 게이트선(121)과 데이터선(171)으로 둘러싸인 영역에서는 전면적으로 형성되어 있으며, 게이트선(121) 및 데이터선(171)의 끝 부분(129, 179)들이 배치되어 있는 영역에서는 제거되어 있다.
공통 전극(270) 및 노출된 색 필터(230) 및 하부 보호막(180) 상부에는 유기 절연 물질 또는 산화 규소 또는 질화 규소 등의 무기 절연 물질로 이루어진 상부 보호막(810q)이 형성되어 있다. 유기 절연물은 4.0 이하의 유전 상수를 가지는 것이 바람직하고, 감광성(photosensitivity)을 가질 수도 있으며, 평탄면을 제공할 수도 있으며, 균일도(uniformity)가 우수한 BCB(benzocyclobutene) 또는 아크릴(acryl) 계열을 사용할 수 있다.
상부 보호막(180q)은 하부 보호막(180p)과 함께 데이터선(171)의 끝 부분(179)을 드러내는 복수의 접촉 구멍(contact hole)(182)과 색 필터(230)의 개구부(235)와 함께 드레인 전극(175)을 드러내는 복수의 접촉 구멍(185)이 형성되어 있으며, 상부 보호막(180q)과 하부 보호막(180p) 및 게이트 절연막(140)에는 게이트선(121)의 끝 부분(129)을 드러내는 복수의 접촉 구멍(181)이 형성되어 있다. 또한, 상부 보호막(180q)은 공통 신호선(126)을 드러내며 공통 전극(270)의 접촉 구멍(276)을 정의하는 공통 전극(270) 일부를 드러내는 접촉 구멍(186)을 가지며, 공통 전극(270)의 개구부(275)의 측벽과 이를 통하여 드러난 색 필터(230)를 완전히 덮는다.
상부 보호막(180q) 위에는 복수의 화소 전극(pixel electrode line)(191) 및 복수의 접촉 보조 부재(contact assistant)(81, 82, 86)가 형성되어 있다. 이들은 다결정 또는 비정질 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 등의 투명한 도전 물질로 만들어질 수 있다.
화소 전극(191)은 주로 가로 방향으로 뻗어 있으며 공통 전극(270)과 중첩하는 복수의 가지 전극(191a)과 복수의 가지 전극(191a)의 둘레에서 복수의 가지 전극(191a)을 공통으로 연결하는 연결부(191b)를 포함한다.
가지 전극(191a)은 게이트선(121) 또는 수평 방향에 대하여 소정의 각도로 기울어져 있으며, 가지 전극(191a)은 게이트선(121)과 평행한 화소 전극(191)의 가로 중심선에 대하여 대칭을 이룬다.
화소 전극(191)의 경계를 정의하는 연결부(191b)의 외곽 경계는 직사각형 모양이다.
화소 전극(190)은 접촉 구멍(185) 및 개구부(235)를 통하여 드레인 전극(175)과 물리적·전기적으로 연결되어 드레인 전극(175)으로부터 데이터 전압을 인가 받는다. 접촉 구멍(185)을 정의하는 상부 보호막(180q)은 공통 전극(270)의 개구부(275)를 완전히 덮고 있어 화소 전극(191)과 공통 전극(270)은 완전히 절연되어 있다.
데이터 전압이 인가된 화소 전극(191)은 공통 전압을 인가 받는 공통 전극(270)과 함께 전기장을 생성함으로써 두 전극(191, 270) 위에 위치하는 액정층(도시하지 않음)의 액정 분자의 방향을 결정한다. 이와 같이 결정된 액정 분자의 방향에 따라 액정층을 통과하는 빛의 편광이 달라진다.
화소 전극(191)과 공통 전극(270)은 액정층을 유전체로 액정 축전기를 이루어 박막 트랜지스터가 턴 오프된 후에도 인가된 전압을 유지하는데, 이들(191, 270)은 또한 상부 보호막(180q)을 유전체로 유지 축전기를 이루어 액정 축전기의 전압 유지 능력을 강화시킨다.
접촉 보조 부재(81, 82)는 각각 접촉 구멍(181, 182)을 통하여 게이트선(121)의 끝 부분(129) 및 데이터선(171)의 끝 부분(179)과 연결된다. 접촉 보조 부재(81, 82)는 게이트선(121)의 끝 부분(129) 및 데이터선(171)의 끝 부분(179)과 외부 장치와의 접착성을 보완하고 이들을 보호한다.
또한, 접촉 보조 부재(86)는 접촉 구멍(276)을 통하여 드러난 공통 신호선(126) 및 접촉 구멍(186)을 통하여 드러난 공통 전극(270)과 함께 접촉하여 공통 신호선(126)과 공통 전극(270)을 전기적으로 연결한다. 공통 전극(270)은 공통 신호선(126)으로부터 공통 전압을 인가받는다.
이와 같은 박막 트랜지스터 표시판에서는 공통 전극(270)과 화소 전극(191) 사이에서 형성되는 전기장이 기판에 평행한 방향과 수직한 방향으로 함께 형성되어 액정 분자는 비틀어지는 동시에 기울어진다. 따라서, 넓은 시야각을 확보할 수 있는 동시에 투과율을 향상시킬 수 있다.
또한, 도 1에서 보는 바와 같이, 가지 전극(191a)을 두 방향으로 꺾어 배치함으로써 시인성을 극대화할 수 있다.
또한, 색 필터(230)를 게이트선(121) 및 데이터선(171)과 형성되어 있는 박막 트랜지스터 표시판에 배치하여 박막 트랜지스터 표시판의 크기가 커지더라도 나머지 다른 표시판과의 오정렬을 최소할 수 있으며, 이를 통하여 개구율을 향상시킬 수 있다.
또한, 데이터선(171)과 화소 전극(191) 사이에 공통 전극(270)이 위치하여, 화소 전극(191)과 데이터선(171) 사이에서 발생하는 기생 용량을 차단하여 세로줄 얼룩이 나타나는 현상을 방지할 수 있으며, 데이터선(171)과 화소 전극(191)사이의 오정렬 마진을 최소화할 수 있다.
또한, 공통 전극(171)과 화소 전극(191) 사이에 형성되어 있는 상부 보호막(180q)의 두께를 조절하여 이(191, 270)들 사이에 형성되는 유지 용량을 최소화할 수 있어, 박막 트랜지스터의 크기를 최소화할 수 있으며, 이를 통하여 화소의 개구율을 향상시킬 수 있다.
그러면 도 1 내지 도 4에 도시한 액정 표시 장치용 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법에 대하여 도 5 내지 도 16c를 참고로 하여 상세히 설명한다.
도 5, 도 7, 도 9, 도 11, 도 13 및 도 15는 도 1 내지 도 4의 박막 트랜지스터 표시판을 본 발명의 실시예에 따라 제조하는 중간 과정에서의 박막 트랜지스터 표시판의 배치도이고, 도 6a 내지 도 6c는 도 5의 박막 트랜지스터 표시판을 VIa-VIa, VIb-VIb'-VIb" 및 VIc-VIc 선을 따라 절단한 단면도이고, 도 8a 내지 도 8c는 도 7의 박막 트랜지스터 표시판을 VIIIa-VIIIa, VIIIb-VIIIb'-VIIIb" 및 VIIIc-VIIIc 선을 따라 절단한 단면도이고, 도 10a 내지 도 10c는 도 9의 박막 트랜지스터 표시판을 Xa-Xa, Xb-Xb'-VIb" 및 Xc-Xc 선을 따라 절단한 단면도이고, 도 12a 내지 도 12c는 도 11의 박막 트랜지스터 표시판을 XIIa-XIIa, XIIb-XIIb'-XIIb" 및 XIIc-XIIc 선을 따라 절단한 단면도이고, 도 14a 내지 도 14c는 도 13의 박막 트랜지스터 표시판을 XIVa-XIVa, XIVb-XIVb'-XIVb" 및 XIVc-XIVc 선을 따라 절단한 단면도이고, 도 16a 내지 도 16c는 도 15의 박막 트랜지스터 표시판을 XVIa-XVIa, XVIb-XVIb'-XVIb" 및 XVIc-XVIc 선을 따라 절단한 단면도이다.
먼저, 투명한 유리 따위로 만들어진 절연 기판(110) 위에 도전막을 스퍼터링(sputtering) 따위로 적층한 다음, 마스크를 이용한 사진 식각 공정으로 패터닝하여 도 5 내지 도 6c에 도시한 바와 같이, 복수의 게이트 전극(124)과 복수의 끝 부분(129)을 각각 포함하는 게이트선(121) 및 공통 신호선(126)을 형성한다.
다음, 약 1,500-5,000Å 두께의 게이트 절연막(140), 약 500-2,000Å 두께의 진성 비정질 규소층(intrinsic amorphous silicon), 약 300-600Å 두께의 불순물 비정질 규소층(extrinsic amorphous silicon)의 삼층막을 연속하여 적층하고, 불순물 비정질 규소층과 진성 비정질 규소층을 사진 식각하여 도 7 내지 도 8c에서 보는 바와 같이 게이트 절연막(140) 위에 복수의 섬형 불순물 반도체(164)와 복수의 섬형 진성 반도체(154)를 형성한다.
이어, 도 9 내지 도 10c에서 보는 바와 같이, 도전막을 스퍼터링 등의 방법으로 1,500 Å 내지 3,000 Å의 두께로 증착한 다음 건식 또는 습식 식각으로 패터닝하여 복수의 소스 전극(173)과 끝 부분(179)을 포함하는 복수의 데이터선(171) 및 복수의 드레인 전극(175)을 형성한다.
이어, 데이터선(171) 및 드레인 전극(175)으로 덮이지 않고 노출된 불순물 반도체(164) 일부를 제거함으로써 복수의 섬형 저항성 접촉 부재(163, 165)를 완성하는 한편, 그 아래의 진성 반도체(154) 부분을 노출시킨다. 노출된 진성 반도체(154) 부분의 표면을 안정화시키기 위하여 산소 플라스마를 뒤이어 실시하는 것이 바람직하다.
다음으로, 도 11 내지 도 12c에서 보는 바와 같이, 질화 규소와 같은 무기 절연막을 적층하여 하부 보호막(180p)을 형성하고, 그 상부에 드레인 전극(175) 상부의 하부 보호막(180p)을 드러내는 개구부(235)를 가지는 색 필터(230)를 형성한다. 이때, 색 필터(230)는 각각의 화소에 순차적으로 배치되어 있는 적색, 녹색, 청색의 색 필터를 포함하는데, 각각의 색 필터는 적색, 녹색, 청색의 안료를 포함하는 음성의 감광성 유기막을 도포한 다음 사진 공정으로 유기막을 노광하고 현상하여 순차적으로 형성한다.
이어, 도 13 내지 도 14c에서 보는 바와 같이, 색 필터(230)의 상부에 다결정, 단결정 또는 비정질의 ITO, 또는 IZO 등과 같은 투명한 도전 물질을 적층하고 마스크를 이용한 사진 식각 공정으로 패터닝하여 색 필터(230)의 개구부(235)를 드러내는 개구부(275) 및 공통 신호선(126) 상부의 하부 보호막(180p)을 드러내는 접촉 구멍(276)을 가지는 공통 전극(270)을 형성한다. 특히, 공통 전극(270)을 비정질 ITO 또는 IZO로 형성하는 공정에서는 저온 공정이 가능하고, 비정질 상태로 증착되므로, 하부의 색필터 등 유기 물질과의 접착력을 향상시킬 수 있다.
이어, 도 15 내지 도 16c에서 보는 바와 같이, 공통 전극(270)의 상부에 유기 절연 물질을 도포하고, 사진 공정으로 게이트 절연막(140) 또는 하부 보호막(180p)과 함께 패터닝하여 색 필터(230)의 개구부(235)와 함께 드레인 전극(175)을 드러내는 접촉 구멍(185) 및 게이트선(121) 및 데이터선(171)의 끝 부분(129, 179)을 드러내는 접촉 구멍(181, 182)을 형성한다. 이때, 접촉 구멍(186)도 함께 형성하며, 이와 공통 전극(270)의 접촉 구멍(276)을 통하여 드러난 하부 보호막(180p) 및 게이트 절연막(140)을 식각하여 접촉 구멍(186)을 통하여 공통 신호선(126) 및 공통 전극(270)을 드러낸다. 이때, 상부 보호막(180q)은 얇은 두께로 평탄화 특성이 우수한 특성을 가지는 BCB 유기 물질 또는 아크릴계의 유기 물질을 이용한다. BCB 유기 물질은 1.5㎛ 정도의 두께까지 균일한 두께로 도포가 가능한 특징을 가지며, 아크릴계의 유지 물질은 감광성을 가지므로 이후의 하부막들을 식각하는 공정에서 식각용 마스크로 이용할 수 있다.
다음으로, 도 1 내지 도 4에 도시한 바와 같이, 상부 보호막(180q) 위에 ITO 또는 IZO 등의 투명한 도전 물질을 증착하고, 마스크를 이용한 사진 식각 공정으로 식각하여 화소 전극(191) 및 접촉 보조 부재(81, 82, 86)를 형성한다.
이와 같은 본 발명의 실시예에 따른 박막 트랜지스터 표시판의 제조 방법에서는 색 필터(230)를 형성한 다음 공통 전극(270) 및 화소 전극(191)을 형성함으로써 ITO 또는 IZO 식각액으로부터 게이트선(121)이 손상되는 것을 방지할 수 있다. 이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
110: 기판 121, 129: 게이트선
124: 게이트 전극 131: 공통 전극
140: 게이트 절연막 154: 반도체
163, 165: 저항성 접촉 부재 171, 179: 데이터선
173: 소스 전극 175: 드레인 전극
180: 보호막 235, 275: 개구부
181, 182, 185, 186, 276: 접촉 구멍 230:색필터
191: 화소 전극 81, 82: 접촉 보조 부재

Claims (43)

  1. 기판,
    상기 기판 위에 위치하는 게이트선,
    상기 게이트선과 교차하는 데이터선,
    상기 게이트선 및 상기 데이터선과 연결되어 있는 박막 트랜지스터,
    상기 게이트선, 상기 데이터선 및 상기 박막 트랜지스터 상부에 위치하는 유기 절연막,
    상기 유기 절연막 위에 위치하는 제1 전극,
    상기 제1 전극 위에 위치하는 보호막 그리고
    상기 보호막 위에 위치하는 제2 전극을 포함하고,
    상기 제1 전극은 평면 모양을 갖고, 상기 제2 전극은 복수의 가지 전극들을 포함하며,
    상기 제1 전극은 상기 제2 전극과 중첩하는 박막 트랜지스터 표시판.
  2. 제1항에서,
    상기 데이터선은 상기 제1 전극과 중첩하는 박막 트랜지스터 표시판.
  3. 제2항에서,
    상기 게이트선은 상기 제1 전극과 중첩하는 박막 트랜지스터 표시판.
  4. 제3항에서,
    상기 제2 전극은 접촉 구멍을 통해 상기 박막 트랜지스터의 드레인 전극과 연결되는 박막 트랜지스터 표시판.
  5. 제2항에서,
    상기 제2 전극은 접촉 구멍을 통해 상기 박막 트랜지스터의 드레인 전극에 연결되는 박막 트랜지스터 표시판.
  6. 제5항에서,
    상기 제1 전극은 개구부를 포함하고, 상기 접촉 구멍은 상기 개구부 내에 위치하는 박막 트랜지스터 표시판.
  7. 제2항에서,
    상기 제1 전극은 공통 신호선에 연결되는 박막 트랜지스터 표시판.
  8. 제7항에서,
    상기 게이트선과 상기 데이터선의 중첩 부분에 위치하며, 상기 게이트선과 상기 데이터선 사이에 위치하는 반도체층을 더 포함하는 박막 트랜지스터 표시판.
  9. 제1항에서,
    상기 게이트선은 상기 제1 전극과 중첩하는 박막 트랜지스터 표시판.
  10. 제9항에서,
    상기 제1 전극은 공통 신호선과 연결되는 박막 트랜지스터 표시판.
  11. 제9항에서,
    상기 제2 전극은 접촉 구멍을 통해 상기 박막 트랜지스터의 드레인 전극과 연결되는 박막 트랜지스터 표시판.
  12. 제1항에서,
    상기 제2 전극은 접촉 구멍을 통해 상기 박막 트랜지스터의 드레인 전극과 연결되는 박막 트랜지스터 표시판.
  13. 제12항에서,
    상기 상기 제1 전극은 개구부를 포함하고, 상기 접촉 구멍은 상기 개구부 내에 위치하는 박막 트랜지스터 표시판.
  14. 제1항에서,
    상기 제1전극은 공통 신호선에 연결되는 박막 트랜지스터 표시판.
  15. 제14항에서,
    상기 게이트선과 상기 데이터선의 중첩 부분에 위치하며, 상기 게이트선과 상기 데이터선 사이에 위치하는 반도체층을 더 포함하는 박막 트랜지스터 표시판.
  16. 제1항에서,
    상기 데이터선과 상기 유기 절연막 사이에 위치하는 무기 절연막을 더 포함하는 박막 트랜지스터 표시판.
  17. 제1항에서,
    상기 게이트선과 상기 데이터선의 중첩 부분에 위치하며, 상기 게이트선과 상기 데이터선 사이에 위치하는 반도체층을 더 포함하는 박막 트랜지스터 표시판.
  18. 제17항에서,
    상기 게이트선과 상기 데이터선의 상기 중첩 부분은 상기 제1 전극과 중첩하는 박막 트랜지스터 표시판.
  19. 제18항에서,
    상기 제1 전극은 공통 신호선에 연결되는 박막 트랜지스터 표시판.
  20. 제1항에서,
    상기 가지 전극들은 상기 게이트선 또는 상기 데이터선과 각도를 가지며 기울어져 있는 박막 트랜지스터 표시판.
  21. 제20항에서,
    상기 가지 전극들은 상기 게이트선에 평행한 상기 제2 전극의 중심선 주변에서 대칭으로 배열되는 박막 트랜지스터 표시판.
  22. 기판,
    상기 기판 위에 위치하는 게이트선,
    상기 게이트선과 교차하는 데이터선,
    상기 게이트선 및 상기 데이터선과 연결되어 있는 박막 트랜지스터,
    상기 게이트선, 상기 데이터선 및 상기 박막 트랜지스터 위에 위치하는 색필터,
    상기 색필터 위에 위치하는 제1 전극,
    상기 제1 전극 위에 위치하는 보호막 그리고
    상기 보호막 위에 위치하는 제2 전극을 포함하고,
    상기 제1 전극은 평면 모양을 갖고, 상기 제2 전극은 복수의 가지 전극들을 포함하며,
    상기 제1 전극은 상기 제2 전극과 중첩하는 박막 트랜지스터 표시판.
    박막 트랜지스터 표시판.
  23. 제22항에서,
    상기 데이터선은 상기 제1 전극과 중첩하는 박막 트랜지스터 표시판.
  24. 제23항에서,
    상기 게이트선은 상기 제1 전극과 중첩하는 박막 트랜지스터 표시판.
  25. 제24항에서,
    상기 제2 전극은 접촉 구멍을 통해 상기 박막 트랜지스터의 드레인 전극과 연결되는 박막 트랜지스터 표시판.
  26. 제25항에서,
    상기 제1 전극은 개구부를 포함하고, 상기 접촉 구멍은 상기 개구부 내에 위치하는 박막 트랜지스터 표시판.
  27. 제23항에서,
    상기 제1 전극은 공통 신호선에 연결되는 박막 트랜지스터 표시판.
  28. 제23항에서,
    상기 게이트선과 상기 데이터선의 중첩 부분에 위치하며, 상기 게이트선과 상기 데이터선 사이에 위치하는 반도체층을 더 포함하는 박막 트랜지스터 표시판.
  29. 제22항에서,
    상기 게이트선은 상기 제1 전극과 중첩하는 박막 트랜지스터 표시판.
  30. 제29항에서,
    상기 제1 전극은 공통 신호선에 연결되는 박막 트랜지스터 표시판.
  31. 제29항에서,
    상기 제2 전극은 접촉 구멍을 통해 상기 박막 트랜지스터의 드레인 전극과 연결되는 박막 트랜지스터 표시판.
  32. 제22항에서,
    상기 제2 전극은 접촉 구멍을 통해 상기 박막 트랜지스터의 드레인 전극과 연결되는 박막 트랜지스터 표시판.
  33. 제32항에서,
    상기 상기 제1 전극은 개구부를 포함하고, 상기 접촉 구멍은 상기 개구부 내에 위치하는 박막 트랜지스터 표시판.
  34. 제22항에서,
    상기 제1전극은 공통 신호선에 연결되는 박막 트랜지스터 표시판.
  35. 제34항에서,
    상기 게이트선과 상기 데이터선의 중첩 부분에 위치하며, 상기 게이트선과 상기 데이터선 사이에 위치하는 반도체층을 더 포함하는 박막 트랜지스터 표시판.
  36. 제22항에서,
    상기 데이터선과 상기 색필터 사이에 위치하는 무기 절연막을 더 포함하는 박막 트랜지스터 표시판.
  37. 제22항에서,
    상기 게이트선과 상기 데이터선의 중첩 부분에 위치하며, 상기 게이트선과 상기 데이터선 사이에 위치하는 반도체층을 더 포함하는 박막 트랜지스터 표시판.
  38. 제37항에서,
    상기 게이트선과 상기 데이터선의 상기 중첩 부분은 상기 제1 전극과 중첩하는 박막 트랜지스터 표시판.
  39. 제38항에서,
    상기 제1 전극은 공통 신호선에 연결되는 박막 트랜지스터 표시판.
  40. 제22항에서,
    상기 가지 전극들은 상기 게이트선 또는 상기 데이터선과 각도를 가지며 기울어져 있는 박막 트랜지스터 표시판.
  41. 제40항에서,
    상기 가지 전극들은 상기 게이트선에 평행한 상기 제2 전극의 중심선 주변에서 대칭으로 배열되는 박막 트랜지스터 표시판.
  42. 제22항에서,
    상기 색필터는 복수의 색필터를 포함하고, 상기 복수의 색필터의 이웃하는 가장자리는 서로 중첩하며, 상기 복수의 색필터의 상기 중첩하면서 이웃하는 가장자리는 상기 데이터선과 중첩하는 박막 트랜지스터 표시판.
  43. 제42항에서,
    상기 복수의 색필터의 이웃하는 가장자리는 빛을 차단하는 차광 부재로 사용되는 박막 트랜지스터 표시판.
KR1020120011954A 2012-02-06 2012-02-06 박막 트랜지스터 표시판 및 그 제조 방법 KR101219050B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120011954A KR101219050B1 (ko) 2012-02-06 2012-02-06 박막 트랜지스터 표시판 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120011954A KR101219050B1 (ko) 2012-02-06 2012-02-06 박막 트랜지스터 표시판 및 그 제조 방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020050078742A Division KR101189275B1 (ko) 2005-08-26 2005-08-26 박막 트랜지스터 표시판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20120023165A KR20120023165A (ko) 2012-03-12
KR101219050B1 true KR101219050B1 (ko) 2013-01-09

Family

ID=46130717

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120011954A KR101219050B1 (ko) 2012-02-06 2012-02-06 박막 트랜지스터 표시판 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101219050B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102101000B1 (ko) 2012-07-20 2020-04-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR102071008B1 (ko) * 2013-04-10 2020-01-30 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050035500A (ko) * 2003-10-13 2005-04-18 삼성전자주식회사 박막 트랜지스터, 박막 트랜지스터 표시판 및 표시 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050035500A (ko) * 2003-10-13 2005-04-18 삼성전자주식회사 박막 트랜지스터, 박막 트랜지스터 표시판 및 표시 장치

Also Published As

Publication number Publication date
KR20120023165A (ko) 2012-03-12

Similar Documents

Publication Publication Date Title
KR101189275B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101492106B1 (ko) 액정 표시 장치 및 이의 제조 방법
JP4481759B2 (ja) 薄膜トランジスタ表示板及びその製造方法
US20040113149A1 (en) Thin film transistor array panel and manufacturing method thereof
KR102074424B1 (ko) 액정 표시 장치 및 그 제조 방법
KR20070063969A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US20090268134A1 (en) Thin film transistor array panel and a method for manufacturing the same
JP2007213069A (ja) 液晶表示装置
KR101219050B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060028519A (ko) 박막트랜지스터 표시판 및 그 제조 방법
KR102228900B1 (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
KR100935673B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20070079377A (ko) 박막 트랜지스터 표시판 및 그 의 제조 방법
KR20050014057A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR100973804B1 (ko) 박막 트랜지스터 표시판
KR20060091376A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20050019278A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20050017900A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20080021952A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20060112793A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20080034595A (ko) 박막 트랜지스터 표시 기판 및 그 제조 방법
KR20060082313A (ko) 액정 표시 장치
KR20060067492A (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
KR20060065330A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20080018661A (ko) 광마스크 및 박막 트랜지스터 표시판의 제조 방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181126

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20191202

Year of fee payment: 8