KR20080018661A - 광마스크 및 박막 트랜지스터 표시판의 제조 방법 - Google Patents

광마스크 및 박막 트랜지스터 표시판의 제조 방법 Download PDF

Info

Publication number
KR20080018661A
KR20080018661A KR1020060081129A KR20060081129A KR20080018661A KR 20080018661 A KR20080018661 A KR 20080018661A KR 1020060081129 A KR1020060081129 A KR 1020060081129A KR 20060081129 A KR20060081129 A KR 20060081129A KR 20080018661 A KR20080018661 A KR 20080018661A
Authority
KR
South Korea
Prior art keywords
layer
line
forming
liquid crystal
electrode
Prior art date
Application number
KR1020060081129A
Other languages
English (en)
Inventor
김재현
이승규
여용석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060081129A priority Critical patent/KR20080018661A/ko
Publication of KR20080018661A publication Critical patent/KR20080018661A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/54—Absorbers, e.g. of opaque materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명에 따른 광마스크는 모퉁이가 둥글려진 복수개의 사각형, 사각형을 연결하기 위한 세로부, 세로부로부터 뻗어 나온 가로부를 포함하는 차광 패턴을 가지며, 세로부와 가로부는 볼록한 형상을 가진다.
투과율, 액정표시장치, 소전극

Description

광마스크 및 박막 트랜지스터 표시판의 제조 방법{OPTICAL MASK AND MANUFACTURING METHOD OF THIN FIRM TRANSISTOR ARRAY PANEL}
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 배치도이다.
도 2는 도 1의 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이다.
도 3은 도 1의 액정 표시 장치용 공통 전극 표시판의 배치도이다.
도 4는 도 1의 IV-IV선을 따라 잘라 도시한 단면도이다.
도 5는 도 1의 V-V선을 따라 잘라 도시한 단면도이다.
도 6은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 제조 공정 중 중간 단계에서의 배치도이다.
도 7은 도 6의 VI-VI선을 따라 잘라 도시한 단면도이다.
도 8은 도 6의 VII-VII선을 따라 잘라 도시한 단면도이다.
도 9는 도 6의 다음 단계에서의 배치도이다.
도 10은 도 8의 X-X선을 따라 잘라 도시한 단면도이다.
도 11은 도 9의 XI-XI선을 따라 잘라 도시한 단면도이다.
도 12는 도 9의 다음 단계에서의 배치도이다.
도 13은 도 12의 XIII-XIII선을 따라 잘라 도시한 단면도이다.
도 14는 도 12의 XIV-XIV선을 따라 잘라 도시한 단면도이다.
도 15는 도 12의 다음 단계에서의 배치도이다.
도 16은 도 15의 XVI-XVI선을 따라 잘라 도시한 단면도이다.
도 17은 도 15의 XVII-XVII선을 따라 잘라 도시한 단면도이다.
*도면 주요 부호의 설명*
3: 액정층 9a, 9b: 소전극
11, 21: 배향막 12, 22: 편광판
31: 액정 분자 27: 절개부
81, 82: 접촉 보조 부재 85: 연결 부재
100: 박막 트랜지스터 표시판 110, 210: 절연 기판
121, 129: 게이트선 124: 게이트 전극
131: 유지 전극선 1 37: 확장부
140: 게이트 절연막 151, 154, 157: 반도체
163, 165: 저항성 접촉 부재
171, 179: 데이터선 173: 소스 전극
175: 드레인 전극 180: 보호막
181, 182, 185: 접촉 구멍
191: 화소 전극 200: 공통 전극 표시판
210: 절연 기판 220: 차광 부재
230: 색필터 250: 덮개막
270: 공통 전극
본 발명은 액정 표시 장치에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전계 생성 전극이 형성되어 있는 두 장의 표시판과 그 사이에 삽입되어 있는 액정층을 포함한다. 액정 표시 장치는 전계 생성 전극에 전압을 인가하여 액정층에 전계를 생성하고 이를 통하여 액정층의 액정 분자들의 방향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.
액정 표시 장치 중에서도 전계가 인가되지 않은 상태에서 액정 분자를 그 장축이 표시판에 대하여 수직을 이루도록 배열한 수직 배향 모드 방식(vertically aligned mode) 액정 표시 장치는 대비비가 크고 기준 시야각이 넓어서 각광받고 있다.
수직 배향 방식 액정 표시 장치에서 광시야각을 구현하기 위해서 전계 생성 전극을 다수의 소전극으로 분할하여 액정 분자의 경사 방향을 여러 방향으로 분산시킴으로써 기준 시야각을 넓힐 수 있다.
그러나 전계 생성 전극을 소전극으로 분할 할 경우 이웃하는 소전극들을 연결하는 연결부의 폭이 좁아 사진 식각 공정시에 끊어질 수 있다.
따라서 본 발명은 사진 식각 공정시에 연결부의 끊어짐을 최소화하는 것이 다.
상기한 기술적 과제를 달성하기 위한 본 발명에 따른 광마스크는 모퉁이가 둥글려진 복수개의 사각형, 사각형을 연결하기 위한 세로부, 세로부로부터 뻗어 나온 가로부를 포함하는 차광 패턴을 가지며, 세로부와 가로부는 볼록한 형상을 가진다.
상기한 다른 과제를 달성하기 위한 박막 트랜지스터 표시판의 제조 방법은 기판 위에 게이트선을 형성하는 단계, 게이트선 위에 반도체를 형성하는 단계, 반도체 위에 데이터선 및 드레인 전극을 형성하는 단계, 드레인 전극 및 데이터선 위에 보호막을 형성하는 단계, 보호막에 드레인 전극을 노출하는 접촉 구멍을 형성하는 단계, 보호막 위에 투명 도전층을 형성하는 단계, 투명 도전층 위에 감광막 패턴을 형성하는 단계, 감광막 패턴을 식각 차단층으로 하여 투명 도전층을 식각하여 화소 전극을 형성하는 단계를 포함하고, 감광막 패턴은 복수개의 사각형, 사각형을 연결하기 위한 세로부, 세로부와 교차하는 가로부를 포함하고, 세로부와 가로부는 볼록한 형상을 가진다.
식각은 습식 식각일 수 있다.
감광막 패턴이 가지는 복수 개의 사각형은 모퉁이가 둥글려진 사각형일 수 있다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한 다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
그러면, 본 발명의 한 실시예에 따른 액정 표시 장치에 대하여 도 1 내지 도 5를 참고로 하여 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 배치도이고, 도 2는 도 1의 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고, 도 3은 도 1의 액정 표시 장치용 공통 전극 표시판의 배치도이고, 도 4는 도 1의 IV-IV선을 따라 잘라 도시한 단면도이고, 도 5는 도 1의 V-V선을 따라 잘라 도시한 단면도이다.
도 1 내지 도 5를 참고하면, 본 발명의 실시예에 따른 액정 표시 장치는 서로 마주하는 박막 트랜지스터 표시판(100)과 공통 전극 표시판(200), 그리고 두 표시판(100, 200) 사이에 들어 있는 액정층(3)을 포함한다.
먼저, 박막 트랜지스터 표시판(100)에 대하여 설명한다.
도 1, 도 2, 도 4 및 도 5를 참고하면, 투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 복수의 게이트선(gate line)(121) 및 차광 도전 체(122)가 형성되어 있다.
게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있다. 각 게이트선(121)은 위로 돌출한 복수의 게이트 전극(gate electrode)(124)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(129)을 포함한다. 게이트 신호를 생성하는 게이트 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(flexible printed circuit film)(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 게이트 구동 회로가 기판(110) 위에 집적되어 있는 경우 게이트선(121)이 연장되어 이와 직접 연결될 수 있다.
차광 도전체(122)는 게이트선(121)과 분리되어 이웃하는 게이트선(121) 사이에 위치하고, 게이트선(121)에 수직하게 길게 형성되어 있다.
게이트선(121) 및 차광 도전체(122)는 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 따위로 만들어질 수 있다. 그러나 이들은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수도 있다. 이 중 한 도전막은 신호 지연이나 전압 강하를 줄일 수 있도록 비저항(resistivity)이 낮은 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 만들어진다. 이와는 달리, 다른 도전막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 물리적, 화학적, 전기적 접 촉 특성이 우수한 물질, 이를테면 몰리브덴 계열 금속, 크롬, 탄탈륨, 티타늄 등으로 만들어진다. 이러한 조합의 좋은 예로는 크롬 하부막과 알루미늄 (합금) 상부막 및 알루미늄 (합금) 하부막과 몰리브덴 (합금) 상부막을 들 수 있다. 그러나 게이트선(121) 및 유지 전극선(131)은 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.
게이트선(121) 및 차광 도전체(122)의 측면은 기판(110) 면에 대하여 경사져 있으며 그 경사각은 약 30° 내지 약 80°인 것이 바람직하다.
게이트선(121), 차광 도전체(122) 및 유지 전극선(131) 위에는 질화규소(SiNx) 또는 산화규소(SiOx) 따위로 만들어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다.
게이트 절연막(140) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 또는 다결정 규소(polysilicon) 등으로 만들어진 복수의 섬형 반도체(154, 157)가 형성되어 있다. 섬형 반도체(154)는 게이트 전극(124) 위에 위치한다. 섬형 반도체(157)는 유지 전극선(131)과 중첩한다.
반도체(154) 위에는 섬형 저항성 접촉 부재(ohmic contact)(163, 165)가 형성되어 있다. 저항성 접촉 부재(163, 165)는 인 따위의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어지거나 실리사이드(silicide)로 만들어질 수 있다. 섬형 저항성 접촉 부재(163, 165)는 쌍을 이루어 반도체(154) 위에 배치되어 있다. 유지 전극선(131)과 중첩하는 섬형 반도 체(157) 위에도 섬형 저항성 접촉 부재(도시하지 않음)가 형성될 수 있다.
반도체(154, 157)와 저항성 접촉 부재(163, 165)의 측면 역시 기판(110) 면에 대하여 경사져 있으며 경사각은 30° 내지 80° 정도이다.
저항성 접촉 부재(163, 165) 및 게이트 절연막(140) 위에는 복수의 데이터선(data line)(171)과 복수의 드레인 전극(drain electrode)(175)이 형성되어 있다.
데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121) 및 유지 전극선(131)과 교차하고, 차광 도전체(122)와 중첩한다. 각 데이터선(171)은 게이트 전극(124)을 향하여 뻗은 복수의 소스 전극(source electrode)(173)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(179)을 포함한다. 데이터 신호를 생성하는 데이터 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 데이터 구동 회로가 기판(110) 위에 집적되어 있는 경우, 데이터선(171)이 연장되어 이와 직접 연결될 수 있다.
드레인 전극(175)은 데이터선(171)과 분리되어 있으며 게이트 전극(124)을 중심으로 소스 전극(173)과 마주한다. 드레인 전극(175)은 유지 전극(133)과 중첩하는 확장부(177)와 연결부(176)에 의해서 연결되어 있다. 하나의 게이트 전극(124), 하나의 소스 전극(173) 및 하나의 드레인 전극(175)은 반도체(154)와 함께 하나의 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스 터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 반도체(154)에 형성된다.
데이터선(171) 및 드레인 전극(175)은 몰리브덴, 크롬, 탄탈륨 및 티타늄 등 내화성 금속(refractory metal) 또는 이들의 합금으로 만들어지는 것이 바람직하며, 내화성 금속막(도시하지 않음)과 저저항 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수 있다. 다중막 구조의 예로는 크롬 또는 몰리브덴 (합금) 하부막과 알루미늄 (합금) 상부막의 이중막, 몰리브덴 (합금) 하부막과 알루미늄 (합금) 중간막과 몰리브덴 (합금) 상부막의 삼중막을 들 수 있다. 그러나 데이터선(171) 및 드레인 전극(175)은 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.
데이터선(171) 및 드레인 전극(175) 또한 그 측면이 기판(110) 면에 대하여 30° 내지 80° 정도의 경사각으로 기울어진 것이 바람직하다.
저항성 접촉 부재(163, 165)는 그 아래의 반도체(154)와 그 위의 데이터선(171) 및 드레인 전극(175) 사이에만 존재하며 이들 사이의 접촉 저항을 낮추어 준다. 섬형 반도체(154, 157)는 게이트선(121) 및 유지 전극선(131)과 만나는 부분에서 너비가 넓어져 표면의 프로파일을 부드럽게 함으로써 데이터선(171)이 단선되는 것을 방지한다. 반도체(154)에는 소스 전극(173)과 드레인 전극(175) 사이를 비롯하여 데이터선(171) 및 드레인 전극(175)으로 가리지 않고 노출된 부분이 있다.
데이터선(171), 드레인 전극(175) 및 노출된 반도체(154) 부분 위에는 보호막(passivation layer)(180)이 형성되어 있다.
보호막(180)은 무기 절연물 또는 유기 절연물 따위로 만들어지며 그 표면은 평탄할 수 있다. 무기 절연물의 예로는 질화규소와 산화규소를 들 수 있다. 유기 절연물은 감광성(photosensitivity)을 가질 수 있으며 그 유전 상수(dielectric constant)는 약 4.0 이하인 것이 바람직하다. 그러나 보호막(180)은 유기막의 우수한 절연 특성을 살리면서도 노출된 반도체(154) 부분에 해가 가지 않도록 하부 무기막과 상부 유기막의 이중막 구조를 가질 수 있다.
보호막(180)에는 데이터선(171)의 끝 부분(179)과 드레인 전극(175)을 각각 드러내는 복수의 접촉 구멍(contact hole)(182, 185)이 형성되어 있으며, 보호막(180)과 게이트 절연막(140)에는 게이트선(121)의 끝 부분(129)을 드러내는 복수의 접촉 구멍(181)이 형성되어 있다.
보호막(180) 위에는 IZO(indium zinc oxide) 또는 ITO(indium tin oxide)로 이루어지는 복수의 화소 전극(pixel electrode)(191), 복수의 연결 부재(85) 및 복수의 접촉 보조 부재(contact assistant)(81, 82)가 형성되어 있다.
각 화소 전극(191)은 모퉁이가 둥글려진 제1 사각형(9a) 및 제2 사각형(9b)를 포함하며, 제1 사각형(9a) 및 제2 사각형(9b)은 연결부재(85)에 의해서 연결되어 있다.
연결 부재(85)는 제1 사각형(9a) 및 제2 사각형(9b)을 연결하는 세로부와 세로부와 교차하는 가로부를 포함하고, 가로부의 끝 부분은 가로부보다 폭이 넓은 확장부(86)를 포함한다. 확장부는 접촉 구멍(185)을 통해 확장부(177)와 물리적·전기적으로 연결되어 있으며, 드레인 전극(175)으로부터 데이터 전압을 인가 받아 화소 전극(191)으로 전달한다.
데이터 전압이 인가된 화소 전극(191)은 공통 전압(common voltage)을 인가 받는 공통 전극 표시판(200)의 공통 전극(common electrode)(270)과 함께 전기장을 생성함으로써 두 전극(191, 270) 사이의 액정층(3)의 액정 분자의 방향을 결정한다. 이와 같이 결정된 액정 분자의 방향에 따라 액정층(3)을 통과하는 빛의 편광이 달라진다. 화소 전극(191)과 공통 전극(270)은 축전기[이하 “액정 축전기(liquid crystal capacitor)”라 함]를 이루어 박막 트랜지스터가 턴 오프된 후에도 인가된 전압을 유지한다.
접촉 보조 부재(81, 82)는 각각 접촉 구멍(181, 182)을 통하여 게이트선(121)의 끝 부분(129) 및 데이터선(171)의 끝 부분(179)과 연결된다. 접촉 보조 부재(81, 82)는 게이트선(121)의 끝 부분(129) 및 데이터선(171)의 끝 부분(179)과 외부 장치와의 접착성을 보완하고 이들을 보호한다.
다음으로 공통 전극 표시판(200)에 대하여 설명한다.
도 1, 도 3 내지 도 5를 참고하면, 투명한 유리 또는 플라스틱 등으로 만들어진 절연 기판(210) 위에 차광 부재(light blocking member)(220)가 형성되어 있다. 차광 부재(220)는 블랙 매트릭스(black matrix)라고도 하며 박막 트랜지스터가 있는 게이트선(121) 주위를 폭 넓게 가리도록 형성되어 있다.
기판 위에는 또한 복수의 색필터(color filter)(230)가 형성되어 있으며, 색필터(230)는 화소 전극(191)을 따라 세로 방향으로 길게 뻗어 띠(stripe)를 이룰 수 있다. 각 색필터(230)는 적색, 녹색 및 청색의 삼원색 등 기본색(primary color) 중 하나를 표시할 수 있다.
색필터(230) 위에는 덮개막(overcoat)(250)이 형성되어 있다. 덮개막(250)은 (유기) 절연물로 만들어질 수 있으며, 색필터(230)를 보호하고 색필터(230)가 노출되는 것을 방지하며 평탄면을 제공한다.
덮개막(250) 위에는 공통 전극(270)이 형성되어 있다. 공통 전극(270)은 ITO나 IZO 등 투명한 도전체로 만들어지는 것이 바람직하다.
공통 전극(270)에는 복수의 절개부(27)가 형성되어 있으며, 각각의 절개부(27)는 소전극(9a, 9b)의 중심 부분과 대응한다. 절개부(27)는 원형 또는 소전극(9a, 9b)과 같이 모퉁이가 둥근 사각형일 수 있다.
공통 전극(270) 위에는 두 표시판(100, 200) 사이의 일정한 간격을 유지하기 위한 간격재(320)가 형성되어 있다.
표시판(100, 200)의 안쪽 면에는 배향막(alignment layer)(11, 21)이 도포되어 있으며 이들은 수직 배향막일 수 있다. 표시판(100, 200)의 바깥쪽 면에는 편광자(polarizer)(12, 22)가 구비되어 있으며, 두 편광자(12, 22)의 편광축은 직교한다.
액정 표시 장치는 두 표시판(100, 200) 사이에 두 표시판의 간격을 유지하기 위한 간격재(도시하지 않음)를 더 포함 할 수 있으며, 액정층(3)의 지연을 보상하기 위한 위상 지연막(retardation film)(도시하지 않음)을 더 포함할 수 있다. 액정 표시 장치는 또한 편광자(12, 22), 위상 지연막, 표시판(100, 200) 및 액정층(3)에 빛을 공급하는 조명부(backlight unit)(도시하지 않음)를 포함할 수 있다.
액정층(3)은 음의 유전율 이방성을 가지며 액정층(3)의 액정 분자는 전기장이 없을 때 그 장축이 두 표시판(100, 200)의 표면에 대하여 실질적으로 수직을 이루도록 배향되어 있다. 따라서 입사광은 직교 편광자(12, 22)를 통과하지 못하고 차단된다.
공통 전극(270)에 공통 전압을 인가하고 화소 전극(191)에 데이터 전압을 인가하면, 표시판(100, 200)의 표면에 대하여 대략 수직인 전기장이 생성된다. 액정 분자(도시하지 않음)들은 전기장에 응답하여 그 장축이 전기장 방향에 수직이 되도록 그 방향을 바꾸고자 한다.
전기장 생성 전극(191, 270)의 절개부(27)와 화소 전극(191)의 변은 전기장을 왜곡하여 액정 분자들(31)의 경사 방향을 결정하는 수평 성분을 만들어낸다. 전기장의 수평 성분은 절개부(27)와 화소 전극(191)의 변에 거의 수직이다. 제1 소전극(9a) 및 제2 소전극(9b)의 네 변과 절개부(27)에 의해 형성되는 전기장에 의해 액정이 기울어지므로, 기울어지는 방향을 추려보면 대략 네 방향이다. 이와 같이 액정 분자(31)가 기울어지는 방향을 다양하게 하면 액정 표시 장치의 기준 시야각이 커진다.
그럼 도 2 에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따른 제조 공정에 따라 도 6 내지 도 17을 참조하여 설명한다.
도 6은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 제조 공정 중 중간 단계에서의 배치도이고, 도 7은 도 6의 VI-VI선을 따라 잘라 도시한 단면도이고, 도 8은 도 6의 VII-VII선을 따라 잘라 도시한 단면도이고, 도 9는 도 6의 다음 단계에서의 배치도이고, 도 10은 도 8의 X-X선을 따라 잘라 도시한 단면도이고, 도 11은 도 9의 XI-XI선을 따라 잘라 도시한 단면도이고, 도 12는 도 9의 다음 단계에서의 배치도이고, 도 13은 도 12의 XIII-XIII선을 따라 잘라 도시한 단면도이고, 도 14는 도 12의 XIV-XIV선을 따라 잘라 도시한 단면도이고, 도 15는 도 12의 다음 단계에서의 배치도이고, 도 16은 도 15의 XVI-XVI선을 따라 잘라 도시한 단면도이고, 도 17은 도 15의 XVII-XVII선을 따라 잘라 도시한 단면도이다.
먼저, 도 6 내지 도 8에 도시한 바와 같이, 투명 기판 또는 플라스틱 따위로 이루어진 절연 기판(110) 위에 금속을 증착하여 금속막을 형성한 후 패터닝하여 게이트 전극(124) 및 끝부분(129)을 포함하는 복수의 게이트선(121)과 유지 전극(133a, 133b)을 포함하는 복수의 유지 전극선(131)을 형성한다.
다음, 도 9 내지 도 11에 도시한 바와 같이, 게이트선(121) 및 유지 전극선(131) 위에 질화규소(SiNx) 따위로 만들어진 게이트 절연막(140), 불순물이 도핑되지 않은 진성 비정질 규소(a-Si)층 및 불순물이 도핑된 비정질 규소(n+ a-Si)층을 플라스마 화학 기상 증착(PECVD)으로 형성한다. 또한, 불순물이 도핑된 비정질 규소층은 인(P) 등의 n형 불순물이 고농도로 도핑된 비정질 규소 또는 실리사이드로 형성한다.
이어서, 불순물이 도핑된 비정질 규소 및 진성 비정질 규소를 사진 식각하여, 게이트 절연막(140), 복수의 돌출부(154)를 포함하는 선형 진성 반도체층(151) 및 복수의 불순물 반도체 패턴(164)을 포함하는 불순물이 도핑된 비정질 규소층(161)을 형성한다.
다음 도 12 내지 도 14에 도시한 바와 같이, 불순물이 도핑된 비정질 규소층(161) 위에 스퍼터링 따위로 금속막을 형성한 후 패터닝하여 소스 전극(173) 및 끝부분(179)을 포함하는 데이터선(171) 및 드레인 전극(175)을 형성한다.
이어서, 소스 전극(173) 및 드레인 전극(175)으로 덮이지 않고 노출된 불순물 반도체층(164)을 제거하여 복수의 돌출부(163)를 포함하는 복수의 선형 저항성 접촉층(161)과 복수의 섬형 저항성 접촉층(165)을 완성하는 한편, 그 아래의 진성 반도체(154) 부분을 노출시킨다. 이 경우, 노출된 진성 반도체(154) 부분의 표면을 안정화시키기 위하여 산소(O2) 플라스마를 할 수 있다.
다음 도 15 내지 도 17에 도시한 바와 같이, 평탄화 특성이 우수하며 감광성을 가지는 유기 물질 따위를 플라스마 화학 기상 증착(PECVD)하여 보호막(180)을 형성한다.
이어서, 보호막(180) 위에 감광막을 코팅한 후 광마스크를 통하여 감광막에 빛을 조사한 후 현상하여 복수의 접촉구(181, 182, 184, 185)를 형성한다.
그 다음, 보호막(180) 위에 ITO 따위의 투명 도전층을 스퍼터링으로 적층한다. 그리고 투명 도전층 위에 감광막을 형성한 후 도 18에 도시한 광마스크를 이용하여 노광 및 현상하여 감광막 패턴을 형성한다.
도 18은 본 발명의 한 실시예에 따른 광마스크의 배치도이다. 도 18에 도시한 바와 같이, 본 발명의 실시예에 따른 광 마스크(MP)는 화소 전극(191)을 형성하기 위한 제1 부분(10), 연결 부재(85)를 형성하기 위한 제2 부분(20), 확장부를 형 성하기 위한 제3 부분(30) 및 접촉 보조 부재(81, 82)를 형성하기 위한 제4 부분(40)을 포함한다.
제1 부분(10)은 화소 전극(191)의 모양에 따라 달라질 수 있으며, 본 발명의 실시예에서는 모퉁이가 둥글려진 사각형이다. 제2 부분(20)은 상, 하로 배치되어 있는 제1 부분(10)을 연결하는 세로부와 세로부와 교차하는 가로부를 포함한다. 가로부와 세로부의 경계선은 직선이 아닌 포물선으로 형성되어 있어서 가로부와 세로부는 볼록한 형태를 가진다. 가로부의 양단에는 제3 부분(30)가 연결되어 있다.
이후, 도 18의 광마스크를 사용하여 투명 도전층을 사진 식각하여 화소 전극(191), 연결부재(85) 및 접촉 보조 부재(81, 82)를 형성한다.
본원 발명에서와 같은 광마스크를 이용하면, 감광막 패턴도 볼록한 세로부와 가로부를 가지게 된다. 이와 같이, 볼록한 세로부와 가로부를 가지는 감광막 패턴을 식각 차단층으로 하여 투명 도전층을 습식 식각하면 화소 전극(191)의 세로부와 가로부는 거의 일정한 폭으로 형성된다.
습식 식각시에 식각액이 투명 도전막과 보호막(180)의 접착력이 약한 부분으로 침투하여 과식각을 유발하는데, 확장부(86)가 형성될 부분은 접촉구(185)의 기울어짐으로 인하여 스퍼터링으로 투명 도전막을 형성할 때 접촉구(185) 부분에서의 스퍼터링이 제대로 안되어 투명 도전막과 보호막(180) 사이의 접착력이 약하다. 따라서, 제3 부분(30)에서는 다른 부분에 비하여 과식각이 심하게 발생한다.
또한, 세로부와 가로부가 교차하는 부분에서는 와류가 발생하여 연결부가 과식각된다.
그런데 본원 발명에서는 과식각이 발생하는 부분을 돌출되도록 형성함으로써 과식각이 발생되더라도 세로부 및 가로부가 끊어지지 않는다.
이상 설명한 바와 같이, 본 발명에 따른 마스크를 사용하면 식각시 과식각으로 인하여 연결부가 끊어지는 것을 방지할 수 있어 생산 수율이 증가한다.
또한, 사각형의 소전극과 공통 전극의 절개부를 형성함으로써 액정 표시 장치의 시야각이 커진다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (4)

  1. 모퉁이가 둥글려진 복수개의 사각형,
    상기 사각형을 연결하기 위한 세로부,
    상기 세로부로부터 뻗어 나온 가로부
    를 포함하는 차광 패턴을 가지며,
    상기 세로부와 가로부는 볼록한 형상을 가지는 광마스크.
  2. 기판 위에 게이트선을 형성하는 단계,
    상기 게이트선 위에 반도체를 형성하는 단계,
    상기 반도체 위에 데이터선 및 드레인 전극을 형성하는 단계,
    상기 드레인 전극 및 데이터선 위에 보호막을 형성하는 단계,
    상기 보호막에 상기 드레인 전극을 노출하는 접촉 구멍을 형성하는 단계,
    상기 보호막 위에 투명 도전층을 형성하는 단계,
    상기 투명 도전층 위에 감광막 패턴을 형성하는 단계,
    상기 감광막 패턴을 식각 차단층으로 하여 상기 투명 도전층을 식각하여 화소 전극을 형성하는 단계를 포함하고,
    상기 감광막 패턴은 복수개의 사각형, 상기 사각형을 연결하기 위한 세로부,
    상기 세로부와 교차하는 가로부를 포함하고, 상기 세로부와 가로부는 볼록한 형상을 가지는 박막 트랜지스터 표시판의 제조 방법.
  3. 제2항에서,
    상기 식각은 습식 식각인 박막 트랜지스터 표시판의 제조 방법.
  4. 제2항에서,
    상기 감광막 패턴이 가지는 복수 개의 사각형은 모퉁이가 둥글려진 사각형인 박막 트랜지스터 표시판의 제조 방법.
KR1020060081129A 2006-08-25 2006-08-25 광마스크 및 박막 트랜지스터 표시판의 제조 방법 KR20080018661A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060081129A KR20080018661A (ko) 2006-08-25 2006-08-25 광마스크 및 박막 트랜지스터 표시판의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060081129A KR20080018661A (ko) 2006-08-25 2006-08-25 광마스크 및 박막 트랜지스터 표시판의 제조 방법

Publications (1)

Publication Number Publication Date
KR20080018661A true KR20080018661A (ko) 2008-02-28

Family

ID=39385659

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060081129A KR20080018661A (ko) 2006-08-25 2006-08-25 광마스크 및 박막 트랜지스터 표시판의 제조 방법

Country Status (1)

Country Link
KR (1) KR20080018661A (ko)

Similar Documents

Publication Publication Date Title
JP5351388B2 (ja) 表示装置
KR101492106B1 (ko) 액정 표시 장치 및 이의 제조 방법
KR20080099038A (ko) 액정 표시 장치 및 그의 제조 방법
KR20080046807A (ko) 표시판
KR20070087395A (ko) 표시판
US20060131582A1 (en) Thin film transistor array panel and manufacturing method thereof
KR20100065876A (ko) 액정 표시 장치 및 이의 제조 방법
KR20070089359A (ko) 액정 표시 장치
KR101626899B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR20070103543A (ko) 액정 표시 장치
KR20060100868A (ko) 액정 표시 장치
KR20070104082A (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR20080036367A (ko) 표시판
KR101143000B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20080018661A (ko) 광마스크 및 박막 트랜지스터 표시판의 제조 방법
KR20060047183A (ko) 액정 표시 장치
KR20070000635A (ko) 액정 표시 장치 및 그 제조 방법
KR20070031580A (ko) 액정 표시 장치
KR20070117801A (ko) 액정 표시 장치
KR20060070835A (ko) 박막 트랜지스터 표시판
KR20080101429A (ko) 표시판
KR20070048412A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20050103684A (ko) 박막 트랜지스터 표시판
KR20060123996A (ko) 박막 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는액정 표시 장치
KR20060060335A (ko) 박막 트랜지스터 표시판 및 이의 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination