KR101143000B1 - 박막 트랜지스터 표시판 및 그 제조 방법 - Google Patents

박막 트랜지스터 표시판 및 그 제조 방법 Download PDF

Info

Publication number
KR101143000B1
KR101143000B1 KR1020050034964A KR20050034964A KR101143000B1 KR 101143000 B1 KR101143000 B1 KR 101143000B1 KR 1020050034964 A KR1020050034964 A KR 1020050034964A KR 20050034964 A KR20050034964 A KR 20050034964A KR 101143000 B1 KR101143000 B1 KR 101143000B1
Authority
KR
South Korea
Prior art keywords
passivation layer
drain electrode
thin film
film transistor
conductor
Prior art date
Application number
KR1020050034964A
Other languages
English (en)
Other versions
KR20060112477A (ko
Inventor
김상갑
진홍기
오민석
최희환
김시열
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050034964A priority Critical patent/KR101143000B1/ko
Priority to US11/356,853 priority patent/US8305507B2/en
Priority to TW095106333A priority patent/TWI423444B/zh
Priority to JP2006047707A priority patent/JP5307319B2/ja
Priority to CN2012104347604A priority patent/CN103034004A/zh
Priority to CN2006100577531A priority patent/CN1828914B/zh
Priority to CN201010210445.4A priority patent/CN101881914B/zh
Publication of KR20060112477A publication Critical patent/KR20060112477A/ko
Priority to JP2011285112A priority patent/JP5703208B2/ja
Application granted granted Critical
Publication of KR101143000B1 publication Critical patent/KR101143000B1/ko
Priority to US13/668,082 priority patent/US20130153906A1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

기판 위에 게이트선을, 그 위에 게이트 절연막을 형성한 후, 게이트 절연막 위에 반도체를 형성한다. 다음, 반도체 위에 적어도 일부분 위치하며 서로 분리되어 있는 데이터선, 드레인 전극 및 유지 도전체를 형성한다. 데이터선, 드레인 전극 및 유지 도전체 위에 제1 및 제2 보호막을 적층하고 패터닝하여 드레인 전극의 일부를 노출하는 접촉 구멍과 유지 도전체 위에 위치하며 제1 보호막 표면을 드러내는 개구부를 형성한다. 이어, 접촉 구멍을 통하여 드레인 전극과 연결되며 개구부에서 유지 도전체와 중첩하는 화소 전극을 형성한다. 이로써 박막 트랜지스터 표시판의 제조 공정을 단순화하면서도 '전하' 저장 및 방출 특성이 뛰어난 유지 축전기를 형성한다.
마스크, 투과율, 반도체, 유지용량, 감광막

Description

박막 트랜지스터 표시판 및 그 제조 방법{THIN FILM TRANSISTOR ARRAY PANEL AND MANUFACTURING METHOD THEREOF}
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고,
도 2는 본 발명의 한 실시예에 따른 공통 전극 표시판의 배치도이고,
도 3은 도 1 및 도 2의 두 표시판을 포함하는 액정 표시 장치의 배치도이고,
도 4a 및 도 4b는 각각 도 3의 액정 표시 장치를 IVa-IVa' 선 및 IVb-IVb' 선을 따라 잘라 도시한 단면도이고,
도 5는 본 발명의 한 실시예에 따라 제조하는 첫 단계에서의 박막 트랜지스터 표시판의 배치도이고,
도 6a 및 도 6b는 각각 도 5에 도시한 박막 트랜지스터 표시판을 VIa-VIa' 선 및 VIb-VIb' 선을 따라 잘라 도시한 단면도이고,
도 7a 및 도 7b는 각각 도 5에 도시한 박막 트랜지스터 표시판을 VIa-VIa' 선 및 VIb-VIb' 선을 따라 잘라 도시한 단면도로서, 도 6a 및 도 6b의 다음 단계에서의 도면이고,
도 8a 및 도 8b는 각각 도 5에 도시한 박막 트랜지스터 표시판을 VIa-VIa' 선 및 VIb-VIb' 선을 따라 잘라 도시한 단면도로서, 도 7a 및 도 7b의 다음 단계에서의 도면이고,
도 9는 도 1 내지 도 4b에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 배치도로서, 도 8a 및 도 8b의 다음 단계에서의 도면이고,
도 10a 및 도 10b는 각각 도 9에 도시한 박막 트랜지스터 표시판을 Xa-Xa' 선 및 Xb-Xb' 선을 따라 잘라 도시한 단면도이고,
도 11은 도 1 내지 도 4b에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 배치도로서, 도 9 내지 도 10b의 다음 단계에서의 도면이고,
도 12a 및 도 12b는 각각 도 11에 도시한 박막 트랜지스터 표시판을 XIIa-XIIa' 선 및 XIIb-XIIb' 선을 따라 잘라 도시한 단면도이고,
도 13a 및 도 13b는 각각 도 11에 도시한 박막 트랜지스터 표시판을 XIIa-XIIa' 선 및 XIIb-XIIb' 선을 따라 잘라 도시한 단면도로서, 도 12a 및 도 12b의 다음 단계에서의 도면이고,
도 14a 및 도 14b는 각각 도 11에 도시한 박막 트랜지스터 표시판을 XIIa-XIIa' 선 및 XIIb-XIIb' 선을 따라 잘라 도시한 단면도로서, 도 13a 및 도 13b의 다음 단계에서의 도면이고,
도 15a 및 도 15b는 각각 도 11에 도시한 박막 트랜지스터 표시판을 XIIa-XIIa' 선 및 XIIb-XIIb' 선을 따라 잘라 도시한 단면도로서, 도 14a 및 도 14b의 다음 단계에서의 도면이다.
<도면부호의 설명>
81, 82: 접촉 보조 부재 88: 차폐 전극
110: 기판 121, 129: 게이트선
124: 게이트 전극 140: 게이트 절연막
151, 154, 157: 반도체 161, 163, 165: 저항성 접촉 부재
171, 179: 데이터선 173: 소스 전극
175: 드레인 전극 177: 유지 도전체
180p: 제1 보호막 180q: 제2 보호막
181, 182, 185, 189: 접촉 구멍 187: 개구부
190: 화소 전극 220: 차광 부재
230: 색 필터 250: 덮개막
270: 공통 전극
본 발명은 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것으로, 더욱 상세하게는 액정 표시 장치용 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로 서, 화소 전극과 공통 전극 등 전계 생성 전극이 형성되어 있는 두 장의 표시판과 그 사이에 들어 있는 액정층을 포함한다. 액정 표시 장치는 전계 생성 전극에 전압을 인가하여 액정층에 전계를 생성하고 이를 통하여 액정층의 액정 분자들의 방향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.
이러한 액정 표시 장치 중에서도 현재 주로 사용되는 것은 전계 생성 전극이 두 표시판에 각각 구비되어 있는 것이다. 이중에서도 한 표시판에는 복수의 화소 전극이 행렬의 형태로 배열되어 있고 다른 표시판에는 하나의 공통 전극이 표시판 전면을 덮고 있는 구조의 액정 표시 장치가 주류이다. 이 액정 표시 장치에서의 화상의 표시는 각 화소 전극에 별도의 전압을 인가함으로써 이루어진다. 이를 위해서 화소 전극에 인가되는 전압을 스위칭하기 위한 삼단자 소자인 박막 트랜지스터를 각 화소 전극에 연결하고 이 박막 트랜지스터를 제어하기 위한 신호를 전달하는 게이트선과 화소 전극에 인가될 전압을 전달하는 데이터선을 표시판에 설치한다. 또한, 표시판은 화소 전극과 중첩하여 유지 용량을 형성함으로써 화소 전극에 인가된 전압을 안정적으로 유지하는 유지 전극을 구비하고 있다.
이러한 표시판은 여러 개의 도전층과 절연층이 적층된 층상 구조를 가진다. 게이트선 및 유지 전극, 박막 트랜지스터의 비정질 규소층, 데이터선, 화소 전극 등은 서로 다른 도전층으로 만들어지고 절연층으로 분리되며, 통상 아래에서부터 차례로 배치된다. 이러한 층상 구조는 여러 번의 사진 공정(photo lithography)으로 제조하는데, 생산 비용을 줄이기 위해서는 사진 공정의 수를 적게 하는 것이 바람직하다. 이를 위하여 중간 두께를 가지는 감광막을 형성하고, 이를 식각 마스크 를 사용하여 데이터선과 비정질 규소층을 함께 패터닝하는 기술이 개발되고 있다.
이와 같은 제조 방법으로 만들어진 표시판에서는 주로 데이터선과 동일한 층으로 만들어진 도전체를 화소 전극과 연결하고, 게이트선과 동일한 층으로 만들어진 유지 전극과 중첩시켜 유지 축전기를 형성한다. 그런데 데이터선과 비정질 규소층은 함께 패터닝하므로 이 도전체 아래에 비정질 규소가 남아 있다. 이러한 비정질 규소는 전하를 잡고(trap) 놓는(detrap) 데 걸리는 시간이 오래 걸리기 때문에 화면이 깜박거리는 플리커(flicker) 현상 또는 잔상을 유도하여 화질을 저하시키는 원인으로 작용한다.
본 발명이 이루고자 하는 기술적 과제는 박막 트랜지스터 표시판의 제조 공정을 단순화하면서도 전하 저장 및 방출 특성이 뛰어난 유지 축전기를 형성하는 것이다.
이러한 과제를 해결하기 위하여 본 발명의 실시예에서는 식각 마스크로 사용하는 감광막 중 다른 부분보다 얇은 부분을 소스 전극과 드레인 전극 사이에 형성하여 필요에 따라 어떤 막을 식각할 때는 하부막이 식각되지 않도록 하고 또 다른 막을 식각할 때는 함께 식각하여, 식각 마스크로서의 감광막을 적어도 두 번 사용한다. 또한 화소 전극과 유지 도전체 사이에 무기 절연막만을 두어 유지 축전기를 형성한다.
본 발명의 실시예에 따른 박막 트랜지스터 표시판은, 기판 위에 형성되어 있는 게이트선, 게이트선 위에 형성되어 있는 게이트 절연막, 게이트 절연막 위에 형성되어 있는 제1 반도체, 제1 반도체 위에 적어도 일부분 형성되어 있는 데이터선 및 드레인 전극, 게이트 절연막 위에 형성되어 있는 유지 도전체, 데이터선, 드레인 전극 및 유지 도전체 위에 형성되어 있는 제1 보호막, 제1 보호막 위에 형성되어 있으며 유지 도전체 위에 위치한 개구부를 가지는 제2 보호막, 그리고 제2 보호막 위에 형성되어 있고 드레인 전극에 연결되어 있으며 개구부에서 유지 도전체와 중첩하는 화소 전극을 포함한다.
제1 보호막은 제2 보호막보다 얇은 것이 바람직하며, 제1 보호막은 무기 절연 물질을 포함하고, 상기 제2 보호막은 유기 절연 물질을 포함할 수 있다.
또한, 유지 도전체 아래에 위치한 제2 반도체를 더 포함할 수 있다.
제1 반도체는 데이터선과 드레인 전극 사이에 위치한 부분을 제외하면 데이터선, 드레인 전극 및 유지 도전체와 실질적으로 동일한 평면 모양을 가질 수 있다.
또한 반도체는 비정질 규소로 이루어질 수 있다.
제2 보호막 위에 형성되어 있으며 데이터선 및 게이트선 중 적어도 하나와 중첩하는 차폐 전극을 더 포함하는 것이 바람직하다
제1 및 제2 보호막은 유지 도전체를 노출하는 접촉 구멍을 포함할 수 있으며, 유지 도전체는 접촉구멍을 통하여 차폐 전극과 연결되어 있는 것이 바람직하다.
본 발명의 실시예에 따른 박막 트랜지스터 표시판의 제조 방법에서는 기판 위에 게이트선을 형성하는 단계, 게이트선 위에 게이트 절연막을 형성하는 단계, 게이트 절연막 위에 반도체층을 형성하는 단계, 반도체의 위에 저항성 접촉 부재를 형성하는 단계, 저항성 접촉 부재 위에 적어도 일부분 위치하며 서로 분리되어 있는 데이터선, 드레인 전극 및 유지 도전체를 형성하는 단계, 데이터선, 드레인 전극 및 유지 도전체 위에 제1 및 제2 보호막을 적층하는 단계, 제2 및 제1 보호막을 패터닝하여 드레인 전극의 일부를 노출하는 접촉 구멍과 유지 도전체 위에 위치하며 제1 보호막 표면을 드러내는 개구부를 형성하는 단계, 그리고 접촉 구멍을 통하여 드레인 전극과 연결되며 개구부에서 유지 도전체와 중첩하는 화소 전극을 형성한다.
반도체와 데이터선, 드레인 전극, 유지 도전체, 저항성 접촉 부재는 하나의 광마스크를 사용하여 사진 공정으로 형성할 수 있다.
제2 및 제1 보호막 패터닝 단계는 차광 영역, 투광 영역, 슬릿 영역을 포함하는 광마스크를 사용할 수 있다.
투광 영역은 접촉 구멍에 대응하고, 슬릿 영역은 개구부에 대응하는 것이 바람직하며, 제2 보호막은 감광성을 가지는 것이 바람직하다.
접촉 구멍 및 개구부 형성 단계는, 제2 보호막을 광마스크를 통하여 노광하는 단계, 제2 보호막을 현상하여 제1 부분과 제1 부분보다 얇은 제2 부분을 형성하는 단계, 제1 보호막의 노출된 부분을 제거하여 접촉 구멍을 형성하는 단계, 그리고 제2 보호막의 제2 부분을 제거하여 개구부를 형성하는 단계를 포함할 수 있다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
우선 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판에 대하여 도 1 내지 도 4b를 참고로 하여 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 2는 본 발명의 한 실시예에 따른 공통 전극 표시판의 배치도이고, 도 3은 도 1 및 도 2의 두 표시판을 포함하는 액정 표시 장치의 배치도이고, 도 4a 및 도 4b는 도 3의 액정 표시 장치를 Ⅳa-Ⅳa' 선 및 Ⅳb-Ⅳb' 선을 따라 절단한 단면도이다.
본 발명의 한 실시예에 따른 액정 표시 장치는 박막 트랜지스터 표시판(100), 공통 전극 표시판(200), 이들 두 표시판(100, 200) 사이에 들어 있는 액정층(3)을 포함한다.
먼저, 도 1, 도 3, 도 4a 및 도 4b를 참고하여 박막 트랜지스터 표시판(100)에 대하여 설명한다.
투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 복수의 게이트선(gate line)(121)이 형성되어 있다.
게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있고 서로 분리되어 있다. 각 게이트선(121)은 위로 돌출한 복수의 게이트 전극(gate electrode)(124)과 다른 층 또는 외부 구동 회로와의 접속을 위한 면적이 넓은 끝 부분(129)을 포함한다.
게이트선(121)은 물리적 성질이 다른 두 개의 막, 즉 하부막(121p)과 그 위의 상부막(121q)을 포함한다. 하부막(121p)은 게이트 신호의 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를 들면 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속 따위로 만들어지며, 약 1,000-3,000 ?? 의 두께를 가진다. 이와는 달리, 상부막(121q)은 다른 물질, 특히 IZO(indium zinc oxide) 또는 ITO(indium tin oxide)와의 물리적, 화학적, 전기적 접촉 특성이 우수한 물질, 이를테면 몰리브덴(Mo)이나, 몰리브덴 합금 따위의 몰리브덴 계열 금속, 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 등으로 만들어지며, 두께는 약 100-1,000?? 이다. 하부막(121p)과 상부막(121q) 재료 조합의 예로는 알루미늄(합금) 및 몰리브덴(합금)을 들 수 있다. 그러나 하부막(121p)이 접촉 특성이 우수한 물질로, 상부막(1121q)이 저저항 물질로 만들어질 수도 있으며, 이 경우 게이트선(121) 끝 부분(129)의 상부막(129q) 일부가 제거되어 하부막(129p)이 노출될 수 있다. 게이트선(121)은 또한 앞서 언급한 여러 물질들을 포함하는 단일막 구조를 가질 수 있으며, 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.
도 4a에서 게이트 전극(124)의 하부막과 상부막은 각각 도면 부호 124p, 124q로 나타내었다.
게이트선(121) 측면은 기판(110)의 표면에 대하여 경사져 있으며 그 경사각은 약 30-80ㅀ이다.
게이트선(121)의 위에는 질화규소(SiNx) 또는 산화규소(SiOx) 등으로 만들어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다.
게이트 절연막(140) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 또는 다결정 규소 등으로 만들어진 복수의 선형 반도체(151)와 복수의 섬형 반도체(157)가 형성되어 있다. 각각의 선형 반도체(151)는 주로 세로 방향으로 뻗어 있으며, 게이트 전극(124)을 향하여 뻗은 복수의 돌출부(154)를 포함한다. 섬형 반도체(157)는 인접한 두 게이트선(121)의 중간쯤에 위치하고 있다.
반도체(151, 157)의 위에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 복수의 선형 및 섬형 저항성 접촉 부재(ohmic contact)(161, 165, 167)가 형성되어 있다. 선형 저항성 접촉 부재(161) 각각은 복수의 돌출부(163)를 가지고 있으며, 이 돌출부(163)와 섬형 저항성 접촉 부재(165)는 쌍을 이루어 반도체(151)의 돌출부(154) 위에 배치되어 있다. 섬형 저항성 접촉 부재(167)는 섬형 반도체(157) 위에 위치하고 있다.
선형 반도체(151)와 저항성 접촉 부재(161, 165, 167)의 측면 역시 기판(110)의 표면에 대하여 경사져 있으며 그 경사각은 30-80ㅀ인 것이 바람직하다.
저항 접촉 부재(161, 165, 167) 위에는 각각 복수의 데이터선(data line)(171), 복수의 드레인 전극(drain electrode)(175), 복수의 유지 도전체(157)가 형성되어 있다.
데이터선(171)은 데이터 전압(data voltage)을 전달하며, 주로 세로 방향으로 뻗어 게이트선(121)과 교차한다. 각 데이터선(171)은 다른 층 또는 외부 장치의 접속을 위한 면적이 넓은 끝 부분(179)과 게이트 전극(124)을 향하여 뻗은 복수의 소스 전극(source electrode)(173)을 포함한다. 소스 전극(173)은 U자형이며 일자형의 드레인 전극(175) 한쪽 끝을 일부 둘러싼다.
하나의 게이트 전극(124), 하나의 소스 전극(173) 및 하나의 드레인 전극(175)은 반도체(151)의 돌출부(154)와 함께 하나의 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 돌출부(154)에 형성된다.
유지 도전체(177)는 데이터선(171) 및 드레인 전극(175)과 분리되어 있으며 저항성 접촉 부재(167) 위에 위치한다.
데이터선(171), 드레인 전극(175) 및 유지 도전체(177)는 몰리브덴, 크롬, 탄탈륨 및 티타늄 등 내화성 금속 또는 이들의 합금으로 만들어지는 것이 바람직하며, 내화성 금속 따위의 도전막(도시하지 않음)과 저저항 물질 도전막(도시하지 않음)으로 이루어진 다층막 구조를 가질 수 있다. 다층막 구조의 예로는 크롬 또는 몰리브덴 (합금) 하부막과 알루미늄 (합금) 상부막의 이중막, 몰리브덴 (합금) 하부막과 알루미늄 (합금) 중간막과 몰리브덴 (합금) 상부막의 삼중막을 들 수 있다. 그러나 데이터선(171), 드레인 전극(175) 및 유지 도전체(177)는 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.
데이터선(171), 드레인 전극(175) 및 유지 도전체(177)도 그 측면이 기판(110) 면에 대하여 약 30ㅀ 내지 80ㅀ 의 경사각으로 기울어진 것이 바람직하다.
저항성 접촉 부재(161, 165, 167)는 그 아래의 반도체(151, 157)와 그 위의 데이터선(171), 드레인 전극(175) 및 유지 도전체(177) 사이에만 존재하며, 저항성 접촉 부재(161, 165)는 아래 위의 접촉 저항을 낮추어 준다. 반도체(151, 157)는 데이터선(171), 드레인 전극(175), 유지 도전체(177) 및 그 아래의 저항성 접촉 부재(161, 165, 167)와 실질적으로 동일한 평면 형태를 가지고 있다. 그러나 선형 반도체(151)는 소스 전극(173)과 드레인 전극(175) 사이 부분 등 데이터선(171), 드레인 전극(175) 및 유지 도전체(177) 및 그 아래의 저항성 접촉 부재(161, 165, 167)로 가리지 않고 노출된 부분을 가지고 있다.
데이터선(171), 드레인 전극(175) 및 유지 도전체(177)와 반도체(151)의 노출부 위에는 하부 및 상부 보호막(passivation layer)(180p, 180q)을 포함하는 보호막(180)이 형성되어 있다. 하부 보호막(180p)은 상대적으로 얇고 질화규소 등 무기 절연체로 만들어지는 것이 바람직하며, 상부 보호막(180q)은 상대적으로 두껍고 유기 절연체로 만들어지는 것이 바람직하다. 유기 절연체는 유전율 4.0 이하인 것이 바람직하며, 유기 절연물 중 감광성(photosensitivity)을 가지는 것으로 보호 막(180)을 만들 수도 있으며, 보호막(180)의 표면은 평탄할 수 있다.
보호막(180)에는 데이터선(171)의 끝 부분(179), 드레인 전극(175)의 일부 및 유지 도전체(177)의 일부를 각각 드러내는 복수의 접촉 구멍(contact hole)(182, 185, 189)이 형성되어 있으며, 하부 및 상부 보호막(180p, 180q)과 게이트 절연막(140)에는 게이트선(121) 끝 부분(129)을 드러내는 복수의 접촉 구멍(181)이 형성되어 있다. 또한 상부 보호막(180q)에는 하부 보호막(180p)을 드러내며 유지 도전체(177) 상부에 위치하는 개구부(187)가 형성되어 있다. 접촉 구멍(181, 182, 185, 189)과 개구부(187)는 완만한 각도를 가지는 측벽을 가지고 있는데, 특히 상부 보호막(180q)으로 이루어진 접촉 구멍(181, 182, 185, 189)과 개구부(187)의 측벽 상부는 기판(110)의 표면과 약 30-85ㅀ를 이룬다.
보호막(180) 위에는 복수의 화소 전극(pixel electrode)(190), 복수의 차폐 전극(shielding electrode)(88) 및 복수의 접촉 보조 부재(contact assistant)(81, 82)가 형성되어 있다. 이들은 ITO, IZO 등의 투명한 도전 물질이나 알루미늄, 은 또는 이들의 합금 등의 반사성 금속 중 적어도 하나로 만들어질 수 있다.
화소 전극(190)은 접촉 구멍(185)을 통하여 드레인 전극(175)과 물리적?전기적으로 연결되어 드레인 전극(175)으로부터 데이터 전압을 인가 받는다. 데이터 전압이 인가된 화소 전극(190)은 공통 전압(common voltage)을 인가 받는 공통 전극 표시판(200)의 공통 전극(270)과 함께 전기장을 생성함으로써 액정층(3)의 액정 분자들의 방향을 결정한다. 화소 전극(190)과 공통 전극은 축전기[이하 “액정 축전기(liquid crystal capacitor)”라 함]를 이루어 박막 트랜지스터가 턴 오프된 후에도 인가된 전압을 유지한다.
화소 전극(190)은 개구부(187)에서 유지 도전체(177)와 중첩하며 네 모퉁이가 모따기되어 빗변을 이루고 있다.
화소 전극(190)은 중앙 절개부(91, 92), 하부 절개부(93a, 94a, 95a) 및 상부 절개부(93b, 94b, 95b)를 가지며, 화소 전극(190)은 이들 절개부에 의하여 복수의 영역으로 분할된다. 절개부(91~95b)는 화소 전극(190)을 이등분하는 가로 중심선에 대하여 거의 반전 대칭을 이루고 있다.
하부 및 상부 절개부(93a~95b)는 대략 화소 전극(190)의 왼쪽 변, 왼쪽 모퉁이, 아래쪽 또는 위쪽 변에서부터 오른쪽 변으로 비스듬하게 뻗어 있으며, 화소 전극(190)의 가로 중심선에 대하여 하반부와 상반부에 각각 위치하고 있다. 하부 및 상부 절개부(93a~95b)는 게이트선(121)에 대하여 약 45ㅀ의 각도를 이루며 서로 수직하게 뻗어 있다.
중앙 절개부(91)는 화소 전극(190)의 중앙에 배치되어 있으며 왼쪽 변에 위치한 입구를 가지고 있다. 중앙 절개부(91)의 입구는 하부 절개부(93a, 94,a, 95a)와 상부 절개부(93b, 94b, 95b)에 각각 거의 평행한 한 쌍의 빗변을 가지고 있으며 입구 부근에 접촉 구멍(189)이 위치한다. 중앙 절개부(92)는 화소 전극(190)의 가로 중심선을 따라 짧게 뻗은 가로부와 가로부에서 화소 전극(190)의 왼쪽을 향하여 비스듬하게 뻗은 한 쌍의 사선부를 포함한다. 사선부는 게이트선(121)과 대략 45ㅀ의 각을 이룬다.
절개부(91~95b)에 의해 나뉘어지는 영역의 수효 또는 절개부의 수효는 화소 의 크기, 화소 전극(190)의 가로변과 세로 변의 길이 비, 액정층(3)의 종류나 특성 등 설계 요소에 따라서 달라지며, 기울어진 방향도 달라질 수 있다.
차폐 전극(88)은 데이터선(171)을 따라 뻗어 있는 세로부와 게이트선(121)을 따라 뻗은 가로부를 포함하고 있는데, 세로부는 데이터선(171)을 완전히 덮고 있으며, 가로부는 게이트선(121)의 경계선 안쪽에 위치한다. 차폐 전극(88)의 세로부는 접촉 구멍(189)을 통하여 유지 도전체(177)와 연결되는 돌출부(89)를 포함한다.
차폐 전극(88)은 공통 전압을 인가 받으며 데이터선(171)과 화소 전극(190) 사이 및 데이터선(171)과 공통 전극(270) 사이에서 형성되는 전계를 차단하여 화소 전극(190)의 전압 왜곡 및 데이터선(171)이 전달하는 데이터 전압의 신호 지연이 줄어든다.
또한, 화소 전극(190)과 차폐 전극(88)의 단락을 방지하기 위하여 이들 사이에 거리를 두어야 하므로, 화소 전극(190)이 데이터선(171)으로부터 더 멀어져 이들 사이의 기생 용량이 줄어든다. 더욱이, 액정층(3)의 유전율(permittivity)이 보호막(180)의 유전율보다 높기 때문에, 데이터선(171)과 차폐 전극(88) 사이의 기생 용량이 차폐 전극(88)이 없을 때 데이터선(171)과 공통 전극(270) 사이의 기생 용량에 비하여 작다.
차폐 전극(88)으로부터 공통 전압을 공급받는 유지 도전체(177)는 주로 개구부(187)에서 하부 보호막(180p)만을 사이에 두고 화소 전극(190)과 중첩함으로써 액정 축전기와 병렬로 연결되어 전압 유지 능력을 강화하는 유지 축전기를 이룬다.
이와 같이 무기 절연물로 만들어진 하부 보호막(180p)만을 사이에 두고 화소 전극(190)과 유지 도전체(177)가 중첩하므로 게이트선(121)과 같은 층에 따로 유지 전극을 두지 않고도 유지 용량을 확보할 수 있다. 따라서 중간에 낀 비정질 규소가 없고 이에 따라 유지 축전기가 안정적으로 동작할 수 있다. 결국 화면이 깜박거리는 플리커(flicker) 현상 또는 잔상을 방지할 수 있어 우수한 표시 특성을 확보할 수 있다.
접촉 보조 부재(81, 82)는 접촉 구멍(181, 182)을 통하여 게이트선의 끝부분(120) 및 데이터선의 끝 부분(179)과 각각 연결된다. 접촉 보조 부재(81, 82)는 게이트선의 끝부분(129)과 데이터선(171)의 끝 부분(179)과 구동 집적 회로와 같은 외부 장치와의 접착성을 보완하고 이들을 보호한다.
다음, 공통 전극 표시판(200)에 대하여 도 2 내지 도 4b를 참고하여 설명한다.
투명한 유리 또는 플라스틱 등으로 만들어진 절연 기판(210) 위에 차광 부재(220)가 형성되어 있다. 차광 부재(220)는 데이터선(171)에 대응하는 선형 부분(221)과 박막 트랜지스터에 대응하는 변형 부분(223)을 포함한다.
기판(210) 위에는 또한 복수의 색필터(230)가 형성되어 있으며 화소 전극(190)을 따라서 세로 방향으로 길게 뻗어 있다. 색필터(230)는 기본색, 예를 들면 적색, 녹색 및 청색의 삼원색 중 하나를 표시할 수 있다.
색필터(230)의 위에는 덮개막(250)이 형성되어 있다. 덮개막(250)은 색필터(23)에 함유된 색소가 빠져 나와 액정층(3)을 오염시키는 것을 방지하고 평탄면 을 제공한다.
덮개막(250)의 위에는 ITO, IZO 등의 투명한 도전체 따위로 이루어진 공통 전극(270)이 형성되어 있다.
공통 전극(270)은 복수의 절개부(71, 72, 73a, 74a, 75a, 73b, 74b, 75b) 집합을 가진다.
하나의 절개부(71~75b) 집합은 하나의 화소 전극(190)과 마주 보며 중앙 절개부(71, 72), 하부 절개부(73a, 74a, 75a) 및 상부 절개부(73b, 74b, 75b)를 포함한다. 절개부(71~75b) 각각은 화소 전극(190)의 인접 절개부(91~95b) 사이 또는 절개부(93a~95b)와 화소 전극(190)의 모따기된 빗변 사이에 배치되어 있다. 또한, 각 절개부(71~75b)는 화소 전극(190)의 하부 절개부(93a, 94a, 95a) 또는 상부 절개부(93b, 94b, 95b)와 평행하게 뻗은 적어도 하나의 사선부를 포함한다.
하부 및 상부 절개부(74a, 75a, 74b, 75b)는 각각은 사선부와 가로부 및 세로부를 포함한다. 사선부는 대략 화소 전극(190)의 위쪽 또는 아래쪽 변에서 오른쪽 변으로 뻗는다. 가로부 및 세로부는 사선부의 각 끝에서부터 화소 전극(190)의 변을 따라 중첩하면서 뻗으며 사선부와 둔각을 이룬다.
하부 및 상부 절개부(73a, 73b) 각각은 사선부와 한 쌍의 세로부를 포함한다. 사선부는 대략 화소 전극(190)의 왼쪽 변에서 오른쪽 변으로 뻗는다. 세로부는 사선부의 각 끝에서부터 화소 전극(190)의 변을 따라 중첩하면서 뻗으며 사선부와 둔각을 이룬다.
중앙 절개부(71, 72)는 중앙 가로부, 한 쌍의 사선부 및 한 쌍의 종단 세로 부를 포함한다. 중앙 가로부는 화소 전극(190)의 오른쪽 변 또는 중앙에서부터 화소 전극(190)의 가로 중심선을 따라 왼쪽으로 뻗으며, 사선부는 중앙 가로부의 끝에서 중앙 가로부와 빗각을 이루며 화소 전극(190)의 왼쪽 변을 향하여 뻗는다. 종단 세로부는 사선부의 각 끝에서부터 화소 전극(190)의 변을 따라 중첩하면서 뻗으며 사선부와 둔각을 이룬다.
절개부(71~75b)의 수효 및 방향 또한 설계 요소에 따라 달라질 수 있으며, 차광 부재(220)가 절개부(71~75b)와 중첩하여 절개부(71~75b) 부근의 빛샘을 차단할 수 있다.
표시판(100, 200)의 안쪽 면에는 배향막(alignment layer)(11, 21)이 도포되어 있는데 이들은 수직 배향막일 수 있다. 표시판(100, 200)의 바깥쪽 면에는 편광자(polarizer)(12, 22)가 구비되어 있는데, 두 편광자의 투과축은 직교하며 이중 한 투과축은 게이트선(121)에 대하여 나란한 것이 바람직하다. 반사형 액정 표시 장치의 경우에는 두 개의 편광자(12, 22) 중 하나가 생략될 수 있다.
액정 표시 장치는 위상 지연 필름(도시하지 않음), 표시판(100, 200) 및 액정층(3)에 빛을 공급하는 조명부(backlight unit)를 포함할 수 있다.
액정층(3)은 음의 유전율 이방성을 가지며, 액정층(3)의 액정 분자(310)는 전계가 없는 상태에서 그 장축이 두 표시판(100, 200)의 표면에 대하여 수직을 이루도록 배향되어 있다. 따라서 입사광은 직교 편광자(12, 22)를 통과하지 못하고 차단된다.
공통 전극(270)에 공통 전압을 인가하고 화소 전극(190)에 데이터 전압을 인가하면 표시판(100, 200)의 표면에 거의 수직인 전계(electric field)가 생성된다. 액정 분자들은 전계에 응답하여 그 장축이 전계의 방향에 수직을 이루도록 방향을 바꾸고자 한다.
한편, 공통 전극(270) 및 화소 전극(190)의 절개부(71~75b, 91~95b)와 이들과 평행한 화소 전극(190)의 빗변은 전계를 왜곡하여 액정 분자들의 경사 방향을 결정하는 수평 성분을 만들어낸다. 전계의 수평 성분은 절개부(71~75b, 91~95b)의 변과 화소 전극(190)의 빗변에 수직이다. 도 3에 도시한 바와 같이, 하나의 절개부 집합(71~71b, 91~95b)은 화소 전극(190)을 각각 두 개의 주 변을 가지는 복수의 부영역(sub-area)으로 나누며, 각 부영역의 액정 분자들의 경사 방향은 전계의 수평 성분에 의하여 결정되는 방향으로 결정되는데 기울어지는 방향은 대략 네 방향이다. 이와 같이 액정 분자가 기울어지는 방향을 다양하게 하면 액정 표시 장치의 기준 시야각이 커진다.
적어도 하나의 절개부는 돌기(protrusion)(도시하지 않음)나 함몰부(depression)(도시하지 않음)로 대체할 수 있다. 돌기는 유기물 또는 무기물로 만들어질 수 있고 전계 생성 전극(190, 270)의 위 또는 아래에 배치될 수 있다.
절개부(71~75b, 91~95b)의 모양 및 배치는 변형될 수 있다.
그러면, 도 1 내지 도 4b의 구조를 가지는 액정 표시 장치용 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법에 대하여 도 5 내지 도 15b 및 앞서의 도 1 내지 도 4b를 참조하여 상세하게 설명한다.
도 5는 본 발명의 한 실시예에 따라 제조하는 첫 단계에서의 박막 트랜지스 터 표시판의 배치도이고, 도 6a 및 도 6b는 각각 도 5에 도시한 박막 트랜지스터 표시판을 VIa-VIa' 선 및 VIb-VIb' 선을 따라 잘라 도시한 단면도이고, 도 7a 및 도 7b는 각각 도 5에 도시한 박막 트랜지스터 표시판을 VIa-VIa' 선 및 VIb-VIb' 선을 따라 잘라 도시한 단면도로서, 도 6a 및 도 6b의 다음 단계에서의 도면이고, 도 8a 및 도 8b는 각각 도 5에 도시한 박막 트랜지스터 표시판을 VIa-VIa' 선 및 VIb-VIb' 선을 따라 잘라 도시한 단면도로서, 도 7a 및 도 7b의 다음 단계에서의 도면이고, 도 9는 도 1 내지 도 4b에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 배치도로서, 도 8a 및 도 8b의 다음 단계에서의 도면이고, 도 10a 및 도 10b는 각각 도 9에 도시한 박막 트랜지스터 표시판을 Xa-Xa' 선 및 Xb-Xb' 선을 따라 잘라 도시한 단면도이고, 도 11은 도 1 내지 도 4b에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 배치도로서, 도 9 내지 도 10b의 다음 단계에서의 도면이고, 도 12a 및 도 12b는 각각 도 11에 도시한 박막 트랜지스터 표시판을 XIIa-XIIa' 선 및 XIIb-XIIb' 선을 따라 잘라 도시한 단면도이고, 도 13a 및 도 13b는 각각 도 11에 도시한 박막 트랜지스터 표시판을 XIIa-XIIa' 선 및 XIIb-XIIb' 선을 따라 잘라 도시한 단면도로서, 도 12a 및 도 12b의 다음 단계에서의 도면이고, 도 14a 및 도 14b는 각각 도 11에 도시한 박막 트랜지스터 표시판을 XIIa-XIIa' 선 및 XIIb-XIIb' 선을 따라 잘라 도시한 단면도로서, 도 13a 및 도 13b의 다음 단계에서의 도면이고, 도 15a 및 도 15b는 각각 도 11에 도시한 박막 트랜지스터 표시판을 XIIa-XIIa' 선 및 XIIb-XIIb' 선을 따라 잘라 도시한 단면도로서, 도 14a 및 도 14b의 다음 단계에서의 도면이다.
먼저, 도 5, 도 6a 및 도 6b에 도시한 바와 같이, 투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 하부 및 상부의 금속막을 스퍼터링(sputtering) 따위로 차례로 적층한 다음, 사진 식각하여 게이트 전극(124)을 포함하는 게이트선(121)을 형성한다.
이어, 도 7a 및 7b에 도시한 바와 같이, 게이트 절연막(140), 진성 비정질 규소층(150), 불순물 비정질 규소층(160)을 화학 기상 증착법을 이용하여 각각 약 1,500 ?? 내지 약 5,000 ??, 약 500 ?? 내지 약 2,000 ??, 약 300 ?? 내지 약 600 ??의 두께로 연속 증착한다. 이어 스퍼터링 따위의 방법으로 도전체층(170)을 적층하고 그 위에 감광막을 1 ??m 내지 2 ??m의 두께로 도포한 후, 광마스크를 통하여 감광막에 빛을 조사한 후 현상하여 감광막(52, 54)을 형성한다.
이때 현상된 감광막의 두께는 위치에 따라 다른데, 감광막은 두께가 점점 작아지는 제1 내지 제3 부분을 포함한다. 배선 영역(A)에 위치한 제1 부분과 채널 영역(B)에 위치한 제2 부분은 각각 도면 부호 52와 54로 나타내었고, 기타 영역(C)에 위치한 제3 부분에 대한 도면 부호는 부여하지 않았는데, 이는 제3 부분이 0의 두께를 가지고 있어 아래의 도전체층(170)이 드러나 있기 때문이다. 제1 부분(52)과 제2 부분(54)의 두께의 비는 후속 공정에서의 공정 조건에 따라 다르게 하되, 제2 부분(54)의 두께를 제1 부분(52)의 두께의 1/2 이하로 하는 것이 바람직하며, 예를 들면, 4,000 ?? 이하인 것이 좋다.
이와 같이 위치에 따라 감광막의 두께를 달리하는 방법으로 여러 가지가 있 을 수 있는데, 마스크에 투광 영역(light transmitting area)과 차광 영역(light blocking area)뿐 아니라 반투과 영역(translucent area)을 두는 것이 그 예이다. 반투과 영역에는 슬릿(slit) 패턴이나 격자 패턴 또는 투과율이 중간이거나 두께가 중간인 박막이 구비된다. 슬릿 패턴을 사용할 때에는 슬릿의 폭이나 슬릿 사이의 간격이 사진 공정에 사용하는 노광기의 분해능보다 작은 것이 바람직하다. 다른 예는 리플로우(reflow)가 가능한 감광막을 사용하는 것이다. 즉, 투광 영역과 차광 영역만을 지닌 통상의 마스크로 리플로우 가능한 감광막을 형성한 다음 리플로우시켜 감광막이 잔류하지 않는 영역으로 흘러내리도록 함으로써 얇은 부분을 형성한다.
적절한 공정 조건을 주면 감광막(52, 53)의 두께 차 때문에 하부층들을 선택적으로 식각할 수 있다. 따라서 일련의 식각 단계를 통하여 도 9, 도 10a 및 도 10b에 도시한 바와 같은 소스 전극(173)을 포함하는 복수의 데이터선(171), 복수의 드레인 전극(175) 및 복수의 유지 도전체(177)를 형성하고 돌출부(163)를 포함하는 복수의 선형 저항성 접촉 부재(161) 및 복수의 섬형 저항성 접촉 부재(165, 167), 그리고 복수의 돌출부(154)를 포함하는 복수의 선형 반도체(151) 및 복수의 섬형 반도체(157)를 형성한다.
설명의 편의상, 배선 영역(A)에 위치한 도전체층(170), 불순물 비정질 규소층(160), 진성 비정질 규소층(150)의 부분을 제1 부분이라 하고, 채널 영역(B)에 위치한 도전체층(170), 불순물 비정질 규소층(160), 진성 비정질 규소층(150)의 부분을 제2 부분이라 하고, 기타 영역(C)에 위치한 도전체층(170), 불순물 비정질 규 소층(160), 진성 비정질 규소층(150)의 부분을 제3 부분이라 하자.
이러한 구조를 형성하는 순서의 한 예는 다음과 같다.
(1) B 영역에 위치한 도전체층(170), 불순물 비정질 규소층(160) 및 비정질 규소층(150)의 제3 부분 제거,
(2) C 영역에 위치한 감광막의 제2 부분(54) 제거,
(3) C 영역에 위치한 도전체층(170) 및 불순물 비정질 규소층(160)의 제2 부분 제거, 그리고
(4) A 영역에 위치한 감광막의 제1 부분(52) 제거.
이러한 순서의 다른 예는 다음과 같다.
(1) B 영역에 위치한 도전체층(170)의 제3 부분 제거,
(2) C 영역에 위치한 감광막의 제2 부분(54) 제거,
(3) B 영역에 위치한 불순물 비정질 규소층(160) 및 비정질 규소층(150)의 제3 부분 제거,
(4) C 영역에 위치한 도전체층(170)의 제2 부분 제거,
(5) A 영역에 위치한 감광막의 제1 부분(52) 제거, 그리고
(6) C 영역에 위치한 불순물 비정질 규소층(160)의 제2 부분 제거.
다음, 도 11, 도 13a 및 도 13b에서 보는 바와 같이, 질화규소 또는 산화규소로 이루어진 하부 보호막(180p)을 CVD 따위로 적층하고 감광성 유기 절연 물질로 이루어진 상부 보호막(180q)을 도포한 다음, 게이트 절연막(140)과 함께 식각하여 복수의 접촉 구멍(181, 182, 185, 189) 및 복수의 개구부(187)를 형성한다.
상세하게 설명하자면, 도 12a, 12b에 나타낸 바와 같이, 복수의 투광 영역(TA), 슬릿 영역(SA) 및 복수의 차광 영역(BA)을 가지는 광마스크(50)를 기판(110)과 정렬한다. 광마스크(50)는 투명 기판(51)과 복수의 불투명 부재(53)를 포함한다. 슬릿 영역(SA)에서는 불투명 부재(53)의 너비가 소정 너비보다 작고 불투명 부재(53) 사이의 거리가 소정 거리보다 작다. 달리 말하면, 불투명 부재(53) 사이의 슬릿(52)이 전술한 소정 거리보다 작은 너비를 가지며, 슬릿(52) 사이의 거리가 전술한 소정 너비보다 작다. 투광 영역(TA)은 전술한 소정 거리 내에 불투명 부재(53)가 없는 영역으로 정의되고, 차광 영역(BA)는 전술한 소정 너비보다 긴 거리에 걸쳐 불투명 부재(53)가 차지하는 영역으로 정의된다.
이러한 광마스크(50)를 통하여 상부 보호막(180q)을 노광한 후 현상하면 도 12a 및 도 12b에 도시한 모양이 만들어지는데, 도면에서 보면, 투광 영역(TA)과 마주보는 상부 보호막(180q) 부분은 제거되어 하부 보호막(180p)을 드러내고, 차광 영역(BA)과 마주보는 부분(P1)은 남아 있으며, 슬릿 영역(SA)과 마주보는 부분(P2)은 두께가 줄어든다.
그런 다음, 상부 보호막(180q)을 경화하고 하부 보호막(180p)의 노출된 부분 및 그 아래의 게이트 절연막(140) 부분을 도 13a 및 도 13b에 도시한 바와 같이 건식 식각으로 제거한다. 경화 과정에서 상부 보호막(180q)이 리플로우되고 하부 보호막(180p)을 식각하는 동안 상부 보호막(180q)이 소모되므로 접촉 구멍(181, 185, 189) 및 개구부(187)의 측벽이 둥글고 넓어진다. 이때 게이트선(121) 및 데이터선(171)과 동일한 층을 드러내는 접촉 구멍을 형성하기 위해 게이트 절연막(140) 도 함께 식각하여 접촉 구멍(181, 182)를 함께 형성한다.
다음 도 14 및 도 14b에서와 같이 유지 도전체(177) 위의 상부 보호막(1890q)의 얇은 부분을 제거한다.
다음, 도 15a 및 도 15b에 도시한 바와 같이, 상부 보호막(180q) 위에 복수의 화소 전극(190), 복수의 차폐전극(88) 및 복수의 접촉 보조 부재(81, 82)를 형성한다.
이와 같이, 본 발명의 실시예에서는 2중 보호막 구조에서 유지 축전기를 이루는 화소 전극과 유지 도전체층 사이에 유기물 보호막을 제거하고 무기물 보호막만을 남겨 두어 유지 축전기의 유지 용량 용량을 안정적으로 충분히 확보할 수 있고, 이를 통하여 표시 특성을 안정적으로 확보할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (14)

  1. 기판 위에 형성되어 있는 게이트선,
    상기 게이트선 위에 형성되어 있는 게이트 절연막,
    상기 게이트 절연막 위에 형성되어 있는 제1 반도체,
    상기 제1 반도체 위에 형성되어 있는 데이터선 및 드레인 전극,
    상기 게이트 절연막 위에 형성되어 있는 유지 도전체,
    상기 데이터선, 상기 드레인 전극 및 상기 유지 도전체 위에 형성되어 있는 제1 보호막,
    상기 제1 보호막 위에 형성되어 있으며 상기 유지 도전체 위에 위치한 개구부를 가지는 제2 보호막, 그리고
    상기 제2 보호막 위에 형성되어 있고 상기 드레인 전극과 연결되어 있으며 상기 개구부에서 상기 유지 도전체와 상기 제1 보호막을 사이에 두고 중첩하는 화소 전극
    을 포함하는 박막 트랜지스터 표시판.
  2. 제1항에서,
    상기 제1 보호막은 상기 제2 보호막보다 얇은 박막 트랜지스터 표시판.
  3. 제1항에서,
    상기 제1 보호막은 무기 절연 물질을 포함하고, 상기 제2 보호막은 유기 절연 물질을 포함하는 박막 트랜지스터 표시판.
  4. 제1항에서,
    상기 유지 도전체 아래에 위치한 제2 반도체를 더 포함하는 박막 트랜지스터 표시판.
  5. 제1항에서,
    상기 제1 반도체는 상기 데이터선, 상기 드레인 전극 및 상기 유지 도전체와 실질적으로 동일한 평면 모양을 가지는 박막 트랜지스터 표시판.
  6. 제1항에서,
    상기 제1 반도체가 비정질 규소를 포함하는 박막 트랜지스터 표시판.
  7. 제1항에서,
    상기 제2 보호막 위에 형성되어 있으며 상기 데이터선 및 상기 게이트선 중 적어도 하나와 중첩하는 차폐 전극을 더 포함하는 박막 트랜지스터 표시판
  8. 제7항에서,
    상기 제1 및 제2 보호막은 상기 유지 도전체를 노출하는 접촉 구멍을 포함하며 상기 유지 도전체는 상기 접촉 구멍을 통하여 상기 차폐 전극과 연결되어 있는 박막 트랜지스터 표시판.
  9. 기판 위에 게이트선을 형성하는 단계,
    상기 게이트선 위에 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 위에 반도체층을 형성하는 단계,
    상기 반도체의 위에 저항성 접촉 부재를 형성하는 단계,
    상기 저항성 접촉 부재 위에 위치하며 서로 분리되어 있는 데이터선, 드레인 전극 및 유지 도전체를 형성하는 단계,
    상기 데이터선, 드레인 전극 및 유지 도전체 위에 제1 및 제2 보호막을 적층하는 단계,
    상기 제2 및 제1 보호막을 패터닝하여 상기 드레인 전극을 노출하는 접촉 구멍과 상기 유지 도전체 위에 위치하며 상기 제1 보호막 표면을 드러내는 개구부를 형성하는 단계, 그리고
    상기 접촉 구멍을 통하여 상기 드레인 전극과 연결되며 상기 개구부에서 상기 유지 도전체와 상기 제1 보호막을 사이에 두고 중첩하는 화소 전극을 형성하는 단계
    를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  10. 제9항에서,
    상기 반도체와 상기 데이터선, 상기 드레인 전극, 상기 유지 도전체, 상기 저항성 접촉 부재는 하나의 사진 공정으로 형성하는 박막 트랜지스터 표시판의 제조 방법.
  11. 제9항에서,
    상기 제2 및 제1 보호막 패터닝 단계는 차광 영역, 투광 영역, 슬릿 영역을 포함하는 광마스크를 사용하는 박막 트랜지스터 표시판의 제조 방법.
  12. 제11항에서,
    상기 투광 영역은 상기 접촉 구멍에 대응하고, 상기 슬릿 영역은 상기 개구부에 대응하는 박막 트랜지스터 표시판의 제조 방법.
  13. 제12항에서,
    상기 제2 보호막은 감광성을 가지는 박막 트랜지스터 표시판의 제조 방법.
  14. 제13항에서,
    상기 접촉 구멍 및 개구부 형성 단계는,
    상기 제2 보호막을 상기 광마스크를 통하여 노광하는 단계,
    상기 제2 보호막을 현상하여 제1 부분과 상기 제1 부분보다 얇은 제2 부분을 형성하는 단계,
    상기 제1 보호막의 노출된 부분을 제거하여 상기 접촉 구멍을 형성하는 단계, 그리고
    상기 제2 보호막의 제2 부분을 제거하여 상기 개구부를 형성하는 단계
    를 포함하는 박막 트랜지스터 표시판의 제조 방법.
KR1020050034964A 2005-02-25 2005-04-27 박막 트랜지스터 표시판 및 그 제조 방법 KR101143000B1 (ko)

Priority Applications (9)

Application Number Priority Date Filing Date Title
KR1020050034964A KR101143000B1 (ko) 2005-04-27 2005-04-27 박막 트랜지스터 표시판 및 그 제조 방법
US11/356,853 US8305507B2 (en) 2005-02-25 2006-02-17 Thin film transistor array panel having improved storage capacitance and manufacturing method thereof
JP2006047707A JP5307319B2 (ja) 2005-02-25 2006-02-24 薄膜トランジスタ表示板及びその製造方法
TW095106333A TWI423444B (zh) 2005-02-25 2006-02-24 薄膜電晶體陣列板及其製造方法
CN2012104347604A CN103034004A (zh) 2005-02-25 2006-02-27 薄膜晶体管阵列面板
CN2006100577531A CN1828914B (zh) 2005-02-25 2006-02-27 薄膜晶体管阵列面板及其制造方法
CN201010210445.4A CN101881914B (zh) 2005-02-25 2006-02-27 薄膜晶体管阵列面板
JP2011285112A JP5703208B2 (ja) 2005-02-25 2011-12-27 薄膜トランジスタ表示板及びその製造方法
US13/668,082 US20130153906A1 (en) 2005-02-25 2012-11-02 Thin film transistor array panel having improved storage capacitance and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050034964A KR101143000B1 (ko) 2005-04-27 2005-04-27 박막 트랜지스터 표시판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20060112477A KR20060112477A (ko) 2006-11-01
KR101143000B1 true KR101143000B1 (ko) 2012-07-02

Family

ID=37620750

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050034964A KR101143000B1 (ko) 2005-02-25 2005-04-27 박막 트랜지스터 표시판 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101143000B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101909139B1 (ko) * 2011-02-07 2018-12-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법

Also Published As

Publication number Publication date
KR20060112477A (ko) 2006-11-01

Similar Documents

Publication Publication Date Title
JP4781518B2 (ja) 反射透過複合形薄膜トランジスタ液晶表示装置
JP5666079B2 (ja) 表示パネル
KR101112543B1 (ko) 다중 도메인 박막 트랜지스터 표시판
KR20060069081A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
JP2006178445A (ja) 薄膜トランジスタ表示板及びその製造方法
KR101012784B1 (ko) 표시 장치용 표시판 및 그 표시판을 포함하는 액정 표시장치
KR20060030577A (ko) 박막 트랜지스터 표시판
KR20060028536A (ko) 색필터 표시판 및 그를 포함하는 액정 표시 장치
KR101143000B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070038331A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101251993B1 (ko) 박막 트랜지스터 표시판
KR20060100868A (ko) 액정 표시 장치
KR20060047183A (ko) 액정 표시 장치
KR100961950B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20060082316A (ko) 박막 트랜지스터 표시판
KR100997969B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20070117801A (ko) 액정 표시 장치
KR20070048412A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070014335A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20060020892A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20060131118A (ko) 액정 표시 장치 및 그 제조 방법
KR20080021952A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20060058964A (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR20070008870A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060074734A (ko) 박막 트랜지스터 표시판의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180403

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 8