KR20060030577A - 박막 트랜지스터 표시판 - Google Patents

박막 트랜지스터 표시판 Download PDF

Info

Publication number
KR20060030577A
KR20060030577A KR1020040079408A KR20040079408A KR20060030577A KR 20060030577 A KR20060030577 A KR 20060030577A KR 1020040079408 A KR1020040079408 A KR 1020040079408A KR 20040079408 A KR20040079408 A KR 20040079408A KR 20060030577 A KR20060030577 A KR 20060030577A
Authority
KR
South Korea
Prior art keywords
electrode
line
data line
gate
pixel
Prior art date
Application number
KR1020040079408A
Other languages
English (en)
Inventor
송장근
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040079408A priority Critical patent/KR20060030577A/ko
Priority to US11/245,679 priority patent/US7852444B2/en
Priority to JP2005293908A priority patent/JP2006106759A/ja
Priority to TW094135029A priority patent/TWI390317B/zh
Priority to CN2005101082283A priority patent/CN1758126B/zh
Publication of KR20060030577A publication Critical patent/KR20060030577A/ko
Priority to US12/944,617 priority patent/US8300192B2/en
Priority to US13/619,450 priority patent/US8477279B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13606—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Abstract

기판 위에 게이트 전극을 포함하는 게이트선과 이와 교차하며, 게이트선에 대하여 45°도 기울어진 사선부와 게이트선과 교차하는 교차부를 가지는 데이터선이 형성되어 있다. 게이트선에 연결되어 있는 게이트 전극, 데이터선에 연결되어 있는 소스 전극 및 드레인 전극을 포함하는 박막 트랜지스터가 형성되어 있다. 이들의 상부에는 유기 절연 물질로 이루어진 보호막이 형성되어 있고, 그 상부에는 드레인 전극에 연결되어 있으며, 데이터선을 완전히 덮고 있고 이웃하는 두 게이트선 사이의 간격을 이등분하는 중심선 부근에서 굴곡되어 있는 화소 전극이 형성되어 있다.
액정표시장치, 기생용량, 화소전극, 데이터선

Description

박막 트랜지스터 표시판{THIN FILM TRANSISTOR ARRAY PANEL}
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 구조를 도시한 배치도이고,
도 2는 본 발명의 한 실시예에 따른 액정 표시 장치용 공통 전극 표시판의 구조를 도시한 배치도이고,
도 3은 도 1 및 도 2의 두 표시판을 포함하는 본 발명의 한 실시예에 따른 액정 표시 장치의 구조를 도시한 배치도이고,
도 4는 도 3의 액정 표시 장치를 IV-IV' 선을 따라 잘라 도시한 단면도이고,
도 5는 도 3의 액정 표시 장치를 V-V' 선 및 V'-V" 선을 따라 잘라 도시한 단면도이고,
도 6은 본 발명의 다른 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 구조를 도시한 배치도이고,
도 7은 본 발명의 다른 실시예에 따른 액정 표시 장치용 공통 전극 표시판의 구조를 도시한 배치도이고,
도 8은 도 6 및 도 7의 두 표시판을 포함하는 본 발명의 한 실시예에 따른 액정 표시 장치의 배치도이고,
도 9는 도 8의 액정 표시 장치를 IX-IX' 선을 따라 잘라 도시한 단면도이고,
도 10 및 도 11은 본 발명의 또 다른 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 구조를 각각 도시한 배치도이다.
* 도면 부호에 대한 설명 *
11, 21: 배향막 12, 22: 편광판
81, 82: 접촉 보조 부재
100, 200: 표시판 110, 210: 절연 기판
121 : 게이트선 124: 게이트 전극
131: 유지 전극선 133: 유지 전극
140: 게이트 절연막 151, 154: 반도체
161, 163, 165: 저항성 접촉 부재
171, 179: 데이터선 173: 소스 전극
175: 드레인 전극 180: 보호막
181, 182, 185: 접촉 구멍 190: 화소 전극
220: 차광 부재 250: 덮개막
270: 공통 전극 271: 절개부
300: 액정층 310: 액정 분자
본 발명은 박막 트랜지스터 표시판에 관한 것으로, 액정 표시 장치의 한 기 판으로 사용되는 박막 트랜지스터 표시판에 관한 것이다.
액정 표시 장치는 널리 사용되는 평판 표시 장치 중 하나로서, 전계 생성 전극(field-generating electrode)이 구비된 한 쌍의 표시판 사이에 들어 있는 액정층을 포함한다. 전계 생성 전극으로 액정층에 전계를 생성하고 전계의 세기를 변화시켜 액정층의 액정 분자들의 배열을 바꾸면 액정층을 통과하는 빛의 편광(polarization)이 변화한다. 이러한 편광에 근거하여 편광판을 적절하게 배치하면 빛의 투과율을 변화시킬 수 있다.
액정 표시 장치의 품질을 재는 척도 중 하나는 액정 표시 장치가 소정의 대비비를 나타내는 각도로 정의되는 시야각이다. 시야각을 넓히기 위한 다양한 방안이 개발되고 있는데, 그 중에서도 액정 분자를 수직으로 배향하고 화소 전극과 공통 전극 등 전계 생성 전극에 절개부(cutout)나 돌기(protrusion)를 형성하는 방법이 있다.
그런데 절개부나 돌기는 개구율을 떨어뜨린다. 개구율을 높이기 위하여 화소 전극을 최대한 넓게 형성하는 초고개구율 구조가 제시되었으나, 이 경우 화소 전극 사이의 거리가 가까워서 화소 전극 사이에 강한 측방향 전기장(lateral field)이 형성된다. 이러한 측방향 전기장으로 인하여 액정 분자들의 배향이 흐트러지고 이에 따라 텍스쳐나 빛샘이 생긴다. 이러한 텍스처와 빛샘을 차단하기 위하여 블랙 매트릭스의 폭을 넓힐 수 있는데 이 경우 다시 개구율이 떨어지게 된다.
또한, 초고개구율을 확보하기 위해 화소 전극과 데이터선은 서로 중첩되어 있는데, 이들 사이에는 절연막이 개재되어 있더라도 화소 전극과 데이터선 사이에 형성되는 기생 용량은 커지게 된다. 이때, 액정 표시 장치의 제조 공정에서는 하나의 원 기판(mother glass)을 다수의 영역으로 분할하여 사진 공정을 실시하여 게이트선, 데이터선 및 화소 전극 등과 같은 다층의 박막을 패터닝하는데, 분할 노광 공정에서 발생하는 층간의 오정렬로 인하여 서로 인접한 화소 전극과 데이터선 사이의 거리 또는 중첩하는 폭이 달라진다. 이러한 오정렬로 인하여 분할된 영역 사이에서는 데이터선과 화소 전극 사이에서 형성되는 기생 용량이 달라진다. 그래서, 화소 전극에 동일한 전압을 인가하더라도 기생 용량의 차이로 인하여 실제로 화소 전극의 화소 전압은 달라져 화상이 표시될 때에는 얼룩 등으로 나타난다.
또한, 데이터선과 공통 전극 사이에서는 이들 사이에 유기막이 개재되어 있더라도 항상 기생 전계가 형성되며, 데이터선에 인가되는 전압이 높아지면 데이터선 상부에 위치하는 액정 분자들이 기생 전계에 영향을 받아 표시 장치의 휘도가 감소하게 된다.
본 발명이 이루고자 하는 기술적 과제는 액정 배향을 안정화하면서 초고개구율을 확보할 수 있는 박막 트랜지스터 표시판을 구현하는 것이다.
또한, 본 발명이 이루고자 하는 다른 기술적 과제는 제조 공정시 오정렬이 발생하더라도 얼룩을 방지할 수 있는 박막 트랜지스터 표시판을 제공하는 것이다.
또한, 본 발명이 이루고자 하는 다른 기술적 과제는 우수한 휘도를 확보할 수 있는 박막 트랜지스터 표시판을 제공하는 것이다.
이러한 과제를 해결하기 위하여 본 발명에서는 화소 전극이 데이터선과 완전히 중첩시켜 배치되어 있다. 이때, 데이터선은 해당하는 화소 열의 화소 전극 또는 이웃하는 화소 열의 두 화소 전극과 중첩할 수 있다.
본 발명의 실시예에 따른 박막 트랜지스터 표시판에는 기판 위에 게이트 전극을 포함하는 게이트선과 이와 교차하는 데이터선이 형성되어 있다. 게이트선에 연결되어 있는 게이트 전극, 데이터선에 연결되어 있는 소스 전극 및 드레인 전극을 포함하는 박막 트랜지스터가 형성되어 있다. 그 상부에는 드레인 전극에 연결되어 있으며, 데이터선의 적어도 일부를 완전히 덮고 있고 이웃하는 두 개의 게이트선 사이의 간격을 이등분하는 중심선 부근에서 굴곡되어 있는 화소 전극이 형성되어 있다.
데이터선은 서로 이웃하는 양쪽의 화소 전극과 함께 중첩하는 것이 바람직하다.
데이터선은 직선 모양으로 이루어질 수 있으며, 화소 전극의 경계선과 평행한 경계선을 가지는 굴곡부와 게이트선과 교차하는 교차부를 가질 수 있다.
데이터선의 굴곡부는 게이트선에 대하여 시계 방향 및 반시계 방향으로 실질적으로 45도를 이루는 한 쌍의 사선부를 포함하고, 데이터선의 굴곡부는 데이터선과 평행한 화소 전극의 중심부와 중첩하는 것이 바람직하다.
데이터선의 굴곡부는 구부러진 화소 전극의 중심부에만 위치할 수 있다.
이러한 박막 트랜지스터 표시판은 드레인 전극과 중첩하는 유지 전극을 가지는 유지 전극선을 더 포함할 수 있는데, 유지 전극선은 서로 이웃하는 화소 전극 사이에 형성되어 화소 전극의 가장자리와 중첩하는 분지를 가지는 것이 바람직하다.
또한, 분지와 가장자리 부분이 중첩하며 화소 전극과 중첩하는 색 필터를 더 포함할 수 있다.
데이터선은 4-8㎛ 범위의 선폭을 가지는 것이 바람직하고, 데이터선과 이웃하는 두 화소 전극이 중첩하는 면적 중 하나의 면적은 나머지 다른 면적에 대하여 2배를 넘지 않는 것이 바람직하다.
데이터선은 화소 전극의 경계선과 평행한 경계선을 가지며, 화소 전극과 중첩하는 굴곡부를 적어도 둘 이상 가질 수 있다.
이러한 박막 트랜지스터 표시판은 게이트 전극의 반대쪽에 위치하며 소스 전극과 드레인 전극 사이에 위치한 제1 부분을 포함하는 반도체층을 더 포함할 수 있다.
이러한 반도체층은 데이터선의 하부에 위치하는 제2 부분을 더 포함하는데, 제1 부분을 제외하면 반도체층은 데이터선, 소스 전극 및 드레인 전극과 동일한 평면 패턴을 가질 수 있다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나 타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
그러면 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 액정 표시 장치 및 액정 표시 장치용 박막 트랜지스터 표시판에 대하여 설명한다.
먼저, 도 1 내지 도 5를 참고로 하여 본 발명의 한 실시예에 따른 액정 표시 장치에 대하여 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 구조를 도시한 배치도이고, 도 2는 본 발명의 한 실시예에 따른 액정 표시 장치용 공통 전극 표시판의 구조를 도시한 배치도이고, 도 3은 도 1의 박막 트랜지스터 표시판과 도 2의 박막 트랜지스터 표시판으로 이루어진 액정 표시 장치의 구조를 도시한 배치도이고, 도 4는 도 3의 액정 표시 장치를 IV-IV'선을 따라 자른 단면도이고, 도 5는 도 3의 액정 표시 장치를 V-V'선 및 V'-V''선을 따라 자른 단면도이다.
본 실시예에 따른 액정 표시 장치는, 서로 마주 보고 있는 박막 트랜지스터 표시판(100)과 공통 전극 표시판(200), 그리고 이들 두 표시판(100, 200) 사이에 들어 있는 액정층(3)을 포함한다.
먼저, 도 1, 도 4 및 도 5를 참고로 하여 박막 트랜지스터 표시판(100)에 대 하여 상세하게 설명한다.
절연 기판(110) 위에 복수의 게이트선(gate line)(121)과 복수의 유지 전극선(storage electrode lines)(131)이 형성되어 있다.
게이트선(121)은 주로 가로 방향으로 뻗어 있고 서로 분리되어 있으며, 게이트 신호를 전달한다. 각 게이트선(121)은 복수의 게이트 전극(gate electrode)(124)을 이루는 복수의 돌출부와 다른 층 또는 외부 장치의 접속을 위한 면적이 넓은 끝 부분(129)을 포함한다.
각각의 유지 전극선(131)은 주로 가로 방향으로 뻗어 있으며, 유지 전극(133)을 이루는 복수의 돌출부를 포함한다. 유지 전극(133)은 마름모꼴 또는 약 45°로 회전한 직사각형이며 게이트선(121) 부근에 위치하고 있다. 유지 전극선(131)에는 액정 표시 장치의 공통 전극 표시판(200)의 공통 전극(common electrode)(270)에 인가되는 공통 전압(common voltage) 따위의 소정의 전압이 인가된다.
게이트선(121)과 유지 전극선(131)은 물리적 성질이 다른 두 개의 막, 즉 하부막과 그 위의 상부막을 포함한다. 상부막은 게이트선(121)과 유지 전극선(131)의 신호 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를 들면 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열의 금속, 은(Ag)이나 은 합금 등 은 계열의 금속, 구리(Cu)나 구리 합금 등 구리 계열의 금속으로 이루어질 수 있다. 이와는 달리, 하부막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 접촉 특성이 우수한 물질, 이를테면 크롬, 몰리브덴 (Mo), 몰리브덴 합금, 탄탈륨(Ta), 또는 티타늄(Ti) 등으로 이루어질 수 있다. 하부막과 상부막의 조합의 좋은 예로는 크롬/알루미늄-네오디뮴(Nd) 합금 또는 몰리브덴 또는 몰리브덴 합금/알루미늄 합금을 들 수 있다. 도 4에서, 게이트 전극(124)의 하부막 및 상부막은 각각 도면 부호 124p 및 124q로 나타내었고, 끝 부분(129)의 하부막과 상부막은 각각 도면 부호 129p 및 129q로 나타내었으며, 유지 전극(133)의 하부막 및 상부막은 각각 도면 부호 133p 및 133q로 나타내었다. 게이트선(121)의 끝 부분(129)의 상부막(129q)의 일부는 제거되어 그 아래의 하부막(129p) 부분을 드러내는데, 그렇지 않을 수도 있다.
게이트선(121) 및 유지 전극선(131)은 단일막 구조를 가지거나 세 층 이상을 포함할 수 있다.
또한 게이트선(121)과 유지 전극선(131)의 측면은 기판(110)의 표면에 대하여 경사져 있으며 그 경사각은 약 30-80°인 것이 바람직하다.
게이트선(121)과 유지 전극선(131) 위에는 질화규소(SiNx) 따위로 이루어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다.
게이트 절연막(140) 상부에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 등으로 이루어진 복수의 선형 반도체(151)가 형성되어 있다. 각각의 선형 반도체(151)는 주로 세로 방향으로 뻗어 있으며 주기적으로 구부러져 있다. 선형 반도체(151) 각각은 게이트 전극(124)을 향하여 뻗은 복수의 돌출부(154)를 포함한다.
반도체(151)의 상부에는 실리사이드(silicide) 또는 인 따위의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 복수의 선형 및 섬형 저항성 접촉 부재(ohmic contact)(161, 165)가 형성되어 있다. 선형 저항성 접촉 부재(161) 각각은 복수의 돌출부(163)를 가지고 있으며, 이 돌출부(163)와 섬형 저항성 접촉 부재(165)는 쌍을 이루어 반도체(151)의 돌출부(154) 위에 배치되어 있다.
선형 반도체(151)와 저항성 접촉 부재(161, 165)의 측면 역시 기판(110)의 표면에 대하여 경사져 있으며 그 경사각은 30-80°인 것이 바람직하다.
저항 접촉 부재(161, 165) 및 게이트 절연막(140) 위에는 각각 복수의 데이터선(data line)(171)과 복수의 드레인 전극(drain electrode)(175)이 형성되어 있다.
데이터선(171)은 주로 세로 방향으로 뻗어 게이트선(121) 및 유지 전극선(131)과 교차하며 데이터 전압(data voltage)을 전달한다. 각 데이터선(171)은 다른 층 또는 외부 장치와의 접속을 위한 넓은 끝 부분(179)을 가지고 있으며, 복수 쌍의 사선부(oblique portion)와 복수의 세로부(longitudinal portion)를 포함하며 주기적으로 굽어 있다. 한 쌍을 이루는 사선부는 서로 연결되어 갈매기(chevron) 모양을 이루며 그 양 끝이 각 세로부에 연결되어 있다. 데이터선(171)의 사선부는 게이트선(121)과 약 45°의 각을 이루며, 세로부는 게이트선(121)과 교차한다. 이때, 한 쌍의 사선부와 하나의 세로부의 길이의 비는 약 1:1 내지 약 9:1 사이이다. 즉, 한 쌍의 사선부와 하나의 세로부 전체 길이에서 한 쌍의 사선부가 차지하는 비 율이 약 50%에서 약 90% 사이이다.
각 드레인 전극(175)은 하나의 유지 전극(133)과 중첩하는 직사각형 또는 마름모꼴 확장부를 포함한다. 드레인 전극(175)의 확장부의 변은 유지 전극(133)의 변과 실질적으로 평행하다. 데이터선(171)의 세로부 각각은 복수의 돌출부를 포함하며, 이 돌출부를 포함하는 세로부가 드레인 전극(175)의 한쪽 끝 부분을 일부 둘러싸는 소스 전극(173)을 이룬다. 하나의 게이트 전극(124), 하나의 소스 전극(173) 및 하나의 드레인 전극(175)은 반도체(151)의 돌출부(154)와 함께 하나의 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 돌출부(154)에 형성된다.
데이터선(171) 및 드레인 전극(175) 또한 몰리브덴(Mo), 몰리브덴 합금, 크롬(Cr) 따위의 하부막(171p, 175p)과 그 위에 위치한 알루미늄 계열 금속 따위의 상부막(171q, 175q)으로 이루어진다. 도 4 및 도 5에서, 소스 전극(173)의 하부막 및 상부막은 각각 도면 부호 173p 및 173q로 나타내었고, 데이터선(171)의 끝 부분(179)의 하부막 및 상부막은 각각 도면 부호 179p 및 179q로 나타내었다. 드레인 전극(175)과 데이터선(171)의 확장부(179)의 상부막(175q, 179q) 일부는 제거되어 그 아래의 하부막(175p, 179p) 부분을 드러내는데, 막의 특성에 따라 그렇지 않을 수도 있다.
데이터선(171) 및 드레인 전극(175)은 단일막 구조를 가지거나 세 층 이상을 포함할 수 있다.
데이터선(171) 및 드레인 전극(175)도 게이트선(121) 및 유지 전극선(131)과 마찬가지로 그 측면이 약 30-80°의 각도로 각각 경사져 있다.
저항성 접촉 부재(161, 165)는 그 하부의 반도체(151)와 그 상부의 데이터선(171) 및 드레인 전극(175) 사이에만 존재하며 접촉 저항을 낮추어 주는 역할을 한다.
데이터선(171) 및 드레인 전극(175)과 이들로 덮이지 않고 노출된 반도체(151) 부분의 위에는 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기 물질, 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질, 또는 무기 물질인 질화규소나 산화규소 따위로 이루어진 보호막(passivation layer)(180)이 형성되어 있다. 보호막(180)은 하부 무기막과 상부 유기막의 이중막 구조를 가질 수 있다.
보호막(180)에는 드레인 전극(175)과 데이터선(171)의 끝 부분(179)을 각각 드러내는 복수의 접촉 구멍(contact hole)(182, 185)이 형성되어 있으며, 게이트 절연막(140)과 함께 게이트선(121)의 끝 부분(129)을 드러내는 복수의 접촉 구멍(181)이 형성되어 있다. 접촉 구멍(181, 182, 185)은 다각형 또는 원 모양 등 다양한 모양으로 만들어질 수 있다. 접촉 구멍(181, 182)의 면적은 약 0.5mm×15μm 이상, 약 2mm×60μm 이하인 것이 바람직하다. 접촉 구멍(181, 182, 185)의 측벽은 30° 내지 85°의 각도로 기울어져 있거나 계단형이다.
보호막(180) 위에는 ITO 또는 IZO로 이루어진 복수의 화소 전극(190) 및 복수의 접촉 보조 부재(contact assistant)(81, 82)가 형성되어 있다. 이와는 달리, 화소 전극(190)은 투명한 도전성 폴리머로 만들어질 수도 있고, 반사형 액정 표시 장치의 경우에는 화소 전극(190)이 불투명한 반사성 금속으로 만들어질 수도 있다. 이 경우, 접촉 보조 부재(81, 82)는 화소 전극(190)과 다른 물질, 예를 들면 ITO나 IZO로 만들어질 수 있다.
각 화소 전극(190)은 데이터선(171)의 사선부와 평행한 경계선을 가지고 있어 갈매기 모양을 이룬다. 화소 전극(190)은 유지 전극(133)을 비롯한 유지 전극선(131)과 드레인 전극(175)의 확장부를 덮고 있다. 또한, 화소 전극(190)은 데이터선(171)을 완전히 덮어 세로 방향의 중심부가 데이터선(171)과 중첩하고 있으며, 하단부는 이웃하는 화소 열에 데이터 신호를 전달하는 데이터선(171)의 소스 전극(173) 상부까지 연장되어 전단의 소스 전극(173)을 덮고 있다. 그러므로, 본 실시예에 따른 구조에서는 데이터선(171)이 화소 전극(190)에 완전히 중첩되어 있어 제조 공정시 화소 전극(190)과 데이터선(171) 사이에 오정렬이 발생하더라도 화소 전극(190)과 데이터선(171) 사이에 형성되는 기생 용량은 변하지 않으며, 데이터선(171)과 공통 전극 표시판(200)의 공통 전극(270) 사이에 형성되는 기생 전계를 차단할 수 있다. 따라서, 화상이 표시될 때 기생 용량의 차이로 인하여 발생하는 얼룩을 방지할 수 있으며, 휘도가 감소하는 것을 방지할 수 있다. 또한, 서로 이웃하는 화소 열의 화소 전극(190)이 데이터선(171)과 함께 중첩하고 있어, 화소 전극(190)과 데이터선(171) 사이에서 형성되는 기생 용량을 서로 보상할 수 있어, 크로스 토크(cross talk)를 최소화할 수 있다.
화소 전극(190)은 접촉 구멍(185)을 통하여 드레인 전극(175)과 물리적, 전 기적으로 연결되어 이로부터 데이터 전압을 인가 받는다. 데이터 전압이 인가된 화소 전극(190)은 공통 전극(270)과 함께 전기장을 생성함으로써 둘 사이의 액정층의 액정 분자(310)들을 재배열시킨다.
화소 전극(190)과 공통 전극(270)은 축전기[이하 “액정 축전기(liquid crystal capacitor)”라 함]를 이루어 박막 트랜지스터가 턴 오프된 후에도 인가된 전압을 유지하는데, 전압 유지 능력을 강화하기 위하여 액정 축전기와 병렬로 연결된 다른 축전기를 두며 이를 유지 축전기(storage electrode)라 한다. 유지 축전기는 화소 전극(190)과 유지 전극선(131)의 중첩 등으로 만들어지며, 유지 축전기의 정전 용량, 즉 유지 용량을 늘리기 위하여, 유지 전극선(131)에 돌출부(133)를 두고 화소 전극(190)에 연결된 드레인 전극(175)을 연장 및 확장시켜 중첩시킴으로써 단자 사이의 거리를 가깝게 하고 중첩 면적을 크게 한다.
접촉 보조 부재(81, 82)는 접촉 구멍(181, 182)을 통하여 게이트선(121)의 끝 부분(129) 및 데이터선(171)의 끝 부분(179)과 각각 연결된다. 접촉 보조 부재(81, 82)는 게이트선(121) 및 데이터선(171)의 노출된 끝 부분(129, 179)과 외부 장치와의 접착성을 보완하고 이들을 보호하는 역할을 하는 것이다.
마지막으로, 화소 전극(190) 및 접촉 보조 부재(81, 82) 및 보호막(180) 위에는 배향막(11)이 형성되어 있다.
이제, 공통 전극 표시판(200)에 대하여 도 2, 도 4 및 도 5를 참고로 하여 설명한다.
투명한 유리 등의 절연 기판(210)의 위에 블랙 매트릭스라고 하는 차광 부재 (220)가 형성되어 있다. 차광 부재(220)는 데이터선(171)의 사선부와 대응하는 사선부와 데이터선(171)의 세로부 및 박막 트랜지스터와 마주 보는 삼각형부를 포함하고 있는데, 사선부는 서로 이웃하는 화소 전극(190) 사이에 위치하여 화소 전극(190) 사이의 빛샘을 방지하고 화소 전극(190)과 마주 보는 개구 영역을 정의한다.
복수의 색필터(230)가 기판(210)과 차광 부재(220) 위에 형성되어 있으며, 차광 부재(220)가 정의하는 개구 영역 내에 거의 들어가도록 배치되어 있다. 이웃하는 개구 영역에 위치하며 세로 방향으로 배열된 색필터(230)들은 서로 연결되어 하나의 띠를 이룰 수 있다. 각 색필터(230)는 적색, 녹색 및 청색 등 삼원색 중 하나를 나타낼 수 있다.
색필터(230) 및 차광 부재(230) 위에는 유기 물질 따위로 이루어진 덮개막(overcoat)(250)이 형성되어 색필터(230)를 보호하고 표면을 평탄하게 한다.
덮개막(250)의 위에는 ITO 또는 IZO 등의 투명한 도전 물질 따위로 이루어진 공통 전극(270)이 형성되어 있다. 공통 전극(270)은 공통 전압을 인가 받으며, 복수의 갈매기형 절개부(271)를 가지고 있다.
각 절개부(271)는 서로 연결되어 있는 한 쌍의 사선부, 사선부 중 하나에 연결되어 있는 가로부, 그리고 사선부 중 다른 하나에 연결되어 있는 세로부를 포함한다. 절개부(271)의 사선부는 데이터선(171)의 사선부와 거의 평행하게 마주하며, 화소 전극(190)을 좌우 반부로 이등분하는 형태로 화소 전극(190)과 마주 보고 있다. 절개부(271)의 가로부 및 세로부는 각각 화소 전극(190)의 가로 변 및 세로 변과 정렬되어 있으며 절개부(271)의 사선부와 둔각을 이룬다. 여기서, 절개부 (271)는 액정층(3)의 액정 분자(310)들의 경사 방향을 제어하기 위한 것이며 그 폭은 약 9㎛에서 약 12㎛ 사이로 하는 것이 바람직하다. 절개부(271)는 유기 물질 등으로 이루어진 돌기와 교체될 수 있으며 이때 돌기의 폭은 약 5㎛에서 약 10㎛ 사이이다.
공통 전극(270) 위에는 수평 또는 수직 배향막(21)이 형성되어 있다.
표시판(100, 200)의 바깥 면에는 한 쌍의 편광자(12, 22)가 부착되어 있으며, 이들의 투과축은 직교하며 그 중 한 투과축은 게이트선(121)에 평행하다.
이 액정 표시 장치는 또한 액정층(3)의 위상 지연값을 보상하기 위한 적어도 하나의 위상 지연막(retardation film)과 액정 표시 장치에 빛을 공급하는 조명부(backlight unit)를 포함할 수 있다.
액정층(3)은 음의 유전율 이방성을 가지며, 액정층(3)의 액정 분자(310)는 전계가 없는 상태에서 그 장축이 두 표시판(100, 200)의 표면에 대하여 수직을 이루도록 배향되어 있다.
공통 전극(270)에 공통 전압을 인가하고 화소 전극(190)에 데이터 전압을 인가하면 표시판(100, 200)의 표면에 거의 수직인 주 전계(primary electric field)가 생성된다. 액정 분자(310)들은 전계에 응답하여 그 장축이 전계의 방향에 수직을 이루도록 방향을 바꾸고자 한다. 한편, 공통 전극(270)의 절개부(271)와 화소 전극(190)의 가장자리는 주 전계를 왜곡하여 액정 분자(310)들의 경사 방향을 결정하는 수평 성분을 만들어낸다. 주 전계의 수평 성분은 절개부(271)의 가장자리와 화소 전극(190)의 가장자리에 수직이다.
한 화소 전극(190)의 위에 위치하는 액정층(3)의 한 화소 영역에는 서로 다른 경사 방향을 가지는 네 개의 부영역이 형성되는데, 이들 부영역은 화소 전극(190)의 가장자리, 화소 전극(190)을 이등분하는 절개부(271) 및 절개부(271)의 사선부가 만나는 지점을 통과하는 가상의 가로 중심선으로 구분된다. 각 부영역은 절개부(271) 및 화소 전극(190)의 빗변에 의하여 각각 정의되는 두 개의 주변을 가지며, 주변 사이의 거리는 약 10㎛에서 약 30㎛ 사이인 것이 바람직하다. 한 화소 영역에 들어 있는 부영역의 수효는, 화소 영역의 평면 면적이 약 100㎛×300㎛ 미만이면 4개이고, 그렇지 않으면 4개 또는 8개인 것이 바람직하다. 부영역의 수효는 공통 전극(270)의 절개부(271)의 수효를 바꾸거나, 화소 전극(190)에 절개부를 두거나, 화소 전극(190) 가장자리의 절곡점의 수효를 바꿈으로써 달라질 수 있다. 부 영역은 경사 방향에 따라 복수의, 바람직하게는 4 개의 도메인으로 분류된다.
한편, 화소 전극(190) 사이의 전압 차에 의하여 부차적으로 생성되는 부 전계(secondary electric field)의 방향은 절개부(271)의 가장자리와 수직이다. 따라서 부 전계의 방향과 주 전계의 수평 성분의 방향과 일치한다. 결국 화소 전극(190) 사이의 부 전계는 액정 분자(310)들의 경사 방향의 결정을 강화하는 쪽으로 작용한다.
액정 표시 장치는 점반전, 열반전 등의 반전 구동 방법을 일반적으로 사용하므로 이웃하는 화소 전극은 공통 전압에 대하여 극성이 반대인 전압을 인가 받는다. 그러므로 부 전계는 거의 항상 발생하고 그 방향은 도메인의 안정성을 돕는 방향이 된다.
한편, 액정 분자(310)들의 경사 방향과 편광자(12, 22)의 투과축이 45도를 이루면 최고 휘도를 얻을 수 있는데, 본 실시예의 경우 모든 도메인에서 액정 분자(310)들의 경사 방향이 게이트선(121)과 45°의 각을 이루며 게이트선(121)은 표시판(100, 200)의 가장자리와 수직 또는 수평이다. 따라서 본 실시예의 경우 편광자(12, 22)의 투과축을 표시판(100, 200)의 가장자리에 대하여 수직 또는 평행이 되도록 부착하면 최고 휘도를 얻을 수 있을 뿐 아니라 편광판을 저렴하게 제조할 수 있다.
데이터선(171)이 구부러짐으로써 늘어나는 배선의 저항은 데이터선(171)의 폭을 늘림으로써 보상할 수 있으며, 데이터선(171)의 폭이 증가함으로써 생기는 기생 용량의 증가나 전계의 왜곡 등은 화소 전극(190)의 크기를 최대화하고 두꺼운 유기물 보호막(180)을 사용함으로써 보완할 수 있다.
도 1 내지 도 5에 도시한 액정 표시 장치는 여러 가지 형태로 바뀔 수 있다.
예를 들면, 공통 전극(270)과 마찬가지로 화소 전극(190)도 프린지 필드를 생성하기 위한 절개부(도시하지 않음)를 가질 수 있다. 또한 절개부는 공통 전극(270) 또는 화소 전극(190) 위에 위치하는 돌기로 대체될 수 있다.
절개부나 돌기의 모양 및 배치 또한 화소의 크기, 화소 전극의 가로변과 세로변의 비율, 액정층의 종류와 특성 등 설계 요인에 따라 달라질 수 있다.
다른 예를 들면, 액정층의 분자가 기울어지는 방향을 제어하기 위한 절개부와 돌기가 화소 전극(190)과 공통 전극(270)에 구비되지 않을 수 있다.
또 다른 예를 들면, 액정층(300)이 양의 유전율 이방성을 가지고 있고 비틀 린 네마틱 방식으로 배향되어 있을 수 있다. 비틀린 네마틱 방식의 경우 액정 분자들이 표시판(100, 200)의 표면에 대하여 평행하게 배열되어 있고 전계가 없을 때 박막 트랜지스터 표시판(100)에서 공통 전극 표시판(200)에 이르기까지 대략 직각으로 비틀려 있다.
또 다른 예를 들면, 화소 전극(190), 데이터선(171), 선형 반도체(151), 선형 저항성 접촉 부재(161), 차광 부재(220), 색필터(230) 등이 굽거나, 기울어지거나, 마름모꼴이거나, 평행사변형인 대신에 직선형이거나 직사각형일 수 있다.
도 1 내지 도 5에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법에 대하여 상세하게 설명한다.
먼저, 크롬, 몰리브덴 또는 몰리브덴 합금 등으로 이루어진 하부 도전막과 알루미늄 계열 금속 또는 은 계열 금속 등으로 이루어진 상부 도전막을 절연 기판(110) 위에 차례로 스퍼터링 증착하고 차례로 습식 또는 건식 식각하여 복수의 게이트 전극(124) 및 확장부(129)를 포함하는 게이트선(121)과 복수의 유지 전극(133)을 포함하는 유지 전극선(131)을 형성한다.
이어, 약 1,500-5,000Å 두께의 게이트 절연막(140), 약 500-2,000Å 두께의 진성 비정질 규소층(intrinsic amorphous silicon), 약 300-600Å 두께의 불순물 비정질 규소층(extrinsic amorphous silicon)의 삼층막을 화학 기상 증착(chemical vapor deposition) 따위로 연속하여 적층하고, 불순물 비정질 규소층과 진성 비정질 규소층을 사진식각하여 게이트 절연막(140) 위에 복수의 선형 불순물 반도체와 복수의 돌출부(154)를 포함하는 복수의 선형 진성 반도체(151)를 형성한다.
이어 하부 도전막과 상부 도전막을 스퍼터링 등의 방법으로 1,500 Å 내지 3,000 Å의 두께로 증착한 다음 패터닝하여 복수의 소스 전극(173)과 확장부(179)를 포함하는 복수의 데이터선(171) 및 복수의 드레인 전극(175)을 형성한다. 하부 도전막은 크롬, 몰리브덴 또는 몰리브덴 합금 따위로 이루어지며, 상부 도전막은 알루미늄 계열 금속 또는 은 계열 금속 따위로 이루어진다.
이어, 데이터선(171) 및 드레인 전극(175)으로 덮이지 않고 노출된 불순물 반도체 부분을 제거함으로써 복수의 돌출부(163)를 포함하는 복수의 선형 저항성 접촉 부재(161) 및 복수의 섬형 저항성 접촉 부재(165)를 완성하는 한편, 그 아래의 진성 반도체(151) 부분을 노출시킨다. 노출된 진성 반도체(151) 부분의 표면을 안정화시키기 위하여 산소 플라스마를 뒤이어 실시하는 것이 바람직하다.
다음, 감광성 유기 절연물로 이루어진 보호막(180)을 도포한 다음, 복수의 투과 영역 및 그 둘레에 위치한 복수의 슬릿 영역이 구비된 광마스크를 통하여 노광한다. 따라서, 투과 영역과 마주 보는 보호막(180)의 부분은 빛 에너지를 모두 흡수하지만, 슬릿 영역과 마주 보는 보호막(180)의 부분들은 빛 에너지를 일부만 흡수한다. 이어 보호막(180)을 현상하여 드레인 전극(175)의 일부와 데이터선(171)의 확장부(179)의 일부를 노출시키는 복수의 접촉 구멍(185, 182)을 형성하고, 게이트선(121)의 확장부(129) 위에 위치한 게이트 절연막(140)의 부분을 노출시키는 복수의 접촉 구멍(181)을 형성한다. 투과 영역에 대응하는 보호막(180) 부분은 모두 제거되고 슬릿 영역에 대응하는 부분은 두께만 줄어들므로, 접촉 구멍(181, 182, 185)의 측벽은 계단형 프로파일을 가진다.
게이트 절연막(140)의 노출된 부분을 제거하여 그 아래에 위치하는 게이트선(121)의 확장부(129) 부분을 노출시킨 후, 드레인 전극(175), 데이터선(171)의 확장부(179) 및 게이트선(121)의 확장부(129)의 상부 도전막(175q, 179q, 129q)의 노출된 부분을 제거함으로써, 그 아래에 위치하는 드레인 전극(175), 데이터선(171)의 확장부(179) 및 게이트선(121)의 확장부(125)의 하부 도전막(175p, 179p, 129p) 부분을 드러낸다. 이와 같이 하부 도전막을 드러내는 공정은 이후에 형성되는 도전막의 접촉 특성을 고려한 것이며, 상부 도전막을 이루는 물질에 따라 이후의 도전막과 우수한 접촉 특성을 확보할 수 있는 경우에는 생략할 수 있다.
마지막으로, 약 400-500Å 두께의 IZO막 또는 ITO막을 스퍼터링으로 적층하고 사진 식각하여 보호막(180)과 드레인 전극(175), 데이터선(171)의 확장부(179) 및 게이트선(121)의 확장부(129) 위에 복수의 화소 전극(190)과 복수의 접촉 보조 부재(81, 82)를 형성한다.
데이터선은 굴곡부를 가지지 않는 직선 모양일 수 있으며, 화소 전극의 중심 부근에서만 공통 전극의 절개부와 중첩하는 사선부를 가질 수 있다.
본 발명의 다른 실시예에 따른 액정 표시 장치에 대하여 도 6 내지 도 9를 참고로 하여 상세하게 설명한다.
도 6은 본 발명의 다른 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고, 도 7은 본 발명의 다른 실시예에 따른 액정 표시 장치용 공통 전극 표시판의 배치도이고, 도 8은 도 6 및 도 7의 두 표시판을 포함하는 본 발명의 한 실시예에 따른 액정 표시 장치의 배치도이고, 도 9는 도 8의 액정 표시 장치 를 IX-IX' 선을 따라 잘라 도시한 단면도이다.
도 6 내지 도 9를 참고하면, 본 실시예에 따른 액정 표시 장치도 박막 트랜지스터 표시판(100), 공통 전극 표시판(200) 및 이들 두 표시판(100, 200) 사이에 삽입되어 있는 액정층(3)을 포함한다.
본 실시예에 따른 표시판(100, 200)의 층상 구조는 도 1 내지 도 5와 거의 동일하다.
박막 트랜지스터 표시판(100)에 대하여 설명하자면, 복수의 게이트 전극(124)을 포함하는 복수의 게이트선(121) 및 복수의 유지 전극(133)을 포함하는 복수의 유지 전극선(131)이 기판(110) 위에 형성되어 있고, 그 위에 게이트 절연막(140), 복수의 돌출부(154)를 포함하는 복수의 선형 반도체(151), 복수의 돌출부(163)를 포함하는 복수의 선형 저항성 접촉 부재(161) 및 복수의 섬형 저항성 접촉 부재(165)가 차례로 형성되어 있다. 복수의 소스 전극(173)을 포함하는 복수의 데이터선(171)과 확장부를 포함하는 복수의 드레인 전극(175)이 저항성 접촉 부재(161, 165) 위에 형성되어 있고, 보호막(180)이 그 위에 형성되어 있다. 보호막(180)에는 복수의 접촉 구멍(181, 182, 185)이 형성되어 있으며, 보호막(180) 위에는 복수의 화소 전극(190) 및 복수의 접촉 보조 부재(81, 82)가 형성되어 있다. 또한 이들 위에는 배향막(11)이 형성되어 있다.
공통 전극 표시판(200)에 대하여 설명하자면, 차광 부재(220), 덮개막(250), 그리고 복수의 절개부(271)를 가지는 공통 전극(270)과 배향막(21)이 절연 기판(210) 위에 형성되어 있다.
도 1 내지 도 5의 액정 표시 장치와는 달리, 박막 트랜지스터 표시판(100)에서는 선형 반도체(151)는 데이터선(171)과 드레인 전극(171) 및 그 아래의 저항성 접촉 부재(161, 165)와 거의 동일한 모양을 가진다. 그러나, 돌출부(154)는 소스 전극(173)과 드레인 전극(175) 사이의 부분과 같이 데이터선(171)과 드레인 전극(175)으로 덮이지 않는 부분을 가진다.
유지 전극선(131)의 유지 전극(133) 및 드레인 전극(175)의 확장부는 직사각형이며, 유지 전극선(131)은 분지 형태를 가지고 있으며, 서로 이웃하는 화소 전극(190) 사이에 배치되어 있는 사선부(133a)를 가진다.
데이터선(171)의 대부분은 앞의 실시예와 달리 세로부로 이루어져 이웃하는 화소 열의 화소 전극(190)과 중첩하고 있다. 사선부는 구부러진 화소 전극(190)의 중앙에 위치하며 공통 전극(270)의 절개부(271)에 마주하여 위치하며, 해당하는 화소 열의 화소 전극(190)과 중첩하고 있다.
보호막(180) 하부에는 적색, 녹색 및 청색의 색 필터(230R, 230G, 230B)가 순차적으로 배치되어 있다. 각각의 색 필터(230R, 230G, 230B)는 드레인 전극(175)을 드러내는 접촉구(185)에 대응하는 위치에 개구부를 가진다.
화소 전극(190)은 게이트선(121)과 평행하며, 화소 전극(190)을 이등분하는 중심에 가로 방향으로 뻗은 절개부(191)를 포함한다.
공통 전극 표시판(200)은 앞의 실시예와 달리 색 필터를 가지지 않으며, 차광 부재(220)는 박막 트랜지스터에 마주하여 위치하며 섬형을 이룬다.
본 실시예에 따른 박막 트랜지스터 표시판에서는 데이터선(171)이 이웃하여 양쪽에 위치하는 화소 전극(190)과 거의 유사한 면적으로 중첩하여, 데이터선(171)과 이웃하는 두 화소 전극(190) 사이에서 형성되는 기생 용량이 거의 동일하다. 이때, 데이터선(171)과 중첩하는 두 화소 전극(190)에는 서로 반전된 화상 신호가 전달되므로 두 화소 전극(190)과 데이터선(171) 사이에서 양과 음의 값을 가지며, 두 기생 용량은 서로 상쇄되어 결과적으로 데이터선(171)과 두 화소 전극(190) 사이에 형성되는 기생 용량은 최소가 되며, 이를 통하여 크로스 토크를 차단할 수 있다. 여기서, 데이터선(171)과 이웃하는 두 화소 전극(190)이 중첩하는 면적은 1:1인 것이 바람직하지만, 이들이 중첩하는 두 면적 중 넓게 중첩한 면적은 적어도 적게 중첩한 면적에 비하여 2배를 넘지 않는 것이 좋다. 이때, 데이터선(171)과 화소 전극(190)의 중첩으로 인하여 발생하는 기생 용량을 최소화하기 위해 데이터선(171)의 선 폭은 4-8㎛ 범위인 것이 바람직하고, 더욱 바람직하게는 5-6㎛ 범위인 것이 좋다.
이러한 박막 트랜지스터를 본 발명의 한 실시예에 따라 제조하는 방법에서는 데이터선(171) 및 드레인 전극(175)과 반도체(151) 및 저항성 접촉 부재(161, 165)를 한 번의 사진 공정으로 형성한다.
이러한 사진 공정에서 사용하는 감광막 패턴은 위치에 따라 두께가 다르며, 특히 두께가 작아지는 순서로 제1 부분과 제2 부분을 포함한다. 제1 부분은 데이터선 및 드레인 전극이 차지하는 배선 영역에 위치하며, 제2 부분은 박막 트랜지스터의 채널 영역에 위치한다.
위치에 따라 감광막 패턴의 두께를 달리하는 방법으로 여러 가지가 있을 수 있는데, 예를 들면 광마스크에 투명 영역(transparent area) 및 차광 영역(light blocking area) 외에 반투명 영역(translucent area)을 두는 방법이 있다. 반투명 영역에는 슬릿(slit) 패턴, 격자 패턴(lattice pattern) 또는 투과율이 중간이거나 두께가 중간인 박막이 구비된다. 슬릿 패턴을 사용할 때에는, 슬릿의 폭이나 슬릿 사이의 간격이 사진 공정에 사용하는 노광기의 분해능(resolution)보다 작은 것이 바람직하다. 다른 예로는 리플로우가 가능한 감광막을 사용하는 방법이 있다. 즉, 투명 영역과 차광 영역만을 지닌 통상의 노광 마스크로 리플로우 가능한 감광막 패턴을 형성한 다음 리플로우시켜 감광막이 잔류하지 않은 영역으로 흘러내리도록 함으로써 얇은 부분을 형성하는 것이다.
이와 같이 하면 한 번의 사진 공정을 줄일 수 있으므로 제조 방법이 간단해진다.
앞서 설명한 도 1 내지 도 5의 액정 표시 장치에 대한 많은 특징들이 도 6 내지 도 9의 액정 표시 장치에도 적용될 수 있다.
본 발명의 다른 실시예에 따른 액정 표시 장치에 대하여 도 10 및 도 11을 참고로 하여 상세하게 설명한다.
도 10은 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판을 포함하는 액정 표시 장치의 배치도이고, 도 11은 본 발명의 또 다른 실시예에 따른 박막 트랜지스터 표시판을 포함하는 액정 표시 장치의 구조를 도시한 배치도이다.
도 10 및 도 11을 참조하면, 본 실시예에 따른 박막 트랜지스터 표시판은 도 1 내지 도 5와 거의 동일하다.
박막 트랜지스터 표시판(100)에 대하여 설명하자면, 복수의 게이트 전극(124)을 포함하는 복수의 게이트선(121) 및 복수의 유지 전극(133)을 포함하는 복수의 유지 전극선(131)이 기판(110) 위에 형성되어 있고, 그 위에 게이트 절연막(140), 복수의 돌출부(154)를 포함하는 복수의 선형 반도체(151), 복수의 돌출부(163)를 포함하는 복수의 선형 저항성 접촉 부재(161) 및 복수의 섬형 저항성 접촉 부재(165)가 차례로 형성되어 있다. 복수의 소스 전극(173)을 포함하는 복수의 데이터선(171)과 확장부를 포함하는 복수의 드레인 전극(175)이 저항성 접촉 부재(161, 165) 위에 형성되어 있고, 보호막(180)이 그 위에 형성되어 있다. 보호막(180)에는 복수의 접촉 구멍(181, 182, 185)이 형성되어 있으며, 보호막(180) 위에는 복수의 화소 전극(190) 및 복수의 접촉 보조 부재(81, 82)가 형성되어 있다. 또한 이들 위에는 배향막(11)이 형성되어 있다.
공통 전극 표시판(200)에 대하여 설명하자면, 차광 부재(220), 복수의 색 필터(230, 도 3 참조), 덮개막(250),그리고 복수의 절개부(271)를 가지는 공통 전극(270)과 배향막(21)이 절연 기판(210) 위에 형성되어 있다.
도 1 내지 도 5의 액정 표시 장치와는 달리, 본 실시예에 따른 액정 표시 장치에서는 도 10에서 보는 바와 같이, 데이터선(171)의 사선부 대부분은 화소 전극(190)을 세로 방향으로 이등분하는 중심부, 즉 공통 전극(270)의 절개부(271)와 중첩한다. 이때, 일부 사선부는 해당하는 화소 열의 화소 전극(190) 중심부와 마주하는 공통 전극(270)의 절개부(271)와 중첩하고, 나머지 일부는 이웃하는 화소 열의 화소 전극(190)의 중심부와 마주하는 공통 전극(270)의 절개부(271)와 중첩한 다. 이는 데이터선(171)을 화상이 표시되지 않는 공통 전극(270)의 절개부(271)와 중첩되도록 배치함으로써 데이터선(171)이 투과부로 지나는 것을 최소화하여 개구율이 저하되는 것을 최소화한 것이다. 이때, 게이트선(121)과 교차하는 데이터선(171)의 세로부는 차광 부재(220)와 중첩하며, 세로부와 사선부를 연결하는 부분은 사선부에 대하여 수직하게 꺾여 있다.
또한, 도 11에서 보는 바와 같이, 본 실시예에서 데이터선(171)은 서로에 대하여 수직하게 구부러져 갈매기 모양(>)을 가지는 두 사선부를 포함한다. 두 사선부는 각각 게이트선(121)과 평행한 화소 전극(190)의 이등분선에 대하여 거울상 대칭을 이루며, 이등분선을 중심으로 화소 전극(190)의 상부 및 하부에서 각각 서로 이웃하는 화소 전극(190)과 중첩하고 있다. 데이터선(171)은 또한 두 사선부를 연결하며 이등분선과 교차하는 세로부와 앞의 실시예들과 동일하게 차광 부재(220)와 중첩하는 세로부를 포함한다.
이상에서 설명한 바와 같이, 본 발명의 실시예에서는 데이터선을 화소 전극과 완전히 중첩시켜 이들 사이에 형성되는 기생 용량의 편차를 제거하고, 서로 이웃하는 두 화소 전극과 데이터선을 함께 중첩시켜 얼룩 및 크로스 토크가 발생하는 것을 방지하 수 있으며, 휘도가 저하되는 것을 방지할 수 있다. 또한, 화소 전극과 데이터선의 경계가 도메인의 경계와 평행하고, 화소 전극과 중첩하는 데이터선을 절개부와 중첩시켜, 액정 배향을 안정화하면서 초고개구율을 확보할 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (16)

  1. 기판,
    상기 기판 위에 형성되어 있는 복수의 게이트선,
    상기 기판 위에 형성되어 있으며 상기 게이트선과 교차하는 복수의 데이터선,
    상기 게이트선에 연결되어 있는 게이트 전극, 상기 데이터선에 연결되어 있는 소스 전극 및 드레인 전극을 포함하는 복수의 박막 트랜지스터, 그리고
    상기 드레인 전극에 연결되어 있으며, 상기 데이터선의 적어도 일부를 완전히 덮고 있고 이웃하는 두 개의 상기 게이트선 사이의 간격을 이등분하는 중심선 부근에서 굴곡되어 있는 복수의 화소 전극
    을 포함하는 박막 트랜지스터 표시판.
  2. 제1항에서,
    상기 데이터선은 서로 이웃하는 양쪽의 상기 화소 전극과 함께 중첩하는 박막 트랜지스터 표시판.
  3. 제1항 및 제2항 중 한 항에서,
    상기 데이터선은 직선 모양으로 이루어진 박막 트랜지스터 표시판.
  4. 제1항 및 제2항 중 한 항에서,
    상기 데이터선은 상기 화소 전극의 경계선과 평행한 경계선을 가지는 굴곡부와 상기 게이트선과 교차하는 교차부를 가지는 박막 트랜지스터 표시판.
  5. 제4항에서,
    상기 데이터선의 굴곡부는 상기 게이트선에 대하여 시계 방향 및 반시계 방향으로 실질적으로 45도를 이루는 한 쌍의 사선부를 포함하는 박막 트랜지스터 표시판.
  6. 제5항에서,
    상기 데이터선의 굴곡부는 상기 데이터선과 평행한 상기 화소 전극의 중심부와 중첩하는 박막 트랜지스터 표시판.
  7. 제4항에서,
    상기 데이터선의 굴곡부는 구부러진 상기 화소 전극의 중심부에만 위치하는 박막 트랜지스터 표시판.
  8. 제4항에서,
    상기 드레인 전극과 중첩하는 유지 전극을 가지는 유지 전극선을 더 포함하는 박막 트랜지스터 표시판.
  9. 제8항에서,
    상기 유지 전극선은 서로 이웃하는 상기 화소 전극 사이에 형성되어 상기 화소 전극의 가장자리와 중첩하는 분지를 가지는 박막 트랜지스터 표시판.
  10. 제9항에서,
    상기 분지와 가장자리 부분이 중첩하며 상기 화소 전극과 중첩하는 색 필터를 더 포함하는 박막 트랜지스터 표시판.
  11. 제1항 및 제2항 중 한 항에서,
    상기 데이터선은 4-8㎛ 범위의 선폭을 가지는 박막 트랜지스터 표시판.
  12. 제2항에서,
    상기 데이터선과 이웃하는 두 상기 화소 전극이 중첩하는 면적 중 하나의 면적은 나머지 다른 면적에 대하여 2배를 넘지 않는 박막 트랜지스터 표시판.
  13. 제1항 및 제2항 중 한 항에서,
    상기 데이터선은 상기 화소 전극의 경계선과 평행한 경계선을 가지며, 상기 화소 전극과 중첩하는 굴곡부를 적어도 둘 이상 가지는 박막 트랜지스터 표시판.
  14. 제1항 및 제2항 중 한 항에서,
    상기 게이트 전극의 반대쪽에 위치하며 상기 소스 전극과 상기 드레인 전극 사이에 위치한 제1 부분을 포함하는 반도체층을 더 포함하는 박막 트랜지스터 표시판.
  15. 제14항에서,
    상기 반도체층은 상기 데이터선의 하부에 위치하는 제2 부분을 더 포함하는 액정 표시 장치.
  16. 제15항에서,
    상기 제1 부분을 제외하면 상기 반도체층은 상기 데이터선, 상기 소스 전극 및 상기 드레인 전극과 동일한 평면 패턴을 가지는 액정 표시 장치.
KR1020040079408A 2004-10-06 2004-10-06 박막 트랜지스터 표시판 KR20060030577A (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020040079408A KR20060030577A (ko) 2004-10-06 2004-10-06 박막 트랜지스터 표시판
US11/245,679 US7852444B2 (en) 2004-10-06 2005-10-06 Liquid crystal display and thin film transistor array panel usable with the liquid crystal display
JP2005293908A JP2006106759A (ja) 2004-10-06 2005-10-06 薄膜トランジスタ表示板
TW094135029A TWI390317B (zh) 2004-10-06 2005-10-06 液晶顯示器及其薄膜電晶體陣列面板
CN2005101082283A CN1758126B (zh) 2004-10-06 2005-10-08 液晶显示器及其薄膜晶体管阵列面板
US12/944,617 US8300192B2 (en) 2004-10-06 2010-11-11 Liquid crystal display and thin film transistor array panel usable with the liquid crystal display
US13/619,450 US8477279B2 (en) 2004-10-06 2012-09-14 Liquid crystal display and thin film transistor array panel usable with the liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040079408A KR20060030577A (ko) 2004-10-06 2004-10-06 박막 트랜지스터 표시판

Publications (1)

Publication Number Publication Date
KR20060030577A true KR20060030577A (ko) 2006-04-11

Family

ID=36125143

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040079408A KR20060030577A (ko) 2004-10-06 2004-10-06 박막 트랜지스터 표시판

Country Status (5)

Country Link
US (3) US7852444B2 (ko)
JP (1) JP2006106759A (ko)
KR (1) KR20060030577A (ko)
CN (1) CN1758126B (ko)
TW (1) TWI390317B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101189267B1 (ko) * 2004-12-03 2012-10-09 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 액정 표시 장치
KR101189275B1 (ko) 2005-08-26 2012-10-09 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US8279388B2 (en) 2005-08-26 2012-10-02 Samsung Electronics Co., Ltd. Thin film transistor array panel and a method for manufacturing the same
US7913381B2 (en) * 2006-10-26 2011-03-29 Carestream Health, Inc. Metal substrate having electronic devices formed thereon
KR101319595B1 (ko) * 2007-03-13 2013-10-16 삼성디스플레이 주식회사 액정 표시 장치
JP4828557B2 (ja) * 2008-03-04 2011-11-30 株式会社 日立ディスプレイズ 液晶表示装置
JP6061266B2 (ja) * 2012-10-19 2017-01-18 Ｎｌｔテクノロジー株式会社 液晶表示装置
CN103278974B (zh) * 2013-05-24 2016-03-16 深圳市华星光电技术有限公司 像素单元和阵列基板
MY186538A (en) * 2013-11-22 2021-07-26 Bangladesh Jute Res Institute Nucleotide sequence encoding wushel-related homebox4 (wox4) protein from corchorus olitorius and corchorus capsularis and method of use for same
TWI626498B (zh) * 2014-11-10 2018-06-11 友達光電股份有限公司 顯示面板
KR102463226B1 (ko) * 2016-05-31 2022-11-07 엘지디스플레이 주식회사 광 밸브 패널과 이를 이용한 액정표시장치

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0233031U (ko) 1988-08-26 1990-03-01
JP3240858B2 (ja) * 1994-10-19 2001-12-25 ソニー株式会社 カラー表示装置
JPH08311345A (ja) * 1995-03-13 1996-11-26 Toshiba Corp 有機ポリシラン組成物、着色部材、着色部材の製造方法、及び液晶表示素子
TW354380B (en) * 1995-03-17 1999-03-11 Hitachi Ltd A liquid crystal device with a wide visual angle
TW373098B (en) * 1995-09-06 1999-11-01 Toshiba Corp Liquid crystal exposure component and its fabricating method
JP3120751B2 (ja) * 1996-11-06 2000-12-25 日本電気株式会社 横電界方式の液晶表示装置
JP3264364B2 (ja) * 1997-01-21 2002-03-11 シャープ株式会社 液晶表示装置の製造方法
EP2085815B1 (en) * 1997-06-12 2013-03-13 Sharp Kabushiki Kaisha Vertically aligned (VA) liquid-crystal display device
JPH116951A (ja) 1997-06-16 1999-01-12 Canon Inc レンズ装置または光学機器
JP4180690B2 (ja) * 1998-06-05 2008-11-12 東芝松下ディスプレイテクノロジー株式会社 液晶表示装置
JP2000002889A (ja) 1998-06-16 2000-01-07 Mitsubishi Electric Corp 液晶表示装置
US7119870B1 (en) 1998-11-27 2006-10-10 Sanyo Electric Co., Ltd. Liquid crystal display device having particular drain lines and orientation control window
JP4118484B2 (ja) 2000-03-06 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4065645B2 (ja) * 2000-03-30 2008-03-26 シャープ株式会社 アクティブマトリクス型液晶表示装置
KR100348288B1 (ko) * 2000-08-11 2002-08-09 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시장치
US6784965B2 (en) * 2000-11-14 2004-08-31 Lg.Philips Lcd Co., Ltd. In-plane switching mode liquid crystal display device and manufacturing method thereof
KR100748442B1 (ko) * 2001-02-26 2007-08-10 엘지.필립스 엘시디 주식회사 수평전계 구동방식 액정 표시 장치용 어레이 기판 및 그제조 방법
KR100848108B1 (ko) 2001-03-16 2008-07-24 삼성전자주식회사 액정 표시 장치, 그의 박막 트랜지스터 기판 및 그 제조방법
TW583425B (en) * 2001-08-02 2004-04-11 Sanyo Electric Co Liquid crystal display
US6862052B2 (en) * 2001-12-14 2005-03-01 Samsung Electronics Co., Ltd. Liquid crystal display, thin film transistor array panel for liquid crystal display and manufacturing method thereof
US7205570B2 (en) 2002-07-19 2007-04-17 Samsung Electronics Co., Ltd. Thin film transistor array panel
KR100862240B1 (ko) 2002-07-31 2008-10-09 엘지디스플레이 주식회사 반사형 액정표시장치와 그 제조방법
JP4056326B2 (ja) * 2002-08-30 2008-03-05 シャープ株式会社 液晶表示装置
KR100895312B1 (ko) * 2002-12-13 2009-05-07 삼성전자주식회사 다중 도메인 액정 표시 장치용 박막 트랜지스터 표시판

Also Published As

Publication number Publication date
CN1758126B (zh) 2010-05-05
US20110114958A1 (en) 2011-05-19
JP2006106759A (ja) 2006-04-20
US7852444B2 (en) 2010-12-14
US8477279B2 (en) 2013-07-02
CN1758126A (zh) 2006-04-12
US8300192B2 (en) 2012-10-30
US20130009159A1 (en) 2013-01-10
TWI390317B (zh) 2013-03-21
US20060072049A1 (en) 2006-04-06

Similar Documents

Publication Publication Date Title
US8253913B2 (en) Liquid crystal display and thin film transistor array panel therefor
US7456921B2 (en) Liquid crystal display
US7292303B2 (en) Liquid crystal display and panel therefor including regular and successive regular domain defining members
US20060192906A1 (en) Thin film transistor array panel and manufacturing method thereof
US7847906B2 (en) Liquid crystal display
US8477279B2 (en) Liquid crystal display and thin film transistor array panel usable with the liquid crystal display
KR101112543B1 (ko) 다중 도메인 박막 트랜지스터 표시판
US20040233343A1 (en) Liquid crystal display and thin film transistor array panel therefor
US7408200B2 (en) Thin film transistor array panel and manufacturing method thereof
JP2007094416A (ja) 液晶表示装置
JP2004348131A (ja) 液晶表示装置及びそのための薄膜トランジスタ表示板
JP2004348131A5 (ko)
US20060131582A1 (en) Thin film transistor array panel and manufacturing method thereof
KR20060100868A (ko) 액정 표시 장치
KR20060102953A (ko) 액정 표시 장치
KR20060082315A (ko) 박막 트랜지스터 표시판
KR20060082316A (ko) 박막 트랜지스터 표시판
KR101219034B1 (ko) 표시판 및 이를 포함하는 다중 도메인 액정 표시 장치
KR20060101959A (ko) 다중 도메인 액정 표시 장치
KR20060036635A (ko) 박막 트랜지스터 표시판
KR20040099746A (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR20050121173A (ko) 표시판 및 이를 포함하는 다중 도메인 액정 표시 장치
KR20060069076A (ko) 액정 표시 장치용 표시판의 제조 방법
KR20060082642A (ko) 표시판 및 이를 포함하는 액정 표시 장치
KR20050032164A (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B601 Maintenance of original decision after re-examination before a trial
N231 Notification of change of applicant
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20120102

Effective date: 20130723

Free format text: TRIAL NUMBER: 2012101000041; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20120102

Effective date: 20130723