KR20060036635A - 박막 트랜지스터 표시판 - Google Patents

박막 트랜지스터 표시판 Download PDF

Info

Publication number
KR20060036635A
KR20060036635A KR1020040085685A KR20040085685A KR20060036635A KR 20060036635 A KR20060036635 A KR 20060036635A KR 1020040085685 A KR1020040085685 A KR 1020040085685A KR 20040085685 A KR20040085685 A KR 20040085685A KR 20060036635 A KR20060036635 A KR 20060036635A
Authority
KR
South Korea
Prior art keywords
electrode
line
gate
liquid crystal
thin film
Prior art date
Application number
KR1020040085685A
Other languages
English (en)
Inventor
이창훈
김현욱
창학선
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040085685A priority Critical patent/KR20060036635A/ko
Publication of KR20060036635A publication Critical patent/KR20060036635A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)

Abstract

기판 위에 게이트 전극을 포함하는 게이트선과 이와 교차하며, 직선 모양으로 뻗은 데이터선이 형성되어 있다. 게이트선에 연결되어 있는 게이트 전극, 데이터선에 연결되어 있는 소스 전극 및 드레인 전극을 포함하는 박막 트랜지스터가 형성되어 있다. 이들의 상부에는 유기 절연 물질로 이루어진 보호막이 형성되어 있고, 그 상부에는 드레인 전극에 연결되어 있으며, 데이터선을 완전히 덮고 있고 이웃하는 두 게이트선 사이의 간격을 이등분하는 중심선 부근에서 굴곡되어 있는 화소 전극이 형성되어 있다.
액정표시장치, 기생용량, 화소전극, 데이터선

Description

박막 트랜지스터 표시판{THIN FILM TRANSISTOR ARRAY PANEL}
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 구조를 도시한 배치도이고,
도 2는 본 발명의 한 실시예에 따른 액정 표시 장치용 공통 전극 표시판의 구조를 도시한 배치도이고,
도 3은 도 1 및 도 2의 두 표시판을 포함하는 본 발명의 한 실시예에 따른 액정 표시 장치의 구조를 도시한 배치도이고,
도 4는 도 3의 액정 표시 장치를 IV-IV' 선을 따라 잘라 도시한 단면도이고,
도 5는 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판을 포함하는 액정 표시 장치의 구조를 도시한 배치도이고,
도 6은 도 5의 액정 표시 장치를 VI-VI' 선을 따라 절단한 단면도이고,
도 7은 발명의 또 다른 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 구조를 도시한 배치도이고,
도 8은 도 7의 박막 트랜지스터 표시판을 포함하는 액정 표시 장치를 도 7에서 VIII-VIII' 선을 따라 잘라 도시한 단면도이다.
* 도면 부호에 대한 설명 *
11, 21: 배향막 12, 22: 편광판
81, 82: 접촉 보조 부재
100, 200: 표시판 110, 210: 절연 기판
121 : 게이트선 124: 게이트 전극
131: 유지 전극선 133: 유지 전극
140: 게이트 절연막 151, 154: 반도체
161, 163, 165: 저항성 접촉 부재
171, 179: 데이터선 173: 소스 전극
175: 드레인 전극 180: 보호막
181, 182, 185: 접촉 구멍 190: 화소 전극
220: 차광 부재 250: 덮개막
270: 공통 전극 271: 절개부
300: 액정층 310: 액정 분자
본 발명은 박막 트랜지스터 표시판에 관한 것으로, 액정 표시 장치의 한 기판으로 사용되는 박막 트랜지스터 표시판에 관한 것이다.
액정 표시 장치는 가장 널리 사용되는 평판 표시 장치 중 하나이다. 이러한 액정 표시 장치는 노트북(notebook) 또는 무릎형(laptop) 컴퓨터, 탁상(desktop) 컴퓨터 모니터 및 텔레비전에 사용된다. 액정 표시 장치는 종래의 음극선관(CRT, cathode ray tube)에 비하여 가볍고 부피가 작다.
일반적으로 액정 표시 장치는 화소 전극과 공통 전극 따위의 전계 생성 전극과 편광판이 구비된 한 쌍의 표시판 사이에 위치한 액정층을 포함한다. 전계 생성 전극은 액정층에 전계를 생성하고 이러한 전계의 세기가 변화함에 따라 액정 분자들의 배열이 변화하고 이에 따라 액정층을 지나는 빛의 편광이 변화한다. 편광 필터는 이러한 빛을 적절하게 차단하여 어두운 영역을 만들어냄으로써 원하는 영상을 표시한다.
액정 표시 장치의 품질을 재는 척도 중 하나는 액정 표시 장치가 소정의 대비비를 나타내는 각도로 정의되는 시야각이다. 시야각을 넓히기 위한 다양한 방안이 개발되고 있는데, 그 중에서도 액정 분자를 수직으로 배향하고 화소 전극과 공통 전극 등 전계 생성 전극에 절개부(cutout)나 돌기(protrusion)를 형성하는 방법이 있다.
그런데 절개부나 돌기는 개구율을 떨어뜨린다. 개구율을 높이기 위하여 화소 전극을 최대한 넓게 형성하는 초고개구율 구조가 제시되었으나, 이 경우 화소 전극 사이의 거리가 가까워서 화소 전극 사이에 강한 측방향 전기장(lateral field)이 형성된다. 이러한 측방향 전기장으로 인하여 액정 분자들의 배향이 흐트러지고 이에 따라 텍스쳐나 빛샘이 생긴다. 이러한 텍스처와 빛샘을 차단하기 위하여 블랙 매트릭스의 폭을 넓힐 수 있는데 이 경우 다시 개구율이 떨어지게 되며, 블랙 매트릭스의 정렬 마진(align margin)을 고려하면 개구율은 더욱 떨어지게 된다.
본 발명이 이루고자 하는 기술적 과제는 액정 배향을 안정화하면서 초고개구율을 확보할 수 있는 박막 트랜지스터 표시판을 구현하는 것이다.
또한, 본 발명이 이루고자 하는 다른 기술적 과제는 제조 공정시 정렬 마진을 안정적으로 확보할 수 있는 박막 트랜지스터 표시판을 제공하는 것이다.
또한, 본 발명이 이루고자 하는 다른 기술적 과제는 응답 특성을 향상시킬 수 있는 박막 트랜지스터 표시판을 제공하는 것이다.
이러한 과제를 해결하기 위하여 본 발명에서는 화소 전극은 적어도 두 번 이상 굴곡되어 있으며, 직선 모양의 데이터선을 적어도 일부 완전히 덮고 있다.
본 발명의 실시예에 따른 박막 트랜지스터 표시판에는 복수의 게이트선 및 게이트선과 교차하며 직선 모양으로 뻗은 복수의 데이터선이 절연 기판 상부에 형성되어 있다. 게이트선에 연결되어 있는 게이트 전극, 데이터선에 연결되어 있는 소스 전극 및 드레인 전극을 포함하는 복수의 박막 트랜지스터, 그리고 드레인 전극에 연결되어 있으며, 데이터선의 적어도 일부를 완전히 덮고 있고 이웃하는 두 개의 게이트선 사이의 간격을 이등분하는 중심선 부근에서 굴곡되어 있는 복수의 화소 전극이 형성되어 있다.
화소 전극과 중첩하는 유지 전극을 가지는 유지 전극선을 더 포함하며, 유지 전극은 서로 이웃하는 화소 전극 사이에 위치하는 것이 바람직하다. 이때, 유지 전극은 서로 이웃하는 화소 전극과 각각 부분적으로 중첩되어 있는 것이 좋다.
굴곡된 화소 전극의 경계선은 게이트선에 대하여 시계 방향 및 반시계 방향으로 실질적으로 45도를 이루는 것이 바람직하다.
화소 전극과 중첩하는 색 필터를 더 포함할 수 있으며, 서로 이웃하는 화소 전극 사이의 간격은 3-30㎛ 범위인 것이 바람직하다.
화소 전극의 경계선은 서로 이웃하는 게이트선 사이에서 적어도 두 번 이상 굴곡될 수 있다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
그러면 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 액정 표시 장치 및 액정 표시 장치용 박막 트랜지스터 표시판에 대하여 설명한다.
먼저, 도 1 내지 도 4를 참고로 하여 본 발명의 한 실시예에 따른 액정 표시 장치에 대하여 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 구조를 도시한 배치도이고, 도 2는 본 발명의 한 실시예에 따른 액정 표시 장치용 공통 전극 표시판의 구조를 도시한 배치도이고, 도 3은 도 1의 박막 트랜지스터 표시판과 도 2의 박막 트랜지스터 표시판으로 이루어진 액정 표시 장치의 구조를 도시한 배치도이고, 도 4는 도 3의 액정 표시 장치를 IV-IV'선을 따라 자른 단면도이다.
본 실시예에 따른 액정 표시 장치는, 서로 마주 보고 있는 박막 트랜지스터 표시판(100)과 공통 전극 표시판(200), 그리고 이들 두 표시판(100, 200) 사이에 들어 있는 액정층(3)을 포함한다.
먼저, 도 1, 도 3 및 도 4를 참고로 하여 박막 트랜지스터 표시판(100)에 대하여 상세하게 설명한다.
절연 기판(110) 위에 복수의 게이트선(gate line)(121)과 복수의 유지 전극선(storage electrode lines)(131)이 형성되어 있다.
게이트선(121)은 주로 가로 방향으로 뻗어 있고 서로 분리되어 있으며, 게이트 신호를 전달한다. 각 게이트선(121)은 복수의 게이트 전극(gate electrode)(124)과 다른 층 또는 외부 장치의 접속을 위한 면적이 넓은 끝 부분(129)을 포함한다. 게이트선(121)에 게이트 신호를 인가하는 게이트 구동 회로(도시하지 않음)가 박막 트랜지스터 표시판(100)에 집적되는 경우에는 면적이 넓은 끝 부분(129)을 두지 않고 게이트선(121)을 게이트 구동 회로와 직접 연결할 수 있다.
각각의 유지 전극선(131)은 주로 가로 방향으로 뻗어 있으며, 유지 전극 (133)을 이루는 복수의 가지부를 포함한다. 유지 전극(133)은 게이트선(121)에 대하여 약 ±45°로 꺾인 복수 쌍의 사선부(oblique portion)를 포함하여 갈매기(chevron) 모양으로 반전 대칭을 이루고 있다. 유지 전극선(131)에는 액정 표시 장치의 공통 전극 표시판(200)의 공통 전극(common electrode)(270)에 인가되는 공통 전압(common voltage) 따위의 소정의 전압이 인가된다.
게이트선(121)과 유지 전극선(131)은 물리적 성질이 다른 두 도전막을 포함할 수 있다. 하나의 도전막은 게이트선(121)과 유지 전극선(131)의 신호 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를 들면 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열의 금속, 은(Ag)이나 은 합금 등 은 계열의 금속, 구리(Cu)나 구리 합금 등 구리 계열의 금속으로 이루어질 수 있다. 이와는 달리, 다른 도전막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 물리적, 화학적, 전기적 접촉 특성이 우수한 물질, 이를테면 크롬(Cr), 몰리브덴(Mo), 몰리브덴 합금, 탄탈륨(Ta), 또는 티타늄(Ti) 등으로 이루어질 수 있다.
게이트선(121) 및 유지 전극선(131)은 단일막 구조를 가지거나 세 도전막 이상을 포함할 수 있다.
또한 게이트선(121)과 유지 전극선(131)의 측면은 기판(110)의 표면에 대하여 경사져 있으며 그 경사각은 약 30-80°인 것이 바람직하다.
게이트선(121)과 유지 전극선(131) 위에는 질화규소(SiNx) 따위로 이루어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다.
게이트 절연막(140) 상부에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 등으로 이루어진 복수의 선형 반도체(151)가 형성되어 있다. 각각의 선형 반도체(151)는 주로 세로 방향으로 뻗어 있으며 주기적으로 구부러져 있다. 선형 반도체(151) 각각은 게이트 전극(124)을 향하여 뻗은 복수의 돌출부(154)를 포함한다.
반도체(151)의 상부에는 실리사이드(silicide) 또는 인 따위의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 복수의 선형 및 섬형 저항성 접촉 부재(ohmic contact)(161, 165)가 형성되어 있다. 선형 저항성 접촉 부재(161) 각각은 복수의 돌출부(163)를 가지고 있으며, 이 돌출부(163)와 섬형 저항성 접촉 부재(165)는 쌍을 이루어 반도체(151)의 돌출부(154) 위에 배치되어 있다.
선형 반도체(151)와 저항성 접촉 부재(161, 165)의 측면 역시 기판(110)의 표면에 대하여 경사져 있으며 그 경사각은 30-80°인 것이 바람직하다.
저항 접촉 부재(161, 165) 및 게이트 절연막(140) 위에는 각각 복수의 데이터선(data line)(171)과 복수의 드레인 전극(drain electrode)(175)이 형성되어 있다.
데이터선(171)은 세로 방향으로 뻗어 게이트선(121) 및 유지 전극선(131)과 교차하며 데이터 전압(data voltage)을 전달한다. 각 데이터선(171)은 다른 층 또는 외부 장치와의 접속을 위한 넓은 끝 부분(179)을 가지고 있다.
각 드레인 전극(175)은 하나의 유지 전극선(131)과 중첩하는 직사각형의 확장부를 포함한다. 데이터선(171)의 세로부 각각은 복수의 돌출부를 포함하며, 이 돌출부를 포함하는 세로부가 드레인 전극(175)의 한쪽 끝 부분과 마주하여 소스 전극(173)을 이룬다. 하나의 게이트 전극(124), 하나의 소스 전극(173) 및 하나의 드레인 전극(175)은 반도체(151)의 돌출부(154)와 함께 하나의 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 돌출부(154)에 형성된다.
데이터선(171) 및 드레인 전극(175) 또한 알루미늄 계열 금속 따위의 도전막과 그 아래 또는 위에 위치하며 몰리브덴(Mo), 몰리브덴 합금, 크롬(Cr) 따위의 도전막을 포함한다.
데이터선(171) 및 드레인 전극(175)은 단일막 구조를 가지거나 세 층 이상을 포함할 수 있다.
데이터선(171) 및 드레인 전극(175)도 게이트선(121) 및 유지 전극선(131)과 마찬가지로 그 측면이 약 30-80°의 각도로 각각 경사져 있다.
저항성 접촉 부재(161, 165)는 그 하부의 반도체(151)와 그 상부의 데이터선(171) 및 드레인 전극(175) 사이에만 존재하며 접촉 저항을 낮추어 주는 역할을 한다.
데이터선(171) 및 드레인 전극(175)과 이들로 덮이지 않고 노출된 반도체(151) 부분의 위에는 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기 물질, 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질, 또는 무기 물질인 질화규소나 산화규소 따위로 이루어진 보호막(passivation layer)(180)이 형성되어 있다. 보호막(180)은 하부 무기막과 상부 유기막의 이중막 구조를 가질 수 있다.
보호막(180)에는 드레인 전극(175)과 데이터선(171)의 끝 부분(179)을 각각 드러내는 복수의 접촉 구멍(contact hole)(182, 185)이 형성되어 있으며, 게이트 절연막(140)과 함께 게이트선(121)의 끝 부분(129)을 드러내는 복수의 접촉 구멍(181)이 형성되어 있다. 접촉 구멍(181, 182, 185)은 다각형 또는 원 모양 등 다양한 모양으로 만들어질 수 있다. 접촉 구멍(181, 182)의 면적은 약 0.5mm×15μm 이상, 약 2mm×60μm 이하인 것이 바람직하다. 접촉 구멍(181, 182, 185)의 측벽은 30° 내지 85°의 각도로 기울어져 있거나 계단형이다.
보호막(180) 위에는 ITO 또는 IZO로 이루어진 복수의 화소 전극(190) 및 복수의 접촉 보조 부재(contact assistant)(81, 82)가 형성되어 있다. 이와는 달리, 화소 전극(190)은 투명한 도전성 폴리머로 만들어질 수도 있고, 반사형 액정 표시 장치의 경우에는 화소 전극(190)이 불투명한 반사성 금속으로 만들어질 수도 있다. 이 경우, 접촉 보조 부재(81, 82)는 화소 전극(190)과 다른 물질, 예를 들면 ITO나 IZO로 만들어질 수 있다.
각 화소 전극(190)은 유지 전극(133)과 평행한 경계선을 가지고 있어 갈매기 모양을 이룬다. 화소 전극(190)은 유지 전극선(131)과 드레인 전극(175)의 확장부를 덮고 있다. 또한, 화소 전극(190)은 데이터선(171)을 완전히 덮어 데이터선 (171)과 중첩하고 있으며, 서로 이웃하는 화소 전극(190)의 가장자리 경계는 유지 전극(133)의 상부에 위치하여 각각은 유지 전극(133)과 부분적으로 중첩하고 있다. 유지 전극(133)은 서로 이웃하는 화소 전극(190) 사이에 위치하여 화소 전극(190) 사이에서 발생하는 빛샘을 방지하는 차광 부재의 기능을 가진다. 서로 이웃하는 화소 전극(190) 사이의 간격은 공정 마진(process margin)을 고려하여 3-30㎛ 범위인 것이 바람직하다.
또한, 데이터선을 화소 전극과 완전히 중첩시켜 이들 사이에 형성되는 기생 용량의 편차를 제거할 수 있다.
한편, 본 발명의 다른 실시예에서는 화소 전극과 동일하 층에 공통 전극(270)에 전달되는 공통 전압이 전달되는 차폐 전극이 배치할 수 있다.
화소 전극(190)은 접촉 구멍(185)을 통하여 드레인 전극(175)과 물리적, 전기적으로 연결되어 이로부터 데이터 전압을 인가 받는다. 데이터 전압이 인가된 화소 전극(190)은 공통 전극(270)과 함께 전기장을 생성함으로써 둘 사이의 액정층의 액정 분자(310)들을 재배열시킨다.
화소 전극(190)과 공통 전극(270)은 축전기[이하 “액정 축전기(liquid crystal capacitor)”라 함]를 이루어 박막 트랜지스터가 턴 오프된 후에도 인가된 전압을 유지하는데, 전압 유지 능력을 강화하기 위하여 액정 축전기와 병렬로 연결된 다른 축전기를 두며 이를 유지 축전기(storage electrode)라 한다. 유지 축전기는 화소 전극(190)과 유지 전극선(131)의 중첩 등으로 만들어지며, 유지 축전기의 정전 용량, 즉 유지 용량을 늘리기 위하여, 유지 전극선(131)을 화소 전극(190) 에 연결된 드레인 전극(175)과 중첩시킴으로써 단자 사이의 거리를 가깝게 한다.
접촉 보조 부재(81, 82)는 접촉 구멍(181, 182)을 통하여 게이트선(121)의 끝 부분(129) 및 데이터선(171)의 끝 부분(179)과 각각 연결된다. 접촉 보조 부재(81, 82)는 게이트선(121) 및 데이터선(171)의 노출된 끝 부분(129, 179)과 외부 장치와의 접착성을 보완하고 이들을 보호하는 역할을 하는 것이다.
마지막으로, 화소 전극(190) 및 접촉 보조 부재(81, 82) 및 보호막(180) 위에는 배향막(11)이 형성되어 있다.
이제, 공통 전극 표시판(200)에 대하여 도 2, 도 3 및 도 4를 참고로 하여 설명한다.
투명한 유리 등의 절연 기판(210)의 위에 블랙 매트릭스라고 하는 차광 부재(220)가 형성되어 있다. 차광 부재(220)는 박막 트랜지스터와 마주하는 부분에만 위치하고 있어 섬형을 이루며, 박막 트랜지스터의 채널이 형성되는 소스 전극(173)과 드레인 전극(175) 사이의 반도체(154)로 입사하는 외부광을 차단한다.
복수의 색필터(230)가 기판(210)과 차광 부재(220) 위에 형성되어 있으며, 열 방향으로 서로 이웃하는 유지 전극(133) 사이에 배치되어 화소 전극(190)과 거의 동일한 모양을 이루고 있다. 세로 방향으로 배열된 색필터(230)들은 서로 연결되어 하나의 띠를 이룰 수 있다. 각 색필터(230)는 적색, 녹색 및 청색 등 삼원색 중 하나를 나타낼 수 있다.
색필터(230) 및 차광 부재(220) 위에는 유기 물질 따위로 이루어진 덮개막(overcoat)(250)이 형성되어 색필터(230)를 보호하고 표면을 평탄하게 한다.
덮개막(250)의 위에는 ITO 또는 IZO 등의 투명한 도전 물질 따위로 이루어진 공통 전극(270)이 형성되어 있다. 공통 전극(270)은 공통 전압을 인가 받으며, 복수의 갈매기형 절개부(271)를 가지고 있다.
각 절개부(271)는 서로 연결되어 있는 한 쌍의 사선부로 이루어져 있다. 절개부(271)의 사선부는 유지 전극(133)과 평행하게 마주하며, 화소 전극(190)을 좌우 반부로 이등분하는 형태로 화소 전극(190)과 마주 보고 있다. 여기서, 절개부(271)는 액정층(3)의 액정 분자(310)들의 경사 방향을 제어하기 위한 것이며 그 폭은 약 9㎛에서 약 12㎛ 사이로 하는 것이 바람직하다. 절개부(271)는 유기 물질 등으로 이루어진 돌기와 교체될 수 있으며 이때 돌기의 폭은 약 5㎛에서 약 10㎛ 사이이다.
공통 전극(270) 위에는 수평 또는 수직 배향막(21)이 형성되어 있다.
표시판(100, 200)의 바깥 면에는 한 쌍의 편광자(12, 22)가 부착되어 있으며, 이들의 투과축은 직교하며 그 중 한 투과축은 게이트선(121)에 평행하다.
이 액정 표시 장치는 또한 액정층(3)의 위상 지연값을 보상하기 위한 적어도 하나의 위상 지연막(retardation film)과 액정 표시 장치에 빛을 공급하는 조명부(backlight unit)를 포함할 수 있다.
액정층(3)은 음의 유전율 이방성을 가지며, 액정층(3)의 액정 분자(310)는 전계가 없는 상태에서 그 장축이 두 표시판(100, 200)의 표면에 대하여 수직을 이루도록 배향되어 있다.
공통 전극(270)에 공통 전압을 인가하고 화소 전극(190)에 데이터 전압을 인 가하면 표시판(100, 200)의 표면에 거의 수직인 주 전계(primary electric field)가 생성된다. 액정 분자(310)들은 전계에 응답하여 그 장축이 전계의 방향에 수직을 이루도록 방향을 바꾸고자 한다. 한편, 공통 전극(270)의 절개부(271)와 화소 전극(190)의 가장자리는 주 전계를 왜곡하여 액정 분자(310)들의 경사 방향을 결정하는 수평 성분을 만들어낸다. 주 전계의 수평 성분은 절개부(271)의 가장자리와 화소 전극(190)의 가장자리에 수직이다.
한 화소 전극(190)의 위에 위치하는 액정층(3)의 한 화소 영역에는 서로 다른 경사 방향을 가지는 네 개의 부영역이 형성되는데, 이들 부영역은 화소 전극(190)의 가장자리, 화소 전극(190)을 이등분하는 절개부(271) 및 절개부(271)의 사선부가 만나는 지점을 통과하는 가상의 가로 중심선으로 구분된다. 각 부영역은 절개부(271) 및 화소 전극(190)의 빗변에 의하여 각각 정의되는 두 개의 주변을 가지며, 주변 사이의 거리는 약 10㎛에서 약 30㎛ 사이인 것이 바람직하다. 한 화소 영역에 들어 있는 부영역의 수효는, 화소 영역의 평면 면적이 약 100㎛×300㎛ 미만이면 4개이고, 그렇지 않으면 4개 또는 8개인 것이 바람직하다. 부영역의 수효는 공통 전극(270)의 절개부(271)의 수효를 바꾸거나, 화소 전극(190)에 절개부를 두거나, 화소 전극(190) 가장자리의 절곡점의 수효를 바꿈으로써 달라질 수 있다. 부 영역은 경사 방향에 따라 복수의, 바람직하게는 4 개의 도메인으로 분류된다.
한편, 화소 전극(190) 사이의 전압 차에 의하여 부차적으로 생성되는 부 전계(secondary electric field)의 방향은 절개부(271)의 가장자리와 수직이다. 따라서 부 전계의 방향과 주 전계의 수평 성분의 방향과 일치한다. 결국 화소 전극 (190) 사이의 부 전계는 액정 분자(310)들의 경사 방향의 결정을 강화하는 쪽으로 작용한다.
액정 표시 장치는 점반전, 열반전 등의 반전 구동 방법을 일반적으로 사용하므로 이웃하는 화소 전극은 공통 전압에 대하여 극성이 반대인 전압을 인가 받는다. 그러므로 부 전계는 거의 항상 발생하고 그 방향은 도메인의 안정성을 돕는 방향이 된다. 이를 통하여 액정 분자의 응답 속도를 향상시킬 수 있으며, 화소 전극(190)의 가장자리 경계에서 액정 분자의 흐트러짐 배열이 사라져 텍스쳐가 발생하지 않는다.
또한, 서로 이웃하는 화소 전극(190)의 가장자리와 중첩하는 차광 부재로 유지 전극(133)을 배치하여, 정렬 마진을 안정적으로 확보할 수 있으며, 이를 통하여 개구율을 향상시킬 수 있다. 통상적으로 서로 이웃하는 화소 전극(190) 사이에서 누설되는 빛을 차단하거나 휘도 특성을 향상시키기 위해서는 공통 전극 표시판(200)에 차광 부재를 배치한다. 하지만, 이러한 경우에는 두 표시판(100, 200)의 정렬 마진을 고려하여 차광 부재를 넓은 폭으로 형성해야 하며, 이로 인하여 화소의 개구율을 감소되는데, 본 발명의 실시예에서는 유지 전극(133)을 차광 부재로 사용함으로써 정렬 마진을 확보할 있고, 이를 통하여 오정렬에 의한 특성 변화를 용이하게 해결할 수 있다.
한편, 액정 분자(310)들의 경사 방향과 편광자(12, 22)의 투과축이 45도를 이루면 최고 휘도를 얻을 수 있는데, 본 실시예의 경우 모든 도메인에서 액정 분자(310)들의 경사 방향이 게이트선(121)과 45°의 각을 이루며 게이트선(121)은 표시 판(100, 200)의 가장자리와 수직 또는 수평이다. 따라서 본 실시예의 경우 편광자(12, 22)의 투과축을 표시판(100, 200)의 가장자리에 대하여 수직 또는 평행이 되도록 부착하면 최고 휘도를 얻을 수 있을 뿐 아니라 편광판을 저렴하게 제조할 수 있다.
도 1 내지 도 4에 도시한 액정 표시 장치는 여러 가지 형태로 바뀔 수 있다.
예를 들면, 공통 전극(270)과 마찬가지로 화소 전극(190)도 프린지 필드를 생성하기 위한 절개부(도시하지 않음)를 가질 수 있다. 또한 절개부는 공통 전극(270) 또는 화소 전극(190) 위에 위치하는 돌기로 대체될 수 있다.
절개부나 돌기의 모양 및 배치 또한 화소의 크기, 화소 전극의 가로변과 세로변의 비율, 액정층의 종류와 특성 등 설계 요인에 따라 달라질 수 있다.
다른 예를 들면, 액정층의 분자가 기울어지는 방향을 제어하기 위한 절개부와 돌기가 화소 전극(190)과 공통 전극(270)에 구비되지 않을 수 있다.
또 다른 예를 들면, 액정층(300)이 양의 유전율 이방성을 가지고 있고 비틀린 네마틱 방식으로 배향되어 있을 수 있다. 비틀린 네마틱 방식의 경우 액정 분자들이 표시판(100, 200)의 표면에 대하여 평행하게 배열되어 있고 전계가 없을 때 박막 트랜지스터 표시판(100)에서 공통 전극 표시판(200)에 이르기까지 대략 직각으로 비틀려 있다.
도 1 내지 도 5에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법에 대하여 상세하게 설명한다.
먼저, 크롬, 몰리브덴 또는 몰리브덴 합금 등으로 이루어진 도전막 또는 알 루미늄 계열 금속 또는 은 계열 금속 등으로 이루어진 도전막을 절연 기판(110) 위에 스퍼터링 증착하고 습식 또는 건식 식각하여 복수의 게이트 전극(124) 및 확장부(129)를 포함하는 게이트선(121)과 복수의 유지 전극(133)을 포함하는 유지 전극선(131)을 형성한다.
이어, 약 1,500-5,000Å 두께의 게이트 절연막(140), 약 500-2,000Å 두께의 진성 비정질 규소층(intrinsic amorphous silicon), 약 300-600Å 두께의 불순물 비정질 규소층(extrinsic amorphous silicon)의 삼층막을 화학 기상 증착(chemical vapor deposition) 따위로 연속하여 적층하고, 불순물 비정질 규소층과 진성 비정질 규소층을 사진식각하여 게이트 절연막(140) 위에 복수의 선형 불순물 반도체와 복수의 돌출부(154)를 포함하는 복수의 선형 진성 반도체(151)를 형성한다.
이어 하부 도전막과 상부 도전막을 스퍼터링 등의 방법으로 1,500 Å 내지 3,000 Å의 두께로 증착한 다음 패터닝하여 복수의 소스 전극(173)과 확장부(179)를 포함하는 복수의 데이터선(171) 및 복수의 드레인 전극(175)을 형성한다.
이어, 데이터선(171) 및 드레인 전극(175)으로 덮이지 않고 노출된 불순물 반도체 부분을 제거함으로써 복수의 돌출부(163)를 포함하는 복수의 선형 저항성 접촉 부재(161) 및 복수의 섬형 저항성 접촉 부재(165)를 완성하는 한편, 그 아래의 진성 반도체(151) 부분을 노출시킨다. 노출된 진성 반도체(151) 부분의 표면을 안정화시키기 위하여 산소 플라스마를 뒤이어 실시하는 것이 바람직하다.
다음, 감광성 유기 절연물로 이루어진 보호막(180)을 도포한 다음, 복수의 투과 영역 및 그 둘레에 위치한 복수의 슬릿 영역이 구비된 광마스크를 통하여 노 광한다. 따라서, 투과 영역과 마주 보는 보호막(180)의 부분은 빛 에너지를 모두 흡수하지만, 슬릿 영역과 마주 보는 보호막(180)의 부분들은 빛 에너지를 일부만 흡수한다. 이어 보호막(180)을 현상하여 드레인 전극(175)의 일부와 데이터선(171)의 확장부(179)의 일부를 노출시키는 복수의 접촉 구멍(185, 182)을 형성하고, 게이트선(121)의 확장부(129) 위에 위치한 게이트 절연막(140)의 부분을 노출시키는 복수의 접촉 구멍(181)을 형성한다. 투과 영역에 대응하는 보호막(180) 부분은 모두 제거되고 슬릿 영역에 대응하는 부분은 두께만 줄어들므로, 접촉 구멍(181, 182, 185)의 측벽은 계단형 프로파일을 가진다.
게이트 절연막(140)의 노출된 부분을 제거하여 그 아래에 위치하는 게이트선(121)의 확장부(129) 부분을 노출시킨다.
이때, 드러나는 상부 도전막의 특성에 따라 하부 도전막을 드러내는 공정을 추가할 수 있다.
마지막으로, 약 400-500Å 두께의 IZO막 또는 ITO막을 스퍼터링으로 적층하고 사진 식각하여 보호막(180)과 드레인 전극(175), 데이터선(171)의 확장부(179) 및 게이트선(121)의 확장부(129) 위에 복수의 화소 전극(190)과 복수의 접촉 보조 부재(81, 82)를 형성한다.
데이터선은 절개부의 모양을 따라 굴곡부 및 사선부를 가질 수 있다.
본 발명의 다른 실시예에 따른 액정 표시 장치에 대하여 도 5 및 도 6을 참고로 하여 상세하게 설명한다.
도 5는 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판을 포함하는 액정 표시 장치의 구조를 도시한 배치도이고, 도 6은 도 5의 액정 표시 장치를 VI-VI' 선을 따라 절단한 단면도이다.
도 5 및 도 6을 참고하면, 본 실시예에 따른 액정 표시 장치도 박막 트랜지스터 표시판(100), 공통 전극 표시판(200) 및 이들 두 표시판(100, 200) 사이에 삽입되어 있는 액정층(3)을 포함한다.
본 실시예에 따른 표시판(100, 200)의 층상 구조는 도 1 내지 도 5와 거의 동일하다.
박막 트랜지스터 표시판(100)에 대하여 설명하자면, 복수의 게이트 전극(124)을 포함하는 복수의 게이트선(121) 및 복수의 유지 전극(133)을 포함하는 복수의 유지 전극선(131)이 기판(110) 위에 형성되어 있고, 그 위에 게이트 절연막(140), 복수의 돌출부(154)를 포함하는 복수의 선형 반도체(151), 복수의 돌출부(163)를 포함하는 복수의 선형 저항성 접촉 부재(161) 및 복수의 섬형 저항성 접촉 부재(165)가 차례로 형성되어 있다. 복수의 소스 전극(173)을 포함하는 복수의 데이터선(171)과 확장부를 포함하는 복수의 드레인 전극(175)이 저항성 접촉 부재(161, 165) 위에 형성되어 있고, 보호막(180)이 그 위에 형성되어 있다. 보호막(180)에는 복수의 접촉 구멍(181, 182, 185)이 형성되어 있으며, 보호막(180) 위에는 복수의 화소 전극(190) 및 복수의 접촉 보조 부재(81, 82)가 형성되어 있다. 또한 이들 위에는 배향막(11)이 형성되어 있다.
공통 전극 표시판(200)에 대하여 설명하자면, 차광 부재(220), 색 필터(230), 덮개막(250), 그리고 복수의 절개부(271)를 가지는 공통 전극(270)과 배향 막(21)이 절연 기판(210) 위에 형성되어 있다.
도 1 내지 도 4의 액정 표시 장치와는 달리, 박막 트랜지스터 표시판(100)에서는 선형 반도체(151)는 데이터선(171)과 드레인 전극(171) 및 그 아래의 저항성 접촉 부재(161, 165)와 거의 동일한 모양을 가진다. 그러나, 돌출부(154)는 소스 전극(173)과 드레인 전극(175) 사이의 부분과 같이 데이터선(171)과 드레인 전극(175)으로 덮이지 않는 부분을 가진다.
이러한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법에서는 데이터선(171) 및 드레인 전극(175)과 반도체(151) 및 저항성 접촉 부재(161, 165)를 한 번의 사진 공정으로 형성한다.
이러한 사진 공정에서 사용하는 감광막 패턴은 위치에 따라 두께가 다르며, 특히 두께가 작아지는 순서로 제1 부분과 제2 부분을 포함한다. 제1 부분은 데이터선 및 드레인 전극이 차지하는 배선 영역에 위치하며, 제2 부분은 박막 트랜지스터의 채널 영역에 위치한다.
위치에 따라 감광막 패턴의 두께를 달리하는 방법으로 여러 가지가 있을 수 있는데, 예를 들면 광마스크에 투명 영역(transparent area) 및 차광 영역(light blocking area) 외에 반투명 영역(translucent area)을 두는 방법이 있다. 반투명 영역에는 슬릿(slit) 패턴, 격자 패턴(lattice pattern) 또는 투과율이 중간이거나 두께가 중간인 박막이 구비된다. 슬릿 패턴을 사용할 때에는, 슬릿의 폭이나 슬릿 사이의 간격이 사진 공정에 사용하는 노광기의 분해능(resolution)보다 작은 것이 바람직하다. 다른 예로는 리플로우가 가능한 감광막을 사용하는 방법이 있다. 즉 , 투명 영역과 차광 영역만을 지닌 통상의 노광 마스크로 리플로우 가능한 감광막 패턴을 형성한 다음 리플로우시켜 감광막이 잔류하지 않은 영역으로 흘러내리도록 함으로써 얇은 부분을 형성하는 것이다.
이와 같이 하면 한 번의 사진 공정을 줄일 수 있으므로 제조 방법이 간단해진다.
이어, 본 발명의 다른 실시예에 따른 액정 표시 장치에 대하여 도 7 및 도 8을 참고로 하여 상세하게 설명한다.
도 7은 본 발명의 다른 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 구조를 도시한 배치도이고, 도 8은 도 7의 박막 트랜지스터 표시판을 포함하는 액정 표시 장치를 도 7의 VIII-VIII' 선을 따라 잘라 도시한 단면도이다.
도 7 및 도 8을 참고하면, 본 실시예에 따른 액정 표시 장치도 박막 트랜지스터 표시판(100), 공통 전극 표시판(200) 및 이들 두 표시판(100, 200) 사이에 삽입되어 있는 액정층(3)을 포함한다.
본 실시예에 따른 표시판(100, 200)의 층상 구조는 도 1 내지 도 4와 거의 동일하다.
박막 트랜지스터 표시판(100)에 대하여 설명하자면, 복수의 게이트 전극(124)을 포함하는 복수의 게이트선(121) 및 복수의 유지 전극(133)을 포함하는 복수의 유지 전극선(131)이 기판(110) 위에 형성되어 있고, 그 위에 게이트 절연막(140), 복수의 돌출부(154)를 포함하는 복수의 선형 반도체(151), 복수의 돌출부(163)를 포함하는 복수의 선형 저항성 접촉 부재(161) 및 복수의 섬형 저항성 접촉 부재(165)가 차례로 형성되어 있다. 복수의 소스 전극(173)을 포함하는 복수의 데이터선(171)과 확장부를 포함하는 복수의 드레인 전극(175)이 저항성 접촉 부재(161, 165) 위에 형성되어 있고, 보호막(180)이 그 위에 형성되어 있다. 보호막(180)에는 복수의 접촉 구멍(181, 182, 185)이 형성되어 있으며, 보호막(180) 위에는 복수의 화소 전극(190) 및 복수의 접촉 보조 부재(81, 82)가 형성되어 있다. 또한 이들 위에는 배향막(11)이 형성되어 있다.
공통 전극 표시판(200)에 대하여 설명하자면, 차광 부재(220), 덮개막(250), 그리고 복수의 절개부(271)를 가지는 공통 전극(270)과 배향막(21)이 절연 기판(210) 위에 형성되어 있다.
도 1 내지 도 4의 액정 표시 장치와는 달리, 본 실시예에서는 색 필터(230)가 박막 트랜지스터 표시판(100)에 배치되어 있다. 즉, 보호막(180) 하부에 색 필터(230)가 순차적으로 배치되어 있는데, 색 필터(230)는 드레인 전극(175)을 드러내는 접촉구(185)에 대응하는 위치에 개구부를 가진다.
이상에서 설명한 바와 같이, 본 발명의 실시예에서는 화소 전극의 경계가 도메인의 경계와 평행하고, 서로 이웃하는 화소 전극의 경계를 유지 전극과 중첩하여 액정 배향을 안정화하면서 초고개구율을 확보할 수 있고, 응답 속도를 향상시킬 수 있다.
또한, 서로 이웃하는 화소 전극의 가장자리와 중첩하는 차광 부재로 유지 전극을 배치하여, 정렬 마진을 안정적으로 확보할 수 있으며, 이를 통하여 개구율을 향상시킬 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (8)

  1. 기판,
    상기 기판 위에 형성되어 있는 복수의 게이트선,
    상기 기판 위에 형성되어 상기 게이트선과 교차하며 직선 모양으로 뻗은 복수의 데이터선,
    상기 게이트선에 연결되어 있는 게이트 전극, 상기 데이터선에 연결되어 있는 소스 전극 및 드레인 전극을 포함하는 복수의 박막 트랜지스터, 그리고
    상기 드레인 전극에 연결되어 있으며, 상기 데이터선의 적어도 일부를 완전히 덮고 있고 이웃하는 두 개의 상기 게이트선 사이의 간격을 이등분하는 중심선 부근에서 굴곡되어 있는 복수의 화소 전극
    을 포함하는 박막 트랜지스터 표시판.
  2. 제1항에서,
    상기 화소 전극과 중첩하는 유지 전극을 가지는 유지 전극선을 더 포함하는 박막 트랜지스터 표시판.
  3. 제2항에서,
    상기 유지 전극은 서로 이웃하는 상기 화소 전극 사이에 위치하는 박막 트랜지스터 표시판.
  4. 제3항에서,
    상기 유지 전극은 서로 이웃하는 상기 화소 전극과 각각 부분적으로 중첩되어 있는 박막 트랜지스터 표시판.
  5. 제4항에서,
    상기 화소 전극의 경계선은 상기 게이트선에 대하여 시계 방향 및 반시계 방향으로 실질적으로 45도를 이루는 박막 트랜지스터 표시판.
  6. 제1항에서,
    상기 화소 전극과 중첩하는 색 필터를 더 포함하는 박막 트랜지스터 표시판.
  7. 제1항에서,
    서로 이웃하는 상기 화소 전극 사이의 간격은 3-30㎛ 범위인 박막 트랜지스터 표시판.
  8. 제1항에서,
    상기 화소 전극의 경계선은 서로 이웃하는 상기 게이트선 사이에서 적어도 두 번 이상 굴곡되어 박막 트랜지스터 표시판.
KR1020040085685A 2004-10-26 2004-10-26 박막 트랜지스터 표시판 KR20060036635A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040085685A KR20060036635A (ko) 2004-10-26 2004-10-26 박막 트랜지스터 표시판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040085685A KR20060036635A (ko) 2004-10-26 2004-10-26 박막 트랜지스터 표시판

Publications (1)

Publication Number Publication Date
KR20060036635A true KR20060036635A (ko) 2006-05-02

Family

ID=37144748

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040085685A KR20060036635A (ko) 2004-10-26 2004-10-26 박막 트랜지스터 표시판

Country Status (1)

Country Link
KR (1) KR20060036635A (ko)

Similar Documents

Publication Publication Date Title
JP4804106B2 (ja) 多重ドメイン薄膜トランジスタ表示板
US8253913B2 (en) Liquid crystal display and thin film transistor array panel therefor
KR101133760B1 (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR101112543B1 (ko) 다중 도메인 박막 트랜지스터 표시판
US7852444B2 (en) Liquid crystal display and thin film transistor array panel usable with the liquid crystal display
US20050030459A1 (en) Liquid crystal display and panel therefor
JP4813050B2 (ja) 表示板及びこれを含む液晶表示装置
KR20060073826A (ko) 박막 트랜지스터 표시판
KR101112544B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101152131B1 (ko) 액정 표시 장치
KR20070035224A (ko) 액정 표시 장치
KR101061856B1 (ko) 박막 트랜지스터 표시판
KR20060100868A (ko) 액정 표시 장치
KR101189270B1 (ko) 표시판 및 그를 포함하는 액정 표시 장치
KR20060082315A (ko) 박막 트랜지스터 표시판
KR101219034B1 (ko) 표시판 및 이를 포함하는 다중 도메인 액정 표시 장치
KR20060101959A (ko) 다중 도메인 액정 표시 장치
KR20060047183A (ko) 액정 표시 장치
KR20060082316A (ko) 박막 트랜지스터 표시판
KR20060036635A (ko) 박막 트랜지스터 표시판
KR20060104402A (ko) 액정 표시 장치
KR20050121173A (ko) 표시판 및 이를 포함하는 다중 도메인 액정 표시 장치
KR20060082642A (ko) 표시판 및 이를 포함하는 액정 표시 장치
KR20060069076A (ko) 액정 표시 장치용 표시판의 제조 방법
KR20070023932A (ko) 표시판 및 그를 포함하는 액정 표시 장치

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination