KR20060020892A - 박막 트랜지스터 표시판 및 그의 제조 방법 - Google Patents

박막 트랜지스터 표시판 및 그의 제조 방법 Download PDF

Info

Publication number
KR20060020892A
KR20060020892A KR1020040069603A KR20040069603A KR20060020892A KR 20060020892 A KR20060020892 A KR 20060020892A KR 1020040069603 A KR1020040069603 A KR 1020040069603A KR 20040069603 A KR20040069603 A KR 20040069603A KR 20060020892 A KR20060020892 A KR 20060020892A
Authority
KR
South Korea
Prior art keywords
electrode
gate
semiconductor layer
line
thin film
Prior art date
Application number
KR1020040069603A
Other languages
English (en)
Inventor
한경태
전재홍
김장수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040069603A priority Critical patent/KR20060020892A/ko
Publication of KR20060020892A publication Critical patent/KR20060020892A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명에 따른 박막 트랜지스터 표시판은 절연 기판, 절연 기판 위에 형성되며 있으며 게이트 전극을 가지는 게이트선, 게이트선 위에 형성되어 있는 게이트 절연막, 게이트 절연막 위에 형성되며 게이트 전극과 중첩하는 반도체층, 반도체층의 소정 영역을 제외하고 반도체층을 덮으며, N형 도전형 불순물 이온이 고농도로 도핑되어 있는 저항성 접촉 부재, 저항성 접촉 부재와 일부 접촉하는 소스 전극을 가지고 게이트선과 교차하는 데이터선, 저항성 접촉 부재와 일부 접촉하며 게이트 전극을 중심으로 소스 전극과 대향하는 드레인 전극, 드레인 전극과 전기적으로 연결되어 있는 화소 전극을 포함한다.
알루미늄, 배선, 힐록, 몰리브덴, 박막트랜지스터

Description

박막 트랜지스터 표시판 및 그의 제조 방법{Thin film transistor array panel and method for manufacturing the same}
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 구조를 도시한 배치도이고,
도 2는 도 1의 박막 트랜지스터 표시판을 II-II' 선을 따라 잘라 도시한 단면도이고,
도 3a, 도 4a, 도 6a 및 도 7a는 도 1 및 도 2에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 박막 트랜지스터 표시판의 배치도로서 그 순서에 따라 나열한 것이고,
도 3b는 도 3a의 IIIb-IIIb'-IIIb"선을 따라 자른 단면도이고,
도 4b는 도 4a의 IVb-IVb'-IVb"선을 따라 자른 단면도이고,
도 5는 도 4b의 다음 단계에서의 단면도이고,
도 6b는 도 6a의 VIb-VIb'-VIb"선을 따라 자른 단면도이고,
도 7b는 도 7a의 VIIb-VIIb'-VIIb"선을 따라 자른 단면도이고,
도 8은 본 발명의 제2 실시예에 따른 액정 표시 장치의 배치도이고,
도 9는 도 8의 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고,
도 10은 도 8의 액정 표시 장치용 대향 표시판의 배치도이고,
도 11은 도 8의 XI-XI'-XI"선을 따라 자른 단면도이고,
도 12은 본 발명의 제3 실시예에 따른 박막 트랜지스터 표시판의 배치도이고,
도 13은 도 12의 XIII-XIII'-XIII"선을 따라 자른 단면도이고,
도 14a 및 도 15a는 제3 실시예에 따른 박막 트랜지스터 표시판을 제조하는 방법 중 중간 단계에서의 배치도이고,
도 14b는 도 14a의 XIVb-XIVb'-XIVb"선을 따라 자른 단면도이고,
도 15b는 도 15a의 XVb-XVb'-XVb"선을 따라 자른 단면도이다.
본 발명은 박막 트랜지스터 표시판에 관한 것으로, 더욱 상세하게는 저저항의 도전 물질로 이루어진 신호선을 가지는 박막 트랜지스터 표시판에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 전계 생성 전극이 형성되어 있는 두 장의 표시판과 그 사이에 삽입되어 있는 액정층으로 이루어져, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 액정층을 통과하는 빛의 투과율을 조절하는 표시 장치이다.
액정 표시 장치 중에서도 현재 주로 사용되는 것은 전계 생성 전극이 두 표시판에 각각 구비되어 있는 것이다. 이중에서도 한 표시판에는 복수의 화소 전극이 행렬의 형태로 배열되어 있고 다른 표시판에는 하나의 공통 전극이 표시판 전면을 덮고 있는 구조의 액정 표시 장치가 주류이다. 이 액정 표시 장치에서의 화상의 표시는 각 화소 전극에 별도의 전압을 인가함으로써 이루어진다. 이를 위해서 화소 전극에 인가되는 전압을 스위칭하기 위한 삼단자 소자인 박막 트랜지스터를 각 화소 전극에 연결하고 이 박막 트랜지스터를 제어하기 위한 신호를 전달하는 게이트선과 화소 전극에 인가될 전압을 전달하는 데이터선을 표시판에 설치한다.
이러한 액정 표시 장치에서, 신호 지연을 방지하기 위하여 영상 신호를 전달하는 데이터선 또는 데이터선은 알루미늄(Al) 또는 알루미늄 합금(Al alloy) 등과 같이 낮은 비저항 물질을 사용하는 것이 일반적이다. 이때, 알루미늄은 물리적 또는 화학적 특성이 약하기 때문에 접촉 특성이 우수한 다른 금속을 게재하여 알루미늄 또는 알루미늄 합금과 함께 이중막 또는 삼중막으로 게이트선 및 데이터선을 형성하는 것이 바람직하다. 이러한 금속 중에 몰리브덴을 포함하는 도전막은 알루미늄을 포함하는 도전막과 하나의 식각 조건으로 패터닝이 가능하여 유리하게 사용된다.
하지만, 몰리브덴을 포함하는 다층막의 배선으로 데이터선 및 드레인 전극을 형성할 때에는 오프 전류(off current)가 높아 누설 전류가 심하게 발생하며, 이는 화상에서 잔상이 발생하는 원인으로 작용한다.
본 발명이 이루고자 하는 기술적 과제는 누설 전류를 최소화하여 액정 표시 장치의 표시 특성을 향상시키는 것이다.
상기한 목적을 달성하기 위한 본 발명에 따른 박막 트랜지스터 표시판은 절연 기판, 절연 기판 위에 형성되며 있으며 게이트 전극을 가지는 게이트선, 게이트선 위에 형성되어 있는 게이트 절연막, 게이트 절연막 위에 형성되며 게이트 전극과 중첩하는 반도체층, 반도체층의 소정 영역을 제외하고 반도체층을 덮으며, N형 도전형 불순물 이온이 고농도로 도핑되어 있는 저항성 접촉 부재, 저항성 접촉 부재와 일부 접촉하는 소스 전극을 가지고 게이트선과 교차하는 데이터선, 저항성 접촉 부재와 일부 접촉하며 게이트 전극을 중심으로 소스 전극과 대향하는 드레인 전극, 드레인 전극과 전기적으로 연결되어 있는 화소 전극을 포함한다.
여기서 화소 전극과 데이터선 및 드레인 전극 사이에 형성되어 있는 보호막을 더 포함할 수 있다.
그리고 절연 기판 위에 형성되며 화소 전극 아래에 위치하는 적, 녹, 청의 색필터를 더 포함할 수 있다.
이때, 화소 전극은 화소 영역을 복수개의 도메인으로 분할하는 절개부를 가질 수 있다.
또한, 반도체층은 게이트 전극의 경계선 안쪽에 위치하는 것이 바람직하다.
또한, 데이터선은 제1 도전막, 제2 도전막 및 제3 도전막이 적층되어 이루어지며, 제1 및 제3 도전막은 몰리브덴 또는 몰리브덴 합금으로 형성되어 있고, 제2 도전막은 알루미늄 또는 알루미늄 합금으로 형성되어 있는 것이 바람직하다.
상기한 다른 목적을 달성하기 위한 본 발명에 따른 박막 트랜지스터 표시판의 제조 방법은 절연 기판, 절연 기판 위에 게이트 전극을 가지는 게이트선을 형성하는 단계, 게이트선 위에 게이트 절연막, 비정질 규소막, 도핑된 비정질 규소막을 적층하는 단계, 도핑된 비정질 규소막 위에 감광막 패턴을 형성한 후, 감광막 패턴을 마스크로 도핑된 비정질 규소막, 비정질 규소막을 식각하여 제1 저항성 접촉 패턴 및 반도체층을 형성하는 단계, 감광막 패턴을 마스크로 노출된 반도체층의 측벽에 이온 도핑을 실시하여 제2 저항성 접촉 패턴을 형성하는 단계, 감광막 패턴을 제거한 후 제1 및 제2 저항성 접촉 부재 위에 데이터선 및 드레인 전극을 형성하는 단계, 노출된 제1 및 제2 저항성 접촉 패턴을 식각하여 저항성 접촉 부재를 완성하는 단계, 드레인 전극과 전기적으로 연결되는 화소 전극을 형성하는 단계를 포함한다.
여기서 화소 전극 아래에 적, 녹, 청의 색필터를 형성하는 단계를 더 포함할 수 있다.
그리고 반도체층은 게이트 전극의 경계선 안쪽에 위치하도록 형성하는 것이 바람직하다.
또한, 데이터선은 제1 도전막, 제2 도전막 및 제3 도전막이 적층하여 형성하며, 제1 및 제3 도전막은 몰리브덴 또는 몰리브덴 합금으로 형성하고, 제2 도전막은 알루미늄 또는 알루미늄 합금으로 형성하는 것이 바람직하다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타 내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 제조 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.
먼저, 도 1 및 도 2를 참고로 하여 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 구조에 대하여 상세히 설명한다.
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 구조를 도시한 배치도이고, 도 2는 도 1의 박막 트랜지스터 표시판을 II-II' II"선을 따라 잘라 도시한 단면도이다.
절연 기판(110) 위에 게이트 신호를 전달하는 복수의 게이트선(gate line)(121)이 형성되어 있다. 게이트선(121)은 주로 가로 방향으로 뻗어 있으며, 각 게이트선(121)의 일부는 돌출된 형태로 복수의 게이트 전극(gate electrode)(124)을 이루고 있으며, 게이트선(121)의 다른 일부는 화소 영역으로 돌출하여 복수의 확장부(expansion, 127)를 이룬다.
게이트선(121)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속 따위로 이루어진 도전막을 포함하며, 이러한 도전막에 더하여 다른 물질, 특히 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)와의 물리적, 화학적, 전기적 접촉 특성이 좋은 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴(Mo) 및 이들의 합금[보기: 몰리브덴-텅스텐(MoW) 합금] 따위로 이루어진 다른 도전막을 포함하는 다층막 구조를 가질 수도 있다. 하부막과 상부막의 조합의 예로는, 알루미늄/몰리브덴, 또는 알루미늄-네오디뮴(AlNd)/몰리브덴 합금을 들 수 있다.
게이트선(121) 위에는 질화 규소(SiNx) 따위로 이루어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다.
게이트 절연막(140) 상부에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 등으로 이루어진 복수의 반도체층(154)이 형성되어 있다. 반도체층(154)의 경계선은 게이트 전극(124)의 경계선 안에 위치한다. 이와 달리 반도체층(154)이 게이트 전극 밖으로 노출되어 있을 경우에는 백라이트 또는 외부 광에 의해서 반도체층(154)에는 광에 의한 누설 전류가 발생하여, 박막 트랜지스터의 특성을 저하시킨다. 그러나 본 발명의 실시예에서와 같이 반도체층(154)을 게이트 전극 경계선 안쪽에 배치함으로써 외부로부터 반도체층(154)으로 입사하는 빛을 차단하여 광에 의한 누설 전류를 차단할 수 있다.
반도체층(154)의 상부에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 복수의 저항성 접촉 부재(ohmic contact)(163, 165)가 형성되어 있다.
이때, 한쌍의 저항성 접촉 부재(163, 165)는 소스부(163)와 드레인부(165)로 나뉘어 있는데, 소스부(163)와 드레인부(165)는 쌍을 이루어 박막 트랜지스터의 채널을 제외한 반도체층(154)의 상부 및 측벽까지 완전히 덮고 있다.
반도체층(154)의 측면 역시 경사져 있으며 경사각은 기판에 대해서 30-80°이다.
저항성 접촉 부재(163, 165) 및 게이트 절연막(140) 위에는 각각 복수의 데이터선(data line)(171)과 복수의 드레인 전극(drain electrode)(175) 및 복수의 유지 축전기용 도전체(storage capacitor conductor, 177)가 형성되어 있다.
데이터선(171)은 주로 세로 방향으로 뻗어 게이트선(121)과 교차하며 데이터 전압(data voltage)을 전달한다. 각 데이터선(171)에서 드레인 전극(175)을 향하여 뻗은 복수의 가지가 소스 전극(source electrode, 173)을 이룬다. 소스 전극(173)은 U자 형태로 형성되어 있으며, 소스 전극(173) 사이에 드레인 전극(175)의 일부분이 위치한다.
소스 전극(173)과 드레인 전극(175)은 서로 분리되어 소스 전극(173)은 소스부 저항성 접촉 부재(163) 위에 형성되어 있다. 소스 전극(173)과 드레인 전극(175)은 쌍을 이루어 게이트 전극(124)에 대하여 서로 반대쪽에 위치한다.
유지 축전기용 도전체(177)는 게이트선(121)의 확장부(127)와 중첩되어 있다.
게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)은 반도체층(154)과 함께 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 반도체층(154)에 형성된다.
데이터선(171), 드레인 전극(175) 및 유지 축전기용 도전체(177)는 특히, IZO 또는 ITO와의 물리적, 화학적, 전기적 특성이 우수한 물질, 이를 테면 티타늄, 탄 탈륨, 크롬, 몰리브덴(Mo) 또는 이들의 합금 등으로 이루어진 상부막과, 데이터 신호의 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를 들면 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열의 금속으로 이루어진 중간막과 알루미늄 계열의 금속이 저항성 접촉 부재로 확산되는 것을 방지하기 위한 금속, 이를 테면 티타늄, 탄탈륨, 크롬, 몰리브덴 또는 이들의 합금을 포함한다.
본 발명의 실시예에서는 상, 하부막(171a, 171c, 175a, 175c, 177a, 177c)은 몰리브덴으로 이루어지고, 중간막(171b, 175b, 177b)은 알루미늄으로 이루어진 것이 바람직하다. 이처럼, 데이터선(171) 및 드레인 전극(175)을 알루미늄과 몰리브덴을 포함하여 형성하는 경우에는 제조 공정시 하나의 식각 조건으로 패터닝이 가능한 장점을 가지고 있다.
저항성 접촉 부재(163, 165)는 그 하부의 반도체층(154)과 그 상부의 데이터선(171) 및 드레인 전극(175) 사이에 존재하며 접촉 저항을 낮추어 주는 역할을 한다. 이때 본 발명에서와 같이 저항성 접촉 부재는 박막 트랜지스터의 채널을 제외하고 반도체층(154)을 완전히 덮고 있어, 데이터선(171), 특히 데이터선(171)의 하부막(171a)와 반도체층(154)이 직접 접촉하지 않는다. 여기서 채널은 소스 전극(173)과 드레인 전극(175) 사이에 형성된다.
저항성 접촉 부재(163, 165)는 외부광에 의해 반도체층(154)에서 전자가 발생하더라도 드레인 전극(175)으로 흐르지 않도록 막아주는 역할을 한다. 그리고 반도체층에서 드레인 전극으로 흐르는 누설 전류를 차단하는 기능을 가진다.
따라서, 본 발명의 실시예에서는 N+가 도핑되어 있는 저항성 접촉 부재(163, 165)를 이용하여 채널부를 제외하고 반도체층(154)을 완전히 덮으므로 반도체층(154)에서 발생하는 전자가 드레인 전극(175)으로 이동하지 못하여 전류가 거의 흐르지 않는다. 따라서 박막 트랜지스터의 오프 전류를 최소화할 수 있다.
유지 축전기용 도전체, 데이터선(171), 드레인 전극(175) 및 노출된 반도체층(154) 부분의 위에는 평탄화 특성이 우수한 유기 물질로 이루어진 보호막(passivation laver, 180)이 형성되어 있다. 보호막(180)은 감광성(photosensitivity)을 가지는 유기 물질로 형성할 수 있다.
데이터선(171)과 드레인 전극(175) 사이의 반도체층(154)이 드러난 부분으로 보호막(180)의 유기 물질이 접하는 것을 방지하기 위해 보호막(180)의 아래에 유기막의 하부에 질화 규소 또는 산화 규소로 이루어진 절연막(도시하지 않음)이 추가될 수 있다.
보호막(180)에는 드레인 전극(175), 데이터선(171)의 끝 부분을 각각 드러내는 복수의 접촉구(contact hole)(185, 187, 182)가 형성되어 있다. 이때 데이터선(171)의 끝 부분은 필요에 따라 데이터선(171) 및 게이트선(121)보다 넓은 폭을 가질 수도 있다.
보호막(180) 위에는 IZO 또는 ITO로 이루어진 복수의 화소 전극(pixel electrode)(190) 및 복수의 접촉 보조 부재(contact assistant)(82)가 형성되어 있다.
화소 전극(190)은 접촉구(185, 187)를 통하여 드레인 전극(175)과 각각 물리 적·전기적으로 연결되어 드레인 전극(175)으로부터 데이터 전압을 인가 받는다.
데이터 전압이 인가된 화소 전극(190은 공통 전압(common voltage)을 인가 받는 다른 표시판(도시하지 않음)의 공통 전극(도시하지 않음)과 함께 전기장을 생성함으로써 액정층의 액정 분자들을 재배열시킨다.
또한 앞서 설명한 것처럼, 화소 전극(190)과 공통 전극은 축전기[이하 “액정 축전기(liquid crystal capacitor)”라 함]를 이루어 박막 트랜지스터가 턴 오프된 후에도 인가된 전압을 유지하는데, 전압 유지 능력을 강화하기 위하여 액정 축전기와 병렬로 연결된 다른 축전기를 두며, 이를 "유지 축전기(storage electrode)"라 한다.
유지 축전기는 화소 전극(190) 및 이와 이웃하는 게이트선 (121)[이를 "전단 게이트선(previous gate line)"이라 함]의 중첩 등으로 만들어지며, 유지 축전기의 정전 용량, 즉 유지 용량을 늘이기 위하여 게이트선(121)을 확장한 확장부를 두어 중첩 면적을 크게 하는 한편, 화소 전극(190)과 연결되고 확장부와 중첩되는 유지 축전기용 도전체를 보호막(180) 아래에 두어 둘 사이의 거리를 가깝게 한다.
화소 전극(190)은 또한 이웃하는 게이트선(121) 및 데이터선(171)과 중첩되어 개구율을 높이고 있으나, 중첩되지 않을 수도 있다.
접촉 보조 부재(82)는 접촉구(182)를 통하여 게이트선 및 데이터선(121, 171)의 끝 부분과 각각 연결된다. 접촉 보조 부재(82)는 데이터선(171)의 각 끝 부분과 구동 집적 회로와 같은 외부 장치와의 접착성을 보완하고 이들을 보호한다.
그러면, 도 1 내지 도 2에 도시한 액정 표시 장치용 박막 트랜지스터 표시판 을 본 발명의 한 실시예에 따라 제조하는 방법에 대하여 도 3a 내지 도 6b과 도 1 및 도 2를 참고로 하여 상세히 설명한다.
도 3a, 도 4a, 도 6a 및 도 7a는 도 1 및 도 2에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 박막 트랜지스터 표시판의 배치도로서 그 순서에 따라 나열한 것이고, 도 3b는 도 3a의 IIIb-IIIb'-IIIb"선을 따라 자른 단면도이고, 도 4b는 도 4a의 IVb-IVb'-IVb"선을 따라 자른 단면도이고, 도 5는 도 4b의 다음 단계에서의 단면도이고, 도 6b는 도 6a의 VIb-VIb'-VIb"선을 따라 자른 단면도이고, 도 7b는 도 7a의 VIIb-VIIb'-VIIb"선을 따라 자른 단면도이다.
먼저, 도 3a 및 도 3b에 도시한 바와 같이, 투명한 유리 따위로 만들어진 절연 기판(110) 위에 스퍼터링(sputtering) 따위로 도전막을 형성한 후 사진 식각 공정으로 복수의 게이트 전극(124)을 가지는 게이트선(121)을 형성한다.
다음 도 4a 및 도 4b에 도시한 바와 같이, 게이트선(121) 및 게이트 전극(124)을 덮도록 게이트 절연막(140), 진성 비정질 규소층(intrinsic amorphous silicon), 불순물 비정질 규소층(extrinsic amorphous silicon)의 삼층막을 연속하여 적층한다.
그런 다음 불순물 비정질 규소층 위에 감광막 패턴(PR)을 형성한 후 감광막 패턴(PR)을 마스크로 불순물 비정질 규소층과 진성 비정질 규소층을 식각하여 복수의 불순물 반도체 패턴(164)과 복수의 반도체층(154)을 형성한다. 게이트 절연막(140)은 질화 규소로 2,000∼5,000Å의 두께로 형성하는 것이 바람직하다.
다음 도 5에 도시한 바와 같이, 감광막 패턴(PR)을 마스크로 노출된 반도체층(154)의 측면에 N+ 도전형 이온 도핑을 실시하여 반도체층(154)의 측벽까지 불순물 반도체 패턴(164)을 형성한다.
다음, 도 6a 및 도 6b에 도시한 바와 같이, 기판(110) 위에 스퍼터링 등의 방법으로 도전막을 적층하여 데이터선용 도전막을 형성한다. 이때 도전막은 알루미늄을 포함하는 삼중막으로 형성될 수 있으며 예를 들어, 몰리브덴, 알루미늄, 몰리브덴의 삼중막으로 형성한다.
이후 도전막 위에 감광막을 형성하고 이를 식각 마스크로 도전막을 패터닝하여 제1 도전막(171a, 175a, 177a), 제2 도전막(171b, 175b, 177b) 및 제3 도전막(171c, 175c, 177c)로 이루어지는 복수의 소스 전극(173)을 각각 포함하는 복수의 데이터선(171), 복수의 드레인 전극(175) 및 복수의 유지 축전기용 도전체(177)를 형성한다.
이어, 데이터선(171) 및 드레인 전극(175) 상부의 감광막을 제거하거나 그대로 둔 상태에서, 데이터선(171), 드레인 전극(175) 및 유지 축전기용 도전체(177)로 덮이지 않고 노출된 불순물 반도체층(164) 부분을 제거함으로써 저항성 접촉 부재(163, 165)을 완성하는 한편, 그 아래의 진성 반도체(154) 부분을 노출시킨다.
다음으로, 도 7a 및 도 7b에 도시한 바와 같이, 기판 위에 노출된 반도체(151) 부분을 덮도록 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기 물질, 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질, 또는 무기 물 질인 질화 규소 따위로 보호막(passivation layer)(180)을 형성한다.
그런 다음 보호막(180)을 사진 식각 공정으로 식각하여 복수의 접촉구(182, 185, 187)를 형성한다.
감광성을 가지는 유기 물질로 보호막을 형성하는 경우에는 사진 공정만으로 접촉구르 형성할 수 있다.
접촉구(182, 185, 187)는 데이터선(171)의 끝부분, 드레인 전극(175), 유지 축전기용 도전체(177)를 드러낸다. 이때, 게이트선(121)의 끝 부분을 드러내거나 게이트선(121)과 동일한 층으로 이루어진 다른 박막을 드러내는 경우에는 게이트 절연막(140)도 함께 식각한다.
다음, 마지막으로 도 1 및 도 2에 도시한 바와 같이, 기판 위에 IZO 또는 ITO막을 스퍼터링으로 적층하고 사진 식각 공정으로 복수의 화소 전극(190)과 접촉 보조 부재(82)를 형성한다.
[제2 실시예]
이상 설명한 실시예와 달리 다른 실시예에서 화소 전극은 화소를 다수의 도메인으로 분할하여 액정 분자를 배향하는 도메인 분할 수단을 가질 수 있는데, 도면을 참조하여 구체적으로 설명하기로 한다.
도 8은 본 발명의 제2 실시예에 따른 액정 표시 장치의 배치도이고, 도 9는 도 8의 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고, 도 10은 도 8의 액정 표시 장치용 대향 표시판의 배치도이고, 도 11은 도 8의 XI-XI'-XI"선을 따라 자른 단면도이다.
본 발명의 다른 실시예에 따른 액정 표시 장치는 하측의 박막 트랜지스터 표시판(100)과 이와 마주보고 있는 상측의 대향 표시판(200) 및 이들 사이에 형성되어 있으며, 두 표시판(100, 200)에 대하여 거의 수직으로 배향되어 있는 액정 분자(310)를 포함하는 액정층(3)으로 이루어진다. 이때, 각각의 표시판(100, 200)에는 배향막(11, 21)이 형성되어 있으며, 배향막(11, 21)은 액정층(3)의 액정 분자(310)를 표시판(100, 200)에 대하여 수직으로 배향되도록 하는 수직 배향 모드인 것이 바람직하나, 그렇지 않을 수도 있다. 또한, 상부 표시판(200)과 하부 표시판(100)의 바깥 면에는 각각 상부 및 하부 편광판(12. 22)이 부착되어 있다.
유리등의 투명한 절연 물질로 이루어진 박막 트랜지스터 표시판(100)에는 ITO(indium tin oxide)나 IZO(indium zinc oxide) 등의 투명한 도전 물질로 이루어져 있으며 절개부(191, 192, 193)를 가지고 있는 화소 전극(190)이 형성되어 있고, 각 화소 전극(190)은 박막 트랜지스터에 연결되어 화상 신호 전압을 인가 받는다. 이 때, 박막 트랜지스터는 주사 신호를 전달하는 게이트선(121)과 화상 신호를 전달하는 데이터선(171)에 각각 연결되어 주사 신호에 따라 화소 전극(190)을 온(on)오프(off)한다. 여기서, 화소 전극(190)은 반사형 액정 표시 장치인 경우 투명한 물질로 이루어지지 않을 수도 있고, 이 경우에는 하부 편광판(12)도 불필요하게 된다.
그리고 데이터선(171), 드레인 전극(175)은 제1 실시예에서와 같이 제1 내지 제3 도전막(171a~171c, 175a~175c)으로 이루어지며, 제1 실시예에서와 동일한 물질로 형성할 수 있다.
역시 유리 등의 투명한 절연 물질로 이루어져 있으며, 박막 트랜지스터 표시판(100)과 마주하는 대향 표시판(200)에는 화소의 가장자리에서 발생하는 빛샘을 방지하기 위한 블랙 매트릭스(220)와 적, 녹, 청의 색 필터(230) 및 ITO 또는 IZO 등의 투명한 도전 물질로 이루어져 있는 공통 전극(270)이 형성되어 있다. 블랙 매트릭스(220)는 화소 영역의 둘레 부분뿐만 아니라 공통 전극(270)의 절개부(271, 272, 273)와 중첩하는 부분에도 형성할 수 있다. 이는 절개부(271, 272, 273)로 인해 발생하는 빛샘을 방지하기 위함이다.
박막 트랜지스터 표시판(100)의 층상 구조는 대부분 도 1 및 도 2와 동일하며, 본 실시예에서도 반도체층(154)의 경계선은 게이트 전극(124)의 경계선 안에 위치한다. 그리고 반도체층(154)과 소스, 드레인 전극이 접촉하는 부분에는 저항성 접촉 부재(163, 165)가 형성되어 있다.
하지만, 절연 기판(110) 위에는 게이트선(121)과 동일한 층으로 유지 전극 배선이 형성되어 있다. 각 유지 전극 배선은 화소 영역의 가장자리에서 게이트선(121)과 나란하게 뻗어 있는 유지 전극선(131)과 그로부터 뻗어 나온 여러 벌의 유지 전극(storage electrode, 133a, 133b, 133c, 133d)을 포함한다. 한 벌의 유지 전극(133a, 133b, 133c, 133d)은 세로 방향으로 뻗어나오며 가로 방향으로 뻗은 유지 전극선(131)에 의하여 서로 연결되어 있는 세로부(133a, 133b)와 이후에 형성되는 화소 전극(190)의 절개부(191, 193)와 중첩하며 세로부(133a, 133b)를 연결하는 사선부(133c, 133d)로 이루어진다. 이때, 유지 전극 배선은 한 벌의 유지 전극(133a, 133b, 133c, 133d)을 가지지 않을 수 있으며, 필요에 따라 다양한 모양으로 변형시킬 수 있다.
게이트선(121)과 유지 전극 배선(131, 133a, 133b, 133c, 133d)을 덮는 게이트 절연막(140) 위에는 복수의 데이터선(171)을 비롯하여 복수의 드레인 전극(drain electrode, 175)이 형성되어 있으며, 게이트선(121)과 중첩하는 다리부 금속편(172)이 형성되어 있다.
화소 전극(190)에 형성되어 있는 절개부(191, 192, 193)는 화소 전극(190)을 상하로 반분하는 위치에 가로 방향으로 형성되어 있는 가로 절개부(192)와 반분된 화소 전극(190)의 상하 부분에 각각 사선 방향으로 형성되어 있는 사선 절개부(191, 193)를 포함한다. 절개부(192)는 화소 전극(190)의 오른쪽 변에서 왼쪽 변을 향하여 파고 들어간 형태이고, 입구는 넓게 대칭적으로 확장되어 있다. 따라서, 화소 전극(190)은 각각 게이트선(121)과 데이터선(171)이 교차하여 정의하는 화소 영역을 상하로 이등분하는 선(게이트선과 나란한 선)에 대하여 실질적으로 거울상 대칭을 이루고 있다.
이 때, 상하의 사선 절개부(191, 193)는 서로 수직을 이루고 있는데, 이는 프린지 필드의 방향을 4 방향으로 고르게 분산시키기 위함이다.
또, 화소 전극(190)과 동일한 층에는 게이트선(121)을 건너 서로 이웃하는 화소의 유지 전극(133a)과 유지 전극선(131)을 연결하는 유지 배선 연결 다리(84)가 형성되어 있다. 유지 배선 연결 다리(84)는 보호막(180)과 게이트 절연막(140)에 걸쳐 형성되어 있는 접촉구(183, 184)를 통하여 유지 전극(133a) 및 유지 전극선(131)에 접촉하고 있다. 유지 배선 연결 다리(84)는 다리부 금속편(172)과 중첩하 고 있으며, 이들은 서로 전기적으로 연결할 수도 있다. 유지 배선 연결 다리(84)는 하부 기판(110) 위의 유지 배선 전체를 전기적으로 연결하는 역할을 하고 있다. 이러한 유지 배선은 필요할 경우 게이트선(121)이나 데이터선(171)의 결함을 수리하는데 이용할 수 있고, 다리부 금속편(172)은 이러한 수리를 위하여 레이저를 조사할 때, 게이트선(121)과 유지 배선 연결 다리(84)의 전기적 연결을 보조하기 위하여 형성한다.
한편, 박막 트랜지스터 표시판(100)과 마주하는 대향 표시판(200)에는 상부의 절연 기판(210)에 화소 가장자리에서 빛이 새는 것을 방지하기 위한 블랙 매트릭스(220)가 형성되어 있다. 블랙 매트릭스(220)의 위에는 적, 녹, 청색의 색 필터(230)가 형성되어 있다. 색 필터(230)의 위에는 전면적으로 평탄화막(250)이 형성되어 있고, 그 상부에는 절개부(271, 272, 273)를 가지는 공통 전극(270)이 형성되어 있다. 공통 전극(270)은 ITO 또는 IZO(indium zinc oxide) 등의 투명한 도전체로 형성한다.
공통 전극(270)의 한 벌의 절개부(271, 272, 273)는 화소 전극(190)의 절개부(191, 192, 193) 중 게이트선(121)에 대하여 45°를 이루는 부분(191, 193)과 교대로 배치되어 이와 나란한 사선부와 화소 전극(190)의 변과 중첩되어 있는 단부를 포함하고 있다. 이 때, 단부는 세로 방향 단부와 가로 방향 단부로 분류된다.
이상과 같은 구조의 박막 트랜지스터 기판과 대향 표시판을 정렬하여 결합하고 그 사이에 액정 물질을 주입하여 수직 배향하면 본 발명에 따른 액정 표시 장치의 기본 구조가 마련된다.
박막 트랜지스터 표시판(100)과 대향 표시판(200)을 정렬한 다음, 공통 전극(270)과 화소 전극(190)에 전계가 인가된 상태에서 화소의 액정 분자들은 절개부(191, 192, 193, 271, 272, 273)의 경계 및 화소 전극(190)의 가장자리 경계에서 형성되는 프린지 필드에 의해 복수의 도메인으로 분할 배향된다. 이들 도메인은 그 내부에 위치하는 액정 분자의 평균 장축 방향에 따라 4개의 종류로 분류되며, 각각의 도메인은 길쭉하게 형성되어 폭과 길이를 가진다.
그러므로, 화소 전극(190)의 절개부(191, 192, 193)와 공통 전극(270)의 절개부(271, 272, 273)는 액정 분자를 분할 배향하는 도메인 분할 수단으로서 작용하며, 도메인 규제 수단으로는 절개부(271, 272, 273, 191, 192, 193) 대신 화소 전극(190) 및 공통 전극(270)의 상부 또는 하부에 무기 물질 또는 유기 물질로 돌기를 형성하는 경우에는 폭을 5㎛에서 10㎛ 사이로 하는 것이 바람직하다.
[제3 실시예]
이상 설명한 실시예와 달리 액정 표시 장치의 박막 트랜지스터 표시판에는 색필터가 함께 형성될 수 있다. 도 12은 본 발명의 제3 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 13은 도 12의 XIII-XIII'-XIII"선을 따라 자른 단면도이다.
이러한 본 발명의 실시예에 따른 박막 트랜지스터 표시판은 도 12 및 도 13에 도시한 바와 같이, 대부분의 단층 구조가 제1 실시예와 동일하다.
그러나 제3 실시예는 제1 실시예와 달리 별도의 전압이 인가되는 유지 전극선(131)이 형성되어 있어, 화소 전극(190)과 사이에 유지 축전기를 형성한다. 그리고 개구율(aperture ratio)을 증가시키기 위해서 유지 전극선(131)은 드레인 전극(175)과 중첩되어 있다.
그리고 제3 실시예에서는 제1 및 제2 실시예와 달리 보호막(도시하지 않음) 위에 색필터(230R, 230G, 230B)가 형성되어 있다. 색필터(230R, 230G, 230B)는 데이터선(171)에 의해 구획되는 화소 열을 따라 데이터선(171)과 나란한 방향으로 적, 녹, 청색 색필터(230R, 230G, 230B)가 길게 뻗어 있으며, 화소 열에 교번하여 형성되어 있다.
여기서 적, 녹, 청색 색필터(230R, 230G, 230B)는 외부 회로와 접합되는 게이트선(121) 또는 데이터선(171)의 끝부분에는 형성하지 않는다. 그리고 이들(230R, 230G, 230B)의 가장자리는 데이터선(171) 상부에서 중첩되어 있다. 이처럼 색필터(230R, 230G, 230B)의 가장자리를 중첩하여 형성함으로써 화소 영역의 사이에서 누설되는 빛을 차단하는 기능을 가지며, 데이터선(171)의 상부에서는 적, 녹, 청의 색필터를 함께 중첩하여 배치할 수도 있다.
그리고 색필터(230R, 230G, 230B) 위에 층간 절연막(180)이 더 형성되어 있다. 층간 절연막(180)은 색필터(230R, 230G, 230B)의 안료가 화소 전극(190)으로 유입되는 것을 방지한다.
이처럼 색필터가 박막 트랜지스터 표시판에 형성되면 상부 표시판에 블랙 매트릭스를 박막 트랜지스터 표시판에만 형성할 수 있으므로, 화소의 개구율을 증가시킨다.
이상 설명한 본 발명의 실시예 따른 박막 트랜지스터 표시판의 제조 방법에 대하여 도 13a 내지 도 14b를 참조하여 상세히 설명한다.
도 14a 및 도 15a는 제3 실시예에 따른 박막 트랜지스터 표시판을 제조하는 방법 중 중간 단계에서의 배치도이고, 도 14b는 도 14a의 XIVb-XIVb'-XIVb"선을 따라 자른 단면도이고, 도 15b는 도 15a의 XVb-XVb'-XVb"선을 따라 자른 단면도이다.
먼저, 제1 실시예의 도 3a 내지 도 5b에 도시한 바와 같이, 투명한 절연 기판(110) 위에 게이트선(121), 유지 전극선(131), 게이트 절연막(140), 반도체층(151, 154), 저항성 접촉 부재(163, 165), 데이터선(171), 드레인 전극(175)을 형성한다.
그런 다음 도 14a 및 도 14b에 도시한 바와 같이, 적, 녹, 청색 안료를 포함하는 감광성 유기 물질을 각각 차례로 도포하고 각각의 사진 공정을 통하여 적, 녹, 청색 색필터(230R, 230G, 230B)를 차례로 형성한다. 이때 질화 규소 또는 산화 규소 등의 무기 물질을 적층하여 보호막(도시하지 않음)을 형성한 후 색필터를 형성할 수 있다. 이는 색필터의 안료로부터 반도체층을 보호한다.
마스크를 이용한 사진 공정으로 적, 녹, 청색 색필터(230R, 230G, 230B)를 형성할 때 드레인 전극(175) 및 유지 축전기용 도전체(177)와 대응하는 부분에 개구부(235, 237)를 형성한다.
이후, 도 15a 및 도 15b에 도시한 바와 같이, 색필터(230R, 230G, 230B)의 상부에 4.0 이하의 저유전율을 가지는 유기 물질을 도포하여 층간 절연막(180)을 형성한다.
그런 다음 층간 절연막(180)을 마스크를 이용한 사진 식각 공정으로 패터닝하여 개구부(235, 237)를 노출하는 접촉구(182, 185, 187)를 형성한다. 접촉구를 형 성하는 방법은 제1 또는 제2 실시예에서와 동일하다.
이후 도 12 및 도 13에서 보는 바와 같이, 기판(110)에 ITO 또는 IZO 등의 투명한 도전 물질을 증착하고, 사진 식각 공정으로 개구부(235, 237) 및 접촉구(185, 187)를 통해 드레인 전극(175)과 연결되는 화소 전극(190)을 형성한다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
이처럼 본 발명에서는 반도체층의 경계선을 게이트 전극의 경계선 안쪽에 형성하여 광에 의한 누설 전류를 방지할 수 있다. 그리고 반도체층과 소스 및 드레인 전극 사이에 저항성 접촉 부재를 형성하여 반도체층과 소스 및 드레인 전극의 금속이 직접 접촉하지 않으므로 이들 사이의 누설 전류를 최소화할 수 있다. 따라서 누설 전류가 발생하지 않는 고품질의 박막 트랜지스터 표시판을 제공할 수 있다.

Claims (10)

  1. 절연 기판,
    상기 절연 기판 위에 형성되며 있으며 게이트 전극을 가지는 게이트선,
    상기 게이트선 위에 형성되어 있는 게이트 절연막,
    상기 게이트 절연막 위에 형성되며 상기 게이트 전극과 중첩하는 반도체층,
    상기 반도체층의 소정 영역을 제외하고 상기 반도체층을 덮으며, N형 도전형 불순물 이온이 고농도로 도핑되어 있는 저항성 접촉 부재,
    상기 저항성 접촉 부재와 일부 접촉하는 소스 전극을 가지고 상기 게이트선과 교차하는 데이터선,
    상기 저항성 접촉 부재와 일부 접촉하며 상기 게이트 전극을 중심으로 상기 소스 전극과 대향하는 드레인 전극,
    상기 드레인 전극과 전기적으로 연결되어 있는 화소 전극을 포함하는 박막 트랜지스터 표시판.
  2. 제1항에서,
    상기 화소 전극과 상기 데이터선 및 드레인 전극 사이에 형성되어 있는 보호막을 더 포함하는 박막 트랜지스터 표시판.
  3. 제1항에서,
    상기 절연 기판 위에 형성되며 상기 화소 전극 아래에 위치하는 적, 녹, 청의 색필터를 더 포함하는 박막 트랜지스터 표시판.
  4. 제1항에서,
    상기 화소 전극은 상기 화소 영역을 복수개의 도메인으로 분할하는 절개부를 가지는 박막 트랜지스터 표시판.
  5. 제1항에서,
    상기 반도체층은 상기 게이트 전극의 경계선 안쪽에 위치하는 박막 트랜지스터 표시판.
  6. 제1항에서,
    상기 데이터선은 제1 도전막, 제2 도전막 및 제3 도전막이 적층되어 이루어지며,
    상기 제1 및 제3 도전막은 몰리브덴 또는 몰리브덴 합금으로 형성되어 있고,
    상기 제2 도전막은 알루미늄 또는 알루미늄 합금으로 형성되어 있는 박막 트랜지스터 표시판.
  7. 절연 기판,
    상기 절연 기판 위에 게이트 전극을 가지는 게이트선을 형성하는 단계,
    상기 게이트선 위에 게이트 절연막, 비정질 규소막, 도핑된 비정질 규소막을 적층하는 단계,
    상기 도핑된 비정질 규소막 위에 감광막 패턴을 형성한 후, 상기 감광막 패턴을 마스크로 상기 도핑된 비정질 규소막, 비정질 규소막을 식각하여 제1 저항성 접촉 패턴 및 반도체층을 형성하는 단계,
    상기 감광막 패턴을 마스크로 노출된 상기 반도체층의 측벽에 이온 도핑을 실시하여 제2 저항성 접촉 패턴을 형성하는 단계,
    상기 감광막 패턴을 제거한 후 상기 제1 및 제2 저항성 접촉 부재 위에 데이터선 및 드레인 전극을 형성하는 단계,
    노출된 상기 제1 및 제2 저항성 접촉 패턴을 식각하여 저항성 접촉 부재를 완성하는 단계,
    상기 드레인 전극과 전기적으로 연결되는 화소 전극을 형성하는 단계
    를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  8. 제7항에서,
    상기 화소 전극 아래에 적, 녹, 청의 색필터를 형성하는 단계를 더 포함하는 박막 트랜지스터 표시판의 제조 방법.
  9. 제7항에서,
    상기 반도체층은 상기 게이트 전극의 경계선 안쪽에 위치하도록 형성하는 박 막 트랜지스터 표시판의 제조 방법.
  10. 제7항에서,
    상기 데이터선은 제1 도전막, 제2 도전막 및 제3 도전막이 적층하여 형성하며,
    상기 제1 및 제3 도전막은 몰리브덴 또는 몰리브덴 합금으로 형성하고,
    상기 제2 도전막은 알루미늄 또는 알루미늄 합금으로 형성하는 박막 트랜지스터 표시판의 제조 방법.
KR1020040069603A 2004-09-01 2004-09-01 박막 트랜지스터 표시판 및 그의 제조 방법 KR20060020892A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040069603A KR20060020892A (ko) 2004-09-01 2004-09-01 박막 트랜지스터 표시판 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040069603A KR20060020892A (ko) 2004-09-01 2004-09-01 박막 트랜지스터 표시판 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
KR20060020892A true KR20060020892A (ko) 2006-03-07

Family

ID=37127894

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040069603A KR20060020892A (ko) 2004-09-01 2004-09-01 박막 트랜지스터 표시판 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR20060020892A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023041966A (ja) * 2006-06-02 2023-03-24 株式会社半導体エネルギー研究所 液晶表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023041966A (ja) * 2006-06-02 2023-03-24 株式会社半導体エネルギー研究所 液晶表示装置

Similar Documents

Publication Publication Date Title
JP5351388B2 (ja) 表示装置
TWI447494B (zh) 液晶顯示器及其面板
KR100945579B1 (ko) 표시 장치용 표시판 및 그의 제조 방법과 그 표시판을포함하는 액정 표시 장치
US20030136971A1 (en) Thin film transistor array panel for display and manufacturing method thereof
KR101090252B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
JP2009218604A (ja) 薄膜トランジスタ表示板の製造方法
KR101006436B1 (ko) 표시 장치용 박막 트랜지스터 표시판
KR101090246B1 (ko) 박막 트랜지스터 표시판
KR20050056467A (ko) 박막 트랜지스터 표시판
KR101012784B1 (ko) 표시 장치용 표시판 및 그 표시판을 포함하는 액정 표시장치
KR20060028536A (ko) 색필터 표시판 및 그를 포함하는 액정 표시 장치
KR100859521B1 (ko) 박막 트랜지스터 어레이 기판
KR20060070349A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060020892A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR101143000B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101054337B1 (ko) 표시 장치용 박막 트랜지스터 표시판
KR101777839B1 (ko) 액정 표시 장치 및 그 제조 방법
KR20060047183A (ko) 액정 표시 장치
KR100956342B1 (ko) 박막 트랜지스터 기판
KR20040081281A (ko) 표시 장치용 표시판 및 그의 제조 방법과 그 표시판을포함하는 액정 표시 장치
KR101018758B1 (ko) 금속 배선의 형성 방법 및 박막 트랜지스터 표시판의 제조방법
KR100980011B1 (ko) 다중 도메인 액정 표시 장치용 박막 트랜지스터 표시판
KR20060014480A (ko) 박막 트랜지스터 표시판
KR20060026202A (ko) 액정 표시 장치
KR20050102442A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination