KR20060014480A - 박막 트랜지스터 표시판 - Google Patents

박막 트랜지스터 표시판 Download PDF

Info

Publication number
KR20060014480A
KR20060014480A KR1020040063031A KR20040063031A KR20060014480A KR 20060014480 A KR20060014480 A KR 20060014480A KR 1020040063031 A KR1020040063031 A KR 1020040063031A KR 20040063031 A KR20040063031 A KR 20040063031A KR 20060014480 A KR20060014480 A KR 20060014480A
Authority
KR
South Korea
Prior art keywords
layer
thin film
electrode
gate
film transistor
Prior art date
Application number
KR1020040063031A
Other languages
English (en)
Inventor
양성훈
김병준
황보상우
지로트라쿠날사투밥후산
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040063031A priority Critical patent/KR20060014480A/ko
Publication of KR20060014480A publication Critical patent/KR20060014480A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

절연 기판 위에 게이트선이 형성되어 있고, 게이트선을 덮는 게이트 절연막 상부에는 반도체와 저항성 접촉 부재를 가지는 박막 트랜지스터의 반도체층이 형성되어 있다. 게이트 절연막의 상부에는 알루미늄을 포함하는 도전막과 몰리브덴을 포함하는 도전막을 포함하며 게이트선과 교차하는 데이터선과 데이터선으로부터 분리되어 있는 드레인 전극이 형성되어 있다. 이어, 데이터선 및 드레인 전극을 덮고 있으며, 드레인 전극 일부를 드러내는 접촉 구멍을 가지는 보호막이 형성되어 있고, 접촉 구멍을 통하여 드레인 전극과 연결되어 있으며, 게이트선과 데이터선으로 둘러싸인 화소 영역에 배치되어 있는 화소 전극이 형성되어 있다. 이때, 저항성 접촉 부재는 반도체와 비교하여 1:1 내지 1/3의 두께를 가진다.
몰리브덴, 알루미늄, 데이터선, 게이트선, 반도체, 저항성 접촉 부재

Description

박막 트랜지스터 표시판{Thin film transistor array panel}
도 1은 본 발명의 일 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고,
도 2는 도 1에 도시한 박막 트랜지스터 표시판을 II-II' 선을 따라 잘라 도시한 단면도이고,
도 3은 본 발명의 다른 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고,
도 4 및 도 5 각각은 도 3에 도시한 박막 트랜지스터 표시판을 IV-IV' 선 및 V-V' 선을 따라 잘라 도시한 단면도이고,
도 6은 본 발명의 다른 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고,
도 7은 본 발명의 다른 실시예에 따른 액정 표시 장치용 대향 표시판의 구조를 도시한 배치도이고,
도 8은 도 6 및 도 7의 표시판을 포함하는 액정 표시 장치의 구조를 도시한 배치도이고,
도 9는 도 8의 액정 표시 장치를 IX-IX 선을 따라 잘라 도시한 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
110 : 기판 121, 129 : 게이트선
124 : 게이트 전극 140 ; 게이트 절연막
151, 154 : 반도체 161, 163, 165 : 저항성 접촉 부재
171, 179 : 데이터선 173 : 소스 전극
175 : 드레인 전극 180 : 보호막
181, 182, 185 : 접촉 구멍 190 : 화소 전극
81, 82 : 접촉 보조 부재
본 발명은 박막 트랜지스터 표시판에 관한 것으로, 더욱 상세하게는 저저항의 도전 물질로 이루어진 신호선을 가지는 박막 트랜지스터 표시판에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 전계 생성 전극이 형성되어 있는 두 장의 표시판과 그 사이에 삽입되어 있는 액정층으로 이루어져, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 액정층을 통과하는 빛의 투과율을 조절하는 표시 장치이다.
액정 표시 장치 중에서도 현재 주로 사용되는 것은 전계 생성 전극이 두 표시판에 각각 구비되어 있는 것이다. 이중에서도 한 표시판에는 복수의 화소 전극이 행렬의 형태로 배열되어 있고 다른 표시판에는 하나의 공통 전극이 표시판 전면을 덮고 있는 구조의 액정 표시 장치가 주류이다. 이 액정 표시 장치에서의 화상 의 표시는 각 화소 전극에 별도의 전압을 인가함으로써 이루어진다. 이를 위해서 화소 전극에 인가되는 전압을 스위칭하기 위한 삼단자 소자인 박막 트랜지스터를 각 화소 전극에 연결하고 이 박막 트랜지스터를 제어하기 위한 신호를 전달하는 게이트선과 화소 전극에 인가될 전압을 전달하는 데이터선을 표시판에 설치한다.
이러한 액정 표시 장치에서, 신호 지연을 방지하기 위하여 영상 신호를 전달하는 데이터선 또는 데이터선은 알루미늄(Al) 또는 알루미늄 합금(Al alloy) 등과 같이 낮은 비저항 물질을 사용하는 것이 일반적이다. 이때, 알루미늄은 물리적 또는 화학적 특성이 약하기 때문에 접촉 특성이 우수한 다른 금속을 게재하여 알루미늄 또는 알루미늄 합금과 함께 이중막 또는 삼중막으로 게이트선 및 데이터선을 형성하는 것이 바람직하다. 이러한 금속 중에 몰리브덴을 포함하는 도전막은 알루미늄을 포함하는 도전막과 하나의 식각 조건으로 패터닝이 가능하여 유리하게 사용된다.
하지만, 몰리브덴을 포함하는 다층막의 배선으로 데이터선 및 드레인 전극을 형성할 때에는 오프 전류(off current)가 높아 누설 전류가 심하게 발생하며, 이는 화상에서 잔상이 발생하는 원인으로 작용한다.
본 발명이 이루고자 하는 기술적 과제는 저저항의 배선을 가지는 동시에 박막 트랜지스터의 특성을 안정적으로 확보할 수 있는 박막 트랜지스터 표시판을 제공하는 것이다.
이러한 문제점을 해결하기 위하여 본 발명에 따른 박막 트랜지스터 표시판에서 불순물이 도핑된 저항성 접촉 부재는 반도체층과 비교하여 1 내지 1/3 범위의 두께를 가진다.
더욱 상세하게는, 박막 트랜지스터 표시판에는 절연 기판 위에 제1 신호선과 제1 신호선과 절연되어 교차하는 제2 신호선이 형성되어 있고, 제1 신호선과 제2 신호선이 교차하여 정의하는 각 화소 영역에는 화소 전극이 형성되어 있다. 또한, 제1 신호선, 제2 신호선 및 화소 전극에 각각 게이트 전극, 소스 전극 및 드레인 전극이 전기적으로 연결되어 있으며, 반도체층을 가지는 박막 트랜지스터가 형성되어 있는데, 반도체층은 반도체 및 반도체와 소스 전극 및 드레인 전극 사이에 형성되어 있는 저항성 접촉 부재를 포함한다. 이때, 저항성 접촉 부재는 반도체와 비교하여 1:1 내지 1/3 범위의 두께를 가진다.
제1 및 제2 신호선은 알루미늄을 포함하는 제1 도전막 또는 몰리브덴을 포함하는 제2 도전막을 가지는 것이 바람직하며, 제1 신호선은 제1 도전막과 제2 도전막의 이층막으로 이루어질 수 있으며, 제2 신호선은 제1 도전막과 제1 도전막의 상부 및 하부에 위치하는 제2 도전막의 삼층막으로 이루어진 것이 바람직하다.
화소 전극은 도메인 분할 수단으로 절개부를 가질 수 있다.
본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판에는 절연 기판 위에 게이트 전극을 포함하는 게이트선이 형성되어 있고, 게이트선을 덮는 게이트 절연막 위에는 비정질 규소층과 저항성 접촉층이 차례로 형성되어 있다. 이때, 저항성 접촉층은 비정질 규소층과 비교하여 1:1 내지 1/3 범위의 두께를 가진다. 게이트 절연막 상부에는 적어도 일부가 저항성 접촉층 위에 형성되어 있는 소스 전극을 포함하는 데이터선과 소스 전극과 대향하는 드레인 전극이 형성되어 있고, 드레인 전극과 연결되어 있는 화소 전극이 형성되어 있다.
게이트선 및 데이터선은 알루미늄을 포함하는 제1 도전막 또는 몰리브덴을 포함하는 제2 도전막을 가지는데, 게이트선은 제1 도전막과 제2 도전막의 이층막으로 이루어져 있으며, 데이터선은 제1 도전막과 제1 도전막의 상부 및 하부에 위치하는 제2 도전막의 삼층막으로 이루어진 것이 바람직하다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 실시예에 따른 박막 트랜지스터 표시판 및 그의 제조 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.
먼저, 도 1 내지 도 2를 참고로 하여 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 구조에 대하여 상세히 설명한다.
도 1은 본 발명의 제1 실시예에 따른 박막 트랜지스터 표시판의 구조를 도시한 배치도이고, 도 2는 도 1의 박막 트랜지스터 표시판을 II-II' 선을 따라 잘라 도시한 단면도이다.
절연 기판(110) 위에 게이트 신호를 전달하는 복수의 게이트선(gate line)(121)이 형성되어 있다. 게이트선(121)은 주로 가로 방향으로 뻗어 있으며, 각 게이트선(121)의 일부는 복수의 게이트 전극(gate electrode)(124)을 이룬다. 또한 각 게이트선의 다른 일부는 아래 방향으로 돌출하여 복수의 확장부(expansion)(127)를 이룬다.
게이트선(121)은 물리적 성질이 다른 두 개의 막, 즉 하부막(121p)과 그 위의 상부막(121q)을 포함한다. 상부막(121q)은 다른 물질, 특히 IZO(indium zinc oxide) 또는 ITO(indium tin oxide)와의 물리적, 화학적, 전기적 접촉 특성이 우수한 물질 , 이를테면 몰리브덴(Mo), 몰리브덴 합금[보기: 몰리브덴-텅스텐(MoW) 합금], 크롬(Cr) 등으로 이루어진다. 이와는 달리, 하부막(121p)은 게이트 신호의 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를 들면 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열의 금속으로 이루어진다. 하부막(121p)과 상부막(121q)의 조합의 예로는 알루미늄-네오디뮴(Nd) 합금/몰리브덴을 들 수 있으며, 위치가 서로 바뀔 수도 있다. 도 2에서 게이트 전극(124)의 하부막과 상부막은 각각 도면 부호 124p, 124q로, 확장부(127)의 하부막과 상부막은 각각 도면 부호 127p, 127q로 게이트선(121) 끝 부분(129)의 하부막과 상부막은 각 각 도면 부호 129p, 129q로 표시되어 있다.
하부막(121p)과 상부막(121q)의 측면은 각각 경사져 있으며 그 경사각은 기판(110)의 표면에 대하여 약 30-80°이다.
게이트선(121) 위에는 질화 규소(SiNx) 따위로 이루어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다.
게이트 절연막(140) 상부에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 등으로 이루어진 복수의 선형 반도체(151)가 형성되어 있다. 선형 반도체(151)는 주로 세로 방향으로 뻗어 있으며 이로부터 복수의 돌출부(extension)(154)가 게이트 전극(124)을 향하여 뻗어 나와 있다. 또한 선형 반도체(151)는 게이트선(121)과 교차하는 지점 부근에서 폭이 커져서 게이트선(121)의 넓은 면적을 덮고 있다.
반도체(151)의 상부에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 복수의 선형 및 섬형 저항성 접촉 부재(ohmic contact)(161, 165)가 형성되어 있다. 선형 접촉 부재(161)는 복수의 돌출부(163)를 가지고 있으며, 이 돌출부(163)와 섬형 접촉 부재(165)는 쌍을 이루어 반도체(151)의 돌출부(154) 위에 위치한다.
반도체(151)와 저항성 접촉 부재(161, 165)를 포함하는 박막 트랜지스터의 반도체층의 측면 역시 경사져 있으며 경사각은 30-80°이다.
저항 접촉 부재(161, 165) 및 게이트 절연막(140) 위에는 각각 복수의 데이터선(data line)(171)과 복수의 드레인 전극(drain electrode)(175) 및 복수의 유 지 축전기용 도전체(storage capacitor conductor)(177)가 형성되어 있다.
데이터선(171)은 주로 세로 방향으로 뻗어 게이트선(121)과 교차하며 데이터 전압(data voltage)을 전달한다. 각 데이터선(171)에서 드레인 전극(175)을 향하여 뻗은 복수의 가지가 소스 전극(source electrode)(173)을 이룬다. 한 쌍의 소스 전극(173)과 드레인 전극(175)은 서로 분리되어 있으며 게이트 전극(123)에 대하여 서로 반대쪽에 위치한다. 게이트 전극(123), 소스 전극(173) 및 드레인 전극(175)은 반도체(151)의 돌출부(154)와 함께 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 돌출부(154)에 형성된다.
유지 축전기용 도전체(177)는 게이트선(121)의 확장부(127)와 중첩되어 있다.
이때, 데이터선(171)은 다른 물질, 특히 IZO(indium zinc oxide) 또는 ITO(indium tin oxide)와의 물리적, 화학적, 전기적 접촉 특성이 우수한 물질 , 이를테면 몰리브덴(Mo), 몰리브덴 합금[보기: 몰리브덴-텅스텐(MoW) 합금] 등으로 이루어진 상부막(171r)과 데이터 신호의 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를 들면 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열의 금속으로 이루어진 중간막(171q)과 알루미늄 계열의 금속이 반도체(151) 또는 저항성 접촉 부재(161, 165)로 확산되는 것을 방지하기 위한 금속, 이를테면 몰리브덴(Mo), 몰리브덴 합금[보기: 몰리브덴-텅스텐(MoW) 합금] 등으로 이루어진 하부막(171p)을 포함한다. 도 2에서 데이터선(171)의 끝 부분(179) 및 드 레인 전극(175)의 하부막, 중간막 및 상부막은 각각 도면 부호 179p, 179q, 179r 및 175p, 175q, 175r로 표시되어 있다. 본 실시예에서 하부막(171p)과 상부막(171r)은 몰리브덴을 포함하며, 중간막(171q)은 알루미늄을 포함한다.
데이터선(171), 드레인 전극(175) 및 유지 축전기용 도전체(177)도 게이트선(121)과 마찬가지로 그 측면이 약 30-80°의 각도로 각각 경사져 있다.
저항성 접촉 부재(161, 165)는 그 하부의 반도체(151)와 그 상부의 데이터선(171) 및 드레인 전극(175) 사이에만 존재하며 접촉 저항을 낮추어 주는 역할을 한다. 선형 반도체(151)는 소스 전극(173)과 드레인 전극(175) 사이를 비롯하여 데이터선(171) 및 드레인 전극(175)에 가리지 않고 노출된 부분을 가지고 있으며, 대부분의 곳에서는 선형 반도체(151)의 폭이 데이터선(171)의 폭보다 작지만 앞서 설명했듯이 게이트선(121)과 만나는 부분에서 폭이 커져서 게이트선(121)과 데이터선(171) 사이의 절연을 강화한다.
이와 같이 본 발명의 실시예에서는 게이트선(121), 데이터선(171) 및 드레인 전극(175)을 알루미늄과 몰리브덴을 포함하여 형성함으로써, 저저항을 가지는 동시에 이후에 형성되는 다른 도전막과의 접촉 특성을 확보하여 배선의 신뢰도를 확보할 수 있다. 하지만, 몰리브덴을 사용하는 경우에 박막 트랜지스터의 오프 전류가 상승하여 문제점이 발생하는데, 본 발명에서는 저항성 접촉 부재(161, 165)는 반도체(151)의 두께와 비교하여 1:1로 거의 비슷하거나 적어도 1/3의 두께로 두껍게 가지며, 이를 통하여 박막 트랜지스터에 오프(off) 전압이 인가된 상태에서 발생하는 누설 전류를 최소화할 수 있다. 즉, 저항성 접촉 부재(161, 165)는 반도체(151)에 비하여 매우 얇은 두께를 가지는 것이 일반적인데, 본 발명에서는 반도체(151)의 두께와 비교하여 1:1로 거의 비슷하거나 적어도 1/3이 되는 두꺼운 두께를 가지며, 이를 통하여 저항성 접촉 부재는 많은 양의 n+ 정공을 포함하게 된다. 그러므로, 박막 트랜지스터가 오프된 상태에서 외부의 빛 또는 액정 표시 장치의 광원인 백라이트에 의한 빛에 의해 반도체(151) 내에 많은 양의 전자가 발생하더라도, 이러한 전자는 저항성 접촉 부재(161, 165)의 정공과 결합하게 된다. 따라서, 박막 트랜지스터에서는 드레인 전극(175)으로 전자가 이동하지 못하여 전류는 거의 흐르지 않게 되어, 박막 트랜지스터의 오프 전류를 최소화할 수 있다. 이때, 박막 트랜지스터 오프시에는 두꺼운 두께를 가지는 저항성 접촉 부재(161, 165)는 전자가 드레인 전극(175)으로 이동하는 것을 방지하는 기능을 가지게 된다.
데이터선(171), 드레인 전극(175) 및 유지 축전기용 도전체(177)와 노출된 반도체(151) 부분의 위에는 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기 물질 또는 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질 등으로 이루어진 보호막(passivation layer)(180)이 형성되어 있다.
보호막(180)이 유기 물질로 이루어진 본 실시예에서는 데이터선(171)과 드레인 전극(175) 사이의 반도체(151)가 드러난 부분으로 보호막(180)의 유기 물질이 접하는 것을 방지하기 위해 보호막(180)은 반도체(151)를 덮는 질화 규소 또는 산화 규소로 이루어진 절연막을 포함하는 것이 바람직하다.
보호막(180)에는 드레인 전극(175), 유지 축전기용 도전체(177) 및 데이터선(171)의 끝 부분(179)을 각각 드러내는 복수의 접촉 구멍(contact hole)(185, 187, 182)이 형성되어 있다. 이와 같이, 보호막(180)이 데이터선(171)의 끝 부분(179)을 드러내는 접촉 구멍(182)을 가지는 실시예는 외부의 데이터 구동 회로를 이방성 도전막을 이용하여 데이터선(171)에 연결하기 위해 데이터선(171)이 접촉부를 가지는 구조이며, 데이터선(171)의 끝 부분(179)은 필요에 따라 데이터선(171)보다 넓은 폭을 가질 수도 있다. 본 실시예에서 게이트선(121)은 끝 부분(129)에 접촉부를 가지는데, 게이트 절연막(140) 및 보호막(180)은 게이트선(121)의 끝 부분(129)을 드러내는 접촉 구멍(181)을 가진다. 본 실시예와 달리 게이트선(121) 또는 데이터선(171)이 접촉부를 가지지 않는 실시예에서는 기판(110)의 상부에 직접 게이트 또는 데이터 구동 회로가 박막 트랜지스터와 동일한 유사한 층으로 형성되어 있으며, 게이트선(121) 또는 데이터선(171)의 끝 부분은 구동 회로의 출력단에 전기적으로 연결된다.
접촉 구멍(185, 187, 182, 181)은 드레인 전극(175), 유지 축전기용 도전체(177), 데이터선(171) 및 게이트선(121)의 끝 부분(129, 179)을 드러내는데, 접촉 구멍(185, 187, 182, 181)에서는 이후에 형성되는 ITO 또는 IZO의 도전막과 접촉 특성을 확보하기 위해 알루미늄 계열의 도전막이 드러나지 않고, 게이트선(121) 및 데이터선(171)의 끝 부분에서 상부막(121q, 171r)만이 드러난다.
보호막(180) 위에는 IZO 또는 ITO로 이루어진 복수의 화소 전극(pixel electrode)(190) 및 복수의 접촉 보조 부재(contact assistant)(82, 81)가 형성되 어 있다.
화소 전극(190)은 접촉 구멍(185, 187)을 통하여 드레인 전극(175) 및 유지 축전기용 도전체(177)와 각각 물리적·전기적으로 연결되어 드레인 전극(175)으로부터 데이터 전압을 인가 받고 도전체(177)에 데이터 전압을 전달한다.
데이터 전압이 인가된 화소 전극(190)은 공통 전압(common voltage)을 인가 받는 다른 표시판(도시하지 않음)의 공통 전극(도시하지 않음)과 함께 전기장을 생성함으로써 액정층의 액정 분자들을 재배열시킨다.
또한 앞서 설명한 것처럼, 화소 전극(190)과 공통 전극은 축전기[이하 “액정 축전기(liquid crystal capacitor)”라 함]을 이루어 박막 트랜지스터가 턴 오프된 후에도 인가된 전압을 유지하는데, 전압 유지 능력을 강화하기 위하여 액정 축전기와 병렬로 연결된 다른 축전기를 두며 이를 "유지 축전기(storage electrode)"라 한다. 유지 축전기는 화소 전극(190) 및 이와 이웃하는 게이트선(121)[이를 "전단 게이트선(previous gate line)"이라 함]의 중첩 등으로 만들어지며, 유지 축전기의 정전 용량, 즉 유지 용량을 늘이기 위하여 게이트선(121)을 확장한 확장부(127)를 두어 중첩 면적을 크게 하는 한편, 화소 전극(190)과 연결되고 확장부(127)와 중첩되는 유지 축전기용 도전체(177)를 보호막(180) 아래에 두어 둘 사이의 거리를 가깝게 한다.
화소 전극(190)은 또한 이웃하는 게이트선(121) 및 데이터선(171)과 중첩되어 개구율(aperture ratio)을 높이고 있으나, 중첩되지 않을 수도 있다.
접촉 보조 부재(81, 82)는 접촉 구멍(181, 182)을 통하여 데이터선의 끝 부 분(129, 179)과 각각 연결된다. 접촉 보조 부재(81, 82)는 게이트선(121) 및 데이터선(171)의 각 끝 부분(129, 179)과 구동 집적 회로와 같은 외부 장치와의 접착성을 보완하고 이들을 보호하는 역할을 하는 것으로 필수적인 것은 아니며, 이들의 적용 여부는 선택적이다.
이러한 본 발명의 구조에서는 화소 전극(190) 및 접촉 보조 부재(81, 82)는 몰리브덴을 포함하는 상부막(121q, 171r, 175r)과 접촉되어, 접촉부에서 부식이 발생하지 않아, 접촉부의 신뢰도를 확보할 수 있다.
본 발명의 다른 실시예에 따르면 화소 전극(190)의 재료로 투명한 도전성 폴리머(polymer) 등을 사용하며, 반사형(reflective) 액정 표시 장치의 경우 불투명한 반사성 금속을 사용하여도 무방하다. 이때, 접촉 보조 부재(82)는 화소 전극(190)과 다른 물질, 특히 IZO 또는 ITO로 만들어질 수 있다.
이러한 박막 트랜지스터 표시판은 5매의 마스크를 이용하여 제조한 구조이지만, 본 발명의 실시예는 4매 마스크만을 이용하여 완성한 박막 트랜지스터 표시판에도 동일하게 적용할 수 있으며, 도면을 참조하여 상세하게 설명하기로 한다.
도 3은 본 발명의 다른 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고, 도 4 및 도 5 각각은 도 3에 도시한 박막 트랜지스터 표시판을 IV-IV' 선 및 V-V' 선을 따라 잘라 도시한 단면도이다.
도 3 내지 도 5에서 보는 바와 같이, 본 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 층상 구조는 대개 도 1 내지 도 2에 도시한 액정 표시 장치용 박막 트랜지스터 표시판의 층상 구조와 동일하다. 즉, 기판(110) 위에 복수 의 게이트 전극(124)을 포함하는 복수의 게이트선(121)이 형성되어 있고, 그 위에 게이트 절연막(140), 복수의 돌출부(154)를 포함하는 복수의 선형 반도체(151), 복수의 돌출부(163)를 각각 포함하는 복수의 선형 저항성 접촉 부재(161) 및 복수의 섬형 저항성 접촉 부재(165)가 차례로 형성되어 있다. 저항성 접촉 부재(161, 165) 및 게이트 절연막(140) 위에는 하부막(171p, 175p), 중간막(171q, 175q) 및 상부막(171r, 175r)으로 이루어져 있으며, 복수의 소스 전극(173)을 포함하는 복수의 데이터선(171) 및 복수의 드레인 전극(175)이 형성되어 있고 그 위에 보호막(180)이 형성되어 있다. 보호막(180) 및/또는 게이트 절연막(140)에는 복수의 접촉 구멍(182, 185, 181)이 형성되어 있으며, 보호막(180) 위에는 복수의 화소 전극(190)과 복수의 접촉 보조 부재(81, 82)가 형성되어 있다.
그러나 도 1 및 도 2에 도시한 박막 트랜지스터 표시판과 달리, 본 실시예에 따른 박막 트랜지스터 표시판은 게이트선(121)에 확장부를 두는 대신 게이트선(121)과 동일한 층에 게이트선(121)과 전기적으로 분리된 복수의 유지 전극선(131)을 두어 드레인 전극(175)과 중첩시켜 유지 축전기를 만든다. 유지 전극선(131)은 공통 전압 따위의 미리 정해진 전압을 외부로부터 인가 받으며, 화소 전극(190)과 게이트선(121)의 중첩으로 발생하는 유지 용량이 충분할 경우 유지 전극선(131)은 생략할 수도 있으며, 화소의 개구율을 극대화하기 위해 화소 영역의 가장자리에 배치할 수도 있다.
반도체(151)는 박막 트랜지스터가 위치하는 돌출부(154)를 제외하면 데이터선(171), 드레인 전극(175) 및 그 하부의 저항성 접촉 부재(161, 165,)와 실질적으 로 동일한 평면 형태를 가지고 있다. 구체적으로는, 선형 반도체(151)는 데이터선(171) 및 드레인 전극(175)과 그 하부의 저항성 접촉 부재(161, 165)의 아래에 존재하는 부분 외에도 소스 전극(173)과 드레인 전극(175) 사이에 이들에 가리지 않고 노출된 부분을 가지고 있다.
이러한 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판의 구조에서도 저항성 접촉 부재(161, 165)는 반도체(151)의 두께와 비교하여 1:1로 비슷하거나 1/3의 두께를 가지며, 이를 통하여 박막 트랜지스터의 오프 전류를 최소화할 수 있다.
이러한 박막 트랜지스터 표시판의 제조 방법에서는 데이터선 및 드레인 전극을 반도체와 하나의 감광막 패턴을 이용한 사진 식각 공정으로 함께 패터닝하며, 이때 감광막 패턴은 반도체의 채널부에 대응하는 부분이 데이터선 및 드레인 전극에 대응하는 부분보다 얇은 두께를 가진다.
또한, 발명의 다른 실시예에서 화소 전극은 화소를 다수의 도메인으로 분할하여 액정 분자를 배향하는 도메인 분할 수단을 가질 수 있는데, 도면을 참조하여 구체적으로 설명하기로 한다.
도 6은 본 발명의 다른 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 구조를 도시한 배치도이고, 도 7은 본 발명의 다른 실시예에 따른 액정 표시 장치용 대향 표시판의 구조를 도시한 배치도이고, 도 8은 본 발명의 도 6 및 도 7의 표시판을 정렬하여 완성한 한 실시예에 따른 액정 표시 장치의 구조를 도시한 배치도이고, 도 9는 도 8의 액정 표시 장치를 IX-IX'선을 따라 잘라 도시한 단면도 이다.
본 발명의 다른 실시예에 따른 액정 표시 장치는 하측의 박막 트랜지스터 표시판(100)과 이와 마주보고 있는 상측의 대향 표시판(200) 및 이들 사이에 형성되어 있으며, 두 표시판(100, 200)에 대하여 거의 수직으로 배향되어 있는 액정 분자(310)를 포함하는 액정층(3)으로 이루어진다. 이때, 각각의 표시판(100, 200)에는 배향막(11, 21)이 형성되어 있으며, 배향막(11, 21)은 액정층(3)의 액정 분자(310)를 표시판(100, 200)에 대하여 수직으로 배향되도록 하는 수직 배향 모드인 것이 바람직하나, 그렇지 않을 수도 있다. 또한, 상부 표시판(200)과 하부 표시판(100)의 바깥 면에는 각각 상부 및 하부 편광판(12. 22)이 부착되어 있다.
유리등의 투명한 절연 물질로 이루어진 박막 트랜지스터 표시판(100)에는 ITO(indium tin oxide)나 IZO(indium zinc oxide) 등의 투명한 도전 물질로 이루어져 있으며 절개부(191, 192, 193)를 가지고 있는 화소 전극(190)이 형성되어 있고, 각 화소 전극(190)은 박막 트랜지스터에 연결되어 화상 신호 전압을 인가 받는다. 이 때, 박막 트랜지스터는 주사 신호를 전달하는 게이트선(121)과 화상 신호를 전달하는 데이터선(171)에 각각 연결되어 주사 신호에 따라 화소 전극(190)을 온(on)오프(off)한다. 여기서, 화소 전극(190)은 반사형 액정 표시 장치인 경우 투명한 물질로 이루어지지 않을 수도 있고, 이 경우에는 하부 편광판(12)도 불필요하게 된다.
역시 유리등의 투명한 절연 물질로 이루어져 있으며, 박막 트랜지스터 표시판(100)과 마주하는 대향 표시판(200)에는 화소의 가장자리에서 발생하는 빛샘을 방지하기 위한 블랙 매트릭스(220)와 적, 녹, 청의 색 필터(230) 및 ITO 또는 IZO 등의 투명한 도전 물질로 이루어져 있는 기준 전극(270)이 형성되어 있다. 블랙 매트릭스(220)는 화소 영역의 둘레 부분뿐만 아니라 기준 전극(270)의 절개부(271, 272, 273)와 중첩하는 부분에도 형성할 수 있다. 이는 절개부(271, 272, 273)로 인해 발생하는 빛샘을 방지하기 위함이다.
박막 트랜지스터 표시판(100)에 대하여 좀 더 상세히 한다.
박막 트랜지스터 표시판(100)에는 하부 절연 기판(110) 위에 게이트 신호를 전달하는 복수의 게이트선(gate line)(121)이 형성되어 있는데, 앞의 실시예와 같이 하부막(121p)과 상부막(121q)을 포함한다.
절연 기판(110) 위에는 게이트선(121)과 동일한 층으로 유지 전극 배선이 형성되어 있다. 각 유지 전극 배선은 화소 영역의 가장자리에서 게이트선(121)과 나란하게 뻗어 있는 유지 전극선(131)과 그로부터 뻗어 나온 여러 벌의 유지 전극(storage electrode, 133a, 133b, 133c, 133d)을 포함한다. 한 벌의 유지 전극(133a, 133b, 133c, 133d)은 세로 방향으로 뻗어나오며 가로 방향으로 뻗은 유지 전극선(131)에 의하여 서로 연결되어 있는 세로부(133a, 133b)와 이후에 형성되는 화소 전극(190)의 절개부(191, 193)와 중첩하며 세로부(133a, 133b)를 연결하는 사선부(133c, 133d)로 이루어진다. 이때, 유지 전극 배선은 한 벌의 유지 전극(133a, 133b, 133c, 133d)을 가지지 않을 수 있으며, 필요에 따라 다양한 모양으로 변형시킬 수 있다.
게이트선(121)과 유지 전극 배선(131, 133a, 133b, 133c, 133d)을 덮는 게이 트 절연막(140) 위에는 복수의 데이터선(171)을 비롯하여 복수의 드레인 전극(drain electrode, 175)이 형성되어 있으며, 게이트선(121)과 중첩하는 다리부 금속편(172)이 형성되어 있다.
데이터선(171) 및 드레인 전극(175) 위에는 평탄화 특성이 우수하며 감광성을 가지는 유기 물질, 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질 또는 질화 규소 따위로 이루어진 보호막(180)이 형성되어 있다.
보호막(180) 위에는 절개부(191, 192, 193)를 가지는 복수의 화소 전극(190)을 비롯하여 복수의 데이터 접촉 보조 부재(82, 81)가 형성되어 있다.
화소 전극(190)에 형성되어 있는 절개부(191, 192, 193)는 화소 전극(190)을 상하로 반분하는 위치에 가로 방향으로 형성되어 있는 가로 절개부(192)와 반분된 화소 전극(190)의 상하 부분에 각각 사선 방향으로 형성되어 있는 사선 절개부(191, 193)를 포함한다. 절개부(192)는 화소 전극(190)의 오른쪽 변에서 왼쪽 변을 향하여 파고 들어간 형태이고, 입구는 넓게 대칭적으로 확장되어 있다. 따라서, 화소 전극(190)은 각각 게이트선(121)과 데이터선(171)이 교차하여 정의하는 화소 영역을 상하로 이등분하는 선(게이트선과 나란한 선)에 대하여 실질적으로 거울상 대칭을 이루고 있다.
이 때, 상하의 사선 절개부(191, 193)는 서로 수직을 이루고 있는데, 이는 프린지 필드의 방향을 4 방향으로 고르게 분산시키기 위함이다.
또, 화소 전극(190)과 동일한 층에는 게이트선(121)을 건너 서로 이웃하는 화소의 유지 전극(133a)과 유지 전극선(131)을 연결하는 유지 배선 연결 다리(84)가 형성되어 있다. 유지 배선 연결 다리(84)는 보호막(180)과 게이트 절연막(140)에 걸쳐 형성되어 있는 접촉구(183, 184)를 통하여 유지 전극(133a) 및 유지 전극선(131)에 접촉하고 있다. 유지 배선 연결 다리(84)는 다리부 금속편(172)과 중첩하고 있으며, 이들은 서로 전기적으로 연결할 수도 있다. 유지 배선 연결 다리(84)는 하부 기판(110) 위의 유지 배선 전체를 전기적으로 연결하는 역할을 하고 있다. 이러한 유지 배선은 필요할 경우 게이트선(121)이나 데이터선(171)의 결함을 수리하는데 이용할 수 있고, 다리부 금속편(172)은 이러한 수리를 위하여 레이저를 조사할 때, 게이트선(121)과 유지 배선 연결 다리(84)의 전기적 연결을 보조하기 위하여 형성한다.
한편, 박막 트랜지스터 표시판(100)과 마주하는 대향 표시판(200)에는 상부의 절연 기판(210)에 화소 가장자리에서 빛이 새는 것을 방지하기 위한 블랙 매트릭스(220)가 형성되어 있다. 블랙 매트릭스(220)의 위에는 적, 녹, 청색의 색 필터(230)가 형성되어 있다. 색 필터(230)의 위에는 전면적으로 평탄화막(250)이 형성되어 있고, 그 상부에는 절개부(271, 272, 273)를 가지는 기준 전극(270)이 형성되어 있다. 기준 전극(270)은 ITO 또는 IZO(indium zinc oxide) 등의 투명한 도전체로 형성한다.
공통 전극(270)의 한 벌의 절개부(271, 272, 273)는 화소 전극(190)의 절개부(191, 192, 193) 중 게이트선(121)에 대하여 45°를 이루는 부분(191, 193)과 교대로 배치되어 이와 나란한 사선부와 화소 전극(190)의 변과 중첩되어 있는 단부를 포함하고 있다. 이 때, 단부는 세로 방향 단부와 가로 방향 단부로 분류된다.
이상과 같은 구조의 박막 트랜지스터 기판과 대향 표시판을 정렬하여 결합하고 그 사이에 액정 물질을 주입하여 수직 배향하면 본 발명에 따른 액정 표시 장치의 기본 구조가 마련된다.
박막 트랜지스터 표시판(100)과 대향 표시판(200)을 정렬한 다음, 공통 전극(270)과 화소 전극(190)에 전계가 인가된 상태에서 화소의 액정 분자들은 절개부(191, 192, 193, 271, 272, 273)의 경계 및 화소 전극(190)의 가장자리 경계에서 형성되는 프린지 필드에 의해 복수의 도메인으로 분할 배향된다. 이들 도메인은 그 내부에 위치하는 액정 분자의 평균 장축 방향에 따라 4개의 종류로 분류되며, 각각의 도메인은 길쭉하게 형성되어 폭과 길이를 가진다.
그러므로, 화소 전극(190)의 절개부(191, 192, 193)와 공통 전극(270)의 절개부(271, 272, 273)는 액정 분자를 분할 배향하는 도메인 분할 수단으로서 작용하며, 도메인 규제 수단으로는 절개부(271, 272, 273, 191, 192, 193) 대신 화소 전극(190) 및 공통 전극(270)의 상부 또는 하부에 무기 물질 또는 유기 물질로 돌기를 형성하는 경우에는 폭을 5㎛에서 10㎛ 사이로 하는 것이 바람직하다.
이러한 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판의 구조에서도 저항성 접촉 부재(161, 165)는 반도체(151)의 두께와 비교하여 1:1로 비슷하거나 1/3의 두께를 가지며, 이를 통하여 박막 트랜지스터의 오프 전류를 최소화할 수 있다.
이와 같이, 본 발명의 실시예에 따른 박막 트랜지스터 표시판의 제조 방법에서는, 알루미늄과 몰리브덴을 도전 물질을 이용하여 저저항의 신호선을 채용함으로써 액정 표시 장치의 신뢰도를 안정적으로 확보할 수 있다. 또한, 정공을 가지는 저항성 접촉 부재를 두껍게 형성함으로써 박막 트랜지스터의 오프 전류를 최소화할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (9)

  1. 절연 기판,
    상기 절연 기판 위에 형성되어 있는 제1 신호선,
    상기 제1 신호선과 절연되어 교차하는 제2 신호선,
    상기 제1 신호선과 상기 제2 신호선이 교차하여 정의하는 각 화소 영역마다 형성되어 있는 화소 전극,
    상기 제1 신호선, 상기 제2 신호선 및 상기 화소 전극에 각각 게이트 전극, 소스 전극 및 드레인 전극이 전기적으로 연결되어 있으며, 반도체층을 가지는 박막 트랜지스터를 포함하며,
    상기 반도체층은 반도체와 상기 반도체와 상기 소스 전극 및 드레인 전극 사이에 형성되어 있는 저항성 접촉 부재를 포함하며, 상기 저항성 접촉 부재는 상기 반도체와 비교하여 1:1 내지 1/3 범위의 두께를 가지는 박막 트랜지스터 표시판.
  2. 제1항에서,
    상기 제1 및 제2 신호선은 알루미늄을 포함하는 제1 도전막 또는 몰리브덴을 포함하는 제2 도전막을 가지는 박막 트랜지스터 표시판.
  3. 제2항에서,
    상기 제1 신호선은 상기 제1 도전막과 상기 제2 도전막의 이층막으로 이루어 진 박막 트랜지스터 표시판.
  4. 제2항에서,
    상기 제2 신호선은 상기 제1 도전막과 상기 제1 도전막의 상부 및 하부에 위치하는 제2 도전막의 삼층막으로 이루어진 박막 트랜지스터 표시판.
  5. 제1항에서,
    상기 화소 전극은 도메인 분할 수단인 절개부를 가지는 박막 트랜지스터 표시판.
  6. 절연 기판,
    상기 절연 기판 위에 형성되어 있으며 게이트 전극을 포함하는 게이트선,
    상기 게이트선 위에 형성되어 있는 게이트 절연막,
    상기 게이트 절연막 위에 형성되어 있는 비정질 규소층,
    상기 비정질 규소층 위에 형성되어 있으며, 상기 비정질 규소층과 비교하여 1:1 내지 1/3 범위의 두께를 가지는 저항성 접촉층,
    상기 게이트 절연막 상부에 형성되어 있으며 적어도 일부가 상기 저항성 접촉층 위에 형성되어 있는 소스 전극을 포함하는 데이터선,
    적어도 일부가 상기 저항성 접촉층 위에 형성되어 있으며 상기 소스 전극과 대향하는 드레인 전극,
    상기 드레인 전극과 연결되어 있는 화소 전극
    을 포함하는 박막 트랜지스터 표시판.
  7. 제6항에서,
    상기 게이트선 및 상기 데이터선은 알루미늄을 포함하는 제1 도전막 또는 몰리브덴을 포함하는 제2 도전막을 가지는 박막 트랜지스터 표시판.
  8. 제7항에서,
    상기 게이트선은 상기 제1 도전막과 상기 제2 도전막의 이층막으로 이루어진 박막 트랜지스터 표시판.
  9. 제7항에서,
    상기 데이터선은 상기 제1 도전막과 상기 제1 도전막의 상부 및 하부에 위치하는 제2 도전막의 삼층막으로 이루어진 박막 트랜지스터 표시판.
KR1020040063031A 2004-08-11 2004-08-11 박막 트랜지스터 표시판 KR20060014480A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040063031A KR20060014480A (ko) 2004-08-11 2004-08-11 박막 트랜지스터 표시판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040063031A KR20060014480A (ko) 2004-08-11 2004-08-11 박막 트랜지스터 표시판

Publications (1)

Publication Number Publication Date
KR20060014480A true KR20060014480A (ko) 2006-02-16

Family

ID=37123431

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040063031A KR20060014480A (ko) 2004-08-11 2004-08-11 박막 트랜지스터 표시판

Country Status (1)

Country Link
KR (1) KR20060014480A (ko)

Similar Documents

Publication Publication Date Title
US7358124B2 (en) Thin film transistor array panel and manufacturing method thereof
KR101006436B1 (ko) 표시 장치용 박막 트랜지스터 표시판
KR101090252B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
TWI394280B (zh) 薄膜電晶體陣列面板
KR101100874B1 (ko) 박막 트랜지스터 표시판
KR101535810B1 (ko) 액정 표시 장치
KR100997968B1 (ko) 박막 트랜지스터 표시판의 제조 방법
KR100288771B1 (ko) 평면구동방식의액정표시장치
KR20060028536A (ko) 색필터 표시판 및 그를 포함하는 액정 표시 장치
KR101133754B1 (ko) 액정 표시 장치
US7394099B2 (en) Thin film array panel
KR100980012B1 (ko) 박막 트랜지스터 표시판
KR20040011805A (ko) 박막 트랜지스터 어레이 기판
KR20060018401A (ko) 다중 도메인 액정 표시 장치
KR20000031004A (ko) 평면 구동 방식의 액정 표시 장치
KR20060014480A (ko) 박막 트랜지스터 표시판
KR101054337B1 (ko) 표시 장치용 박막 트랜지스터 표시판
KR20060018058A (ko) 박막 트랜지스터 표시판
KR100992140B1 (ko) 박막 트랜지스터 표시판 및 그를 포함하는 액정 표시장치, 액정 표시 패널의 불량 검사 방법
KR20050082666A (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR101012796B1 (ko) 액정 표시 장치
KR100601176B1 (ko) 박막 트랜지스터 기판
KR100929684B1 (ko) 액정 표시 장치용 박막 트랜지스터 어레이 기판
KR20060020892A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20050025780A (ko) 액정 표시 장치

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination