KR100992140B1 - 박막 트랜지스터 표시판 및 그를 포함하는 액정 표시장치, 액정 표시 패널의 불량 검사 방법 - Google Patents
박막 트랜지스터 표시판 및 그를 포함하는 액정 표시장치, 액정 표시 패널의 불량 검사 방법 Download PDFInfo
- Publication number
- KR100992140B1 KR100992140B1 KR1020030078597A KR20030078597A KR100992140B1 KR 100992140 B1 KR100992140 B1 KR 100992140B1 KR 1020030078597 A KR1020030078597 A KR 1020030078597A KR 20030078597 A KR20030078597 A KR 20030078597A KR 100992140 B1 KR100992140 B1 KR 100992140B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- layer
- data line
- electrode
- conductor pattern
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/1306—Details
- G02F1/1309—Repairing; Testing
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/133509—Filters, e.g. light shielding masks
- G02F1/133514—Colour filters
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Mathematical Physics (AREA)
- Liquid Crystal (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
Abstract
본 발명에 따른 박막 트랜지스터 표시판은 절연 기판, 절연 기판 위에 형성되어 있으며 게이트 전극을 가지는 게이트선, 게이트선 위에 형성되어 있는 게이트 절연막, 게이트 절연막 위에 형성되어 있는 반도체층, 절연막 위에 형성되어 있으며, 반도체층과 적어도 일부분이 중첩하는 데이터선, 반도체층과 적어도 일부분이 중첩하며 게이트 전극을 중심으로 데이터선과 대향하고 있는 드레인 전극, 데이터선 및 드레인 전극을 덮는 보호막, 보호막 위에 형성되며 드레인 전극과 연결되어 있는 화소 전극, 절연 기판 위에 형성되어 있으며 게이트선 또는 데이터선과 동일한 층으로 이루어진 복수개의 도전막과 게이트 절연막 또는 보호막과 동일한 층으로 이루어진 절연막을 가지는 검사부를 포함한다.
박막 트랜지스터 기판, 검사, 레이저
Description
도 1은 본 발명에 따른 액정 표시 장치의 분해 사시도이고,
도 2는 본 발명의 실시예에 따른 액정 표시 패널의 일부분을 도시한 배치도이고,
도 3은 도 2의 액정 표시 패널의 박박 트랜지스터 표시판의 일 화소를 도시한 배치도이고,
도 4는 도 3의 IV-IV'선을 따라 자른 단면도이고,
도 5는 본 발명에 따른 검사부의 단면도이다.
※도면의 주요부분에 대한 부호 설명※
10 : 검사부
110 : 절연 기판 121 : 게이트선
124 : 게이트 전극 133 : 유지 전극
140 : 게이트 절연막 151, 154 : 반도체층
171 : 데이터 선 173 : 드레인 전극
190 : 화소 전극
본 발명은 박막 트랜지스터 표시판 및 그를 포함하는 액정 표시 장치, 이들을 검사하는 방법에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 전계 생성 전극이 형성되어 있는 상, 하부 표시판과 그 사이에 삽입되어 있는 액정층으로 이루어져, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 액정층을 통과하는 빛의 투과율을 조절하는 표시 장치이다.
이러한 액정 표시 장치용 표시판 중 하부 표시판에는 게이트선, 데이터선 및 화소 전극이 서로 다른 도전층으로 만들어지고 절연층으로 절연되어 있으며, 상부 표시판도 공통 전극과 색필터, 블랙 매트릭스가 각각의 층상 구조로 이루어진다.
이러한 액정 표시 장치용 표시판 중 하부 표시판의 신호선은 특히 외부로부터 신호를 전달받기 위해 구동 집적 회로와 연결되는 접촉부를 가지는데, 접촉부는 다층 구조의 도전막을 포함한다. 이러한 다층 구조의 접촉부는 제조 공정시 외부에 노출되는 기회가 많아 각층의 표면에 자연 산화막이 형성될 수 있으며, 자연 산화막은 절연 물질로 상, 하부 계면 접촉으로 전기적 신호가 전달되는 일반적인 구조에서 전기적인 신호가 전달되는 경로를 차단하여 신호가 제대로 전달되지 않는 문제점이 발생한다.
따라서 정확하게 자연 산화막이 형성된 부분을 밝혀서 불량에 따른 수리를 진 행하여야 하는데, 이미 상, 하부 표시판이 조립된 상태에서는 자연 산화막의 유무 또는 자연 산화막이 형성된 위치를 정확하게 판단하기 어렵다.
본 발명의 과제는 이러한 문제점을 해결하기 위한 것으로 자연 산화막이 형성된 위치를 정확하게 판단할 수 있는 박막 트랜지스터 표시판 및 그를 포함하는 액정 표시 장치와 액정 패널의 불량 검사 방법을 제공하는 것이다.
상기한 목적을 달성하기 위한 본 발명에 따른 박막 트랜지스터 표시판 및 그를 포함하는 액정 표시 장치는 신호를 전달하는 신호선의 접촉부와 동일한 적층 구조를 가지며 레이저에 의해 불량을 검사할 수 있는 검사부를 가진다.
구체적으로 본 발명에 따른 박막 트랜지스터 표시판은 절연 기판, 절연 기판 위에 형성되어 있으며 게이트 전극을 가지는 게이트선, 게이트선 위에 형성되어 있는 게이트 절연막, 게이트 절연막 위에 형성되어 있는 반도체층, 게이트 절연막 위에 형성되어 있으며, 반도체층과 적어도 일부분이 중첩하는 데이터선, 반도체층과 적어도 일부분이 중첩하며 게이트 전극을 중심으로 데이터선과 대향하고 있는 드레인 전극, 데이터선 및 드레인 전극을 덮는 보호막, 보호막 위에 형성되며 드레인 전극과 연결되어 있는 화소 전극, 절연 기판 위에 형성되어 있으며 게이트선 또는 데이터선과 동일한 층으로 이루어진 복수개의 도전막과 게이트 절연막 또는 보호막과 동일한 층으로 이루어진 절연막을 가지는 검사부를 포함한다.
여기서 도전막은 게이트선과 동일한 층으로 이루어진 제1 도전체 패턴, 데이 터선과 동일한 층으로 이루어진 제2 도전체 패턴, 화소 전극과 동일한 층으로 이루어진 제3 도전체 패턴을 포함하는 것이 바람직하다.
그리고 제1 도전체 패턴 위에 형성되어 있는 게이트 절연막, 제2 도전체 패턴 위에 형성되어 있는 보호막을 포함하는 것이 바람직하다.
또한, 검사부의 소정 영역은 레이저에 의해 파괴되어 있을 수 있다.
그리고 게이트선 또는 데이터선은 외부 구동 회로와 연결되기 위한 접촉부를 가지는 것이 바람직하다. 이때 접촉부는 검사부와 동일한 적층 구조를 가지는 것이 바람직하다.
상기한 다른 목적을 달성하기 위한 본 발명에 따른 액정 표시 장치는 제1 절연 기판, 제1 절연 기판 위에 형성되며 매트릭스 형태로 형성되어 있는 블랙 매트릭스, 블랙 매트릭스 위에 형성되어 있는 색필터, 색필터 위에 형성되어 있는 공통 전극을 포함하는 제1 표시판, 제1 절연 기판과 대향하는 제2 절연 기판, 제2 절연 기판 위에 형성되어 있으며 게이트 전극을 가지는 게이트선, 게이트선 위에 형성되어 있는 게이트 절연막, 게이트 절연막 위에 형성되어 있는 반도체층, 절연막 위에 형성되어 있으며, 반도체층과 적어도 일부분이 중첩하는 데이터선, 반도체층과 적어도 일부분이 중첩하며 게이트 전극을 중심으로 데이터선과 대향하고 있는 드레인 전극, 데이터선 및 드레인 전극을 덮는 보호막, 보호막 위에 형성되며 드레인 전극과 연결되어 있는 화소 전극, 블랙 매트릭스와 대응하는 제2 절연 기판 위에 형성되어 있으며, 게이트선 또는 데이터선과 동일한 층으로 이루어진 복수개의 도전막과 게이트 절연막 또는 보호막과 동일한 층으로 이루어진 절연막을 가지는 검사부 를 포함하는 제2 표시판,
제1 표시판과 제2 표시판 사이에 충진되어 있는 액정을 포함한다.
이때, 도전막은 게이트선과 동일한 층으로 이루어진 제1 도전체 패턴, 데이터선과 동이한 층으로 이루어진 제2 도전체 패턴, 화소 전극과 동일한 층으로 이루어진 제3 도전체 패턴을 포함하는 것이 바람직하다.
그리고 제1 도전체 패턴 위에 형성되어 있는 게이트 절연막, 제2 도전체 패턴 위에 형성되어 있는 보호막을 포함하는 것이 바람직하다.
또한, 검사부의 소정 영역은 레이저에 의해 파괴되어 있을 수 있다.
상기한 또 다른 목적을 달성하기 위한 본 발명에 따른 액정 표시 패널의 불량 검사 방법은 구동 회로가 장착되지 않은 액정 표시 패널의 불량을 검사하는 방법에 있어서, 액정 표시 패널의 소정 영역에 형성되어 있으며 복수개의 도전체 패턴 및 절연막을 가지는 검사부의 소정 영역에 레이저를 조사하는 단계, 레이저가 조사된 영역의 파괴 정도를 기준치와 비교하여 불량 유무를 판단하는 단계를 포함한다.
이하 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 위에 있다고 할 때, 이는 다른 부분 바로 위에 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 바로 위에 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이하 첨부한 도면을 참조하여 본 발명의 실시예에 따른 박막 트랜지스터 표시판에 대해서 좀더 구체적으로 설명한다.
도 1은 본 발명의 실시예에 따른 액정 표시 장치의 분해 사시도이다.
도 1에 도시한 바와 같이, 본 발명의 실시예에 따른 액정 표시 장치는 액정 표시판 조립체 (liquid crystal panel assembly)(300), 백라이트 조립체(340), 샤시(3200) 및 커버(310, 320)를 포함한다.
백라이트 조립체(340)는 램프(342), 도광판(344), 광학 시트들(346), 반사판(348) 및 몰드 프레임(349)을 포함하여 이루어진다.
액정 표시판 조립체(300)는 액정 표시 패널(100, 200), 연성 인쇄 회로 기판(flexible printed circuit, 510), 통합 제어 및 데이터 구동칩(540)을 포함한다.
연성 인쇄 회로 기판(510)에 설치된 통합 제어 및 데이터 구동칩(540)과 박막 트랜지스터 표시판(100)에 형성된 회로들은 연성 인쇄 회로 기판(510)에 의해 전기적으로 연결된다. 연성 인쇄 회로 기판(510)은 데이터 신호, 데이터 타이밍 신호, 게이트 타이밍 신호 및 게이트 구동 전압들을 박막 트랜지스터 표시판(100)에 제공한다.
그리고 액정 표시 패널(100, 200)은 서로 마주하는 박막 트랜지스터 표시판(100)과 색필터 표시판(200)을 포함하며, 이들(100, 200) 사이에 액정이 밀봉되어 있다.
이에 대해서는 도 2 내지 도 4를 참조하여 좀 더 구체적으로 설명한다. 도 2는 본 발명의 실시예에 따른 액정 표시 패널의 일부분을 도시한 배치도이고, 도 3은 도 2의 액정 표시 패널의 박박 트랜지스터 표시판의 일 화소를 도시한 배치도이고, 도 4는 도 3의 IV-IV'선을 따라 자른 단면도이고, 도 5는 본 발명에 따른 검사부의 단면도이다.
먼저 도 2를 참조하여 색필터 표시판(200)에 대해서 설명한다. 색필터 표시판(200)은 도 2 내지 도 4에 도시한 바와 같이, 투명한 절연 기판(110) 위에 빛샘을 방지하기 위해서 매트릭스 형태로 형성되어 화소 영역을 정의하는 블랙 매트릭스(220)가 형성되어 있다. 그리고 블랙 매트릭스(220)에 의해 정의 되는 각각의 화소에 순차적으로 대응하는 적, 녹, 청색 등 삼원색 색필터(color filter, 230)가 형성되어 있고, 색필터(230) 전면에 걸쳐 공통 전극(common electrode, 도시하지 않음)이 형성되어 있다. 그러나 이들 요소, 즉 블랙 매트릭스(220), 색필터(230) 또는 공통 전극은 하부 표시판(100)에 형성될 수도 있다.
다음으로 도 2내지 도 4를 참조하여 박막 트랜지스터 표시판(200)을 설명하면, 박막 트랜지스터 표시판(200)은 박막 트랜지스터가 형성되어 있는 표시 영역과 표시 영역을 제외한 주변 영역으로 구분할 수 있다. 먼저 표시 영역에는 투명한 절연 기판(110) 위에 형성되어 있으며, 대략 행렬의 형태로 배열된 복수의 화소 전극(pixel electrode, 190), 각 화소 전극(190)에 연결된 복수의 박막 트랜지스터(TFT), 그리고 박막 트랜지스터(TFT)에 연결되어 게이트 신호(주사 신호라고도 함) 및 데이터 신호(화상 신호라고도 함)를 각각 전달하는 복수의 게이트선(121) 및 데이터선(171)이 형성되어 있다.
박막 트랜지스터는 삼단자 소자로서 그 제어 단자 및 입력 단자는 각각의 게이트선(121) 및 데이터선(171) 전기적으로 연결되고 출력 단자는 화소 전극(190)에 연결되어, 게이트선(121)으로부터의 주사 신호에 따라 데이터선(171)으로부터의 화상 신호를 화소 전극(190)에 선택적으로 전달한다.
그리고 주변 영역에는 박막 트랜지스터(TFT)와 연결되어 신호를 입력하기 위한 게이트 구동 집적 회로(440) 및 표시판에 형성되어 있는 신호선의 불량을 검사하기 위한 검사부(10)가 형성되어 있다.
본 발명의 실시예에서는 게이트 구동 집적 회로(440)가 박막 트랜지스터 표시판 위에 직접 장착되어 있으며, 이때 게이트 연성 회로 기판은 필요하지 않다. 또한, 게이트 구동 집접 회로 및 데이터 구동 집적 회로(540)는 박막 트랜지스터(TFT)와 함께 기판(110) 위에 직접 집적될 수 있으며 이때도 연성 회로 기판이 필요하지 않다.
검사부(10)는 레이저를 조사하여 박막 트랜지스터 표시판에 형성되어 있는 신호선의 불량을 검사할 수 있는 것으로, 블랙 매트릭스(220)와 대응하는 부분에 형성되어 있다. 검사부(10)는 신호선과 동일한 적층 구조를 가지는데, 이에 대해 좀 더 구체적으로 설명하기 위해서 먼저 표시 영역에 형성되어 있는 일 화소와 함께 설명한다.
도 3 및 도 4에 도시한 바와 같이, 투명한 절연 기판(110) 위에 일 방향으로 길게 형성되며 서로 분리되어 있는 복수의 게이트선(121)이 형성되어 있다.
게이트선(121)의 일부분 또는 돌출부(도시하지 않음)은 박막 트랜지스터의 게이트 전극(124)으로 사용된다. 그리고 게이트선(121)의 한쪽 끝부분은 게이트 구동 회로(도시하지 않음)로부터 전달되는 신호를 전달 받기 위해 접촉부를 가질 수 있으며 게이트선(121) 폭보다 넓은 폭을 가질 수 있다. 한편, 게이트 구동 회로(440)가 기판의 상부에 직접 형성되는 경우 게이트선(121)의 끝 부분은 게이트 구동 회로(440)의 출력단에 직접 연결된다.
그리고 화소의 유지 용량을 증가시키기 위해서 게이트선(121)의 일부분은 확대 형성하여 화소 전극(190)과 중첩하여 유지 축전기를 형성할 수 있다. 이때 유지 용량이 충분하지 않을 경우에는 별도의 유지 전극선(도시하지 않음)을 형성하여 공통 전압 따위의 미리 정해진 전압을 인가하여 유지 용량을 형성할 수 있다.
이런 게이트선(121)은 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴(Mo), 구리(Cu), 은(Ag), 알루미늄(Al) 또는 이들의 합금으로 단층 또는 복수층(도시하지 않음)으로 형성할 수 있다. 여기서 은 또는 알루미늄을 포함하는 경우에는 다른 물질, 특히 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 등과 물리적, 화학적, 전기적 접촉 특성이 좋으며 산화에 강한 금속층을 더 포함하는 것이 바람직하다. 예를 들면 알루미늄 금속층과 크롬 금속층으로 형성할 수 있다.
그리고 게이트선(121)의 측면은 경사지도록 형성되어 있으며, 이는 상부층과의 밀착성을 증가시킨다.
게이트선(121) 위에는 산화 규소(SiO2) 또는 질화 규소(SiNx) 등으로 이루어지는 게이트 절연막(140)이 형성되어 있다.
게이트 절연막(140) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 등으로 이루어진 복수의 선형 반도체층(151)이 형성되어 있다. 선형 반도체층(151)은 주로 세로 방향으로 뻗어 있으며 이로부터 게이트 전극(124)까지 확대 형성되어 있는 복수의 돌출부(extension)(154)를 가진다.
그리고 선형 반도체층(151)은 후술하는 소스 전극(173)과 드레인 전극(175) 사이에 가려지지 않는 부분을 가지고 있으며, 선형 반도체층(151)의 폭이 데이터선(171)의 폭보다 작다.
반도체층(151, 154)의 상부에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 복수의 선형 및 섬형 저항성 접촉층(ohmic contact)(161, 165)이 형성되어 있다. 선형 저항성 접촉층(161)은 복수의 돌출부(163)를 가지고 있으며, 이 돌출부(163)와 섬형 접촉층(165)는 쌍을 이루어 반도체층(151)의 돌출부(154) 위에 위치한다.
저항성 접촉층(161, 165)은 그 하부의 반도체층(151, 154)과 그 상부의 데이터선(171) 및 드레인 전극(175) 사이에만 존재하며 이들 사이의 접촉 저항을 낮추어 주는 역할을 한다. 저항성 접촉층(161, 165)은 반도체층(151)의 소정 영역을 제외하고 반도체층(151)과 동일한 평면 패턴을 가진다. 반도체층(154)의 소정 영 역은 박막 트랜지스터의 채널을 형성하는 채널부이다.
반도체층(151)은 게이트선(121)과 데이터선(171) 사이의 절연을 강화하기 위하여 게이트선(121)과 만나는 부분에서 폭이 커질 수 있다(도시하지 않음). 그리고 반도체층(151)과 데이터선(171) 사이의 기생 용량에 따라 데이터선(171) 아래의 선형 반도체층(151) 부분은 형성하지 않을 수 있다.
반도체층(151, 154)과 저항성 접촉층(161, 165)의 측벽은 테이퍼지도록 형성되어 이들 위에 형성되는 층이 잘 밀착될 수 있도록 형성되어 있다.
저항 접촉층(161, 165) 및 게이트 절연막(140) 위에는 각각 복수의 데이터선(data line)(171)과 복수의 드레인 전극(drain electrode)(175)이 형성되어 있다.
데이터선(171)은 선형 저항성 접촉층(161) 위에 형성되고, 주로 세로 방향으로 뻗어 게이트선(121)과 교차하며 데이터 전압(data voltage)을 전달한다. 그리고 드레인 전극(175)은 섬형 저항성 접촉층(165) 위에 형성되어 있다.
각 데이터선(171)에서 드레인 전극(175)을 향하여 뻗은 복수의 가지가 소스 전극(source electrode)(173)을 이룬다. 한 쌍의 소스 전극(173)과 드레인 전극(175)은 서로 분리되어 있으며 게이트 전극에 대하여 서로 반대쪽에 위치한다. 게이트 전극, 소스 전극(173) 및 드레인 전극(175)은 반도체층(151)의 돌출부(154)와 함께 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 돌출부(154)에 형성되어 있다.
여기서 데이터선(171)은 한쪽 끝부분에 데이터 구동 회로(도시하지 않음)로부터 전달되는 신호를 전달받기 위한 접촉부를 가지는데 데이터선(171)의 다른 부분 폭보다 넓을 수 있다. 그리고 드레인 전극(175)은 화소 전극(190)과 연결되는 부분이 게이트선(121)의 일부분과 중첩하고 있어 이들 사이에 유지 축전기를 이룬다.
그리고 데이터선(171), 드레인 전극(175) 또한, 게이트선(121)과 같은 금속으로 형성할 수 있으며, 은 계열 금속 또는 알루미늄 계열 금속 따위로 이루어진 도전막을 포함하는 경우에는 이러한 도전막에 더하여 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴(Mo) 및 이들의 합금 따위로 이루어진 다른 도전막을 포함하는 다층막 구조로 형성할 수 있다.
기판 위에는 데이터선(171), 드레인 전극(175) 및 노출된 반도체층(154)을 덮도록 보호막(180)이 형성되어 있다. 보호막(180)은 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기 물질, 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질, 또는 무기 물질인 질화 규소 따위로 이루어진다.
여기서 보호막(180)을 유전율이 4.0 이하의 저유전율 유기 물질로 형성할 수 있으며, 이때는 무기 물질로 형성할 때보다 보호막(180)의 두께가 두껍게 형성되므로 화소 전극(190)과 데이터선(171) 사이의 커플링 현상이 발생하지 않아 후술되는 화소 전극(190)의 가장 자리를 데이터선(171)과 중첩하여 화소의 개구율을 최대로할 수 있다.
이러한 보호막(180)에는 데이터선(171)의 끝 부분을 노출하는 복수의 접촉구(contact hole)(182), 드레인 전극(175)을 노출하는 복수의 접촉구(185)가 형성되어 있다.
보호막(180) 위에는 ITO 또는 IZO로 이루어진 복수의 화소 전극(pixel electrode)(190)과 복수의 접촉 보조 부재(contact assistant)(82)가 형성되어 있다.
화소 전극(190)은 접촉구(185)을 통하여 드레인 전극(175)과 물리적·전기적으로 연결되어 드레인 전극(175)으로부터 데이터 전압을 인가 받는다. 데이터 전압이 인가된 화소 전극(190)은 다른 표시판의 공통 전극(도시하지 않음)과 함께 전기장을 생성함으로써 두 전극 사이의 액정 분자들을 재배열 시킨다.
보호막(180)을 저유전율을 가지는 유기 물질로 형성할 경우에는 화소 전극(190)을 이웃하는 게이트선(121) 및 데이터선(171)과 일부분 중첩하여 개구율(aperture ratio)을 높일 수 있다.
접촉 보조 부재(82)는 접촉구(182)를 통하여 데이터선(171)의 한쪽 끝 부분과 연결된다. 게이트선(121)의 끝부분도 데이터선(171)의 끝부분과 같이 구동 회로와 연결하기 위한 구조를 가지는 경우에는 게이트 절연막(140) 및 보호막(180)은 접촉구를 가지며 보호막(180)의 상부에는 접촉구를 통하여 게이트선의 끝 부분과 연결되는 게이트 접촉 보조 부재가 형성된다.
접촉 보조 부재(82)는 외부와의 접착성을 보완하기 위한 것으로 특히, 칩의 형태로 기판(110) 또는 가용성 회로 기판(도시하지 않음) 위에 장착되는 경우에 필요한 것으로 구동 회로가 기판(110) 위에 직접 박막 트랜지스터 등으로 만들어지는 경우에는 형성하지 않는다.
이처럼, 데이터선(171)의 한쪽 끝부분은 데이터선을 덮는 보호막(180) 위에 형성되어 있는 접촉 보조 부재(82)와 직접 접촉하기 때문에 데이터선의 표면에 자연 산화막과 같은 절연 물질이 없어야 한다.
따라서 구동 회로로부터 전달되는 신호는 접촉 보조 부재(82)를 통하여 데이터선으로 전달된다.
마지막으로 화소 전극(190) 위에는 배향막(11)이 형성되어 있다. 배향막(11)은 액정 분자들의 수평 방향을 결정하기 위한 러빙 처리가 되어 있다.
다음으로 도 2 및 도 5를 참조하여 검사부(10)를 설명하면, 기 설명한 박막 트랜지스터 표시판의 일 화소와 동일한 층간 구조를 가지고 있다. 즉, 게이트선(121)과 동일한 층으로 이루어진 제1 도전체 패턴(120), 제1 도전체 패턴을 덮는 게이트 절연막(140), 반도체층(151)과 동일한 층으로 이루어진 반도체 패턴(150), 저항성 접촉 부재(161, 165)와 동일한 층으로 이루어진 저항성 접촉 패턴(160), 데이터선(171)과 동일한 층으로 이루어진 제2 도전체 패턴(170), 제2 도전체 패턴(170)을 덮는 보호막(180) 및 화소 전극(190)과 동일한 층으로 이루어진 제3 도전체 패턴(193), 배향막(11)이 순차적으로 적층되어 있다.
이러한 적층 구조를 가지는 검사부(10)는 표시 영역의 박막 트랜지스터 및 화소 전극을 형성하는 공정에서 다수의 패턴(120, 150, 170, 193)을 함께 형성한다. 이때, 박막 트랜지스터 표시판이 다른 층간 구조, 예를 들어 보호막이 더 있거나, 색필터를 포함하고 있는 실시예에서는 이러한 구조에 따라 검사부의 적층 구조도 달라지게 된다.
이상 설명한 바와 같이 표시 영역의 화소와 동일한 적층 구조를 가지는 검사부(10)를 형성하면, 검사부를 통해 화소의 층간 불량을 알아낼 수 있다.
구체적으로 설명하면, 액정 표시 패널에 들어가는 표시판은 앞에서 설명한 바와 같이 다수의 신호선을 가지며, 신호선은 외부로 신호를 전달하거나 외부로부터 신호를 받아들이기 위해 접촉부를 가진다.
이때, 접촉부는 신호의 지연을 방지하거나 접촉부에 단선이 발생하는 것을 방지하기 위해 다층 구조로 형성한다. 다층 구조로 형성하기 위해서는 게이트 절연막 및 보호막을 식각하여 신호선의 접촉부를 드러내야 하는데 이때 도전막의 표면에는 자연 산화막 등이 형성될 수 있다.
자연 산화막이 금속층 위에 형성되면 접촉구 등을 통해서 상부 금속층과 연결되는 구조에서는 자연 산화막이 절연층으로 작용하여 이로 인하여 접촉부에서 신호가 제대로 전달되지 않는 불량이 발생할 수 있다. 따라서 패널에 구동 회로등을 장착하기 전에 다수의 검사를 통해 이러한 불량을 확인하고 수리한다. 이때, 접촉부의 어느 부분에서 레이저 조사에 의한 단락이 이루어져 접촉부가 수리되어야 하는지 정확하게 알기 위해서는 자연 산화막이 어느 부분에 형성되어 있는지 알아야 한다.
본 발명에서와 같은 검사부(10)를 이용하여 자연 산화막의 위치를 알 수 있다. 즉, 소정 파워의 레이저로 검사부를 조사하면 검사부가 파괴된다. 이때 레이저의 파워에 따라 검사부의 파괴 정도는 달라지게 되는데 만약 자연 산화막이 형성 되어 있다면 자연 산화막이 형성되지 않았을 때 보다 덜 파괴된다. 예를 들어 데이터선 층에 자연 산화막이 형성되어 있다면 보호막만을 파괴할 수 있는 파워의 레이저를 조사하여도 보호막이 완전히 파괴되지 않게 된다. 만약 이때 보호막이 완전히 파괴되어 데이터선과 같은 층의 제2 금속 패턴이 노출되었다면 다시 한번 레이저를 조사하여 그 하부층에 자연 산화막이 형성되었는지를 확인할 수 있다.
자연 산화막이 형성되지 않았을 경우의 파괴 정도는 미리 다수의 실험을 통해 기준치를 정할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
이상에서와 같이, 레이저 조사에 의해 간단하게 자연 산화막으로 인한 박막 트랜지스터 표시판의 불량을 확인 할 수 있다.
따라서 용이하게 수리할 부분을 찾을 수 있어 생산 비용 및 시간을 절약할 수 있어, 생산성이 증가한다.
Claims (11)
- 절연 기판,상기 절연 기판 위에 형성되어 있으며 게이트 전극을 가지는 게이트선,상기 게이트선 위에 형성되어 있는 게이트 절연막,상기 게이트 절연막 위에 형성되어 있는 반도체층,상기 게이트 절연막 위에 형성되어 있으며, 상기 반도체층과 적어도 일부분이 중첩하는 데이터선,상기 반도체층과 적어도 일부분이 중첩하며 상기 게이트 전극을 중심으로 상기 데이터선과 대향하고 있는 드레인 전극,상기 데이터선 및 드레인 전극을 덮는 보호막,상기 보호막 위에 형성되며 상기 드레인 전극과 연결되어 있는 화소 전극,상기 절연 기판 위에 형성되어 있으며 상기 게이트선, 데이터선 및 화소 전극과 동일한 층에 형성되어 있는 제1 도전체 패턴, 제2 도전체 패턴 및 제3 도전체 패턴을 포함하는 도전막과 상기 게이트 절연막 또는 상기 보호막과 동일한 층으로 이루어진 절연막을 가지는 검사부를 포함하는 박막 트랜지스터 표시판.
- 삭제
- 제1항에서,상기 제1 도전체 패턴 위에 형성되어 있는 상기 게이트 절연막,상기 제2 도전체 패턴 위에 형성되어 있는 상기 보호막을 포함하는 박막 트랜지스터 표시판.
- 제1항에서,상기 검사부의 소정 영역은 레이저에 의해 파괴되어 있는 박막 트랜지스터 표시판.
- 제1항에서,상기 게이트선 또는 상기 데이터선은 외부 구동 회로와 연결되기 위한 접촉부를 가지는 박막 트랜지스 표시판.
- 제5항에서,상기 접촉부는 상기 검사부와 동일한 적층 구조를 가지는 박막 트랜지스터 표시판.
- 제1 절연 기판,상기 제1 절연 기판 위에 형성되며 매트릭스 형태로 형성되어 있는 블랙 매트릭스,상기 블랙 매트릭스 위에 형성되어 있는 색필터,상기 색필터 위에 형성되어 있는 공통 전극을 포함하는 제1 표시판,상기 제1 절연 기판과 대향하는 제2 절연 기판,상기 제2 절연 기판 위에 형성되어 있으며 게이트 전극을 가지는 게이트선,상기 게이트선 위에 형성되어 있는 게이트 절연막,상기 게이트 절연막 위에 형성되어 있는 반도체층,상기 게이트 절연막 위에 형성되어 있으며, 상기 반도체층과 적어도 일부분이 중첩하는 데이터선,상기 반도체층과 중첩하며 상기 게이트 전극을 중심으로 상기 데이터선과 대향하고 있는 드레인 전극,상기 데이터선 및 드레인 전극을 덮는 보호막,상기 보호막 위에 형성되며 상기 드레인 전극과 연결되어 있는 화소 전극,상기 제2 절연 기판 위에 형성되어 있으며, 상기 게이트선 , 데이터선 및 화소 전극과 동일한 층에 형성되어 있는 제1 도전체 패턴, 제2 도전체 패턴 및 제3 도전체 패턴으로 이루어진 도전막과 상기 게이트 절연막 또는 상기 보호막과 동일한 층으로 이루어진 절연막을 가지는 검사부를 포함하는 제2 표시판,상기 제1 표시판과 상기 제2 표시판 사이에 충진되어 있는 액정층을 포함하는 액정 표시 장치.
- 삭제
- 제7항에서,상기 제1 도전체 패턴 위에 형성되어 있는 상기 게이트 절연막,상기 제2 도전체 패턴 위에 형성되어 있는 상기 보호막을 포함하는 액정 표시 장치.
- 제7항에서,상기 검사부의 소정 영역은 레이저에 의해 파괴되어 있는 액정 표시 장치.
- 구동 회로가 장착되지 않은 액정 표시 패널의 불량을 검사하는 방법에 있어서,상기 액정 표시 패널의 소정 영역에 형성되어 있으며 복수개의 도전체 패턴 및 절연층을 가지는 검사부의 소정 영역에 레이저를 조사하는 단계,상기 레이저가 조사된 영역의 파괴 정도를 기준치와 비교하여 불량 유무를 판단하는 단계를 포함하는 액정 표시 패널의 불량 검사 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030078597A KR100992140B1 (ko) | 2003-11-07 | 2003-11-07 | 박막 트랜지스터 표시판 및 그를 포함하는 액정 표시장치, 액정 표시 패널의 불량 검사 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030078597A KR100992140B1 (ko) | 2003-11-07 | 2003-11-07 | 박막 트랜지스터 표시판 및 그를 포함하는 액정 표시장치, 액정 표시 패널의 불량 검사 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050044056A KR20050044056A (ko) | 2005-05-12 |
KR100992140B1 true KR100992140B1 (ko) | 2010-11-04 |
Family
ID=37244464
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020030078597A KR100992140B1 (ko) | 2003-11-07 | 2003-11-07 | 박막 트랜지스터 표시판 및 그를 포함하는 액정 표시장치, 액정 표시 패널의 불량 검사 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100992140B1 (ko) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001067019A (ja) | 2000-07-10 | 2001-03-16 | Seiko Epson Corp | アクティブマトリクス基板及びアクティブマトリクス基板の製造方法 |
-
2003
- 2003-11-07 KR KR1020030078597A patent/KR100992140B1/ko active IP Right Grant
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001067019A (ja) | 2000-07-10 | 2001-03-16 | Seiko Epson Corp | アクティブマトリクス基板及びアクティブマトリクス基板の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
KR20050044056A (ko) | 2005-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101216688B1 (ko) | 박막 트랜지스터 기판 및 이를 포함하는 액정 표시 장치 | |
JP4636820B2 (ja) | 薄膜トランジスタ表示板及びこれを含む液晶表示装置の修理方法 | |
US20050157232A1 (en) | Transflective liquid crystal display | |
JP5317399B2 (ja) | 液晶表示装置 | |
KR101006436B1 (ko) | 표시 장치용 박막 트랜지스터 표시판 | |
JP4722469B2 (ja) | 薄膜トランジスタ表示板 | |
KR20050014060A (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 | |
KR100997968B1 (ko) | 박막 트랜지스터 표시판의 제조 방법 | |
KR20060028536A (ko) | 색필터 표시판 및 그를 포함하는 액정 표시 장치 | |
KR101133754B1 (ko) | 액정 표시 장치 | |
US20050098781A1 (en) | Thin film array panel | |
KR100992140B1 (ko) | 박막 트랜지스터 표시판 및 그를 포함하는 액정 표시장치, 액정 표시 패널의 불량 검사 방법 | |
JP4429779B2 (ja) | 表示装置 | |
KR100973809B1 (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 | |
KR100940575B1 (ko) | 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시장치의 수리 방법 | |
KR100992139B1 (ko) | 박막 트랜지스터 표시판 | |
KR100935673B1 (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 | |
KR100968565B1 (ko) | 박막 트랜지스터 표시판 | |
KR101012796B1 (ko) | 액정 표시 장치 | |
KR100859523B1 (ko) | 액정 표시 장치용 박막 트랜지스터 어레이 기판 | |
KR20050005673A (ko) | 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시장치의 수리 방법 | |
KR20050110959A (ko) | 박막 트랜지스터 표시판 | |
KR20080021952A (ko) | 박막 트랜지스터 표시판의 제조 방법 | |
KR20050026300A (ko) | 박막 트랜지스터 표시판 및 이를 포함하는 표시 장치 | |
KR20060091376A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130930 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20141001 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20170928 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20181001 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20191001 Year of fee payment: 10 |