KR20050110959A - 박막 트랜지스터 표시판 - Google Patents

박막 트랜지스터 표시판 Download PDF

Info

Publication number
KR20050110959A
KR20050110959A KR1020040035941A KR20040035941A KR20050110959A KR 20050110959 A KR20050110959 A KR 20050110959A KR 1020040035941 A KR1020040035941 A KR 1020040035941A KR 20040035941 A KR20040035941 A KR 20040035941A KR 20050110959 A KR20050110959 A KR 20050110959A
Authority
KR
South Korea
Prior art keywords
electrode
line
thin film
gate
film transistor
Prior art date
Application number
KR1020040035941A
Other languages
English (en)
Inventor
김성만
강신택
이봉준
이종환
공향식
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040035941A priority Critical patent/KR20050110959A/ko
Publication of KR20050110959A publication Critical patent/KR20050110959A/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명에 따른 박막 트랜지스터 표시판은 절연 기판, 절연 기판 위에 형성되어 있으며 게이트 전극 및 수리패턴을 가지는 게이트선, 게이트선과 절연되어 교차하여 화소 영역을 정의하는 데이터선, 게이트선 및 데이터선과 연결되어 있는 박막 트랜지스터, 박막 트랜지스터와 전기적으로 연결되어 있는 화소 전극, 수리 패턴은 화소 영역을 향해 뻗어 화소 전극과 완전히 중첩하는 것이 바람직하다.

Description

박막 트랜지스터 표시판{Thin film transistor array panel}
본 발명은 박막 트랜지스터 표시판에 관한 것으로 화소 불량을 수리할 수 있는 박막 트랜지스터 표시판에 관한 것이다.
액정 표시 장치는 박막 트랜지스터를 포함하는 하부 표시판과 색필터를 포함하는 상부 표시판 사이에 주입되어 있는 액정 물질, 편광 필름 및 보상 필름 등으로 구성되어 있다. 이러한 액정 표시 장치는 두 표시판 사이에 주입되어 있는 액정 물질에 전극을 이용하여 전계를 형성하고, 이 전계의 세기를 조절하여 투과되는 빛의 양을 조절함으로써 화상을 표시한다.
여기서 하부 표시판은 주사 신호를 전달하는 주사 신호선 또는 게이트선과 화상 신호를 전달하는 화상 신호선 또는 데이터선, 각각의 화소에 있는 게이트선 및 데이터선과 연결되어 있는 박막 트랜지스터, 박막 트랜지스터와 연결되어 있는 화소 전극 등을 포함하고 있다.
이러한 액정 표시 장치는 구동시에 화소가 항상 밝은 색으로 표시되는 하이 픽셀(high pixel)불량이 발생할 수 있는데, 이를 수리(repair)하는 방법은 하이 픽셀 화소가 항상 어둡게 표시되도록 오프 픽셀(off pixel)로 변환하는 방법이 사용된다.
이를 위해서는 유지 용량(storage capacitor)을 형성하기 위한 유지 축전기의 형성 방법에 따라 달라질 수 있는데, 그 중 하나인 유지 전극선을 별도의 신호선으로 형성하는 독립 배선 방식의 경우에는 유지 전극선에 게이트 오프(Voff)를 인가하고 화소 전극과 유지 전극선을 단락시킨다. 하지만, 서로 이웃하는 화소행의 유지 전극선을 연결하는 부분에서 빛샘이 발생하는 문제가 나타난다.
이러한 문제점을 해결하기 위해 유지 전극선에는 공통 전극에 전달되는 공통 전압을 인가하고, 불량이 발생한 화소 전극은 전단의 화소 행에 게이트 신호를 전달하는 전단의 게이트선과 단락시켜 화소 불량을 수리하는 방법이 제시되었다. 그러나 전단의 게이트선과 화소 전극을 단락시킬 때 게이트선이 단선될 가능성이 매우 높기 대문에 수리를 진행할 때 게이트선과 화소 전극이 중첩하는 부분을 선택하게 되는데, 이부분이 좁아 공정 마진(margin)이 적어 현실적으로 수리 공정을 실시하는데 많은 어려움이 있다.
상기한 문제점을 해결하기 위한 것으로 화소 불량을 보다 용이하게 수리하면서도 공정 마진을 최대한 확보할 수 있는 박막 트랜지스터 표시판을 제공하는 것이다.
상기한 목적을 달성하기 위한 본 발명에 따른 박막 트랜지스터 표시판은 절연 기판, 절연 기판 위에 형성되어 있으며 게이트 전극 및 수리패턴을 가지는 게이트선, 게이트선과 절연되어 교차하여 화소 영역을 정의하는 데이터선, 게이트선 및 데이터선과 연결되어 있는 박막 트랜지스터, 박막 트랜지스터와 전기적으로 연결되어 있는 화소 전극, 수리 패턴은 화소 영역을 향해 뻗어 화소 전극과 완전히 중첩하는 것이 바람직하다.
여기서 절연 기판 위에 형성되며 게이트선과 나란한 유지 전극선, 화소 전극과 동일한 층에 형성되어 있으며 서로 이웃하는 화소 영역에 배치되어 있는 유지 전극선을 연결하는 유지 전극 연결 다리를 더 포함하는 것이 바람직하다.
그리고 수리 패턴의 끝부분은 유지 전극 연결 다리를 에워싸도록 굽어진 것이 바람직하다.
또한, 유지 전극선은 데이터선과 나란한 세로부와 게이트선과 나란한 가로부를 포함하는 유지 전극을 더 포함하는 것이 바람직하다.
또한, 박막 트랜지스터는 게이트 전극과 중첩하는 반도체층, 데이터선의 일부분으로 반도체층과 일부분이 중첩하는 소스 전극, 반도체층과 일부분이 중첩하며 게이트 전극을 중심으로 소스 전극과 대향하여 형성되어 있는 드레인 전극을 포함하는 것이 바람직하다.
이때 데이터선 및 드레인 전극과 반도체층 사이에 형성되어 있는 저항성 접촉층을 더 포함하는 것이 바람직하다.
그리고 데이터선은 저항성 접촉층과 동일한 평면 패턴을 가지고, 저항성 접촉층은 반도체층의 소정 영역을 제외하고 동일한 평면 패턴을 가지는 것이 바람직하다.
또한, 화소 전극 아래에 형성되어 있는 적, 녹, 청의 색필터를 더 포함할 수 있다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
그러면 도면을 참고로 하여 본 발명의 실시예에 따른 박막 트랜지스터 표시판에 대하여 도면을 참고로 하여 상세하게 설명한다.
[제1 실시예]
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 2는 도 1의 박막 트랜지스터 표시판을 II-II' 선을 따라 잘라 도시한 단면도이다.
도 1 내지 도 2에 도시한 바와 같이, 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판은 절연 기판(110) 위에 복수의 게이트선(gate line)(121), 복수의 유지 전극선(storage electrode lines)(131) 및 유지 전극(133a~13c)이 형성되어 있다.
게이트선(121)은 게이트 신호를 전달하며, 각 게이트선(121)의 일부는 아래로 돌출하여 복수의 게이트 전극(gate electrode)(124)을 이룬다. 그리고 게이트선(121)은 화소 영역 안으로 뻗어있으며 끝부분이 유지 전극(133a)을 향하도록 굽어진 수리 패턴(123)을 가진다.
유지 전극선(131)은 게이트선(121)과 분리되어 있으며, 주로 가로 방향으로 뻗어 있다. 그리고 유지 전극(133a~133c)은 유지 전극선(131)으로부터 수직한 방향으로 뻗어 있으며 서로 다른 길이를 가지는 제1 및 제2 수직부(133a, 133c), 유지 전극선(131)과 나란하며 제1 수직부(133a) 중앙 부분에서 뻗어 제2 수직부(133c)의 한쪽 끝부분과 연결되어 있는 수평부(133b)를 가진다.
유지 전극선(131)과 유지 전극(133a~133c)은 다른 표시판(도시하지 않음)의 공통 전극(common electrode)(도시하지 않음)에 인가되는 공통 전압(common voltage) 따위의 미리 정해진 전압을 인가 받는다.
게이트선(121), 유지 전극선(131), 유지 전극(133a~133c)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속 따위로 이루어진 도전막을 포함하며, 이러한 도전막에 더하여 다른 물질, 특히 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)와의 물리적, 화학적, 전기적 접촉 특성이 좋은 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴(Mo) 및 이들의 합금[보기: 몰리브덴-텅스텐(MoW) 합금] 따위로 이루어진 다른 도전막을 포함하는 다층막 구조로 형성할 수 있다. 하부막과 상부막의 조합의 예로는 크롬/알루미늄-네오디뮴(AlNd) 합금을 들 수 있다.
게이트선(121), 유지 전극선(131), 유지 전극(133a~133c)의 측면은 테이퍼 지도록 형성되며 테이퍼 형태는 이들 위에 형성되는 층이 잘 밀착될 수 있도록 형성되어 있다.
이들(121, 131, 133a~133c) 위에는 질화규소(SiNx) 따위로 이루어진 게이트 절연막(140)이 형성되어 있다.
게이트 절연막(140) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 등으로 이루어진 복수의 선형 반도체(151)가 형성되어 있다. 선형 반도체층(151)은 주로 세로 방향으로 뻗어 있으며 이로부터 복수의 돌출부(extension)(154)가 게이트 전극(124)을 향하여 뻗어 나와 있다.
반도체층(151, 154)의 상부에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 복수의 선형 및 섬형 저항성 접촉 부재(ohmic contact)(161, 165)가 형성되어 있다. 선형 저항성 접촉 부재(161)는 복수의 돌출부(163)를 가지고 있으며, 이 돌출부(163)와 섬형 접촉 부재(165)는 쌍을 이루어 반도체(151)의 돌출부(154) 위에 위치한다.
저항성 접촉 부재(161, 165)는 그 하부의 반도체층(151, 154)과 그 상부의 데이터선(171) 및 드레인 전극(175) 사이에만 존재하며 접촉 저항을 낮추어 주는 역할을 한다. 선형 반도체층(151)은 소스 전극(173)과 드레인 전극(175) 사이를 비롯하여 데이터선(171) 및 드레인 전극(175)에 가리지 않고 노출된 부분을 가지고 있으며, 대부분의 곳에서는 선형 반도체층(151)의 폭이 데이터선(171)의 폭보다 작다.
반도체층(151)은 게이트선(121)과 데이터선(171) 사이의 절연을 강화하기 위하여 게이트선(121)과 만나는 부분에서 폭이 커질 수 있다. 그리고 반도체층(151)과 데이터선(171) 사이의 기생 용량에 따라 데이터선(171) 아래의 선형 반도체층 (151) 부분은 형성하지 않을 수 있다.
반도체층(151)과 저항성 접촉 부재(161, 165)의 측벽도 테이퍼 지도록 형성되어 이들 위에 형성되는 층이 잘 밀착될 수 있도록 형성되어 있다.
저항 접촉 부재(161, 165) 및 게이트 절연막(140) 위에는 각각 복수의 데이터선(data line)(171)과 복수의 드레인 전극(drain electrode)(175)이 형성되어 있다.
데이터선(171)은 주로 세로 방향으로 뻗어 게이트선(121)과 교차하며 데이터 전압(data voltage)을 전달한다. 각 데이터선(171)에서 드레인 전극(175)을 향하여 뻗은 복수의 가지가 소스 전극(source electrode)(173)을 이룬다. 한 쌍의 소스 전극(173)과 드레인 전극(175)은 서로 분리되어 있으며 게이트 전극(124)에 대하여 서로 반대쪽에 위치한다. 게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)은 반도체층(151)의 돌출부(154)와 함께 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 돌출부(154)에 형성된다.
데이터선(171), 드레인 전극(175) 또한 은 계열 금속 또는 알루미늄 계열 금속 따위로 이루어진 도전막을 포함하며, 이러한 도전막에 더하여 크롬(Cr), 티타늄 (Ti), 탄탈륨(Ta), 몰리브덴(Mo) 및 이들의 합금 따위로 이루어진 다른 도전막을 포함하는 다층막 구조로 형성할 수 있다. 데이터선(171)과 드레인 전극(175)의 측면 역시 경사져 있다.
데이터선(171), 드레인 전극(175)과 노출된 반도체(154) 부분의 위에는 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기 물질, 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질, 또는 무기 물질인 질화 규소 따위로 이루어진 보호막(passivation layer)(180)이 형성되어 있다.
보호막(180)에는 데이터선(171)의 끝 부분(179)과 드레인 전극(175)을 각각 드러내는 복수의 접촉구(contact hole)(182, 185)가 형성되어 있다. 또한, 보호막 (180)과 게이트 절연막(140)에는 유지 전극선(131)과 유지 전극(133a)의 끝부분을 각각 드러내는 복수의 접촉구(183, 184)가 형성되어 있다.
보호막(180) 위에는 ITO 또는 IZO로 이루어진 복수의 화소 전극(pixel electrode)(190)과 복수의 접촉 보조 부재(contact assistant)(82) 및 유지 전극 연결 다리(84)가 형성되어 있다.
화소 전극(190)은 접촉구(185)를 통하여 드레인 전극(175)과 물리적·전기적으로 연결되어 드레인 전극(175)으로부터 데이터 전압을 인가 받는다. 데이터 전압이 인가된 화소 전극(190)은 다른 표시판의 공통 전극(도시하지 않음)과 함께 전기장을 생성함으로써 두 전극 사이의 액정 분자들을 재배열 시킨다.
또한 화소 전극(190)과 공통 전극은 축전기[이하 액정 축전기(liquid crystal capacitor)라 함]를 이루어 박막 트랜지스터가 턴 오프된 후에도 인가된 전압을 유지하는데, 전압 유지 능력을 강화하기 위하여 액정 축전기와 병렬로 연결된 다른 축전기를 두며 이를 유지 축전기(storage capacitor)라 한다. 유지 축전기는 화소 전극(190)과 유지 전극선(131) 및 유지 전극(133a~133c)의 중첩 등으로 만들어진다.
보호막(180)을 저유전율을 가지는 유기 물질로 형성할 경우에는 화소 전극(190)을 이웃하는 게이트선(121) 및 데이터선(171)과 일부분 중첩되어 개구율 (aperture ratio)을 높일 수 있다.
유지 전극 연결 다리(84)는 게이트선(121)을 건너 유지 전극(133a)과 유지 전극선(131)을 연결함으로써 박막 트랜지스터 표시판의 모든 유지 전극선(131)과 유지 전극(133a~133c)을 전기적으로 연결하는 역할을 한다. 유지 전극 연결 다리 (84)와 유지 전극(133a) 및 유지 전극선(131)의 연결은 접촉구(183, 184)를 통하여 이루어진다.
접촉 보조 부재(82)는 접촉구(182)를 통하여 데이터선(171)의 끝 부분과 각각 연결된다. 게이트선(121)의 끝부분도 데이터선(1710의 끝부분과 같이 구동 회로와 연결하기 위한 구조를 가지는 경우에는 보호막(180)의 상부에 게이트용 접촉 보조 부재가 형성된다.
그러나 게이트 구동 회로는 기판(110) 위에 박막 트랜지스터와 함께 형성될 수 있으며, 이때는 게이트선(121)과 박막 트랜지스터가 직접 연결되기 때문에 접촉 보조 부재 등이 필요하지 않는다.
접촉 보조 부재(82)는 외부 회로 장치와의 접착성을 보완하고 끝부분을 보호하는 역할을 하는 것으로 필수적인 것은 아니며, 이들의 적용 여부는 선택적이다.
이처럼 게이트선(121)과 연결되어 있는 수리패턴(123)은 화소 전극(190)과 중첩하여 유지 축전기를 형성하여 유지 용량을 증가시킨다. 그리고 하이 픽셀 불량이 발생할 경우에 수리 패턴(123)만큼 단락 가능한 부분이 증가되고, 이에 따라 레이저를 조사할 수 있는 조사 범위가 늘어 레이저의 오정렬 마진이 증가한다. 이때 레이저를 잘못 조사하여 수리 패턴(123)이 게이트선(121)과 분리되더라도 게이트선이 단선되지 않아 하이 픽셀이 발생한 화소 이후의 화소에 전달되는 게이트 신호에 영향을 주지 않는다.
이때 수리 패턴(123)으로 인해 게이트선(121)의 저항이 증가할 수 있으나 증가되는 저항의 크기가 크지 않아 문제되지 않는다.
[제2 실시예]
이상의 실시예에 따른 박막 트랜지스터 표시판은 색필터를 제외한 각각의 박막을 서로 다른 감광막 패턴을 식각 마스크로 이용한 사진 식각 공정으로 제조할 수 있는데, 박막 트랜지스터 표시판은 다른 실시예에 따른 제조 방법을 통하여 완성될 수 있다. 이때, 박막 트랜지스터 표시판은 앞의 실시예와 다른 구조를 가지는데, 이에 대하여 도면을 참조하여 구체적으로 설명하기로 한다.
도 3은 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 4는 도 3의 IV-IV'선을 따라 절단한 단면도이다.
먼저, 도 3 및 도 4를 참조하여 완성된 박막 트랜지스터 표시판의 구조에 대하여 구체적으로 설명하기로 한다.
도 3 및 도 4에 도시한 바와 같이, 대부분의 단층 구조는 도 1 및 도 2와 동일하다. 즉, 절연 기판(110) 위에 게이트선(121)이 형성되어 있고, 게이트선(121)을 덮도록 게이트 절연막(140)이 형성되며, 게이트 절연막(140) 위에 반도체층 (151), 저항성 접촉층(161, 165)이 형성되어 있고, 저항성 접촉층(161, 165) 위에 데이터선(175) 및 드레인 전극(175)이 형성되어 있으며, 이들(171, 175)를 덮도록 보호막(180)이 형성되어 있고, 보호막(180) 위에 드레인 전극(175)과 연결되는 화소 전극(190)이 형성되어 있다.
하지만, 데이터선(171) 및 드레인 전극(175)이 저항성 접촉층(161, 165)과 동일한 평면 패턴을 가지고, 반도체층(151)은 소스 전극(173)과 드레인 전극(175) 사이의 채널부가 연결되어 있는 것을 제외하고 저항성 접촉층(161, 165)과 동일한 평면 패턴을 가진다.
[제3 실시예]
이상 설명한 실시예와 달리 액정 표시 장치의 박막 트랜지스터 표시판에는 색필터가 함께 형성될 수 있다. 이러한 본 발명의 실시예에 따른 박막 트랜지스터 표시판은 도 5 및 도 6에 도시한 바와 같이, 대부분의 단층 구조가 제1 및 제2 실시예와 동일하다.
도 5는 본 발명의 제3 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 6은 도 5의 VI-VI'선을 따라 자른 단면도이다.
그러나 제3 실시예에서는 제1 및 제2 실시예와 달리 보호막(801) 위에 색필터(230R, 230G, 230B)가 형성되어 있다. 여기서 적, 녹, 청색 색필터(230R, 230G, 230B)는 외부 회로와 접합되는 게이트선(121) 또는 데이터선(171)의 끝부분에는 형성하지 않는다. 그리고 이들(230R, 230G, 230B)의 가장자리는 데이터선(171) 상부에서 중첩되어 있다. 이처럼 색필터(230R, 230G, 230B)의 가장자리를 중첩하여 형성함으로써 화소 영역의 사이에서 누설되는 빛을 차단하는 기능을 가지며, 데이터선(171)의 상부에서는 적, 녹, 청의 색필터를 함께 중첩하여 배치할 수도 있다.
그리고 색필터(230R, 230G, 230B) 위에 층간 절연막(802)이 더 형성되어 있다. 층간 절연막(802)은 색필터(230R, 230G, 230B)의 안료가 화소 전극(190)으로 유입되는 것을 방지한다. 이처럼 색필터가 박막 트랜지스터 표시판에 형성되면 상부 표시판에 블랙 매트릭스를 박막 트랜지스터 표시판에만 형성할 수 있으므로, 화소의 개구율을 증가시킨다.
미설명한 도면부호 233, 234, 235는 색필터에 형성되어 있는 접촉구를 나타낸다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
이상 설명한 바와 같이, 수리 패턴을 형성하면 유지 전극 연결 다리 부분에서 발생하는 빛샘도 방지하면서, 하이 픽셀 불량 발생시에 단락시킬 수 있는 영역이 증가한다.
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이고,
도 2는 도 1의 박막 트랜지스터 표시판을 II-II' 선을 따라 잘라 도시한 단면도이고,
도 3은 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판의 배치도이고,
도 4는 도 3의 IV-IV'선을 따라 절단한 단면도이고,
도 5는 본 발명의 제3 실시예에 따른 박막 트랜지스터 표시판의 배치도이고,
도 6은 도 5의 VI-VI'선을 따라 자른 단면도이다.
*도면의 주요 부분에 대한 도면부호 설명*
84 : 유지 전극 연결 다리
110 : 절연 기판 121 : 게이트선
123 : 수리 패턴
151, 154 : 반도체층 171 : 데이터선
175 : 드레인 전극 180 : 보호막
190 : 화소 전극

Claims (8)

  1. 절연 기판,
    상기 절연 기판 위에 형성되어 있으며 게이트 전극 및 수리패턴을 가지는 게이트선,
    상기 게이트선과 절연되어 교차하여 화소 영역을 정의하는 데이터선,
    상기 게이트선 및 데이터선과 연결되어 있는 박막 트랜지스터,
    상기 박막 트랜지스터와 전기적으로 연결되어 있는 화소 전극,
    상기 수리 패턴은 상기 화소 영역을 향해 뻗어 상기 화소 전극과 완전히 중첩하는 박막 트랜지스터 표시판.
  2. 제1항에서,
    상기 절연 기판 위에 형성되며 상기 게이트선과 나란한 유지 전극선,
    상기 화소 전극과 동일한 층에 형성되어 있으며 서로 이웃하는 상기 화소 영역에 배치되어 있는 상기 유지 전극선을 연결하는 유지 전극 연결 다리를 더 포함하는 박막 트랜지스터 표시판.
  3. 제2항에서,
    상기 수리 패턴의 끝부분은 상기 유지 전극 연결 다리를 에워싸도록 굽어진 박막 트랜지스터 표시판.
  4. 제2항에서,
    상기 유지 전극선은 상기 데이터선과 나란한 세로부와 상기 게이트선과 나란한 가로부를 포함하는 유지 전극을 더 포함하는 박막 트랜지스터 표시판.
  5. 제1항에서,
    상기 박막 트랜지스터는
    상기 게이트 전극과 중첩하는 반도체층,
    상기 데이터선의 일부분으로 상기 반도체층과 일부분이 중첩하는 소스 전극,
    상기 반도체층과 일부분이 중첩하며 상기 게이트 전극을 중심으로 상기 소스 전극과 대향하여 형성되어 있는 드레인 전극을 포함하는 박막 트랜지스터 표시판.
  6. 제5항에서,
    상기 데이터선 및 드레인 전극과 상기 반도체층 사이에 형성되어 있는 저항성 접촉층을 더 포함하는 박막 트랜지스터 표시판.
  7. 제6항에서,
    상기 데이터선은 상기 저항성 접촉층과 동일한 평면 패턴을 가지고, 상기 저항성 접촉층은 상기 반도체층의 소정 영역을 제외하고 동일한 평면 패턴을 가지는 박막 트랜지스터 표시판.
  8. 제1항에서,
    상기 화소 전극 아래에 형성되어 있는 적, 녹, 청의 색필터를 더 포함하는 박막 트랜지스터 표시판.
KR1020040035941A 2004-05-20 2004-05-20 박막 트랜지스터 표시판 KR20050110959A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040035941A KR20050110959A (ko) 2004-05-20 2004-05-20 박막 트랜지스터 표시판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040035941A KR20050110959A (ko) 2004-05-20 2004-05-20 박막 트랜지스터 표시판

Publications (1)

Publication Number Publication Date
KR20050110959A true KR20050110959A (ko) 2005-11-24

Family

ID=37286324

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040035941A KR20050110959A (ko) 2004-05-20 2004-05-20 박막 트랜지스터 표시판

Country Status (1)

Country Link
KR (1) KR20050110959A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180021307A (ko) * 2016-08-18 2018-03-02 삼성디스플레이 주식회사 액정 표시 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180021307A (ko) * 2016-08-18 2018-03-02 삼성디스플레이 주식회사 액정 표시 장치

Similar Documents

Publication Publication Date Title
US7847914B2 (en) Thin film transistor array panel and method for repairing liquid crystal display including the same
US20090268119A1 (en) Array substrate for liquid crystal display device and method of fabricating the same
US20080061296A1 (en) Thin Film Transistor Array Panel for Liquid Crystal Display and Method of Manufacturing the Same
US6862060B2 (en) Transflective liquid crystal display
US20060157705A1 (en) Thin film transistor array panel
US8730418B2 (en) Array substrate and method for manufacturing the same
KR20110042668A (ko) 표시 장치
JP4812284B2 (ja) 表示装置用薄膜トランジスタ表示板
KR20140116708A (ko) 표시 장치
KR100997968B1 (ko) 박막 트랜지스터 표시판의 제조 방법
US7745823B2 (en) Thin film panel and method of manufacturing the same
JP2005182048A (ja) 多重ドメイン薄膜トランジスタ表示板及びこれを含む液晶表示装置
KR100940575B1 (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시장치의 수리 방법
KR20050110959A (ko) 박막 트랜지스터 표시판
KR101054337B1 (ko) 표시 장치용 박막 트랜지스터 표시판
KR101012796B1 (ko) 액정 표시 장치
KR100968565B1 (ko) 박막 트랜지스터 표시판
KR20050005673A (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시장치의 수리 방법
KR20120055983A (ko) 액정 표시 장치
KR20050103684A (ko) 박막 트랜지스터 표시판
KR20060008426A (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR20040105421A (ko) 박막 트랜지스터 기판
KR20050041208A (ko) 박막 트랜지스터 표시판
KR20050046926A (ko) 박막 트랜지스터 표시판
KR20050011474A (ko) 다중 도메인 액정 표시 장치용 박막 트랜지스터 표시판

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination