KR100929684B1 - 액정 표시 장치용 박막 트랜지스터 어레이 기판 - Google Patents

액정 표시 장치용 박막 트랜지스터 어레이 기판 Download PDF

Info

Publication number
KR100929684B1
KR100929684B1 KR1020080130300A KR20080130300A KR100929684B1 KR 100929684 B1 KR100929684 B1 KR 100929684B1 KR 1020080130300 A KR1020080130300 A KR 1020080130300A KR 20080130300 A KR20080130300 A KR 20080130300A KR 100929684 B1 KR100929684 B1 KR 100929684B1
Authority
KR
South Korea
Prior art keywords
electrode
data line
gate
pixel electrode
gate line
Prior art date
Application number
KR1020080130300A
Other languages
English (en)
Other versions
KR20090005277A (ko
Inventor
김동규
공향식
김장수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080130300A priority Critical patent/KR100929684B1/ko
Publication of KR20090005277A publication Critical patent/KR20090005277A/ko
Application granted granted Critical
Publication of KR100929684B1 publication Critical patent/KR100929684B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명에 따른 액정 표시 장치용 박막 트랜지스터 어레이 기판에서는, 투명한 절연 기판 위에 형성되어 있는 게이트선 및 게이트 전극을 포함하는 게이트 배선이 형성되어 있으며, 그 상부에는 게이트 배선을 덮는 게이트 절연막이 형성되어 있다. 게이트 전극의 게이트 절연막 상부에는 반도체층이 형성되어 있으며, 그 상부에는 게이트선과 교차하여 화소 영역을 정의하는 데이터선, 데이터선에 연결되어 있는 소스 전극 및 게이트 전극을 중심으로 소스 전극과 마주하는 드레인 전극을 포함하는 데이터 배선이 형성되어 있다. 데이터 배선을 덮는 보호막의 상부에는 접촉 구멍을 통하여 드레인 전극과 연결되어 있으며 가장자리 부분이 게이트선 및 데이터선과 중첩되어 있는 화소 전극이 형성되어 있다. 이때, 러빙 시작 방햐에서는 화소 전극이 다른 부분보다 넓은 폭으로 게이트선 또는 데이터선과 중첩되어 있다.
디스클리네이션, 러빙, 액정분자, 화소전극

Description

액정 표시 장치용 박막 트랜지스터 어레이 기판{a thin film transistor substrate for a liquid crystal display}
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 어레이 기판의 배치도이고,
도 2는 도 1에 도시한 박막 트랜지스터 기판을 II-II' 선을 따라 잘라 도시한 단면도이고,
도 3은 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 어레이 기판의 배치도이고,
도 4 및 도 5는 도 3에 도시한 박막 트랜지스터 기판을 IV-IV' 선 및 V-V'선을 따라 잘라 도시한 단면도이다.
본 발명은 액정 표시 장치용 박막 트랜지스터 어레이 기판에 관한 것이다.
현재 널리 사용되고 있는 평판 표시 장치 중의 하나로서 액정 표시 장치는 전기장을 생성하는 다수의 전극이 형성되어 있는 두 장의 기판과 두 기판 사이에 주입되어 있는 액정층, 각각의 기판의 바깥 면에 부착되어 빛을 편광시키는 두 장 의 편광판으로 이루어지며, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이다. 이는 액정이 갖는 여러 가지 성질 중에서 전압을 가하면 분자의 배열이 변하는 성질을 이용한 것인데, 빛의 투과 또는 반사를 이용하는 액정 표시 장치에서 액정은 자체 발광을 하지 않아 자체적으로 또는 외부적으로 광원이 필요하다.
이때, 박막 트랜지스터 어레이 기판(thin firm transistor array panel)은 액정 표시 장치에서 각 화소를 독립적으로 구동하기 위한 회로 기판으로써 사용된다. 박막 트랜지스터 어레이 기판은 주사 신호를 전달하는 주사 신호 배선 또는 게이트 배선과 화상 신호를 전달하는 화상 신호선 또는 데이터 배선이 형성되어 있고, 게이트 배선 및 데이터 배선과 연결되어 있는 박막 트랜지스터, 박막 트랜지스터를 통하여 배선과 연결되어 화상을 표시하는데 사용하는 화소 전극을 포함한다.
그러나 이러한 액정 표시 장치에 있어서는 화상이 표시 영역에서 의도하지 않은 액정 분자의 배열 반전이 발생하고, 이 부분에서 빛이 누설되어 디스클리네이션(disclination)이 나타나서 화질을 저하시키는 문제점이 나타난다. 특히, 이러한 현상은 단위 화소에서 배향이 시작되는 부분에서 발생하는데, 이는, 단위 화소마다 분리되어 형성되어 있는 화소 전극의 가장자리 둘레에서는 구부러진 전기장이 형성되는데, 단위 화소 중에서 배향이 시작되는 부분에서는 구부러진 전기장의 방향과 액정 분자의 배열 방향이 반대가 되어 액정 분자의 배열이 깨지기 때문이다.
본 발명이 이루고자 하는 기술적 과제는 누설되는 빛을 차단할 수 있는 액정 표시 장치용 박막 트랜지스터 어레이 기판을 제공하는 것이다.
본 발명에 따른 액정 표시 장치용 박막 트랜지스터 어레이 기판에서 화소 전극은 개구율을 극대화하기 위해 화소 영역을 정의하는 게이트선 및 데이터선과 중첩되어 있는데, 화소 영역 중에서 액정 분자를 배향하거나 선경사각을 가지도록 러빙할 때 화소 러빙을 시작하는 부분에서는 다른 부분보다 넓은 폭으로 중첩되어 있다.
그러면, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 어레이 기판에 대하여 도면을 참고로 하여 상세하게 설명한다.
도 1 및 도 2를 참고로 하여 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 어레이 기판의 구조에 대하여 상세히 설명한다.
도 1은 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 어레이 기판의 배치도이고, 도 2는 도 1에 도시한 박막 트랜지스터 어레이 기판을 II-II' 선을 따라 잘라 도시한 단면도이다.
절연 기판(110) 위에 은 또는 은 합금 또는 알루미늄 또는 알루미늄 합금 등과 같이 저저항을 가지는 단일막 또는 이를 포함하는 다층막으로 이루어져 있는 게이트 배선과 유지 배선이 형성되어 있다. 게이트 배선은 가로 방향으로 뻗어 있는 게이트선(121), 게이트선(121)의 끝에 연결되어 있어 외부로부터의 게이트 신호를 인가받아 게이트선으로 전달하는 게이트 패드(125) 및 게이트선(121)에 연결되어 있는 박막 트랜지스터의 게이트 전극(123)을 포함한다. 유지 배선은 기판(110) 상부에 게이트선(121)과 평행하며 상판의 공통 전극에 입력되는 공통 전극 전압 따위의 전압을 외부로부터 인가받는 유지 전극선(131)과 유지 전극선(131)에 연결되어 있는 유지 전극(133)을 포함한다. 유지 전극(133)은 후술할 화소 전극(190)과 연결된 드레인 전극(175)과 중첩되어 화소의 전하 보존 능력을 향상시키는 유지 축전기를 이루며, 후술할 화소 전극(190)과 게이트선(121)의 중첩으로 발생하는 유지 용량이 충분할 경우 형성하지 않을 수도 있다.
여기서, 게이트 배선(121. 125. 123) 및 유지 배선(131, 133)이 다층막인 경우에는 다른 물질과 접촉 특성이 우수한 패드용 물질을 포함할 수 있다.
기판(110) 위에는 질화 규소(SiNx)로 이루어진 게이트 절연막(140)이 게이트 배선(121, 125, 123) 및 유지 배선(131, 133)을 덮고 있다.
게이트 전극(125)의 게이트 절연막(141, 142) 상부에는 다결정 규소 또는 비정질 규소 등의 반도체로 이루어진 반도체층(150)이 형성되어 있으며, 반도체층(150)의 상부에는 실리사이드 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 저항 접촉층(163, 165)이 각각 형성되어 있다.
저항 접촉층(163, 165) 및 게이트 절연막(140) 위에는 몰리브덴(Mo) 또는 몰리브덴 (Mo alloy) 또는 알루미늄(Al) 또는 알루미늄 합금(Al alloy)으로 이루어진 데이터 배선이 형성되어 있다. 데이터 배선은 세로 방향으로 형성되어 게이트선(121)과 교차하여 화소를 정의하는 데이터선(171), 데이터선(171)에 연결되어 있으며 저항 접촉층(163)의 상부까지 연장되어 있는 소스 전극(173), 데이터선(171)의 한쪽 끝에 연결되어 있으며 외부로부터의 화상 신호를 인가받는 데이터 패드(179), 소스 전극(173)과 분리되어 있으며 게이트 전극(123)에 대하여 소스 전극(173)의 반대쪽 저항 접촉층(165) 상부에 형성되어 있으며, 유지 전극(133)의 상부까지 연장되어 있는 드레인 전극(175)을 포함한다.
데이터 배선(171, 173, 175, 179)은 알루미늄 또는 알루미늄 합금의 단일막으로 형성할 수도 있으며, 이중층이상으로 형성될 수도 있다. 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질, 특히 IZO와 낮은 접촉 저항을 가지는 물질로 만드는 것이 바람직하다. 그 예로는 Al(또는 Al 합금)/Cr 또는 Al(또는 Al 합금)/Mo(또는 Mo 합금) 등을 들 수 있다.
데이터 배선(171, 177, 173, 175, 179) 및 이들이 가리지 않는 반도체층(150) 상부에는 질화 규소 또는 SiO:C 또는 SiO:F 등과 같은 저유전율 절연 물질, 또는 낮은 유전율을 가지는 유기 절연 물질로 이루어진 보호막(180)이 형성되어 있다. 이렇게 보호막(180)이 낮은 유전율을 가지는 절연 물질로 이루어진 경우에는 이후에 형성되는 화소 전극(190)을 게이트선(121) 및 데이터선(171)과 중첩되도록 설계함으로써 화소의 개구율을 충분히 확보할 수 있다.
보호막(180)에는 드레인 전극(175) 및 데이터 패드(179)를 각각 드러내는 접촉 구멍(185, 189)이 형성되어 있으며, 게이트 절연막(140)과 함께 게이트 패드(125)를 드러내는 접촉 구멍(182)이 형성되어 있다.
보호막(803)에는 드레인 전극(175)을 각각 드러내는 제5 접촉구(188)가 형성되어 있으며, 게이트 패드(125) 및 데이터 패드(179)가 형성되어 있는 패드부에는 보호막(180)이 제거되어 있다.
보호막(180) 상부에는 접촉 구멍(185)을 통하여 드레인 전극(175)과 전기적으로 연결되어 있으며 화소에 위치하는 화소 전극(190)이 형성되어 있다. 이때, 화소 전극(112)은 또한 이웃하는 게이트선(52) 및 데이터선(92)과 중첩되어 개구율을 높이고 있으나, 중첩되지 않을 수도 있다. 또한, 보호막(180) 위에는 접촉 구멍(182, 189)을 통하여 각각 게이트 패드(125) 및 데이터 패드(179)와 연결되어 있는 보조 게이트 패드(92) 및 보조 데이터 패드(97)가 형성되어 있으며, 이들은 패드(125, 179)와 외부 회로 장치와의 접착성을 보완하고 패드를 보호하는 역할을 하는 것으로 필수적인 것은 아니며, 이들의 적용 여부는 선택적이다. 여기서, 화소 전극(190)은 투명한 도전 물질인 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 등으로 이루어져 있다. 이때, 화소 전극(190)은 다른 부분(a1)보다 넓은 폭(a2)으로 게이트선(121)과 중첩되는 돌출부(191)를 가지고 있다. 이러한 구조에서는, 다른 부분보다 돌출부(191)가 게이트선(121) 또는 데이터선(171)의 안쪽 중앙부까지 충분히 중첩되어 있어, 단위 화소 영역 중 러빙 시작 방향에서 구부러진 전기장에 의한 액정 분자의 깨진 배열로 인하여 빛이 누설되더라도 게이트선(121) 또는 데이터선(171)을 통하여 누설되는 빛을 충분히 차단할 수 있어 디스클리네이션 영역이 발생하는 방지할 수 있다. 여기서, 러빙 시작 방향은 액정 표시 장치용 박막 트랜지스터 어레이 기판의 제조 공정에서 액정 분자가 임의의 방향에 대하여 선경사각(pre-tilt angle)을 가지도록 또는 임의 방향으로 배열되도록 러빙할 때 단위 화소 영역에서 러빙을 시작하는 방향을 의미한다.
앞의 실시예에서는 화소 전극(190)에 돌출부(191)를 추가하였지만 디스클리네이션 영역이 발생하는 것을 방지하기 위해 화소 전극(190)을 러빙 시작 방향의 반대 방향으로 이동하여 설계할 수도 있다.
도 3은 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 어레이 기판의 배치도이고, 도 4 및 도 5는 도 3에 도시한 박막 트랜지스터 기판을 IV-IV' 선 및 V-V'선을 따라 잘라 도시한 단면도이다.
먼저, 절연 기판(110) 위에 저저항의 도전 물질로 이루어진 도전막을 포함하는 게이트선(121), 게이트 패드(125) 및 게이트 전극(123)을 포함하는 게이트 배선이 형성되어 있다. 그리고, 기판(110) 상부에 게이트선(121)과 평행하며 상판의 공통 전극에 입력되는 공통 전극 전압 따위의 전압을 외부로부터 인가받는 유지 전극선(131)이 형성되어 있다. 유지 전극선(131)은 후술할 화소 전극(190)과 연결된 유지 축전기용 도전체 패턴(177)과 중첩되어 화소의 전하 보존 능력을 향상시키는 유지 축전기를 이루며, 후술할 화소 전극(190)과 게이트선(121)의 중첩으로 발생하는 유지 용량이 충분할 경우 형성하지 않을 수도 있다.
게이트 배선(121, 125, 123) 및 유지 전극선(131) 위에는 질화 규소(SiNx) 따위로 이루어진 게이트 절연막(140)이 형성되어 게이트 배선(121, 125, 123) 및 유지 전극선(131)을 덮고 있다.
게이트 절연막(140) 위에는 다결정 규소로 이루어진 반도체 패턴(152, 157)이 형성되어 있으며, 반도체 패턴(152, 157) 위에는 인(P) 따위의 n형 또는 p형 불순물로 고농도로 도핑되어 있는 비정질 규소 따위로 이루어진 저항성 접촉층(ohmic contact layer) 패턴 또는 중간층 패턴(163, 165, 167)이 형성되어 있다.
저항성 접촉층 패턴(163, 165, 167) 위에는 제1 실시예와 같이 저저항을 가지는 도전 물질로 이루어진 도전막을 포함하는 데이터 배선이 형성되어 있다. 데이터 배선은 세로 방향으로 형성되어 있는 데이터선(171), 데이터선(171)의 한쪽 끝에 연결되어 외부로부터의 화상 신호를 인가받는 데이터 패드(179), 그리고 데이터선(171)의 분지인 박막 트랜지스터의 소스 전극(173)으로 이루어진 데이터선부를 포함하며, 또한 데이터선부(171, 179, 173)와 분리되어 있으며 게이트 전극(123) 또는 박막 트랜지스터의 채널부(C)에 대하여 소스 전극(173)의 반대쪽에 위치하는 박막 트랜지스터의 드레인 전극(175)과 유지 전극선(131) 위에 위치하고 있는 유지 축전기용 도전체 패턴(177)도 포함한다. 유지 전극선(131)을 형성하지 않을 경우 유지 축전기용 도전체 패턴(177) 또한 형성하지 않는다.
데이터 배선(171, 173, 175, 177, 179)은 알루미늄 또는 알루미늄 합금 또는 크롬 또는 몰리브덴 또는 몰리브덴 합금 또는 탄탈륨 또는 티타늄으로 이루어진 도전막을 포함할 수 있다.
접촉층 패턴(163, 165, 167)은 그 하부의 반도체 패턴(152, 157)과 그 상부의 데이터 배선(171, 173, 175, 177, 179)의 접촉 저항을 낮추어 주는 역할을 하며, 데이터 배선(171, 173, 175, 177, 179)과 완전히 동일한 형태를 가진다. 즉, 데이터선부 중간층 패턴(163)은 데이터선부(171, 179, 173)와 동일하고, 드레인 전극용 중간층 패턴(163)은 드레인 전극(173)과 동일하며, 유지 축전기용 중간층 패턴(167)은 유지 축전기용 도전체 패턴(177)과 동일하다.
한편, 반도체 패턴(15, 157)은 박막 트랜지스터의 채널부(C)를 제외하면 데이터 배선(171, 173, 175, 177, 179) 및 저항성 접촉층 패턴(163, 165, 167)과 동일한 모양을 하고 있다. 구체적으로는, 유지 축전기용 반도체 패턴(157)과 유지 축전기용 도전체 패턴(177) 및 유지 축전기용 접촉층 패턴(167)은 동일한 모양이지만, 박막 트랜지스터용 반도체 패턴(152)은 데이터 배선 및 접촉층 패턴의 나머지 부분과 약간 다르다. 즉, 박막 트랜지스터의 채널부(C)에서 데이터선부(171, 179, 173), 특히 소스 전극(173)과 드레인 전극(175)이 분리되어 있고 데이터선부 중간층(163)과 드레인 전극용 접촉층 패턴(165)도 분리되어 있으나, 박막 트랜지스터용 반도체 패턴(152)은 이곳에서 끊어지지 않고 연결되어 박막 트랜지스터의 채널을 생성한다.
데이터 배선(171, 173, 175, 177, 179) 및 데이터 배선으로 가리지 않는 반도체층(152) 상부에는 질화 규소 또는 산화 규소 또는 낮은 유전율을 가지는 유기 물질 또는 화학 기상 증착으로 형성되며 SiOC 또는 SiOF 등의 저유전율 절연 물질을 포함하는 절연 물질로 이루어진 보호막(180)이 형성되어 있다.
보호막(180)은 드레인 전극(175), 데이터 패드(179) 및 유지 축전기용 도전체 패턴(177)을 드러내는 접촉구멍(185, 189, 187)을 가지고 있으며, 또한 게이트 절연막(140)과 함께 게이트 패드(125)를 드러내는 접촉 구멍(185)을 가지고 있다.
보호막(180) 위에는 박막 트랜지스터로부터 화상 신호를 받아 상판의 전극과 함께 전기장을 생성하는 화소 전극(190)이 형성되어 있다. 화소 전극(190)은 ITO 또는 IZO 따위의 투명한 도전 물질로 만들어지며, 접촉 구멍(185)을 통하여 드레인 전극(175)과 물리적ㅇ전기적으로 연결되어 화상 신호를 전달받는다. 화소 전극(190)은 또한 이웃하는 게이트선(121) 및 데이터선(171)과 중첩되어 개구율을 높이고 있으나, 중첩되지 않을 수도 있다. 이때, 단위 화소 영역 중 러빙 시작 방향에서 게이트선(121) 및 데이터선(171)과 중첩되어 있는 화소 전극(190)의 가장자리 부분의 폭(b2, c2)은 다른 중첩 부분의 폭(b1, c1)보다 넓다. 이러한 구조에서도 다른 부분보다 배향 또는 러빙 시작 방향에서 화소 전극(190)의 가장자리 부분은 게이트선(121) 또는 데이터선(171)의 안쪽 중앙부까지 넓은 폭(a2, b2)으로 충분히 중첩되어 있어, 단위 화소 영역 중 러빙 시작 방향에서 구부러진 전기장에 의한 액정 분자의 깨진 배열로 인하여 빛이 누설되더라도 게이트선(121) 또는 데이터 선(171)을 통하여 누설되는 빛을 충분히 차단할 수 있어 디스클리네이션 영역이 나타나는 차단할 수 있다. 또한 화소 전극(190)은 접촉 구멍(187)을 통하여 유지 축전기용 도전체 패턴(177)과도 연결되어 도전체 패턴(177)으로 화상 신호를 전달한다. 한편, 게이트 패드(125) 및 데이터 패드(179) 위에는 접촉 구멍(182, 189)을 통하여 각각 이들과 연결되는 보조 게이트 패드(92) 및 보조 데이터 패드(97)가 형성되어 있으며, 이들은 패드(125, 179)와 외부 회로 장치와의 접착성을 보완하고 패드를 보호하는 역할을 하는 것으로 필수적인 것은 아니며, 이들의 적용 여부는 선택적이다.
따라서 본 발명에 따른 액정 표시 장치용 박막 트랜지스터 어레이 기판의 화소 구조에서는 액정 분자의 깨진 배열을 유발하는 화소 전극 가장자리를 게이트선 및 데이터선과 충분히 중첩시켜 깨진 배열로 인하여 누설되는 빛을 게이트선 및 데이터선으로 차단함으로서 디스클리네이션 영역이 나타나는 것을 차단할 수 있다.

Claims (15)

  1. 투명한 절연 기판,
    상기 절연 기판 위에 형성되어 있는 게이트선,
    상기 게이트선과 평행하며, 상기 게이트선과 동일한 방향으로 뻗어 있는 이웃한 게이트선,
    상기 게이트선과 교차하여 화소 영역을 정의하고, 소스 전극을 포함하는 데이터선,
    상기 게이트선과 교차하며 상기 데이터선과 일정 간격으로 떨어져 있는 이웃한 데이터선,
    상기 소스 전극과 마주하는 드레인 전극,
    상기 데이터선 위에 형성되어 있으며, 상기 드레인 전극을 드러내는 접촉 구멍을 가지는 유기 절연막, 그리고
    상기 유기 절연막 위에 형성되어 있으며, 상기 드레인 전극과 전기적으로 연결되어 있는 화소 전극
    을 포함하고,
    상기 화소 전극은 상기 게이트선과 중첩하는 부분, 상기 이웃한 게이트선과 중첩하는 부분, 상기 데이터선과 중첩하는 부분, 그리고 상기 이웃한 데이터선과 중첩하는 부분을 포함하며,
    상기 화소 전극과 상기 게이트선이 중첩하는 부분의 폭과 상기 화소 전극과 이웃한 게이트선과 중첩하는 부분의 폭의 크기가 서로 다르고,
    상기 화소 전극과 상기 데이터선이 중첩하는 부분의 폭과 상기 화소 전극과 상기 이웃한 데이터선이 중첩하는 부분의 폭의 크기가 서로 다르며,
    상기 화소 영역의 러빙 시작 부분에서 상기 화소 전극과 상기 게이트선이 중첩하는 부분의 폭은 상기 화소 전극과 상기 이웃한 게이트선과 중첩하는 부분의 폭보다 넓고,
    상기 화소 영역의 러빙 시작 부분에서 상기 화소 전극과 상기 데이터선이 중첩하는 부분의 폭은 상기 화소 전극과 상기 이웃한 데이터선과 중첩하는 부분의 폭보다 넓은 것이 특징인 액정 표시 장치용 박막 트랜지스터 어레이 기판.
  2. 제1항에서,
    상기 게이트선과 상기 데이터선이 교차하는 부분에 형성되어 있으며, 상기 게이트선에 연결되어 있는 게이트 전극, 상기 소스 전극 및 상기 드레인 전극을 포함하는 박막 트랜지스터를 더 포함하는 액정 표시 장치용 박막 트랜지스터 어레이 기판.
  3. 제2항에서,
    상기 화소 전극은 상기 유기 절연막의 접촉 구멍을 통하여 상기 드레인 전극과 연결되어 있는 액정 표시 장치용 박막 트랜지스터 어레이 기판.
  4. 제2항에서,
    상기 화소전극과 유지축전기를 이루는 유지전극을 더 포함하는 액정 표시 장치용 박막 트랜지스터 어레이 기판.
  5. 제2항에서,
    상기 데이터선 및 드레인 전극의 하부의 저항성 접촉층과 채널 영역을 가지는 반도체층을 더 포함하며, 상기 저항성 접촉층과 반도체층은 상기 채널 영역을 제외하면 상기 데이터선 및 드레인 전극과 그 평면 모양이 동일한 것이 특징인 액정 표시 장치용 박막트랜지스터 어레이 기판.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 제4항에서,
    상기 유지 전극은 상기 드레인 전극과 중첩하는 액정 표시 장치용 박막 트랜지스터 어레이 기판.
  13. 제4항에서,
    상기 유지 전극과 중첩하는 도전체 패턴을 더 포함하는 액정 표시 장치용 박막 트랜지스터 어레이 기판.
  14. 제13항에서,
    상기 도전체 패턴은 상기 화소 전극과 연결되어 있는 액정 표시 장치용 박막 트랜지스터 어레이 기판.
  15. 제14항에서,
    상기 도전체 패턴은 상기 데이터선과 동일한 층에 형성되어 있는 액정 표시 장치용 박막 트랜지스터 어레이 기판.
KR1020080130300A 2008-12-19 2008-12-19 액정 표시 장치용 박막 트랜지스터 어레이 기판 KR100929684B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080130300A KR100929684B1 (ko) 2008-12-19 2008-12-19 액정 표시 장치용 박막 트랜지스터 어레이 기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080130300A KR100929684B1 (ko) 2008-12-19 2008-12-19 액정 표시 장치용 박막 트랜지스터 어레이 기판

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020020031098A Division KR20030093519A (ko) 2002-06-03 2002-06-03 액정 표시 장치용 박막 트랜지스터 어레이 기판

Publications (2)

Publication Number Publication Date
KR20090005277A KR20090005277A (ko) 2009-01-13
KR100929684B1 true KR100929684B1 (ko) 2009-12-03

Family

ID=40487002

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080130300A KR100929684B1 (ko) 2008-12-19 2008-12-19 액정 표시 장치용 박막 트랜지스터 어레이 기판

Country Status (1)

Country Link
KR (1) KR100929684B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990047242A (ko) * 1997-12-03 1999-07-05 윤종용 액정 표시 장치의 화소 구조
KR20000060596A (ko) * 1999-03-17 2000-10-16 구본준 액정표시장치
KR20010007405A (ko) * 1999-06-23 2001-01-26 가타오카 마사타카 액정표시장치
KR20010109789A (ko) * 2000-06-02 2001-12-12 윤종용 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990047242A (ko) * 1997-12-03 1999-07-05 윤종용 액정 표시 장치의 화소 구조
KR20000060596A (ko) * 1999-03-17 2000-10-16 구본준 액정표시장치
KR20010007405A (ko) * 1999-06-23 2001-01-26 가타오카 마사타카 액정표시장치
KR20010109789A (ko) * 2000-06-02 2001-12-12 윤종용 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법

Also Published As

Publication number Publication date
KR20090005277A (ko) 2009-01-13

Similar Documents

Publication Publication Date Title
JP5351388B2 (ja) 表示装置
US7355206B2 (en) Thin film transistor array panel and manufacturing method thereof
US7358124B2 (en) Thin film transistor array panel and manufacturing method thereof
US7289171B2 (en) Thin film transistor array panel for liquid crystal display having pixel electrode
US7880849B2 (en) Display panel with TFT and gate line disposed between sub-electrodes of pixel electrode
KR102097024B1 (ko) 박막 트랜지스터 표시판
US20060157705A1 (en) Thin film transistor array panel
US7294854B2 (en) Thin film transistor array panel and liquid crystal display including the panel
KR101046923B1 (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
US20040257500A1 (en) Liquid crystal display
US7394099B2 (en) Thin film array panel
KR20060102953A (ko) 액정 표시 장치
KR20060100868A (ko) 액정 표시 장치
KR100929684B1 (ko) 액정 표시 장치용 박막 트랜지스터 어레이 기판
KR20050089463A (ko) 액정 표시 장치용 표시판의 제조 방법
KR20070016567A (ko) 액정 표시 장치
KR101054337B1 (ko) 표시 장치용 박막 트랜지스터 표시판
KR20080036367A (ko) 표시판
KR20060047183A (ko) 액정 표시 장치
KR20200037170A (ko) 박막 트랜지스터 표시판
KR20080101429A (ko) 표시판
KR20050103684A (ko) 박막 트랜지스터 표시판
KR20070003288A (ko) 액정 표시 장치
KR20060018058A (ko) 박막 트랜지스터 표시판
KR20040106769A (ko) 박막 트랜지스터 표시판

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121115

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141030

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee