KR20070048412A - 박막 트랜지스터 표시판 및 그 제조 방법 - Google Patents

박막 트랜지스터 표시판 및 그 제조 방법 Download PDF

Info

Publication number
KR20070048412A
KR20070048412A KR1020050105477A KR20050105477A KR20070048412A KR 20070048412 A KR20070048412 A KR 20070048412A KR 1020050105477 A KR1020050105477 A KR 1020050105477A KR 20050105477 A KR20050105477 A KR 20050105477A KR 20070048412 A KR20070048412 A KR 20070048412A
Authority
KR
South Korea
Prior art keywords
drain electrode
data line
thin film
color filter
film transistor
Prior art date
Application number
KR1020050105477A
Other languages
English (en)
Inventor
이은국
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050105477A priority Critical patent/KR20070048412A/ko
Publication of KR20070048412A publication Critical patent/KR20070048412A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13625—Patterning using multi-mask exposure
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Abstract

본 발명은 박막 트랜지스터 표시판에 관한 것이다. 박막 트랜지스터 표시판은 기판 위에 형성되어 있는 게이트선, 상기 게이트선 위에 형성되어 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있는 반도체층, 상기 반도체층 위에 형성되어 있는 데이터선 및 드레인 전극, 상기 데이터선 및 드레인 전극 위에 형성되어 있는 색 필터, 그리고 상기 색 필터 위에 형성되어 있는 화소 전극을 포함한다. 이와 같이 보호막 대신에 색필터를 형성한 후 그 위에 화소 전극을 형성하므로, 박막 트랜지스터 표시판의 제조 공정이 간단해지고 제조 비용을 줄어든다.
박막트랜지스터표시판, 슬릿, 마스크, 색필터, 보호막

Description

박막 트랜지스터 표시판 및 그 제조 방법 {THIN FILM TRANSISTOR ARRAY PANEL AND MANUFACTURING METHOD THEREOF}
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이다.
도 2a 및 도 2b는 각각 도 1의 박막 트랜지스터 표시판을 IIa-IIa 선 및 IIb-IIb 선을 따라 잘라 도시한 단면도이다.
도 3, 도 8 및 도 12는 각각 도 1 내지 도 2b에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 배치도로서, 공정 순서대로 나열한 도면이다.
도 4a 및 도 4b는 각각 도 3의 박막 트랜지스터 표시판을 IVa-IVa 선 및 IVb-IVb 선을 따라 잘라 도시한 단면도이다.
도 5a 및 도 5b는 각각 도 4a 및 도 4b 다음 단계에서의 도면이다.
도 6a 및 도 6b는 각각 도 5a 및 도 5b 다음 단계에서의 도면이다.
도 7a 및 도 7b는 각각 도 6a 및 도 6b 다음 단계에서의 도면이다.
도 9a 및 도 9b는 각각 도 8의 박막 트랜지스터 표시판을 IXa-IXa 선 및 IXb-IXb 선을 따라 잘라 도시한 단면도이다.
도 10a 및 도 10b는 각각 도 9a 및 도 9b 다음 단계에서의 도면이다.
도 11a 및 도 11b는 각각 도 10a 및 도 10b 다음 단계에서의 도면이다.
도 13a 및 도 13b는 각각 도 12의 박막 트랜지스터 표시판을 XIIIa-XIIIa 선 및 XIIIb-XIIIb 선을 따라 잘라 도시한 단면도이다.
본 발명은 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것이다.
박막 트랜지스터 표시판(thin film transistor, TFT)은 액정 표시 장치나 유기 EL(electro luminescence) 표시 장치 등에서 각 화소를 독립적으로 구동하기 위한 회로 기판으로 사용된다.
박막 트랜지스터 표시판은 게이트 신호를 전달하는 게이트선과 데이터 신호를 전달하는 데이터선이 형성되어 있고, 게이트선과 데이터선에 연결되어 있는 박막 트랜지스터 및 박막 트랜지스터와 연결되어 있는 화소 전극 등을 포함하고 있다.
박막 트랜지스터는 게이트선을 통하여 전달되는 게이트 신호에 따라 데이터선을 통하여 화소 전극에 전달되는 데이터 신호를 제어하는 스위칭 소자로서, 게이트선에 연결되어 있는 게이트 전극과 채널을 형성하는 반도체층, 데이터선에 연결되어 있는 소스 전극과 반도체층을 중심으로 소스 전극과 마주하는 드레인 전극 등으로 이루어진다.
그런데 이러한 박막 트랜지스터 표시판을 제조하기 위해서는 여러 번의 사진 식각 공정이 소요된다. 각 사진 식각 공정은 복잡한 여러 세부 공정들을 포함하고 있어서 사진 식각 공정의 횟수가 박막 트랜지스터 표시판 제조 공정의 소요 시간과 비용을 좌우한다.
본 발명이 이루고자 하는 기술적 과제는 박막 트랜지스터 표시판의 제조 공정을 간소화하는 것이다.
이러한 기술적 과제를 해결하기 위한 본 발명의 한 특징에 따른 박막 트랜지스터 표시판의 제조 방법은, 기판 위에 게이트선과 유지 전극선을 형성하는 단계, 상기 게이트선과 상기 유지 전극선 위에 절연막을 형성하는 단계, 상기 절연막 위에 반도체층을 형성하는 단계, 상기 반도체층 위에 저항성 접촉 부재를 형성하는 단계, 상기 저항성 접촉 부재 위에 데이터선 및 드레인 전극을 형성하는 단계, 상기 데이터선 및 드레인 전극 위에 제1 부분과 상기 제1 부분보다 두께가 얇은 제2 부분을 포함하고 상기 드레인 전극의 일부를 드러내는 제1 접촉 구멍을 구비한 색필터를 형성하는 단계, 상기 색필터 위에 상기 드레인 전극과 접촉하는 화소 전극을 형성하는 단계를 포함한다.
상기 색필터는 차광 영역, 반투과 영역 및 투과 영역을 가지는 광마스크를 사용하여 형성하는 것이 좋다.
상기 색필터 형성 단계는 상기 게이트선의 끝 부분을 드러내는 제2 접촉 구멍과 상기 데이터선의 끝 부분을 드러내는 제3 접촉 구멍을 형성하는 단계를 포함할 수 있다.
상기 반도체층 형성 단계와 상기 데이터선 및 상기 드레인 전극 형성 단계는, 상기 게이트선 위에 게이트 절연막, 진성 비정질 규소층, 불순물 비정질 규소층, 데이터 도전층을 차례로 증착하는 단계, 상기 데이터 도전층 위에 위치에 따라 두께가 상이한 감광막을 형성하는 단계, 그리고 상기 감광막을 마스크로 하여 상기 데이터 도전층, 상기 불순물 비정질 규소층 및 상기 진성 비정질 규소층을 선택적으로 식각하여 상기 데이터선 및 상기 드레인 전극과 상기 저항성 접촉 부재를 형성하는 단계를 포함할 수 있다.
이때, 상기 감광막은 차광 영역, 반투과 영역 및 투과 영역을 가지는 광마스크를 사용하여 형성하는 것이 바람직하다.
또한 상기 반도체층 형성 단계와 상기 데이터선 및 상기 드레인 전극 형성 단계는 상기 감광막을 마스크로 하여 노출된 절연막을 제거하는 단계를 더 포함하는 것이 바람직하다.
본 발명의 다른 특징에 따른 박막 트랜지스터 표시판은, 기판 위에 형성되어 있는 게이트선, 상기 게이트선 위에 형성되어 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있는 반도체층, 상기 반도체층 위에 형성되어 있는 데이터선 및 드레인 전극, 상기 데이터선 및 드레인 전극 위에 형성되어 있는 색 필터, 그리고 상기 색 필터 위에 형성되어 있는 화소 전극을 포함한다.
상기 색필터는 상기 드레인 전극의 일부를 드러내는 제1 접촉 구멍을 포함하고, 상기 제1 접촉 구멍을 통하여 상기 화소 전극과 접촉하는 것이 좋다.
상기 색필터는 상기 게이트 전극의 끝부분을 드러내는 제2 접촉 구멍과 상기 데이터선의 끝 부분을 드러내는 제3 접촉 구멍을 더 포함할 수 있다.
상기 색필터는 적색, 녹색, 청색 중 어느 하나를 표현하는 것이 바람직하다.
각각 다른 색상을 갖고 가로 방향으로 인접한 두 색필터는 상기 데이터선 위에서 일부 중첩할 수 있다.
상기 반도체와 상기 데이터선 및 상기 드레인 전극 사이에 형성되어 있는 저항성 접촉층을 더 포함할 수 있다.
상기 게이트선과 동일한 층으로 이루어져 있으며 상기 드레인 전극 및 상기 화소 전극과 중첩하는 유지 축전기를 더 포함하는 것이 좋고, 상기 유지 축전기 위에 형성된 상기 색필터의 두께는 다른 부분 위에 형성된 색필터의 두께보다 얇은 것이 바람직하다.
상기 데이터선은 소스 전극을 구비하고, 상기 반도체층은 상기 소스 전극과 상기 드레인 전극 사이를 제외하면 상기 데이터선 및 드레인 전극으로 덮여져 있는 것이 바람직하다. 이때, 상기 게이트 절연막은 상기 소스 전극과 상기 드레인 전극 사이를 제외하고는 상기 데이터선 및 상기 드레인 전극과 실질적으로 동일한 평면 모양을 가지는 것이 바람직하다.
이하 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나 타내었으며, 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 실시예에 따른 박막 트랜지스터 표시판 및 그 제조 방법에 대하여 첨부한 도면을 참고로 하여 상세하게 설명한다.
먼저, 도 1 내지 도 2b를 참고로 하여 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판에 대하여 상세히 설명한다.
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 2a 및 도 2b는 각각 도 1의 박막 트랜지스터 표시판을 IIa-IIa 선 및 IIb-IIb 선을 따라 잘라 도시한 단면도의 한 예이다.
도 1 내지 도 2b에 도시한 바와 같이, 액정 표시 장치는 하측의 박막 트랜지스터 표시판(100)과 이와 마주보고 있는 상측의 색필터 표시판(200) 및 이들 사이에 형성되어 있으며, 두 표시판(100, 200) 사이에 주입되어 있는 액정층(3)으로 이루어진다.
먼저, 도 1 내지 도 2b를 참고로 하여 박막 트랜지스터 표시판(100)에 대하여 상세히 설명한다.
도 1 내지 도 2b에 도시한 바와 같이, 투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 복수의 게이트선(gate line)(121) 및 복수의 유지 전 극선(storage electrode line)(131)이 형성되어 있다.
게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있다. 각 게이트선(121)은 아래로 돌출한 복수의 게이트 전극(gate electrode)(124)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(129)을 포함한다. 게이트 신호를 생성하는 게이트 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(flexible printed circuit film)(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 게이트 구동 회로가 기판(110) 위에 집적되어 있는 경우 게이트선(121)이 연장되어 이와 직접 연결될 수 있다.
유지 전극선(131)은 주로 가로 방향으로 뻗어 있고, 폭이 아래 위로 확장한 확장부를 포함한다. 유지 전극선(131)에는 액정 표시 장치의 공통 전극 표시판(200)의 공통 전극(common electrode)(270)에 인가되는 공통 전압(common voltage) 따위의 소정의 전압이 인가된다.
게이트선(121) 및 유지 전극선(131)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 따위로 만들어질 수 있다. 그러나 이들은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수도 있다. 이 중 한 도전막은 신호 지연이나 전압 강하를 줄일 수 있도록 비저항(resistivity)이 낮은 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 만들어진다. 이와는 달리, 다른 도전막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 물리적, 화학적, 전기적 접촉 특성이 우수한 물질, 이를테면 몰리브덴 계열 금속, 크롬, 탄탈륨, 티타늄 등으로 만들어진다. 이러한 조합의 좋은 예로는 크롬 하부막과 알루미늄 (합금) 상부막 및 알루미늄 (합금) 하부막과 몰리브덴 (합금) 상부막을 들 수 있다. 그러나 게이트선(121) 및 유지 전극선(131)은 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.
게이트선(121) 및 유지 전극선(131)의 측면은 기판(110) 면에 대하여 경사져 있으며 그 경사각은 약 30° 내지 약 80°인 것이 바람직하다.
게이트선(121) 및 유지 전극선(131) 위에는 질화규소(SiNx) 또는 산화규소(SiOx) 따위로 만들어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다.
게이트 절연막(140) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 또는 다결정 규소(polysilicon) 등으로 만들어진 복수의 선형 반도체(151)가 형성되어 있다. 선형 반도체(151)는 주로 세로 방향으로 뻗어 있으며, 게이트 전극(124)을 향하여 뻗어 나온 복수의 돌출부(projection)(154)를 포함한다.
반도체(151) 위에는 복수의 선형 및 섬형 저항성 접촉 부재(ohmic contact)(161, 165)가 형성되어 있다. 저항성 접촉 부재(161, 165)는 인 따위의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어 지거나 실리사이드(silicide)로 만들어질 수 있다. 선형 저항성 접촉 부재(161)는 복수의 돌출부(163)를 가지고 있으며, 이 돌출부(163)와 섬형 저항성 접촉 부재(165)는 쌍을 이루어 반도체(151)의 돌출부(154) 위에 배치되어 있다.
반도체(151)와 저항성 접촉 부재(161, 165) 의 측면 역시 기판(110)의 면에 대하여 경사져 있으며 경사각은 30° 내지 80°정도이다.
저항성 접촉 부재(161, 165) 위에는 복수의 데이터선(data line)(171)과 복수의 드레인 전극(drain electrode)(175)이 형성되어 있다.
데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121)과 교차한다. 각 데이터선(171)은 게이트 전극(124)을 향하여 뻗은 복수의 소스 전극(source electrode)(173)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(179)을 포함한다. 데이터 신호를 생성하는 데이터 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 데이터 구동 회로가 기판(110) 위에 집적되어 있는 경우, 데이터선(171)이 연장되어 이와 직접 연결될 수 있다.
드레인 전극(175)은 데이터선(171)과 분리되어 있으며 게이트 전극(124)을 중심으로 소스 전극(173)과 마주한다. 각 드레인 전극(175)은 넓은 한쪽 끝 부분인 확장부(177)와 막대형인 다른 쪽 끝 부분을 가지고 있으며, 막대형 끝 부분은 구부러진 소스 전극(173)으로 일부 둘러싸여 있다.
하나의 게이트 전극(124), 하나의 소스 전극(173) 및 하나의 드레인 전극 (175)은 반도체(151)의 돌출부(154)와 함께 하나의 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 돌출부(154)에 형성된다.
데이터선(171) 및 드레인 전극(175)은 몰리브덴, 크롬, 탄탈륨 및 티타늄 등 내화성 금속(refractory metal) 또는 이들의 합금으로 만들어지는 것이 바람직하며, 내화성 금속막(도시하지 않음)과 저저항 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수 있다. 다중막 구조의 예로는 크롬 또는 몰리브덴 (합금) 하부막과 알루미늄 (합금) 상부막의 이중막, 몰리브덴 (합금) 하부막과 알루미늄 (합금) 중간막과 몰리브덴 (합금) 상부막의 삼중막을 들 수 있다. 그러나 데이터선(171) 및 드레인 전극(175)은 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.
데이터선(171) 및 드레인 전극(175) 또한 그 측면이 기판(110) 면에 대하여 30° 내지 80° 정도의 경사각으로 기울어진 것이 바람직하다.
저항성 접촉 부재(161, 165)는 그 아래의 반도체(151)와 그 위의 데이터선(171) 및 드레인 전극(175) 사이에만 존재하며 이들 사이의 접촉 저항을 낮추어 준다.
반도체(151)는 데이터선(171), 드레인 전극(175) 및 그 아래의 저항성 접촉 부재(161, 165)와 실질적으로 동일한 평면 모양이다. 그러나 반도체(151)에는 소스 전극(173)과 드레인 전극(175) 사이를 비롯하여 데이터선(171) 및 드레인 전극(175)으로 가리지 않고 노출된 부분이 있다.
게이트 절연막(140)은 반도체(151)이 노출된 부분을 제외하고는 데이터선(171), 드레인 전극(175) 및 그 아래의 저항성 접촉 부재(161, 165)와 실질적으로 동일한 평면 모양이다.데이터선(171), 드레인 전극(175) 및 노출된 반도체(154) 부분 위에는 적색, 녹색 및 청색 색필터(R, G, B)가 형성되어 있다. 각각의 색필터(R, G, B)는 세로 방향으로 길게 뻗어 있다.
인접한 색필터는 데이터선(171) 위에서 서로 중첩되어 있으나, 데이터선(171) 위에서 동일한 경계선을 가질 수 도 있다.
색필터(R, G, B) 중 하나의 색필터에는 게이트선(121)의 끝 부분(129)을 드러내는 복수의 접촉 구멍(181)이 형성되어 있고, 각 색필터(R, G, G)에는 대략 게이트선(121)과 데이터선(171)으로 둘러싸인 영역에서 드레인 전극(175)의 확장부(177)의 일부를 드러내는 복수의 접촉 구멍(187)이 형성되어 있다. 본 실시예에서, 게이트선(121)의 끝 부분(129)에는 접촉 구멍(181)을 구비한 적색 색필터(R)가 덮여져 있다. 또한 데이터선(171) 위에서 중첩되어 있는 두 색상의 색필터에는 데이터선(171)의 끝 부분(179)을 드러내는 복수의 접촉 구멍(contact hole)(182)이 형성되어 있다. 도 1 내지 도 2b에서는 청색 색필터(B)와 적색 색필터(R)가 중첩되는 데이터선(171)의 끝 부분(179)을 나타내고 있다.
색필터(R, G, B)는 규칙적으로, 예를 들어 가로 방향으로 적색, 녹색 및 청색의 순서로 배열되어 있다.
노출된 게이트선(121), 노출된 데이터선(171) 및 노출된 드레인 전극(175), 그리고 색필터(R, G, B) 위에는 복수의 화소 전극(pixel electrode)(191) 및 복수 의 접촉 보조 부재(contact assistant)(81, 82)가 형성되어 있다. 이들은 ITO 또는 IZO 등의 투명한 도전 물질이나 알루미늄, 은, 크롬 또는 그 합금 등의 반사성 금속으로 만들어질 수 있다.
화소 전극(191)은 접촉 구멍(187)을 통하여 드레인 전극(175)과 물리적·전기적으로 연결되어 있으며, 드레인 전극(175)으로부터 데이터 전압을 인가 받는다. 데이터 전압이 인가된 화소 전극(191)은 공통 전압(common voltage)을 인가 받는 다른 표시판(200)의 공통 전극(common electrode)(270)과 함께 전기장을 생성함으로써 두 전극 사이의 액정층(3)의 액정 분자의 방향을 결정한다. 이와 같이 결정된 액정 분자의 방향에 따라 액정층을 통과하는 빛의 편광이 달라진다. 화소 전극(191)과 공통 전극은 축전기[이하 “액정 축전기(liquid crystal capacitor)”라 함]를 이루어 박막 트랜지스터가 턴 오프된 후에도 인가된 전압을 유지한다.
화소 전극(191)은 유지 전극선(131)과 중첩한다. 화소 전극(191) 및 이와 전기적으로 연결된 드레인 전극(175)이 유지 전극선(131)과 중첩하여 이루는 축전기를 유지 축전기(storage capacitor)라 하며, 유지 축전기는 액정 축전기의 전압 유지 능력을 강화한다. 이와는 달리, 유지 축전기는 화소 전극(191)과 이에 인접한 다른 게이트선(121)[이를 전단 게이트선(previous gate line)이라 함]과의 중첩으로 만들어질 수 있다.
접촉 보조 부재(81, 82)는 각각 접촉 구멍(181, 182)을 통하여 게이트선(121)의 끝 부분(129) 및 데이터선(171)의 끝 부분(179)과 연결된다. 접촉 보조 부재(81, 82)는 게이트선(121)의 끝 부분(129) 및 데이터선(171)의 끝 부분(179)과 외부 장치와의 접착성을 보완하고 이들을 보호한다.
게이트선(121)의 끝 부분(129)에 형성된 색필터(R)와 유지 축전기(131) 위에 형성된 색필터(R, G, B)의 두께는 다른 부분 위에 형성된 색필터(R, G, B)의 두께보다 얇고, 바람직하게는 1/2 정도이다. 이러한, 색필터(R, G, B)의 두께 차이로 인해, 게이트선(121)의 끝 부분(129)에서는 색필터(R)의 두께가 얇아져 외부의 다른 전자 부품과의 접촉을 위한 OLB(out lead bonding) 작업이 용이해지고 단선 및 접촉 불량이 줄어든다. 또한 유지 축전기(131) 부분의 색필터(R, G, B)의 두께 역시 얇아지므로 유지 축전기(131)와 화소 전극(191) 사이의 간격이 가까워져 유지 축전기의 정전 용량이 증가한다.
이러한 본 발명의 실시예에 따른 액정 표시 장치에서 공통 전극 표시판(200)은 투명한 유리 또는 플라스틱 등으로 만들어진 절연 기판(210) 위에 전면적으로 형성되어 있는 공통 전극(127)을 포함하고 있다.
표시판(100, 200)의 안쪽 면에는 배향막(alignment layer)(11, 21)이 도포되어 있으며 이들은 수평 배향막 또는 수직 배향막일 수 있다. 표시판(100, 200)의 바깥쪽 면에는 편광자(polarizer)(도시하지 않음)가 구비되어 있는데, 두 편광자의 편광축은 직교하며 이중 한 편광축은 게이트선(121)에 대하여 나란한 것이 바람직하다. 반사형 액정 표시 장치의 경우에는 두 개의 편광자 중 하나가 생략될 수 있다.
본 실시예에 따른 액정 표시 장치는 액정층(3)의 지연을 보상하기 위한 위상 지연막(retardation film)(도시하지 않음)을 더 포함할 수 있다. 액정 표시 장치 는 또한 편광자, 위상 지연막, 표시판(100, 200) 및 액정층(3)에 빛을 공급하는 조명부(backlight unit)(도시하지 않음)를 포함할 수 있다.
이처럼 색 필터 또는 차광 부재 등과 같이 패터닝된 박막을 구비하지 않으므로 액정 표시 장치를 완성하기 위해 박막 트랜지스터 표시판과 정렬시킬 때 오정렬을 고려하지 않아도 된다.
그러면, 도 1 내지 도 2b에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법에서 대하여 도 3 내지 도 12b와 앞서의 도 1 내지 도 2b를 참고로 하여 상세히 설명한다.
도 3, 도 8 및 도 12는 각각 도 1 내지 도 2b에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 배치도로서, 공정 순서대로 나열한 도면이다.
도 4a 및 도 4b는 각각 도 3의 박막 트랜지스터 표시판을 IVa-IVa 선 및 IVb-IVb 선을 따라 잘라 도시한 단면도이고, 도 5a 및 도 5b는 각각 도 4a 및 도 4b 다음 단계에서의 도면이며, 도 6a 및 도 6b는 각각 도 5a 및 도 5b 다음 단계에서의 도면이다. 도 7a 및 도 7b는 각각 도 6a 및 도 6b 다음 단계에서의 도면이다. 도 9a 및 도 9b는 각각 도 8의 박막 트랜지스터 표시판을 IXa-IXa 선 및 IXb-IXb 선을 따라 잘라 도시한 단면도고, 도 10a 및 도 10b는 각각 도 9a 및 도 9b 다음 단계에서의 도면이며, 도 11a 및 도 11b는 각각 도 10a 및 도 10b 다음 단계에서의 도면이다. 또한, 도 13a 및 도 13b는 각각 도 12의 박막 트랜지스터 표시판을 XIIIa-XIIIa 선 및 XIIIb-XIIIb 선을 따라 잘라 도시한 단면도이다.
먼저, 도 3 내지 4b에 도시한 바와 같이, 투명한 유리 따위로 만들어진 절연 기판(110) 위에 금속 따위의 도전체층을 스퍼터링 따위의 방법으로 1,000 Å 내지 3,000 Å의 두께로 증착하고 사진 식각하여 복수의 게이트 전극(124)을 포함하는 복수의 게이트선(121)을 형성한다.
다음, 도 5a 및 도 5b에 도시한 바와 같이, 게이트 절연막(140), 진성 비정질 규소층(150), 불순물 비정질 규소층(160)을 화학 기상 증착법(CVD) 등으로 연속하여 적층한다. 이어 금속 따위의 도전체층(170)을 스퍼터링 등의 방법으로 소정의 두께로 증착한 다음 그 위에 감광막(40)을 1 μm 내지 2 μm의 두께로 도포한다.
그 후, 광마스크(도시하지 않음)를 통하여 감광막(40)에 빛을 조사한 후 현상한다. 현상된 감광막의 두께는 위치에 따라 다른데, 도 5a 및 도 5b에서 감광막(40)은 두께가 점점 작아지는 제1 내지 제3 부분으로 이루어진다. 영역(A)(이하 배선 영역이라 함)에 위치한 제1 부분과 영역(B)(이하 채널 영역이라 함)에 위치한 제2 부분은 각각 도면 부호 42와 44로 나타내었고 영역(C)(이하 기타 영역이라 함)에 위치한 제3 부분에 대한 도면 부호는 부여하지 않았는데, 이는 제3 부분이 0의 두께를 가지고 있어 아래의 도전체층(170)이 드러나 있기 때문이다. 제1 부분(42)과 제2 부분(44)의 두께의 비는 후속 공정에서의 공정 조건에 따라 다르게 하되, 제2 부분(44)의 두께를 제1 부분(42)의 두께의 1/2 이하로 하는 것이 바람직하며, 예를 들면, 4,000 Å 이하인 것이 좋다.
이와 같이, 위치에 따라 감광막의 두께를 달리하는 방법으로 여러 가지가 있 을 수 있는데, 노광 마스크에 투과 영역(light transmitting area)과 차광 영역(light blocking area)뿐 아니라 반투과 영역(translucent area)을 두는 것이 그 예이다. 반투과 영역에는 슬릿(slit) 패턴, 격자 패턴(lattice pattern) 또는 투과율이 중간이거나 두께가 중간인 박막이 구비된다. 슬릿 패턴을 사용할 때에는, 슬릿의 폭이나 슬릿 사이의 간격이 사진 공정에 사용하는 노광기의 분해능(resolution)보다 작은 것이 바람직하다. 다른 예로는 리플로우(reflow)가 가능한 감광막을 사용하는 것이다. 즉, 투과 영역과 차광 영역만을 지닌 통상의 마스크로 리플로우 가능한 감광막을 형성한 다음 리플로우시켜 감광막이 잔류하지 않은 영역으로 흘러내리도록 함으로써 얇은 부분을 형성한다.
적절한 공정 조건을 주면 감광막(42, 44)의 두께 차 때문에 하부 층들을 선택적으로 식각할 수 있다. 따라서 일련의 식각 단계를 통하여 도 6a 내지 7b에 도시한 바와 같은 복수의 소스 전극(173)을 포함하는 복수의 데이터선(171) 및 확장부(177)를 포함하는 복수의 드레인 전극(175)을 형성하고 복수의 돌출부(163)를 각각 포함하는 복수의 선형 저항성 접촉 부재(161) 및 복수의 섬형 저항성 접촉 부재(165), 그리고 복수의 돌출부(154)를 포함하는 복수의 선형 반도체(151)를 형성한다.
설명의 편의상, 배선 영역(A)에 위치한 도전체층(170), 불순물 비정질 규소층(160), 진성 비정질 규소층(150)의 부분을 제1 부분이라 하고, 채널 영역(B)에 위치한 도전체층(170), 불순물 비정질 규소층(160), 진성 비정질 규소층(150)의 부분을 제2 부분이라 하고, 기타 영역(C)에 위치한 도전체층(170), 불순물 비정질 규 소층(160), 진성 비정질 규소층(150)의 부분을 제3 부분이라 하자.
이러한 구조를 형성하는 순서의 한 예는 다음과 같다.
(1) 기타 영역(C)에 위치한 도전체층(170), 불순물 비정질 규소층(160) 및 진성 비정질 규소층(150)의 제3 부분 제거,
(2) 채널 영역(B)에 위치한 감광막의 제2 부분(44) 제거,
(3) 채널 영역(B)에 위치한 도전체층(170) 및 불순물 비정질 규소층(160)의 제2 부분 제거, 그리고
(4) 배선 영역(A)에 위치한 감광막의 제1 부분(42) 제거.
이러한 순서의 다른 예는 다음과 같다.
(1) 기타 영역(C)에 위치한 도전체층(170)의 제3 부분 제거,
(2) 채널 영역(B)에 위치한 감광막의 제2 부분(44) 제거,
(3) 기타 영역(C)에 위치한 불순물 비정질 규소층(160) 및 진성 비정질 규소층(150)의 제3 부분 제거,
(4) 채널 영역(B)에 위치한 도전체층(170)의 제2 부분 제거,
(5) 배선 영역(A)에 위치한 감광막의 제1 부분(42) 제거, 그리고
(6) 채널 영역(B)에 위치한 불순물 비정질 규소층(160)의 제2 부분 제거.
감광막의 제2 부분(44)을 제거할 때 감광막의 제1 부분(42)의 두께가 줄겠지만, 감광막의 제2 부분(44)의 두께가 감광막의 제1 부분(42)보다 얇기 때문에, 하부층이 제거되거나 식각되는 것을 방지하는 제1 부분(42)이 제거되지는 않는다.
적절한 식각 조건을 선택하면, 감광막의 제3 부분 아래의 불순물 비정질 규 소층(160) 및 진성 비정질 규소층(150) 부분과 감광막의 제2 부분(44)을 동시에 제거할 수 있다. 이와 유사하게, 감광막의 제2 부분(44) 아래의 불순물 비정질 규소층(160) 부분과 감광막의 제1 부분(42)을 동시에 제거할 수 있다.
이어, 도 8 내지 9b에 도시한 바와 같이 남아 있는 감광막의 제1 부분(42)을 마스크로 하여 노출된 게이트 절연막(140)을 제거한 후, 감광막의 제1 부분(42)은 애싱(ashing) 등을 통하여 제거한다. 이때, 노출된 반도체층(154)과 선택비를 가지는 F(florin) 계열이나 Cl계열 등을 제외한 건식 식각을 실시하여 노출된 게이트 절연막(140) 부분만을 제거한다.
다음 노출된 반도체층(154)의 표면을 안정화시키기 위하여 산소 플라스마를 실시하는 것이 바람직하다.
이어 도 10a 및 도 10b에 도시한 바와 같이, 데이터선(171), 드레인 전극(175), 노출된 반도체층(154) 및 노출된 기판(110) 위에 안료를 포함하는 색필터용 감광막(50)을 도포하고 그 위에 광마스크(60)를 정렬한다.
감광막은 광중합 개시제, 단량체(monomer), 결착제(binder) 등을 포함하는 광중합형 감광성 조성물과 적색, 녹색 및 청색의 안료 중 하나를 포함하는 비수계 분산액을 도포하여 형성할 수 있다. 도 10a 및 도 10b에서 색필터용 감광막(50)은 적색 안료를 포함하고 있다.
광마스크(60)는 투명한 기판(61)과 그 위의 불투명한 차광층(62)으로 이루어지며, 차광층(62)의 폭이 일정 폭 이상 없는 투과 영역(TA)과 소정 폭 이상 차광층(62)이 있는 차광 영역(BA), 그리고 차광층(62)의 폭 또는 간격이 소정 값 이하인 슬릿형 반투과 영역(SA)을 포함한다.
반투과 영역(SA)은 게이트선(121) 및 데이터선(171)의 끝 부분(129, 179)의 대략 주변부 및 유지 축전기(131)와 마주보고, 투과 영역(TA)은 게이트선(121) 및 데이터선(171)의 끝 부분(129, 179)의 대략 가운데 부분과 드레인 전극(175)의 확장부(177)의 일부와 마주보며, 그 외의 부분은 차광 영역(BA)과 마주본다.
이러한 광마스크(60)를 통하여 적색의 색필터용 감광막(50)에 빛을 조사한 후 현상하면 도 11a 및 도 11b에 도시한 바와 같이, 두께가 두꺼운 제1 부분(52)과 얇은 제2 부분(54)을 구비한 적색 색필터(R)가 형성된다. 적색 색필터(R)에는 게이트선(121)의 끝 부분(129)의 일부와 데이터선(171)의 끝 부분(179)의 일부를 드러내는 접촉 구멍(181, 182)과 드레인 전극(175)의 확장부(177)의 일부를 드러내는 접촉 구멍(187)이 형성된다.
도 10a 내지 도 11b에 도시한 것과 같이 다시 녹색 필터용 감광막을 도포하여 투과 영역, 차광 영역 및 반투과 영역을 포함한 광마스크를 통해 빛을 조사하여 복수의 접촉 구멍(187)을 구비한 녹색 색필터(G)를 형성하고, 다시 동일한 방식으로 청색 필터용 감광막을 도포하여 복수의 접촉 구멍(187)을 구비한 청색 색필터(B)를 형성한다. 이때, 데이터선(171)의 끝 부분(179)에는 대략 가로 방향으로 인접한 두 색필터가 중첩되는 부분에 접촉 구멍(182)이 형성되어 있다.
이어 도 12 내지 도 13b에 도시한 바와 같이, 색필터(R, G, B), 노출된 게이트선(121), 노출된 데이터선(171) 및 드레인 전극(175) 위에 IZO 또는 ITO 또는 a-ITO 등을 스퍼터링으로 적층하여 도전체막(90)을 형성하고, 도전체막(90)을 식각하 여 복수의 화소 전극(191) 및 복수의 접촉 보조 부재(81, 82)를 형성한다(도 1과 도 2a 및 도 2b 참조). IZO의 경우 스퍼터링 표적으로는 일본 이데미츠(Idemitsu)사의 IDIXO(indium x-metal oxide)라는 상품을 사용할 수 있고, In2O3 및 ZnO를 포함하며, 인듐과 아연의 총량에서 아연이 차지하는 함유량은 약 15-20 atomic% 범위인 것이 바람직하다. 또한, IZO의 스퍼터링 온도는 250℃ 이하인 것이 다른 도전체와의 접촉 저항을 최소화하기 위해 바람직하다.
본 발명의 실시예에서, 화소 전극(191)은 인접한 데이터선(171)이나 게이트선(121)과 중첩하지 않지만, 이들과 동일한 경계선을 가질 수 있거나 중첩할 수도 있다.
이와 같이, 보호막을 형성하지 않고, 색필터(R, G, B)를 박막 트랜지스터 표시판(100)에 형성한 후 그 위에 화소 전극(191)을 형성한다.
이상에서 설명한 바와 같이 본 발명에 따르면 데이터선 및 드레인 전극과 그 하부의 저항성 접촉 부재 및 반도체(151)를 하나의 사진 공정으로 형성하고, 보호막을 형성하기 위한 공정을 생략하여 전체 공정을 간소화한다. 따라서 박막 트랜지스터 표시판의 제조 시간과 비용을 절감할 수 있다.
보호막 대신 색필터를 형성한 후 그 위에 화소 전극을 형성하므로 박막 트랜지스터 표시판의 제조 공정이 간단해지고 제조 비용이 줄어든다.
또한 색필터가 하부 표시판인 박막 트랜지스터 표시판 위에 형성함으로써, 상부 표시판인 공통 전극 표시판의 구조가 간단해진다. 이로 인해, 액정 표시 장치를 완성하기 위해 박막 트랜지스터 표시판과 공통 전극 표시판을 정렬시킬 때 오정렬로 인한 불량률이 줄어든다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (15)

  1. 기판 위에 게이트선과 유지 전극선을 형성하는 단계,
    상기 게이트선과 상기 유지 전극선 위에 절연막을 형성하는 단계,
    상기 절연막 위에 반도체층을 형성하는 단계,
    상기 반도체층 위에 저항성 접촉 부재를 형성하는 단계,
    상기 저항성 접촉 부재 위에 데이터선 및 드레인 전극을 형성하는 단계,
    상기 데이터선 및 드레인 전극 위에 제1 부분과 상기 제1 부분보다 두께가 얇은 제2 부분을 포함하고 상기 드레인 전극의 일부를 드러내는 제1 접촉 구멍을 구비한 색필터를 형성하는 단계
    상기 색필터 위에 상기 드레인 전극과 접촉하는 화소 전극을 형성하는 단계
    를 포함하는
    박막 트랜지스터 표시판의 제조 방법.
  2. 제1항에서
    상기 색필터는 차광 영역, 반투과 영역 및 투과 영역을 가지는 광마스크를 사용하여 형성하는 박막 트랜지스터 표시판의 제조 방법.
  3. 제1항에서
    상기 색필터 형성 단계는 상기 게이트선의 끝 부분을 드러내는 제2 접촉 구 멍과 상기 데이터선의 끝 부분을 드러내는 제3 접촉 구멍을 형성하는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  4. 제1항에서,
    상기 반도체층 형성 단계와 상기 데이터선 및 상기 드레인 전극 형성 단계는,
    상기 게이트선 위에 게이트 절연막, 진성 비정질 규소층, 불순물 비정질 규소층, 데이터 도전층을 차례로 증착하는 단계,
    상기 데이터 도전층 위에 위치에 따라 두께가 상이한 감광막을 형성하는 단계, 그리고
    상기 감광막을 마스크로 하여 상기 데이터 도전층, 상기 불순물 비정질 규소층 및 상기 진성 비정질 규소층을 선택적으로 식각하여 상기 데이터선 및 상기 드레인 전극과 상기 저항성 접촉 부재를 형성하는 단계
    를 포함하는
    박막 트랜지스터 표시판의 제조 방법.
  5. 제4항에서,
    상기 감광막은 차광 영역, 반투과 영역 및 투과 영역을 가지는 광마스크를 사용하여 형성하는 박막 트랜지스터 표시판의 제조 방법.
  6. 제4항에서,
    상기 반도체층 형성 단계와 상기 데이터선 및 상기 드레인 전극 형성 단계는 상기 감광막을 마스크로 하여 노출된 절연막을 제거하는 단계를 더 포함하는 박막 트랜지스터 표시판의 제조 방법.
  7. 기판 위에 형성되어 있는 게이트선,
    상기 게이트선 위에 형성되어 있는 게이트 절연막,
    상기 게이트 절연막 위에 형성되어 있는 반도체층,
    상기 반도체층 위에 형성되어 있는 데이터선 및 드레인 전극,
    상기 데이터선 및 드레인 전극 위에 형성되어 있는 색 필터, 그리고
    상기 색 필터 위에 형성되어 있는 화소 전극
    를 포함하는 박막 트랜지스터 표시판.
  8. 제7항에서,
    상기 색필터는 상기 드레인 전극의 일부를 드러내는 제1 접촉 구멍을 포함하고, 상기 제1 접촉 구멍을 통하여 상기 화소 전극과 접촉하는 박막 트랜지스터 표시판.
  9. 제8항에서,
    상기 색필터는 상기 게이트 전극의 끝부분을 드러내는 제2 접촉 구멍과 상기 데이터선의 끝 부분을 드러내는 제3 접촉 구멍을 더 포함하는 박막 트랜지스터 표시판.
  10. 제7항 내지 제9항 중 어느 한 항에서,
    상기 색필터는 적색, 녹색, 청색 중 어느 하나를 표현하는 박막 트랜지스터 표시판.
  11. 제10항에서, 각각 다른 색상을 갖고 가로 방향으로 인접한 두 색필터는 상기 데이터선 위에서 일부 중첩하는 박막 트랜지스터 표시판.
  12. 제7항에서,
    상기 반도체와 상기 데이터선 및 상기 드레인 전극 사이에 형성되어 있는 저항성 접촉층을 더 포함하는 박막 트랜지스터 표시판.
  13. 제7항에서,
    상기 게이트선과 동일한 층으로 이루어져 있으며 상기 드레인 전극 및 상기 화소 전극과 중첩하는 유지 축전기를 더 포함하는 박막 트랜지스터 표시판.
  14. 제13항에서,
    상기 유지 축전기 위에 형성된 상기 색필터의 두께는 다른 부분 위에 형성된 색필터의 두께보다 얇은 박막 트랜지스터 표시판.
  15. 제7항에서,
    상기 데이터선은 소스 전극을 구비하고,
    상기 반도체층은 상기 소스 전극과 상기 드레인 전극 사이를 제외하면 상기 데이터선 및 드레인 전극으로 덮여져 있고,
    상기 게이트 절연막은 상기 소스 전극과 상기 드레인 전극 사이를 제외하고는 상기 데이터선 및 상기 드레인 전극과 실질적으로 동일한 평면 모양을 가지는
    박막 트랜지스터 표시판.
KR1020050105477A 2005-11-04 2005-11-04 박막 트랜지스터 표시판 및 그 제조 방법 KR20070048412A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050105477A KR20070048412A (ko) 2005-11-04 2005-11-04 박막 트랜지스터 표시판 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050105477A KR20070048412A (ko) 2005-11-04 2005-11-04 박막 트랜지스터 표시판 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20070048412A true KR20070048412A (ko) 2007-05-09

Family

ID=38272865

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050105477A KR20070048412A (ko) 2005-11-04 2005-11-04 박막 트랜지스터 표시판 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20070048412A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9664940B2 (en) 2013-08-14 2017-05-30 Samsung Display Co., Ltd. Display panel comprising a color filter having a depression that is planarized by a black matrix deposited within the depression

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9664940B2 (en) 2013-08-14 2017-05-30 Samsung Display Co., Ltd. Display panel comprising a color filter having a depression that is planarized by a black matrix deposited within the depression

Similar Documents

Publication Publication Date Title
KR101112538B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101219041B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP4898229B2 (ja) 光マスク、及びそれを用いた薄膜トランジスタ表示パネルの製造方法
KR20070039274A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20060016920A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101090249B1 (ko) 박막 트랜지스터 표시판의 제조 방법
KR20060084590A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101061844B1 (ko) 박막 표시판의 제조 방법
KR20060083247A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20080024812A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101160823B1 (ko) 박막 트랜지스터 표시판과 그 제조 방법
KR101090256B1 (ko) 광마스크 및 이를 이용한 박막 트랜지스터 표시판의 제조방법
KR20060089526A (ko) 박막 트랜지스터 표시판과 그 제조 방법
KR20070048412A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR100961950B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20080028571A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR100997969B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20070014335A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20060084021A (ko) 광마스크 및 이를 이용한 박막 트랜지스터 표시판의 제조방법
KR20060068304A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20060019028A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20050019278A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20050093881A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20060080377A (ko) 박막 트랜지스터 표시판
KR20060014553A (ko) 박막 트랜지스터 표시판 및 그 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination