KR101219041B1 - 박막 트랜지스터 표시판 및 그 제조 방법 - Google Patents

박막 트랜지스터 표시판 및 그 제조 방법 Download PDF

Info

Publication number
KR101219041B1
KR101219041B1 KR1020050061075A KR20050061075A KR101219041B1 KR 101219041 B1 KR101219041 B1 KR 101219041B1 KR 1020050061075 A KR1020050061075 A KR 1020050061075A KR 20050061075 A KR20050061075 A KR 20050061075A KR 101219041 B1 KR101219041 B1 KR 101219041B1
Authority
KR
South Korea
Prior art keywords
electrode
layer
gate
data line
contact hole
Prior art date
Application number
KR1020050061075A
Other languages
English (en)
Other versions
KR20070006070A (ko
Inventor
허명구
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020050061075A priority Critical patent/KR101219041B1/ko
Priority to US11/480,613 priority patent/US7843522B2/en
Priority to CN2006101031820A priority patent/CN1893096B/zh
Publication of KR20070006070A publication Critical patent/KR20070006070A/ko
Priority to US12/909,757 priority patent/US7932965B2/en
Application granted granted Critical
Publication of KR101219041B1 publication Critical patent/KR101219041B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Abstract

본 발명은 박막 트랜지스터 표시판에 관한 것으로, 기판 위에 형성되어 있는 데이터선 및 게이트 전극, 상기 데이터선 및 게이트 전극 위에 형성되어 있는 절연막, 상기 절연막 위에 형성되어 있는 반도체층, 상기 반도체층 위에 형성되어 있는 소스 전극 및 드레인 전극, 상기 소스 전극 및 드레인 전극 위에 형성되어 있고, 상기 소스 전극의 적어도 일부를 드러내는 제1 접촉 구멍, 상기 드레인 전극의 적어도 일부를 드러내는 제2 접촉 구멍, 상기 데이터선의 일부를 드러내는 제3 접촉 구멍, 상기 게이트 전극의 일부를 드러내는 제4 접촉 구멍을 가지는 보호막, 상기 보호막 위에 형성되어 있으며, 상기 제1 접촉 구멍 및 상기 제2 접촉 구멍을 통하여 상기 데이터선과 소스 전극에 연결되는 제1 연결 부재 및 상기 제4 접촉 구멍을 통하여 상기 게이트 전극과 연결되어 있는 게이트선, 그리고 상기 제1 연결 부재 및 게이트선 위에 형성되어 있으며, 상기 제3 접촉 구멍을 통하여 상기 드레인 전극과 연결되어 있는 상기 화소 전극을 포함한다.
박막트랜지스터표시판, 마스크, 박막트랜지스터, 제조방법

Description

박막 트랜지스터 표시판 및 그 제조 방법 {THIN FILM TRANSISTOR ARRAY PANEL AND MANUFACTURING METHOD THEREOF}
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이다.
도 2a 및 도 2b는 각각 도 1의 박막 트랜지스터 표시판을 IIa-IIa 선 및 IIb-IIb 선을 따라 잘라 도시한 단면도이다.
도 3 및 도 7은 각각 도 1 내지 도 2b에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 배치도로서, 공정 순서대로 나열한 도면이다.
도 4a 및 도 4b는 각각 도 3의 박막 트랜지스터 표시판을 IVa-IVa 선 및 IVb-IVb 선을 따라 잘라 도시한 단면도이다.
도 5a 및 도 5b는 각각 도 4a 및 도 4b 다음 단계에서의 도면이다.
도 6a 및 도 6b는 각각 도 5a 및 도 5b 다음 단계에서의 도면이다.
도 8a 및 도 8b는 각각 도 7에 도시한 박막 트랜지스터 표시판을 VIIIa-VIIIa 선 및 VIIIb-VbIII 선을 따라 잘라 도시한 단면도로서 도 6a 및 도 6b 다음 단계에서의 도면이다.
도 9a 및 도 9b는 각각 도 8a 및 도 8b 다음 단계에서의 도면이다.
도 10a 및 도 10b는 각각 도 9a 및 도 9b 다음 단계에서의 도면이다.
본 발명은 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것이다.
박막 트랜지스터 표시판(thin film transistor, TFT)은 액정 표시 장치나 유기 EL(electro luminescence) 표시 장치 등에서 각 화소를 독립적으로 구동하기 위한 회로 기판으로 사용된다.
박막 트랜지스터 표시판은 게이트 신호를 전달하는 게이트선과 데이터 신호를 전달하는 데이터선이 형성되어 있고, 게이트선과 데이터선에 연결되어 있는 박막 트랜지스터 및 박막 트랜지스터와 연결되어 있는 화소 전극 등을 포함하고 있다.
박막 트랜지스터는 게이트선을 통하여 전달되는 게이트 신호에 따라 데이터선을 통하여 화소 전극에 전달되는 데이터 신호를 제어하는 스위칭 소자로서, 게이트선에 연결되어 있는 게이트 전극과 채널을 형성하는 반도체층, 데이터선에 연결되어 있는 소스 전극과 반도체층을 중심으로 소스 전극과 마주하는 드레인 전극 등으로 이루어진다.
그런데 이러한 박막 트랜지스터 표시판을 제조하기 위해서는 여러 번의 사진 식각 공정이 소요된다. 각 사진 식각 공정은 복잡한 여러 세부 공정들을 포함하고 있어서 사진 식각 공정의 횟수가 박막 트랜지스터 표시판 제조 공정의 소요 시간과 비용을 좌우한다.
본 발명이 이루고자 하는 기술적 과제는 박막 트랜지스터 표시판의 제조 공정을 간소화하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 박막 트랜지스터 표시판의 제조 비용을 줄이는 것이다.
이러한 기술적 과제를 해결하기 위한 본 발명의 한 특징에 따른 박막 트랜지스터 표시판은, 기판 위에 형성되어 있는 데이터선 및 게이트 전극, 상기 데이터선 및 게이트 전극 위에 형성되어 있는 절연막, 상기 절연막 위에 형성되어 있는 반도체층, 상기 반도체층 위에 형성되어 있는 소스 전극 및 드레인 전극, 상기 소스 전극 및 드레인 전극 위에 형성되어 있고, 상기 소스 전극의 적어도 일부를 드러내는 제1 접촉 구멍, 상기 드레인 전극의 적어도 일부를 드러내는 제2 접촉 구멍, 상기 데이터선의 일부를 드러내는 제3 접촉 구멍, 상기 게이트 전극의 일부를 드러내는 제4 접촉 구멍을 가지는 보호막, 상기 보호막 위에 형성되어 있으며, 상기 제1 접촉 구멍 및 상기 제2 접촉 구멍을 통하여 상기 데이터선과 소스 전극에 연결되는 제1 연결 부재 및 상기 제4 접촉 구멍을 통하여 상기 게이트 전극과 연결되어 있는 게이트선, 그리고 상기 제1 연결 부재 및 게이트선 위에 형성되어 있으며, 상기 제3 접촉 구멍을 통하여 상기 드레인 전극과 연결되어 있는 상기 화소 전극을 포함한다.
상기 데이터선 및 게이트 전극과 같은 층에 형성되어 있고, 외부로부터의 게이트 신호를 상기 게이트선에 전달하는 제2 연결 부재를 더 포함할 수 있다.
상기 보호막은 상기 제2 연결 부재의 일부를 드러내는 제5 접촉 구멍을 더 포함할 수 있다.
상기 게이트선은 상기 제5 접촉 구멍을 통하여 상기 제2 연결 부재와 연결되어 있는 것이 좋다.
상기 제2 연결 부재 위에 형성되어 있고, 상기 소스 전극 및 상기 드레인 전극과 같은 층에 형성되어 있는 제1 불투명 금속층을 더 포함할 수 있다.
상기 게이트선은 상기 제4 접촉 구멍과 연결되어 있는 제1 연결부 및 상기 제5 접촉 구멍과 연결되어 있는 제2 연결부를 포함하는 것이 좋다
상기 화소 전극에 중첩되어 있고, 상기 데이터선 및 게이트 전극과 같은 층에 형성되어 있는 유지 전극선을 더 포함할 수 있다.
상기 보호막은 상기 유지 전극선의 일부를 드러내는 제6 접촉 구멍을 더 포함하고, 상기 게이트선은 상기 제6 접촉 구멍을 통하여 상기 유지 전극선과 연결되어 있는 것이 좋다.
상기 게이트선은 상기 제6 접촉 구멍과 연결되어 있는 제3 연결부를 더 포함하는 것이 좋다.
상기 특징에 따른 박막 트랜지스터 표시판은 상기 유지 전극선 위에 형성되어 있고, 상기 소스 전극 및 드레인 전극과 같은 층에 형성되어 있는 제2 불투명 금속층을 더 포함할 수 있다.
상기 특징에 따른 박막 트랜지스터 표시판은 상기 제2 불투명 금속층 위에 형성되어 있고 상기 게이트선과 같은 층에 형성되어 있는 제3 불투명 금속층을 더 포함할 수 있다.
상기 제1 연결 부재와 상기 게이트선은 상부막과 하부막으로 이루어질 수 있다.
상기 상부막은 상기 화소 전극과 동일한 층에 형성되어 있는 것이 바람직하다.
다른 특징에 따른 박막 트랜지스터 표시판의 제조 방법은, 기판 위에 데이터선, 게이트 전극, 소스 전극 및 드레인 전극을 형성하는 단계, 상기 데이터선, 상기 게이트 전극, 상기 소스 전극 및 상기 드레인 전극 위에 보호막을 적층하는 단계, 상기 보호막 위에 제1 도전체막을 형성하는 단계, 상기 제1 도전체막 위에 제1 감광막을 적층하는 단계, 상기 제1 감광막을 마스크로 하여 상기 보호막 위에 상기 제1 도전체막 및 상기 보호막을 식각함으로써 상기 데이터선의 일부, 상기 소스 전극의 일부, 상기 드레인 전극의 일부 및 상기 게이트 전극의 일부를 드러내는 단계, 상기 제1 감광막을 제거하는 단계, 상기 제1 도전체막과 상기 드러난 데이터선의 일부, 소스 전극의 일부, 드레인 전극의 일부 및 게이트 전극의 일부 위에 제2 도전체막을 적층하는 단계, 상기 제2 도전막 위에 제2 감광막을 형성하는 단계, 그리고 상기 제2 감광막을 마스크로 하여 상기 제2 도전막과 상기 제1 도전막을 식각하여 화소 전극, 데이터선 연결 부재 및 게이트선을 형성하는 단계를 포함한다.
상기 데이터선, 게이트 전극, 소스 전극 및 드레인 전극의 형성 단계는, 상기 기판 위에 제3 도전막, 절연막, 진성 비정질 규소층, 불순물 비정질 규소층 및 제4 도전막을 차례로 형성하는 단계, 상기 제4 도전막 위에 제1 부분과 상기 제1 부분보다 두께가 얇은 제2 부분을 포함하는 제3 감광막을 형성하는 단계, 상기 제3 감광막을 마스크로 삼아 상기 제4 도전막, 상기 불순물 비정질 규소층, 상기 진성 비정질 규소층, 상기 절연막 및 상기 제3 도전막을 차례로 식각하여 상기 데이터선, 상기 게이트 전극 및 반도체층을 형성하는 단계, 상기 제3 감광막의 제2 부분을 제거하는 단계, 그리고 상기 제3 감광막의 제1 부분을 마스크로 삼아 상기 제4 도전체막 및 상기 불순물 비정질 규소층을 제거하여, 상기 소스 전극, 상기 드레인 전극 및 저항성 접촉 부재를 형성하는 단계를 포함하는 것이 좋다.
상기 제3 감광막은 차광 영역, 반투과 영역 및 투광 영역을 가지는 광마스크를 사용하여 형성하는 것이 바람직하다.
상기 데이터선, 게이트 전극, 소스 전극 및 드레인 전극의 형성 단계에서 유지 전극선이 더 형성될 수 있다.
상기 제1 도전막 및 상기 보호막 식각 단계는 상기 데이터선 및 상기 유지 전극선의 일부를 드러낼 수 있다.
상기 데이터선, 게이트 전극, 소스 전극 및 드레인 전극의 형성 단계에서 게이트선 연결 부재가 더 형성되는 것이 바람직하다.
상기 제1 도전막 및 상기 보호막 식각 단계는 상기 데이터선 및 상기 게이트선 연결 부재의 일부를 드러낼 수 있다.
상기 화소 전극 형성 단계에서 상기 게이트선 연결 부재의 드러난 부분 위에 접촉 보조 부재를 형성하는 것이 좋다.
상기 화소 전극 형성 단계에서 상기 데이터선의 드러난 부분 위에 접촉 보조 부재를 형성하는 것이 바람직하다.
이하 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 실시예에 따른 박막 트랜지스터 표시판 및 그 제조 방법에 대하여 첨부한 도면을 참고로 하여 상세하게 설명한다.
그러면 도 1 내지 도 2b를 참고로 하여 액정 표시 장치용 박막 트랜지스터 표시판에 대하여 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 2a 및 도 2b는 각각 도 1의 박막 트랜지스터 표시판을 IIa-IIa 선 및 IIb-IIb 선을 따라 잘라 도시한 단면도이다.
투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 복수의 데 이터선(171), 복수의 게이트 전극(124), 복수의 게이트선 연결부재(95) 및 복수의 유지 전극선(131)이 형성되어 있다.
데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 있다. 각 데이터선(171)은 끝 부분을 통하여 다른 층 또는 외부 구동 회로와 접속하고, 이를 위하여 면적이 넓은 끝 부분을 포함할 수 있다. 데이터 신호를 생성하는 데이터 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(flexible printed circuit film)(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 데이터 구동 회로가 기판(110) 위에 집적되어 있는 경우 데이터선(171)이 연장되어 이와 직접 연결될 수 있다.
게이트 전극(124)은 게이트 신호를 인가 받으며, 데이터선(171)과 이격되어 있고, 직사각형과 같은 섬형으로 형성되어 있다.
게이트선 연결부재(95)는 게이트 신호를 전달받으며 주로 가로 방향으로 뻗어 있다. 각 게이트선 연결 부재(95)는 끝 부분을 통하여 다른 층 또는 외부 구동 회로와 접속하고, 이를 위하여 면적이 넓은 끝 부분을 포함할 수 있다. 게이트 신호를 생성하는 게이트 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(flexible printed circuit film)(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 게이트 구동 회로가 기판(110) 위에 집적되어 있는 경우 게이트선 연결부재(95)가 연장되어 이와 직접 연결될 수 있다.
유지 전극선(131)은 소정의 전압을 인가 받으며, 주로 가로 방향으로 뻗어 있으나 데이터선(171)과는 교차하지 않는다. 각 유지 전극선(131)은 인접한 두 데이터선(171) 사이에 위치하며 두 데이터선(171)과 거의 동일한 거리를 두고 있다. 그러나 유지 전극선(131)의 모양 및 배치는 여러 가지로 변형될 수 있다.
데이터선(171), 게이트 전극(124), 게이트선 연결부재(95) 및 유지 전극선(131)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 따위로 만들어질 수 있다. 그러나 이들은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수도 있다. 이 중 한 도전막은 신호 지연이나 전압 강하를 줄일 수 있도록 비저항(resistivity)이 낮은 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 만들어진다. 이와는 달리, 다른 도전막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 물리적, 화학적, 전기적 접촉 특성이 우수한 물질, 이를테면 몰리브덴 계열 금속, 크롬, 탄탈륨, 티타늄 등으로 만들어진다. 이러한 조합의 좋은 예로는 크롬 하부막과 알루미늄 (합금) 상부막 및 알루미늄 (합금) 하부막과 몰리브덴 (합금) 상부막을 들 수 있다. 그러나 데이터선(171), 게이트 전극(124), 게이트선 연결부재(95) 및 유지 전극선(131)은 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.
데이터선(171), 게이트 전극(124), 게이트선 연결부재(95) 및 유지 전극선(131)의 측면은 기판(110) 면에 대하여 경사져 있으며 그 경사각은 약 30° 내지 약 80°인 것이 바람직하다.
데이터선(171), 게이트 전극(124), 게이트선 연결부재(95) 및 유지 전극선(131) 위에는 질화규소(SiNx) 또는 산화규소(SiOx) 따위로 만들어진 절연막(insulating layer)(140)이 형성되어 있다.
절연막(140) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 또는 다결정 규소(polysilicon) 등으로 만들어진 복수의 선형 반도체(151) 및 복수의 섬형 반도체(154, 156 158)가 형성되어 있다.
선형 반도체(151)는 데이터선(171) 위치하며, 주로 세로 방향으로 뻗어 있다. 섬형 반도체(154)는 게이트 전극(124) 위에 위치하고, 섬형 반도체(156)는 유지 전극선(131) 위에 위치하며, 유지 전극선(131)의 경계를 덮을 수 있다. 또한, 섬형 반도체(158)는 게이트선 연결부재(95) 위에 위치한다.
선형 및 섬형 반도체(151, 154, 156, 158) 위에는 복수의 선형 및 섬형 저항성 접촉 부재(ohmic contact)(161, 163, 165, 166, 168)가 형성되어 있다. 저항성 접촉 부재(161, 163, 165, 166, 168)는 인 따위의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어지거나 실리사이드(silicide)로 만들어질 수 있다. 섬형 저항성 접촉 부재(163)와 섬형 저항성 접촉 부재(165)는 쌍을 이루어 반도체(154) 위에 배치되어 있다.
반도체(151, 154, 156 158)와 저항성 접촉 부재(161, 163, 165, 166, 168)의 측면 역시 기판(110) 면에 대하여 경사져 있으며 경사각은 30° 내지 80° 정도이다.
저항성 접촉 부재(161, 163, 165, 166, 168) 위에는 복수의 소스 전극(source electrode)(173), 복수의 드레인 전극(drain electrode)(175), 복수의 선형 및 섬형 불투명 금속층(light blocking member)(31, 32, 33)이 형성되어 있다.
각 소스 전극(173)은 데이터선(171)과 분리되어 있으며, 게이트 전극(124)의 적어도 일부와 중첩되어 있다. 각 드레인 전극(175) 역시 데이터선(171)과 분리되어 있으며 게이트 전극(124)의 적어도 일부와 중첩되어 있다. 드레인 전극(175)은 게이트 전극(124)을 중심으로 소스 전극(173)은 마주한다.
선형 불투명 금속층(31)은 데이터선(171) 위에 불연속적으로, 즉 데이터선(171)과 소스 전극(173)과의 연결을 위한 부분을 제외한 데이터선(171) 위에 형성되어 있다. 섬형 불투명 금속층(32, 33)은 다른 층 또는 외부 구동 회로와의 접속을 위한 부분을 제외한 유지 전극선(131)과 게이트선 연결부재(95) 위에 형성되어 있다. 이들 불투명 금속층(31, 32, 33)은 하부층인 반도체(151, 156, 158)로 빛이 입사되는 것을 방지한다.
하나의 게이트 전극(124), 하나의 소스 전극(173) 및 하나의 드레인 전극(175)은 반도체(154)와 함께 하나의 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 반도체(154)에 형성된다.
소스 전극(173), 드레인 전극(175) 및 불투명 금속층(31, 32, 33)은 몰리브덴, 크롬, 탄탈륨 및 티타늄 등 내화성 금속(refractory metal) 또는 이들의 합금으로 만들어지는 것이 바람직하며, 내화성 금속막(도시하지 않음)과 저저항 도전막 (도시하지 않음)을 포함하는 다중막 구조를 가질 수 있다. 다중막 구조의 예로는 크롬 또는 몰리브덴 (합금) 하부막과 알루미늄 (합금) 상부막의 이중막, 몰리브덴 (합금) 하부막과 알루미늄 (합금) 중간막과 몰리브덴 (합금) 상부막의 삼중막을 들 수 있다. 그러나 소스 전극(73), 드레인 전극(175) 및 불투명 금속층(31, 32, 33)은 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.
소스 전극(173), 드레인 전극(175) 및 불투명 금속층(31, 32, 33) 또한 그 측면이 기판(110) 면에 대하여 30° 내지 80° 정도의 경사각으로 기울어진 것이 바람직하다.
저항성 접촉 부재(161, 166, 168, 163, 165)는 그 아래의 반도체(151, 156, 158)와 그 위의 불투명 금속층(31, 32, 33) 사이, 반도체(154)와 그 위의 소스 전극(173) 사이 및 반도체(154)와 그 위의 드레인 전극(175) 사이에만 존재하며 이들 사이의 접촉 저항을 낮추어 준다.
불투명 금속층(31, 32, 33), 소스 전극(173), 드레인 전극(175), 노출된 반도체(151, 154, 156, 158) 부분 및 노출된 기판(110) 위에는 보호막(180)이 형성되어 있어 있다. 보호막(180)은 무기 절연물 또는 유기 절연물 따위로 만들어지며 표면이 평탄할 수 있다. 무기 절연물의 예로는 질화규소와 산화규소를 들 수 있다. 유기 절연물은 감광성(photosensitivity)을 가질 수 있으며 그 유전 상수(dielectric constant)는 약 4.0 이하인 것이 바람직하다. 그러나 보호막(180)은 유기막의 우수한 절연 특성을 살리면서도 노출된 반도체(151, 154, 156, 158) 부분에 해가 가지 않도록 하부 무기막과 상부 유기막의 이중막 구조를 가질 수 있다.
보호막(180) 위에는 복수의 게이트선(121)의 하부막(121p), 복수의 데이터선 연결부재(94)의 하부막(94p), 복수의 유지 축전기용 도전체(177)가 형성되어 있다.
게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있다. 각 게이트선(121)의 하부막(121p)은 각각 게이트 전극(125), 유지 전극선(131) 및 게이트선 연결 부재(95)를 향하여 뻗은 복수의 연결부(125, 126, 127)를 포함하고 있다.
데이터선 연결 부재(94)는 데이터선(171)과 소스 전극(173) 사이에서 주로 가로 방향으로 뻗어 있으며, 데이터선(171) 및 소스 전극(173)의 적어도 일부와 중첩되어 있다.
게이트선(12)의 하부막(121p), 데이터 연결부재(94)의 하부막(94p) 및 유지 축전기용 도전체(177)는 신호 지연이나 전압 강하를 줄일 수 있도록 비저항이 낮은 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 만들어질 수 있다.
도 2a 및 도 2b에서 게이트선(121)의 연결부(125, 126, 127)에 대하여 하부막은 영문자 p를 도면 부호에 덧붙여 표기하였다.
데이터 연결부재(94)의 하부막(94p) 및 보호막(180)에는 소스 전극(173)을 드러내는 복수의 접촉 구멍(183)이 형성되어 있고, 보호막(180)에는 드레인 전극(175)을 드러내는 복수의 접촉 구멍(185)이 형성되어 있다. 또한, 데이터선 연결 부재(94)의 하부막(94p), 보호막(180) 및 게이트 절연막(140)에는 소스 전극(173)과의 연결을 위한 데이터선(171)의 소정 부분을 드러내는 복수의 접촉 구멍(184)이 형성되어 있으며, 게이트선(121)의 하부막(121p), 보호막(180) 및 게이트 절연막(140)에는 게이트 전극(124), 유지 전극선(131) 및 게이트선 연결 부재(95)의 끝 부분을 드러내는 복수의 접촉 구멍(contact hole)(186, 188, 187)이 형성되어 있다. 보호막(180)과 게이트 절연막(140)에는 기판(110)의 일부분을 드러내는 복수의 개구부(opening)(189)가 형성되어 있다. 또한, 보호막(180)과 게이트 절연막(140)은 데이터선(171)의 끝 부분, 게이트선 연결 부재(95)의 다른 끝 부분을 드러낸다.
노출된 기판(110), 게이트 전극(124), 데이터선(171), 소스 전극(173), 드레인 전극(175), 유지 전극선(131), 보호막(180), 데이터선 연결 부재(94)의 하부막(94p), 게이트선(121)의 하부막(121p) 및 유지 축전기용 도전체(177) 위에는 복수의 게이트선(121)의 상부막(121q) 및 복수의 데이터선 연결부재(94)의 상부막(94q)이 형성되어 있어 복수의 게이트선(121) 및 복수의 데이터선 연결 부재(94)를 완성하고, 복수의 화소 전극(pixel electrode)(191) 및 복수의 접촉 보조 부재(contact assistant)(81, 82)가 형성되어 있다.
화소 전극(191)은 드레인 전극(175)을 향하여 뻗어 있는 연결부(192)를 포함한다.
복수의 게이트선(121)과 복수의 데이터선 연결부재(94)의 상부막(121q, 94q), 복수의 화소 전극(191) 및 접촉 보조 부재(81, 82)는 ITO 또는 IZO 등의 투명한 도전 물질이나 알루미늄, 은, 크롬 또는 그 합금 등의 반사성 금속으로 만들어질 수 있다.
게이트선(121)의 연결부(125, 126, 127)의 상부막(125q, 126q, 127q)은 각각 접촉 구멍(186, 188, 187)을 완전히 덮고 있다. 게이트선(121)의 제3 연결부의 상부막(127p)은 접촉 구멍(187)을 통하여 게이트선 연결 부재(95)와 물리적·전기적으로 연결되어 있으며, 게이트선(121)의 제3 연결부의 상부막(127q) 및 하부막(127p)은 게이트선 연결 부재(95)로부터 게이트 신호를 인가 받는다. 게이트선(121)의 제1 및 제2 연결부의 상부막(125q, 126q)은 접촉 구멍(186, 188)을 통하여 게이트 전극(124) 및 유지 전극선(131)과 물리적·전기적으로 연결되어 있으며, 제1 및 제2 연결부의 상부막(125q, 126q) 및 하부막(125p, 126p)은 게이트 신호를 게이트 전극(124) 및 유지 전극선(131)에 인가한다.
또한 데이터선 연결 부재(94)의 상부막(94q)은 접촉 구멍(184, 183)을 완전히 덮고 있다. 데이터선 연결 부재(94)의 상부막(94q)은 접촉 구멍(184, 183)을 통하여 데이터선(171)의 소정 부분과 소스 전극(173)을 물리적·전기적으로 연결하며, 데이터선 연결 부재(194)의 상부막(94q) 및 하부막(94p)이 데이터선(171)으로부터 데이터 신호를 소스 전극(173)에 인가한다.
화소 전극(191)의 연결부(192) 또한 접촉 구멍(185)을 완전히 덮고 있다. 화소 전극(191)은 접촉 구멍(185)을 통하여 드레인 전극(175)과 물리적·전기적으로 연결되어 있으며, 드레인 전극(175)으로부터 데이터 전압을 인가 받는다. 데이터 전압이 인가된 화소 전극(191)은 공통 전압(common voltage)을 인가 받는 다른 표시판(도시하지 않음)의 공통 전극(common electrode)(도시하지 않음)과 함께 전기장을 생성함으로써 두 전극 사이의 액정층(도시하지 않음)의 액정 분자의 방향을 결정한다. 이와 같이 결정된 액정 분자의 방향에 따라 액정층을 통과하는 빛의 편광이 달라진다. 화소 전극(191)과 공통 전극은 축전기[이하 “액정 축전기(liquid crystal capacitor)”라 함]를 이루어 박막 트랜지스터가 턴 오프된 후에도 인가된 전압을 유지한다.
화소 전극(191)이 유지 전극선(131)과 중첩하여 이루는 축전기를 유지 축전기(storage capacitor)라 하며, 유지 축전기는 액정 축전기의 전압 유지 능력을 강화한다.
이때, 화소 전극(191)과 유지 축전기(131) 사이에 불투명 금속층(32)과 유지 축전기용 도전체(177)가 형성되어 있으므로, 유지 축전기(131)와 불투명 금속층(32) 사이 및 불투명 금속층(32)과 유지 축전기용 도전체(177) 사이에도 축전기가 형성되므로 유지 축전기의 용량이 증가한다.
접촉 보조 부재(81, 82)는 각각 접촉 구멍(181, 182)을 통하여 게이트선 연결부재(95)의 끝 부분 및 데이터선(171)의 끝 부분과 연결되어 있고, 보호막(180)과 일부 중첩된다. 이때??보호막(180)과 접촉 보조 부재(81, 82) 사이에는 금속층(710)이 존재한다. 하지만 접촉 보조 부재(81, 82)는 보호막(180)과 중첩되지 않을 수 있고, 이 경우, 이들(81, 82, 180) 사이의 금속층은 존재하지 않는다. 접촉 보조 부재(81, 82)는 게이트선 연결부재(95)의 끝 부분(129) 및 데이터선(171)의 끝 부분과 외부 장치와의 접착성을 보완하고 이들을 보호한다.
그러면, 도 1 내지 도 2b에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법에서 대하여 도 3 내지 도 10b와 앞서의 도 1 내지 도 2b를 참고로 하여 상세히 설명한다.
도 3 및 도 7은 각각 도 1 내지 도 2b에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 배치도로서, 공정 순서대로 나열한 도면이다. 도 4a 및 도 4b는 각각 도 3의 박막 트랜지스터 표시판을 IVa-IVa 선 및 IVb-IVb 선을 따라 잘라 도시한 단면도이다. 도 5a 및 도 5b는 각각 도 4a 및 도 4b 다음 단계에서의 도면이고, 도 6a 및 도 6b는 각각 도 5a 및 도 5b 다음 단계에서의 도면이다. 또한, 도 8a 및 도 8b는 각각 도 7에 도시한 박막 트랜지스터 표시판을 VIIIa-VIIIa 선 및 VIIIb-VbIII 선을 따라 잘라 도시한 단면도로서 도 6a 및 도 6b 다음 단계에서의 도면이고, 도 9a 및 도 9b는 각각 도 8a 및 도 8b 다음 단계에서의 도면이며, 도 10a 및 도 10b는 각각 도 9a 및 도 9b 다음 단계에서의 도면이다.
먼저, 투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 금속 따위의 제1 도전체층(120)을 스퍼터링 등의 방법으로 소정 두께로 적층한 후, 게이트 절연막(140), 진성 비정질 규소층(150) 및 불순물 비정질 규소층(160)을 화학 기상 증착법(CVD) 등으로 연속하여 적층한다. 다음, 금속 따위의 제2 도전체층(170)을 스퍼터링 등의 방법으로 소정 두께로 적층하고, 그 위에 감광막(40)을 1 μm 내지 2 μm의 두께로 도포한다. 이때, 감광막은 유기막을 이용할 수 있다.
그 후, 광마스크(도시하지 않음)를 통하여 감광막(40)에 빛을 조사한 후 현상한다. 현상된 감광막의 두께는 위치에 따라 다른데, 도 4a 및 도 4b에서 감광막(40)은 두께가 변하는 제1 내지 제3 부분으로 이루어진다. 영역(A)에 위치한 제1 부분과 영역(B)에 위치한 제2 부분은 각각 도면 부호 42와 44로 나타내었고 영역(C)에 위치한 제3 부분에 대한 도면 부호는 부여하지 않았는데, 이는 제3 부분이 0의 두께를 가지고 있어 아래의 도전체층(170)이 드러나 있기 때문이다. 제1 부분(42)과 제2 부분(44)의 두께의 비는 후속 공정에서의 공정 조건에 따라 다르게 하되, 제2 부분(44)의 두께를 제1 부분(42)의 두께의 1/2 이하로 하는 것이 바람직하며, 예를 들면, 4,000 Å 이하인 것이 좋다.
이와 같이, 위치에 따라 감광막의 두께를 달리하는 방법으로 여러 가지가 있을 수 있는데, 노광 마스크에 투과 영역(light transmitting area)과 차광 영역(light blocking area)뿐 아니라 반투과 영역(translucent area)을 두는 것이 그 예이다. 반투과 영역에는 슬릿(slit) 패턴, 격자 패턴(lattice pattern) 또는 투과율이 중간이거나 두께가 중간인 박막이 구비된다. 슬릿 패턴을 사용할 때에는, 슬릿의 폭이나 슬릿 사이의 간격이 사진 공정에 사용하는 노광기의 분해능(resolution)보다 작은 것이 바람직하다. 다른 예로는 리플로우(reflow)가 가능한 감광막을 사용하는 것이다. 즉, 투과 영역과 차광 영역만을 지닌 통상의 마스크로 리플로우 가능한 감광막을 형성한 다음 리플로우시켜 감광막이 잔류하지 않은 영역으로 흘러내리도록 함으로써 얇은 부분을 형성한다.
다음, 도 5a 및 도 5b에 도시한 바와 같이, 이들 감광막(42, 44)을 식각 마스크로 하여 노출된 하부층(170, 160, 150, 140, 120)을 모두 식각하여, 복수의 데이터선(171), 복수의 게이트 전극(124), 복수의 유지 전극선(131) 및 복수의 게이트선 연결 부재(95) 및 복수의 선형 및 섬형 반도체(151, 154, 156, 158)를 형성한 다.
다음, 애싱 공정 등을 통하여 얇은 감광막 부분(44)을 제거하며 이때 두꺼운 감광막 부분(42)의 두께가 줄어든다. 이어, 도 6a 및 도 6b에 도시한 바와 같이, 남은 감광막 부분(42)을 마스크로 하여 노출된 제2 도전층(170)과 불순물 비정질 규소층(160)을 제거하여 복수의 차광부재(31, 32, 33), 복수의 소스 전극(173) 및 복수의 드레인 전극(175)과 복수의 선형 및 섬형 저항성 접촉 부재(161, 163, 165, 166, 168)를 형성한다.
다음, 도 7 내지 도 8b에 도시한 바와 같이, 불투명 금속층(31, 32, 33), 소스 전극(163), 드레인 전극(175), 노출된 반도체층(151) 및 노출된 기판(110) 위에 보호막(180)을 적층한다. 다음, 보호막(180) 위에 금속 따위의 제3 도전체층(700)을 스퍼터링 등의 방식으로 소정 두께로 적층하고, 그 위에 감광막(50)을 소정 두께로 도포한다. 그런 다음, 광마스크(도시하지 않음)를 통하여 감광막(50)에 빛을 조사한 후 현상한다.
현상된 감광막(50)을 식각 마스크로 하여 제3 도전체층(700)과 그 하부의 보호막(180)을 식각하여, 복수의 접촉 구멍(183, 184, 185, 186, 187, 188)을 형성한다. 즉, 소스 전극(173) 및 드레인 전극(175)의 일부를 드러내는 접촉 구멍(183, 185)을 형성하고, 데이터선(1710의 일부, 게이트 전극(124)의 일부, 게이트선 연결 부재(95)의 끝 부분 및 유지 전극선(131)의 일부를 드러내는 접촉 구멍(184, 186, 187, 188)을 형성한다. 또한 보호막(180)은 게이트선 연결 부재(95)의 다른 끝 부분, 데이터선(171)의 끝 부분을 드러낸다.
다음, 패터닝된 제3 도전체층(700), 노출된 데이터선(171), 노출된 게이트 전극(124), 노출된 유지 전극선(131), 노출된 게이트선 연결 부재(95), 노출된 소스 전극(173) 및 드레인 전극 및 노출된 기판 위에 IZO 또는 ITO 등을 스퍼터링으로 적층하여 제4 도전체층(90)을 형성한 다음 그 위에 감광막(60)을 소정 두께로 도포한다. 그런 다음, 도 9a 및 도 9b에 도시한 것처럼, 광마스크(도시하지 않음)를 통하여 감광막(60)에 빛을 조사한 후 현상한다. IZO의 경우 스퍼터링 표적으로는 일본 이데미츠(Idemitsu)사의 IDIXO(indium x-metal oxide)라는 상품을 사용할 수 있고, In2O3 및 ZnO를 포함하며, 인듐과 아연의 총량에서 아연이 차지하는 함유량은 약 15-20 atomic% 범위인 것이 바람직하다. 또한, IZO의 스퍼터링 온도는 250℃ 이하인 것이 다른 도전체와의 접촉 저항을 최소화하기 위해 바람직하다.
남은 감광막(60)을 식각 마스크로 하여 제4 도전체층(90)을 식각하여, 복수의 연결부(125, 126, 127)를 각각 포함하는 복수의 게이트선(121)의 상부 측벽, 복수의 데이터선 연결 부재(94)의 상부 측벽, 연결부(192)의 상부 측벽, 화소 전극(191)과 접촉 보조 부재(81, 82)를 형성한다.
이어, 남은 감광막(60)을 다시 식각 마스크로 하여 노출된 제3 도전체층(700)을 제거하여, 게이트선(121), 데이터선 연결 부재(94) 및 연결부(192)를 완성하고, 금속보조 유지 축전기용 도전체(177)를 형성한다(도 1 및 도 2b 참조). 이때, 데이터선(171) 및 게이트선 연결 부재(95)의 끝 부분에서 접촉 보조 부재(81, 82)와 보호막(180) 사이에 금속층(710)이 형성된다.
이와 같이, 본 실시에에서는 본 실시예에서도 데이터선(171) 및 드레인 전극(175)과 그 하부의 저항성 접촉 부재(161, 165) 및 반도체(151)를 하나의 사진 공정으로 형성하고, 화소 전극(190) 및 접촉 보조 부재(81, 82)를 형성하기 위한 별도의 사진 공정을 생략하여 전체 공정을 간소화한다.
이와 같이, 1회의 사진 식각 공정으로 데이터선, 게이트 전극, 소스 전극 및 드레인 전극을 형성함으로써, 데이터선과 게이트 전극을 형성하기 위한 별도의 사진 식각 공정을 생략하여 전체 공정을 간소화할 수 있다. 따라서 박막 트랜지스터 표시판의 제조 시간과 비용을 절감할 수 있다.
이상에서 설명한 바와 같이 본 발명에 따르면, 박막 트랜지스터 표시판을 제조하기 위한 마스크의 개수를 줄이므로 제조 공정이 간소화되고, 박막 트랜지스터 표시판의 제조 시간과 비용을 절감된다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (22)

  1. 기판 위에 형성되어 있는 데이터선 및 게이트 전극,
    상기 데이터선 및 게이트 전극 위에 형성되어 있는 절연막,
    상기 절연막 위에 형성되어 있는 반도체층,
    상기 반도체층 위에 형성되어 있는 소스 전극 및 드레인 전극,
    상기 소스 전극 및 드레인 전극 위에 형성되어 있고, 상기 소스 전극을 드러내는 제1 접촉 구멍, 상기 드레인 전극을 드러내는 제2 접촉 구멍, 상기 데이터선을 드러내는 제3 접촉 구멍, 상기 게이트 전극을 드러내는 제4 접촉 구멍을 가지는 보호막,
    상기 보호막 위에 형성되어 있으며, 상기 제1 접촉 구멍 및 상기 제2 접촉 구멍을 통하여 상기 데이터선과 소스 전극에 연결되는 제1 연결 부재 및 상기 제4 접촉 구멍을 통하여 상기 게이트 전극과 연결되어 있는 게이트선, 그리고
    상기 제1 연결 부재 및 게이트선 위에 형성되어 있으며, 상기 제3 접촉 구멍을 통하여 상기 드레인 전극과 연결되어 있는 화소 전극
    을 포함하는 박막 트랜지스터 표시판.
  2. 제1항에서,
    상기 데이터선 및 게이트 전극과 같은 층에 형성되어 있고, 외부로부터의 게이트 신호를 상기 게이트선에 전달하는 제2 연결 부재를 더 포함하는 박막 트랜 지스터 표시판.
  3. 제2항에서,
    상기 보호막은 상기 제2 연결 부재를 드러내는 제5 접촉 구멍을 더 포함하는 박막 트랜지스터 표시판.
  4. 제3항에서,
    상기 게이트선은 상기 제5 접촉 구멍을 통하여 상기 제2 연결 부재와 연결되어 있는 박막 트랜지스터 표시판.
  5. 제4항에서,
    상기 제2 연결 부재 위에 형성되어 있고, 상기 소스 전극 및 상기 드레인 전극과 같은 층에 형성되어 있는 제1 불투명 금속층을 더 포함하는 박막 트랜지스터 표시판.
  6. 제3항에서,
    상기 게이트선은 상기 제4 접촉 구멍과 연결되어 있는 제1 연결부 및 상기 제5 접촉 구멍과 연결되어 있는 제2 연결부를 포함하는 박막 트랜지스터 표시판.
  7. 제1항에서,
    상기 화소 전극에 중첩되어 있고, 상기 데이터선 및 게이트 전극과 같은 층에 형성되어 있는 유지 전극선을 더 포함하는 박막 트랜지스터 표시판.
  8. 제7항에서,
    상기 보호막은 상기 유지 전극선을 드러내는 제6 접촉 구멍을 더 포함하고,
    상기 게이트선은 상기 제6 접촉 구멍을 통하여 상기 유지 전극선과 연결되어 있는 박막 트랜지스터 표시판.
  9. 제8항에서,
    상기 게이트선은 상기 제6 접촉 구멍과 연결되어 있는 제3 연결부를 더 포함하는 박막 트랜지스터 표시판.
  10. 제7항에서,
    상기 유지 전극선 위에 형성되어 있고, 상기 소스 전극 및 드레인 전극과 같은 층에 형성되어 있는 제2 불투명 금속층을 더 포함하는 박막 트랜지스터 표시판.
  11. 제10항에서,
    상기 제2 불투명 금속층 위에 형성되어 있고 상기 게이트선과 같은 층에 형 성되어 있는 제3 불투명 금속층을 더 포함하는 박막 트랜지스터 표시판.
  12. 제1항에서,
    상기 제1 연결 부재와 상기 게이트선은 상부막과 하부막으로 이루어져 있는 박막 트랜지스터 표시판.
  13. 제12항에서,
    상기 상부막은 상기 화소 전극과 동일한 층에 형성되어 있는 박막 트랜지스터 표시판.
  14. 기판 위에 데이터선, 게이트 전극, 소스 전극 및 드레인 전극을 형성하는 단계,
    상기 데이터선, 상기 게이트 전극, 상기 소스 전극 및 상기 드레인 전극 위에 보호막을 적층하는 단계,
    상기 보호막 위에 제1 도전체막을 형성하는 단계,
    상기 제1 도전체막 위에 제1 감광막을 적층하는 단계,
    상기 제1 감광막을 마스크로 하여 상기 보호막 위에 상기 제1 도전체막 및 상기 보호막을 식각함으로써 상기 데이터선, 상기 소스 전극, 상기 드레인 전극 및 상기 게이트 전극을 노출하는 단계,
    상기 제1 감광막을 제거하는 단계,
    상기 제1 도전체막 및 상기 보호막을 식각하여 노출된 상기 데이터선, 상기 소스 전극, 상기 드레인 전극 및 상기 게이트 전극, 그리고 상기 제1 도전체막 위에 제2 도전체막을 적층하는 단계,
    상기 제2 도전막 위에 제2 감광막을 형성하는 단계, 그리고
    상기 제2 감광막을 마스크로 하여 상기 제2 도전막과 상기 제1 도전막을 식각하여 화소 전극, 데이터선 연결 부재 및 게이트선을 형성하는 단계
    를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  15. 제14항에서,
    상기 데이터선, 게이트 전극, 소스 전극 및 드레인 전극의 형성 단계는,
    상기 기판 위에 제3 도전막, 절연막, 진성 비정질 규소층, 불순물 비정질 규소층 및 제4 도전막을 차례로 형성하는 단계,
    상기 제4 도전막 위에 제1 부분과 상기 제1 부분보다 두께가 얇은 제2 부분을 포함하는 제3 감광막을 형성하는 단계,
    상기 제3 감광막을 마스크로 삼아 상기 제4 도전막, 상기 불순물 비정질 규소층, 상기 진성 비정질 규소층, 상기 절연막 및 상기 제3 도전막을 차례로 식각하여 상기 데이터선, 상기 게이트 전극 및 반도체층을 형성하는 단계,
    상기 제3 감광막의 제2 부분을 제거하는 단계, 그리고
    상기 제3 감광막의 제1 부분을 마스크로 삼아 상기 제4 도전체막 및 상기 불순물 비정질 규소층을 제거하여, 상기 소스 전극, 상기 드레인 전극 및 저항성 접촉 부재를 형성하는 단계
    를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  16. 제15항에서,
    상기 제3 감광막은 차광 영역, 반투과 영역 및 투광 영역을 가지는 광마스크를 사용하여 형성하는 박막 트랜지스터 표시판의 제조 방법.
  17. 제14항 또는 제15항에서,
    상기 데이터선, 게이트 전극, 소스 전극 및 드레인 전극의 형성 단계에서 유지 전극선이 더 형성되는 박막 트랜지스터 표시판의 제조 방법.
  18. 제17항에서,
    상기 제1 도전막 및 상기 보호막 식각 단계는 상기 데이터선 및 상기 유지 전극선을 드러내는 박막 트랜지스터 표시판의 제조 방법.
  19. 제14항 또는 제15항에서,
    상기 데이터선, 게이트 전극, 소스 전극 및 드레인 전극의 형성 단계에서 게이트선 연결 부재가 더 형성되는 박막 트랜지스터 표시판의 제조 방법.
  20. 제19항에서,
    상기 제1 도전막 및 상기 보호막 식각 단계는 상기 데이터선 및 상기 게이트선 연결 부재를 드러내는 박막 트랜지스터 표시판의 제조 방법.
  21. 제20항에서,
    상기 화소 전극 형성 단계에서 상기 게이트선 연결 부재의 드러난 부분 위에 접촉 보조 부재를 형성하는 박막 트랜지스터 표시판의 제조 방법.
  22. 제14항에서,
    상기 화소 전극 형성 단계에서 상기 데이터선의 드러난 부분 위에 접촉 보조 부재를 형성하는 박막 트랜지스터 표시판의 제조 방법.
KR1020050061075A 2005-07-07 2005-07-07 박막 트랜지스터 표시판 및 그 제조 방법 KR101219041B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020050061075A KR101219041B1 (ko) 2005-07-07 2005-07-07 박막 트랜지스터 표시판 및 그 제조 방법
US11/480,613 US7843522B2 (en) 2005-07-07 2006-07-03 Thin film transistor array panel and method for manufacturing the same
CN2006101031820A CN1893096B (zh) 2005-07-07 2006-07-07 薄膜晶体管阵列面板及其制造方法
US12/909,757 US7932965B2 (en) 2005-07-07 2010-10-21 Thin film transistor array panel and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050061075A KR101219041B1 (ko) 2005-07-07 2005-07-07 박막 트랜지스터 표시판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20070006070A KR20070006070A (ko) 2007-01-11
KR101219041B1 true KR101219041B1 (ko) 2013-01-07

Family

ID=37597747

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050061075A KR101219041B1 (ko) 2005-07-07 2005-07-07 박막 트랜지스터 표시판 및 그 제조 방법

Country Status (3)

Country Link
US (2) US7843522B2 (ko)
KR (1) KR101219041B1 (ko)
CN (1) CN1893096B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101274120B (zh) 2008-04-29 2013-03-13 圣太科医疗科技（上海）有限公司 生物与医用多路低电压微电场发生仪
KR101404551B1 (ko) * 2008-05-09 2014-06-09 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101094285B1 (ko) * 2009-12-04 2011-12-19 삼성모바일디스플레이주식회사 박막트랜지스터 및 이를 포함하는 표시장치
CN102244038B (zh) * 2011-07-14 2013-11-20 深圳市华星光电技术有限公司 薄膜晶体管的制造方法以及薄膜晶体管
KR101913207B1 (ko) * 2011-10-12 2018-11-01 삼성디스플레이 주식회사 박막 트랜지스터, 및 박막 트랜지스터 표시판과 이들을 제조하는 방법
KR20160090948A (ko) * 2015-01-22 2016-08-02 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR102352182B1 (ko) * 2015-01-23 2022-01-17 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN106842751B (zh) * 2017-04-11 2020-06-23 京东方科技集团股份有限公司 阵列基板及其修复方法、显示装置
CN107968113B (zh) * 2017-12-15 2021-01-08 京东方科技集团股份有限公司 阵列基板及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020069624A (ko) * 2001-02-27 2002-09-05 엘지.필립스 엘시디 주식회사 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR20040025450A (ko) * 2002-09-19 2004-03-24 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판 제조방법
US20050124088A1 (en) * 2003-12-03 2005-06-09 Quanta Display Inc. Method of manufacturing a thin film transistor array

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100269520B1 (ko) * 1997-07-29 2000-10-16 구본준 박막트랜지스터, 액정표시장치와 그 제조방법
DE19821861A1 (de) * 1998-05-15 1999-11-18 Nokia Deutschland Gmbh Vorrichtung zur dynamischen Anregung von Plattenlautsprechern
KR100493380B1 (ko) * 2001-12-28 2005-06-07 엘지.필립스 엘시디 주식회사 액정표시장치의 제조방법
CN1459655A (zh) * 2002-05-17 2003-12-03 元太科技工业股份有限公司 反射式液晶显示器的形成方法及其接合垫的排列结构
KR100925458B1 (ko) * 2003-01-17 2009-11-06 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US20040174483A1 (en) * 2003-03-07 2004-09-09 Yayoi Nakamura Liquid crystal display device having auxiliary capacitive electrode
TWI234043B (en) * 2003-11-26 2005-06-11 Hannstar Display Corp Method of manufacturing liquid crystal display
KR20050070325A (ko) 2003-12-30 2005-07-07 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020069624A (ko) * 2001-02-27 2002-09-05 엘지.필립스 엘시디 주식회사 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR20040025450A (ko) * 2002-09-19 2004-03-24 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판 제조방법
US20050124088A1 (en) * 2003-12-03 2005-06-09 Quanta Display Inc. Method of manufacturing a thin film transistor array

Also Published As

Publication number Publication date
US20110033991A1 (en) 2011-02-10
US7932965B2 (en) 2011-04-26
US20070008445A1 (en) 2007-01-11
CN1893096A (zh) 2007-01-10
CN1893096B (zh) 2011-01-26
KR20070006070A (ko) 2007-01-11
US7843522B2 (en) 2010-11-30

Similar Documents

Publication Publication Date Title
JP5106762B2 (ja) 薄膜トランジスタ表示板及びその製造方法
JP5153999B2 (ja) 薄膜トランジスタ表示板の製造方法
KR101219041B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP4888629B2 (ja) 薄膜トランジスタ表示板の製造方法
JP2006072355A (ja) 薄膜トランジスタ表示板及びその製造方法
JP4898229B2 (ja) 光マスク、及びそれを用いた薄膜トランジスタ表示パネルの製造方法
KR20070039274A (ko) 박막 트랜지스터 표시판의 제조 방법
KR101090257B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060030664A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20060083247A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101209045B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP2007142411A (ja) 薄膜トランジスタ表示板及びその製造方法
KR101090256B1 (ko) 광마스크 및 이를 이용한 박막 트랜지스터 표시판의 제조방법
KR20070038331A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060089526A (ko) 박막 트랜지스터 표시판과 그 제조 방법
KR101046925B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR100997969B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20070048412A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20050093881A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20060068304A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20060081164A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070014336A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060125254A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060019028A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070056246A (ko) 박막 트랜지스터 표시판의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181126

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20191202

Year of fee payment: 8