JP2007142411A - 薄膜トランジスタ表示板及びその製造方法 - Google Patents

薄膜トランジスタ表示板及びその製造方法 Download PDF

Info

Publication number
JP2007142411A
JP2007142411A JP2006307187A JP2006307187A JP2007142411A JP 2007142411 A JP2007142411 A JP 2007142411A JP 2006307187 A JP2006307187 A JP 2006307187A JP 2006307187 A JP2006307187 A JP 2006307187A JP 2007142411 A JP2007142411 A JP 2007142411A
Authority
JP
Japan
Prior art keywords
data line
gate line
metal pattern
film
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006307187A
Other languages
English (en)
Inventor
Eun-Guk Lee
殷 國 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2007142411A publication Critical patent/JP2007142411A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors

Abstract

【課題】
薄膜トランジスタ表示板の製造工程を簡素化する。
【解決手段】
基板上にアモルファスシリコン層、絶縁膜及び導電層を形成し、導電層上に第１部分と第１部分より厚さが薄い第２部分を含む第１感光膜を形成し、第１感光膜をマスクとしてアモルファスシリコン層等を一度にエッチングし、第１感光膜の第２部分を除去し、露出された導電層を除去してゲート線とデータ線用金属パターンを形成し、ソース領域とドレイン領域を備えた半導体層を形成し、ゲート線とデータ線用金属パターン、露出された絶縁膜及び露出された基板上に保護膜を形成し、保護膜上に第１部分と第１部分より厚さが薄い第２部分を含む第２感光膜を形成し、第２感光膜をマスクとして保護膜をエッチングして、データ線用金属パターン等を露出し、第２感光膜の第２部分を除去し、導電体膜を積層し、第２感光膜を除去してデータ線及び画素電極を形成する。
【選択図】 図１

Description

本発明は薄膜トランジスタ表示板及びその製造方法に関する。
液晶表示装置（ＬＣＤ）や有機発光表示装置（ＯＬＥＤ）など能動型（アクティブマトリックス型）表示装置は、行列状に配列された、電界生成電極及びスイッチング素子を含む複数の画素を含む。スイッチング素子としては、ゲート、ソース及びドレインの三端子素子を有する薄膜トランジスタ（ＴＦＴ）などがあり、各画素の薄膜トランジスタは、ゲートに印加されるゲート信号に応答してソースに印加されるデータ信号を電界生成電極に伝達する。
このような表示装置は、また、薄膜トランジスタに信号を伝達する複数の信号線を含み、信号線にはゲート信号を伝達するゲート線とデータ信号を伝達するデータ線がある。
このような液晶表示装置と有機発光表示装置は、薄膜トランジスタ、電界生成電極及び信号線を具備する表示板を含み、これを薄膜トランジスタ表示板という。
薄膜トランジスタ表示板は、いくつかの導電層と絶縁層が積層された層状構造を有する。ゲート線、データ線及び電界生成電極は、互いに異なる導電層で形成され、絶縁層で分離されている。
このように層状構造を有する薄膜トランジスタ表示板は、何回もの写真工程とそれに引き続くエッチング工程によって完成する。写真工程は費用がかかるだけでなく所要時間が非常に長いために、できれ限りその数を減らすのが望ましい。
本発明の目的は、薄膜トランジスタ表示板の製造工程を簡素化することである。
このような技術的課題を解決するための本発明の特徴による薄膜トランジスタ表示板の製造方法は、基板上にアモルファスシリコン層、絶縁膜及び導電層を形成し、前記導電層上に第１部分と前記第１部分より厚さが薄い第２部分を含む第１感光膜を形成し、前記第１感光膜をマスクとして前記導電層、前記絶縁膜及び前記アモルファスシリコン層を一度にエッチングし、前記第１感光膜の第２部分を除去し、前記第２部分が除去された第１感光膜をマスクとして露出された導電層を除去してゲート線とデータ線用金属パターンを形成し、残っている第１感光膜を除去して不純物をドーピングして、ソース領域とドレイン領域を備えた半導体層を形成し、前記ゲート線とデータ線用金属パターン、露出された絶縁膜及び露出された基板の上に保護膜を形成し、前記保護膜上に第１部分と前記第１部分より厚さが薄い第２部分を含む第２感光膜を形成し、前記第２感光膜をマスクとして前記保護膜をエッチングして、前記データ線用金属パターン及び前記ゲート線と前記データ線用金属パターンで囲まれた領域の一部を露出し、前記第２感光膜の第２部分を除去し、前記導電体膜を積層し、前記第２感光膜を除去してデータ線及び画素電極を形成することを特徴とする。
前記導電体膜は、前記第２感光膜上に位置する第１部分と残りの第２部分を含み、前記第２感光膜を除去するときに前記導電体膜の第１部分が共に除去されることが望ましい。また、第１及び第２感光膜は、遮光領域、半透過領域及び透過領域を有するフォトマスクを用いて形成することが望ましい。
前記第１及び第２感光膜の第２部分を除去する段階で前記第１及び第２感光膜の第１部分の厚さが減ることがありうる。また、前記第１及び第２感光膜の第２部分を除去する段階には、アッシング工程を含むことが望ましい。
前記保護膜エッチング段階で前記ゲート線の一部を露出して、前記データ線及び画素電極形成段階で前記ゲート線の露出された部分上にコンタクト補助部材を形成することが望ましい。
本発明の他の特徴による薄膜トランジスタ表示板は、基板上に形成されていてソース領域とドレイン領域を有する半導体層、前記半導体層上に形成されている絶縁膜、前記絶縁膜上に形成されているゲート線及びデータ線用金属パターン、前記ゲート線及びデータ線用金属パターン上に形成されており、前記データ線用金属パターンを露出する第１開口部と前記ゲート線と前記データ線用金属パターンで囲まれた領域を露出する第２開口部を有する保護膜、前記データ線用金属パターンの露出された部分上に形成されていて前記ソース領域と接続されているデータ線、そして前記ゲート線と前記データ線用金属パターンで囲まれた領域の露出された部分上に形成されていて前記ドレイン領域と接続されている画素電極を含む。
前記画素電極とゲート線が重なる領域に前記保護膜が形成されるのが望ましい。
前記保護膜は、前記ゲート線の一部を露出するコンタクトホールをさらに含むのが望ましい。
前記ゲート線の露出された部分上に形成されているコンタクト補助部材をさらに含むことができる。
前記コンタクト補助部材の境界は、前記コンタクトホールの境界と実質的に一致できる。
前記データ線の境界は、前記第１開口部の境界と実質的に一致できる。
前記画素電極の境界は、前記第２開口部の境界と実質的に一致できる
前記画素電極の一部と重なる蓄積電極をさらに含むのが良い。
前記蓄積電極は、前記ゲート線と接続できる。
前記半導体層は、ソース領域とドレイン領域を除いて、前記絶縁膜、前記データ線用金属パターン及びゲート線と実質的に同じ平面パターンの形を有することができる。
本発明の、また他の特徴による薄膜トランジスタ表示板は、基板上に形成されて、ソース領域とドレイン領域を有する半導体層、前記半導体層上に形成されている絶縁膜、前記絶縁膜上に形成されているゲート線及びデータ線用金属パターン、前記ゲート線及びデータ線用金属パターン上に形成されている保護膜、そして前記ドレイン領域と接続されている画素電極を含む。
前記保護膜は、前記ゲート線及びデータ線用金属パターン上に形成されており、前記データ線用金属パターンを露出する第１開口部と、前記ゲート線と前記データ線用金属パターンで囲まれた領域を露出する第２開口部を有するのが望ましい。
本発明により、ゲート線を形成するための写真工程と画素電極及びコンタクト補助部材を形成するための写真工程を省略して全体工程を簡素化できる。従って、薄膜トランジスタ表示板の製造時間と費用を節減できる。
以下、添付図を参照して、本発明の実施例について本発明の属する技術分野における通常の知識を有する者が容易に実施できるように詳細に説明する。しかし、本発明は多様な形態に実現でき、ここで説明する実施例に限定されない。
図面から多様な層及び領域を明確に表示するために厚さを拡大して示し、明細書全体にわたって類似する部分については同一符号を付けた。層、膜、領域、板などの部分が他の部分の「上」にあると表現するとき、これは他の部分の「直ぐ上」にある場合だけでなく、その中間に何らかの部材がある場合も含む。
本発明の実施例による薄膜トランジスタ表示板及びその製造方法について、添付図を参照して詳細に説明する。
図１乃至図２Ｂを参照して、液晶表示装置用薄膜トランジスタ表示板について詳細に説明する。
図１は、本発明の一つの実施例による液晶表示装置用薄膜トランジスタ表示板の配置図であり、図２Ｂ及び図２Ｂは、各々図１の薄膜トランジスタ表示板をＩＩＡ-ＩＩＡ線及びＩＩＢ-ＩＩＢ線に沿って切断した断面図である。
透明なガラスまたはプラスチックなどで形成された絶縁基板１１０上に水素化アモルファス（非晶質）シリコン（ａ-Ｓｉ:Ｈ、通常のアモルファスシリコンはａ-Ｓｉ）、または多結晶シリコンなどで形成された複数の半導体１５１、１５２が形成されている。
半導体１５１、１５２は、縦方向に延びている複数の縦部１５１と隣接した二つの縦部１５１の間に主に横方向に延びている複数の横部１５２を含む。
各縦部１５１は、右側に突出した突出部１５４を含み、最上側または最下側に形成された複数の半導体１５１は面積が広い端部１５９ａを含む。突出部１５４は、不純物がドーピングされたソース領域１５４ａとドレイン領域１５４ｂを含み、この領域１５４ａ、１５４ｂは、リン（Ｐ）などのｎ型不純物が高濃度にドーピングされているｎ+水素化アモルファスシリコンなどの物質で形成されることも可能であり、また、シリサイドで形成することも可能である。
各横部１５２は、下側に突出した複数の拡張部１５７と面積が広い端部１５９ｂを含む。縦部１５１の突出部１５４とこの突出部１５４に隣接した横部１５２の拡張部１５７は、突出部１５４と横部１５２の間に形成された接続部を通して互いに接続されている。
半導体１５１、１５２の側面は、基板１１０面に対して傾いていて、その傾斜角は約３０゜乃至約８０゜であるのが望ましい。
半導体１５１、１５２上には、窒化シリコン（ＳｉＮｘ）または酸化シリコン（ＳｉＯｘ）などで形成された絶縁膜１４０が形成されている。絶縁膜１４０は、その下部の半導体１５１、１５２と同じパターン（平面の形）を有する。
絶縁膜１４０上には複数のデータ線用金属パターン７１及び複数のゲート線１２１が形成されている。
各データ線用金属パターン７１は、縦方向に延びている島型の金属パターンである。最上側または最下側に位置したデータ線用金属パターン７１は、他の層または外部駆動回路との接続のために、面積が広い端部１７９を含み、この端部１７９を通してデータ信号の伝達を受ける。
ゲート線１２１は、ゲート信号を伝達し、隣接した二つのデータ線用金属パターン７１の間に主に横方向に延びている。各ゲート線１２１は、上に突出した複数のゲート電極１２４、下に突出拡張した複数の突出部１２７及び他の層または外部駆動回路との接続のために面積が広い端部１２９を含む。ゲート信号を生成するゲート駆動回路（図示せず）は、基板１１０上に付着される可撓性印刷回路膜（図示せず）上に装着されたり、基板１１０上に直接装着されたり、基板１１０に集積できる。ゲート駆動回路が基板１１０上に集積されている場合、ゲート線１２１が延びてこれと直接接続される。
大部分の部位で半導体１５１、１５２はゲート線１２１やデータ線用金属パターン７１と同じ平面パターンを有しているが、ゲート電極１２４を中心として左右に形成されたドーピング領域であるソース領域１５４ａとドレイン領域１５４ｂは、ゲート線１２１やデータ線用金属パターン７１で覆われずに露出している。
一つのゲート電極１２４、一つのソース領域１５４ａ及び一つのドレイン領域１５４ｂは、半導体１５１の突出部１５４と共に一つの薄膜トランジスタ（ＴＦＴ）をなし、薄膜トランジスタのチャンネルは、ゲート電極１２４の下部に位置した半導体１５１の突出部１５４に形成される。
ゲート線１２１及びデータ線用金属パターン７１は、モリブデン、クロム、タンタル及びチタンなどの高融点金属またはこれらの合金で形成されることが好ましく、高融点金属膜（図示せず）と低抵抗導電膜（図示せず）を含む多層膜構造を有することができる。多層膜構造の例としては、クロムまたはモリブデン（合金）の下部膜とアルミニウム（合金）上部膜の二層膜、モリブデン（合金）下部膜とアルミニウム（合金）中間膜とモリブデン（合金）上部膜の三層膜がある。しかし、ゲート線１２１及びデータ線用金属パターン７１は、その他にも多様な金属または導電体で形成できる。
データ線用金属パターン７１及びゲート線１２１も、その側面が基板１１０面に対して３０゜乃至８０゜程度の傾斜角で傾いているのが望ましい。
データ線用金属パターン７１及びゲート線１２１と露出された半導体１５４ａ、１５４ｂ）部分上には、保護膜１８０が形成されている。保護膜１８０は無機絶縁物または有機絶縁物などで形成され、表面が平坦であることが望ましい。無機絶縁物の例としては、窒化シリコンと酸化シリコンがある。有機絶縁物は感光性を有してもよく、その誘電率は約４．０以下であるのが望ましい。しかし、保護膜１８０は、有機膜の優れた絶縁特性を生かしながらも露出された半導体１５４ａ、１５４ｂ部分を損なわないように下部無機膜と上部有機膜の二層膜構造を有することが望ましい。
保護膜１８０にはゲート線１２１の端部１２９を露出する複数のコンタクトホール１８１が形成されている。また、保護膜１８０には列方向に隣接した二つのデータ線用金属パターン７１の間の付近を除いて、データ線用金属パターン７１を露出する複数の開口部１８６とデータ線用金属パターン７１とゲート線１２１によりに囲まれた領域を露出する複数の開口部１８７が形成されている。
複数の開口部１８６内と露出された保護膜１８０上に、複数の開口部１８７及び複数のコンタクトホール１８１内に複数のデータ線１７１、複数の画素電極１９１及び複数のコンタクト部材８１が形成されている。これらはＩＴＯ（インジウム錫酸化物）やＩＺＯ（インジウム亜鉛酸化物）などの透明な導電物質やアルミニウム、銀、クロムまたはその合金などの反射性金属で形成できる。
データ線１７１は、その下のデータ線用金属パターン７１と重なってデータ線用金属パターン７１を通して印加されるデータ信号を伝達して主に縦方向に延びてゲート線１２１と交差する。各データ線１７１は、面積が広い端部１７９を含む。データ線１７１を通して伝えられるデータ信号は、データ線１７１と重なることによりデータ線１７１と物理的・電気的に接続されていて、半導体１５１の拡張部１５４のソース領域１５４ａに伝達される。
画素電極１９１は、露出された半導体１５１の拡張部１５４のドレイン領域１５４ｂと物理的・電気的に接続されており、ドレイン領域１５４ｂからデータ信号の電圧が印加される。データ電圧が印加された画素電極１９１は、共通電圧が印加される他の表示板（図示せず）の共通電極（図示せず）と共に電場を生成することによって、二つの電極の間の液晶層（図示せず）の液晶分子の方向を決める。このように決められた液晶分子の方向によって液晶層を通過する光の偏光状態が変わる。画素電極１９１と共通電極は、キャパシタ（以下、「液晶キャパシタ」という）を構成して薄膜トランジスタが遮断された後にも印加された電圧を維持する。
電圧維持能力を強化するため、液晶キャパシタと並列に接続された他のキャパシタを置いて、これを蓄積キャパシタ（維持キャパシタともいう。）という。蓄積キャパシタは、画素電極１９１及びこれと隣接したゲート線１２１（これを前段ゲート線とする）と重なることで形成され、蓄積キャパシタの静電容量、つまり、保持容量を増やすためにゲート線１２１を拡張した突出部１２７をおいて重なる面積を大きくする。
コンタクト補助部材８１は、ゲート線１２１の端部１２９と接続される。コンタクト補助部材８１は、ゲート線１２１の端部１２９と外部装置との接着性を補ってこれらを保護する。データ線１７１の端部１７９もコンタクト補助部材８１のようにデータ線用金属パターン７１の端部７９と外部装置との接着性を補ってこれらを保護する。
データ線１７１、画素電極１９１及びコンタクト補助部材８１の境界は、各々開口部１８６、１８７及びコンタクトホール１８１の境界と実質的に一致する。
以下、図１乃至図２Ｂに示した薄膜トランジスタ表示板を本発明の一実施例によって製造する方法について、図３Ａ乃至図１４Ｂを参照して詳細に説明する
図３Ａ及び図３Ｂは、各々図１の薄膜トランジスタ表示板をＩＩＡ-ＩＩＡ線及びＩＩＢ-ＩＩＢ線に沿って切断した面図であり、薄膜トランジスタ表示板を製造する第１工程を示した図である。図４Ａ及び図４Ｂは、各々図３Ａ及び図３Ｂの次の段階を示す図であり、図４Ａは図１に示した薄膜トランジスタ表示板をＩＩＡ-ＩＩＡ線に沿って切断した断面図であり、図４Ｂは図１に示した薄膜トランジスタ表示板をＩＩＢ-ＩＩＢ線に沿って切断した断面図である。図５Ａ及び図５Ｂは、各々図４Ａ及び図４Ｂの次の段階を示す図であり、図６Ａ及び図６Ｂは、各々図５Ａ及び図５Ｂの次の段階を示す図であり、図７Ａ及び図７Ｂは、各々図６Ａ及び図６Ｂの次の段階を示す図である。
図８は、図１乃至図２Ｂに示した薄膜トランジスタ表示板を本発明の一つの実施例によって製造する方法の中間段階を示す配置図であり、図９Ａ及び図９Ｂは、各々図８の薄膜トランジスタ表示板をＩＸＡ-ＩＸＡ線及びＩＸＢ-ＩＸＢ線に沿って切断した断面図である。図１０Ａ及び図１０Ｂは、各々図９Ａ及び図９Ｂの次の段階を示す図であって、図１０Ａは図８に示した薄膜トランジスタ表示板をＩＸＡ-ＩＸＡ線に沿って切断した断面図であり、図１０Ｂは図８に示した薄膜トランジスタ表示板をＩＸＢ-ＩＸＢ線に沿って切断した断面図であり、図１１Ａ及び図１１Ｂは、各々図１０Ａ及び図１０Ｂの次の段階を示す図であり、図１２Ａ及び図１２Ｂは、各々図１１Ａ及び図１１Ｂの次の段階を示す図であり、図１３Ａ及び図１３Ｂは、各々図１２Ａ及び図１２Ｂの次の段階を示す図である。
また、図１４Ａ及び図１４Ｂは、各々図１３Ａ及び図１３Ｂの次の段階を示す図である。
まず、透明なガラスまたはプラスチックなどで形成された絶縁基板１１０上にドーピング不純物を含有しないアモルファスシリコン層５０及び絶縁膜１４０を化学気相蒸着法（ＣＶＤ）などで連続して積層した後、金属などの導電体層２０をスパッタリングなどの方法で所定の厚さに積層して、その上に感光膜３０を１μｍ乃至３μｍの厚さに塗布し、さらにその上にフォトマスク４０を整列（位置合わせ）させる。絶縁膜１４０の材料としては、窒化シリコンがよく、成膜温度は約２５０〜４００℃、厚さは２００〜５００ｎｍ程度であるのが望ましい。
フォトマスク４０は透明な基板４１とその上の不透明な遮光層４２を含み、透過領域（ＴＡ１）、遮光領域（ＢＡ１）及び半透過領域（ＳＡ１）に区分される。遮光層４２は透過領域（ＴＡ１）に位置した開口部と半透過領域（ＳＡ１）に位置したスリットを有する。開口部とスリットは、その幅が所定値より大きいかの可否によって決定されるが、開口部はその幅が所定値より大きい場合であり、スリットはその幅が所定値より小さい場合である。
このようなフォトマスク４０を通して感光膜３０に光を照射した後に現像すると、現像された感光膜３０の厚さは位置によって異なって、適切な工程条件を与えると、感光膜３０の厚さの差により、各層を選択的にエッチングできる。従って、一連のエッチング段階を通してソース領域１５４ａとドレイン領域１５４ｂを含んだ複数の半導体１５１、１５２、複数のデータ線用金属パターン７１及び複数のゲート線１２１を形成する。
次に、複数の半導体１５１、１５２、複数のデータ線用金属パターン７１及び複数のゲート線１２１の形成過程を詳細に説明する。
図３Ａ及び図３Ｂに示したように、半透過領域（ＳＡ１）は半導体１５１のソース領域１５４ａとドレイン領域１５４ｂと対向し、遮光領域（ＢＡ１）は複数のデータ線用金属パターン７１と複数のゲート線１２１と対向し、その他の部分は透過領域（ＴＡ１）と対向する。
このようなフォトマスク４０を通して感光膜３０に光を照射した後現像すると、図４Ａ及び図４Ｂに示したように厚さが厚い第１部分３２と厚さが第１部分３２に比べて薄い第２部分３４が残る。
図５Ａ及び図５Ｂに示したように、残った感光膜部分３２、３４をエッチングマスクとして、露出された導電体層２０、絶縁膜１４０及びアモルファスシリコン層５０を一度にエッチングする。
図６Ａ及び図６Ｂに示したように、アッシング工程などを実施して感光膜３０の第２部分３４を除去する一方、第１部分３２の厚さを減らす。これによって、感光膜３０の第２部分３４下に位置したエッチングされた導電体層２１が露出される。
図７Ａ及び図７Ｂに示したように、残った感光膜部分３２をエッチングマスクとして露出された導電体層２１をエッチングして複数のデータ線用金属パターン７１と複数のゲート線１２１を形成する。
図８乃至図９Ｂに示したように、残った感光膜３２部分を除去した後、イオン注入などでリン（Ｐ）などのｎ型不純物をドーピングして、ソース領域１５４ａとドレイン領域１５４ｂを含んだ半導体層１５１、１５２を形成する。
図１０Ａ及び図１０Ｂに示したように、データ線用金属パターン７１とゲート線１２１上、または露出された基板１１０や絶縁膜１４０上に保護膜１８０を形成した後、その上に感光膜５０を塗布してその上にフォトマスク６０を整列させる。
フォトマスク６０は透明な基板６１とその上の不透明な光遮断層６２を含み、透過領域（ＴＡ２）、遮光領域（ＢＡ２）及び半透過領域（ＳＡ２）に分けられる。半透過領域（ＳＡ２）は列方向に隣接した二つのデータ線用金属パターン７１の間の領域とゲート線１２１の突出部１２７と対向し、透過領域（ＴＡ２）はデータ線用金属パターン７１とゲート線１２１により囲まれた領域、ゲート線１２１の端部及びデータ線用金属パターン７１と対向し、遮光領域（ＢＡ２）はその他の部分と対向する。
このようなフォトマスク６０を通して、感光膜５０に光を照射した後現像すると、図１１Ａ及び図１１Ｂに示したように、厚さが厚い第１部分５２と厚さが第１部分５２に比べて薄い第２部分５４が残る。
図１２Ａ乃至図１２Ｂに示したように、残った感光膜部分５２、５４をエッチングマスクとして保護膜１８０をエッチングして、データ線用金属パターン７１を露出する複数の開口部１８６と、データ線用金属パターン７１とゲート線１２１により囲まれた領域を露出する複数の開口部１８７を形成し、さらに、ゲート線１２１の端部１２９を露出する複数のコンタクトホール１８１を形成する。
図１３Ａ及び図１３Ｂに示したように、アッシング工程などを通して、薄い感光膜部分５４を除去し、このとき厚い感光膜部分５２の厚さが減る。
図１４Ａ及び図１４Ｂに示したように、ＩＺＯまたはＩＴＯは、ａ-ＩＴＯなどをスパッタリングで積層して導電体膜９０を形成する。ＩＺＯの場合、スパッタリングターゲットとしては出光興産株式会社の商品名ＩＤＩＸＯ（Ｉｄｅｍｉｔｓｕ ｉｎｄｉｕｍ ｘ-ｍｅｔａｌ ｏｘｉｄｅ）を使用でき、Ｉｎ２Ｏ３及びＺｎＯを含み、インジウムと亜鉛の総量で亜鉛が占める含有量は約１５-２０ａｔｏｍｉｃ％範囲であるのが望ましい。また、ＩＺＯのスパッタリング温度は２５０℃以下であるのが他の導電体とのコンタクト抵抗を最小化するために望ましい。
このとき、導電体膜９０は感光膜５２上に位置する第１部分９１とその他の所に位置する第２部分９２を含むが、感光膜部分５２の厚い厚さによって感光膜５２の表面と底の間の段差が激しいため、導電体膜９０の第１部分９１と第２部分９２が少なくとも一部分には互いに分離されて隙間が生じ、それにより感光膜５２の側面の少なくとも一部分が露出される。
続いて、基板１１０を感光膜溶剤に浸漬すると、溶剤は残った感光膜５２の露出された側面を通して感光膜５２に浸透し、そのために感光膜５２が除去される。このとき、残った感光膜部分５２上に位置する導電体膜９０の第１部分９１も、リフト‐オフ（ｌｉｆｔ-ｏｆｆ）方式で感光膜部分５２と共に剥離されるため、結局、導電体膜９０の第２部分９２だけが残って、これらは複数の画素電極１９１、複数のデータ線１７１及び複数のコンタクト補助部材８１を構成する（図１と図２Ａ及び図２Ｂ参照）。
本実施例では、ゲート線１２１とソース領域１５４ａ及びドレイン領域１５４ｂを備えた半導体１５１、１５２を一つの写真工程で形成し、また、画素電極１９１、データ線１７１及びコンタクト補助部材８１を一つの写真工程で形成する。これによって、ゲート線１２１を形成するための写真工程と画素電極１９１及びコンタクト補助部材８１、８２を形成するための写真工程が省略されて全体工程が簡素化される。
以上、本発明の望ましい実施例について詳細に説明したが、本発明の権利範囲はこれに限定されることなく、特許請求の範囲で定義している本発明の基本概念を利用した当業者の多様な変形及び改良形態も、本発明の権利範囲に属する。
本発明の一実施例による薄膜トランジスタ表示板の配置図である。 図１の薄膜トランジスタ表示板をＩＩＡ-ＩＩＡ線に沿って切断した断面図である。 図１の薄膜トランジスタ表示板をＩＩＢ -ＩＩＢ線に沿って切断した断面図である。 図１の薄膜トランジスタ表示板をＩＩＡ-ＩＩＡ線に沿って切断した断面図であり、薄膜トランジスタ表示板を製造する第１工程を示した図である。 図１の薄膜トランジスタ表示板をＩＩＢ-ＩＩＢ線に沿って切断した断面図であり、薄膜トランジスタ表示板を製造する第１工程を示した図である。 図３Ａの次の段階を示す図であり、図１に示した薄膜トランジスタ表示板をＩＩＡ-ＩＩＡ線に沿って切断した断面図である。 図３Ｂの次の段階を示す図であり、図１に示した薄膜トランジスタ表示板をＩＩＢ-ＩＩＢ線に沿って切断した断面図である。 図４Ａの次の段階を示す図である。 図４Ｂの次の段階を示す図である。 図５Ａの次の段階を示す図である。 図５Ｂの次の段階を示す図である。 図６Ａの次の段階を示す図である。 図６Ｂの次の段階を示す図である。 図１乃至図２Ｂに示した薄膜トランジスタ表示板を本発明の一実施例によって製造する方法の中間段階での配置図である。 図８の薄膜トランジスタ表示板をＩＸＡ-ＩＸＡ線に沿って切断した断面図である。 図８の薄膜トランジスタ表示板をＩＸＢ-ＩＸＢ線に沿って切断した断面図である。 図９Ａの次の段階を示す図であり、図１０Ａは図８に示した薄膜トランジスタ表示板をＩＸＡ-ＩＸＡ線に沿って切断した断面図である。 図９Ｂの次の段階を示す図であり、図１０Ｂは図８に示した薄膜トランジスタ表示板をＩＸＢ-ＩＸＢ線に沿って切断した断面図である。 図１０Ａの次の段階を示す図である。 図１０Ｂの次の段階を示す図である。 図１１Ａの次の段階を示す図である。 図１１Ｂの次の段階を示す図である。 図１２Ａの次の段階を示す図である。 図１２Ｂの次の段階を示す図である。 図１３Ａの次の段階を示す図である。 図１３Ｂの次の段階を示す図である。
符号の説明
１１０ 絶縁基板
１２１ ゲート線
１２４ ゲート電極
１４０ 絶縁膜
１５１、１５２ 半導体
１５４，１２７ 突出部
１５４ａ ソース領域
１５４ｂ ドレイン領域
１７１ データ線
１８０ 保護膜
１８１ コンタクトホール
１８６、１８７ 開口部
１９１ 画素電極
２０ 導電体層
３０、５０、５２ 感光膜
４０、６０ フォトマスク
４１、６１ 基板
４２、６２ 遮光層
７１ データ線用金属パターン
８１、８２ コンタクト補助部材
９０ 導電体膜

Claims (18)

  1. 基板上にアモルファスシリコン層、絶縁膜及び導電層を形成し、
    前記導電層上に第１部分と前記第１部分より厚さが薄い第２部分を含む第１感光膜を形成し、
    前記第１感光膜をマスクとして前記導電層、前記絶縁膜及び前記アモルファスシリコン層を一度にエッチングし、
    前記第１感光膜の第２部分を除去し、
    前記第２部分が除去された第１感光膜をマスクとして露出された導電層を除去してゲート線とデータ線用金属パターンを形成し、
    残っている第１感光膜を除去して不純物をドーピングして、ソース領域とドレイン領域を備えた半導体層を形成し、
    前記ゲート線とデータ線用金属パターン、露出された絶縁膜及び露出された基板上に保護膜を形成し、
    前記保護膜上に第１部分と前記第１部分より厚さが薄い第２部分を含む第２感光膜を形成し、
    前記第２感光膜をマスクとして前記保護膜をエッチングして、前記データ線用金属パターン及び前記ゲート線と前記データ線用金属パターンで囲まれた領域の一部を露出し、
    前記第２感光膜の第２部分を除去し、
    導電体膜を積層し、
    前記第２感光膜を除去してデータ線及び画素電極を形成することを特徴とする薄膜トランジスタ表示板の製造方法。
  2. 前記導電体膜は、前記第２感光膜上に位置する第１部分と残り第２部分を含んで前記第２感光膜を除去するとき、前記導電体膜の第１部分が共に除去されることを特徴とする請求項１に記載の薄膜トランジスタ表示板の製造方法。
  3. 前記第１及び第２感光膜は、遮光領域、半透過領域及び透過領域を有するフォトマスクを用いて形成することを特徴とする請求項１に記載の薄膜トランジスタ表示板の製造方法。
  4. 前記第１及び第２感光膜の第２部分の除去において前記第１及び第２感光膜の第１部分の厚さが減ることを特徴とする請求項１に記載の薄膜トランジスタ表示板の製造方法。
  5. 前記第１及び第２感光膜の第２部分の除去は、アッシングを含むことを特徴とする請求項４に記載の薄膜トランジスタ表示板の製造方法。
  6. 前記保護膜エッチング段階で前記ゲート線の一部を露出して、
    前記データ線及び画素電極形成段階で前記ゲート線の露出された部分上にコンタクト補助部材を形成することを特徴とする請求項１に記載の薄膜トランジスタ表示板の製造方法。
  7. 基板上に形成されていて、ソース領域とドレイン領域を有する半導体層と、
    前記半導体層上に形成されている絶縁膜と、
    前記絶縁膜上に形成されているゲート線及びデータ線用金属パターンと、
    前記ゲート線及びデータ線用金属パターン上に形成され、前記データ線用金属パターンを露出する第１開口部と前記ゲート線と前記データ線用金属パターンで囲まれた領域を露出する第２開口部を有する保護膜と、
    前記データ線用金属パターンの露出された部分上に形成され、前記ソース領域と接続されているデータ線と、
    前記ゲート線と前記データ線用金属パターンで囲まれた領域の露出された部分上に形成され、前記ドレイン領域と接続されている画素電極と
    を含むことを特徴とする薄膜トランジスタ表示板。
  8. 前記画素電極とゲート線が重なる領域に前記保護膜が存在することを特徴とする請求項７に記載の薄膜トランジスタ表示板。
  9. 前記保護膜は、前記ゲート線の一部を露出するコンタクトホールをさらに含むことを特徴とする請求項７に記載の薄膜トランジスタ表示板。
  10. 前記ゲート線の露出された部分上に形成されているコンタクト補助部材をさらに含むことを特徴とする請求項９に記載の薄膜トランジスタ表示板。
  11. 前記コンタクト補助部材の境界は、前記コンタクトホールの境界と実質的に一致することを特徴とする請求項１０に記載の薄膜トランジスタ表示板。
  12. 前記データ線の境界は、前記第１開口部の境界と実質的に一致することを特徴とする請求項７に記載の薄膜トランジスタ表示板。
  13. 前記画素電極の境界は、前記第２開口部の境界と実質的に一致することを特徴とする請求項７に記載の薄膜トランジスタ表示板。
  14. 前記画素電極の一部と重なる蓄積電極をさらに含むことを特徴とする請求項７に記載の薄膜トランジスタ表示板。
  15. 前記蓄積電極は前記ゲート線と接続されていることを特徴とする請求項１４に記載の薄膜トランジスタ表示板。
  16. 前記半導体層はソース領域とドレイン領域を除いて前記絶縁膜、前記データ線用金属パターン及びゲート線と実質的に同じ平面の形を有することを特徴とする請求項７に記載の薄膜トランジスタ表示板。
  17. 基板上に形成されていて、ソース領域とドレイン領域を有する半導体層、
    前記半導体層上に形成されている絶縁膜、
    前記絶縁膜上に形成されているゲート線及びデータ線用金属パターン、
    前記ゲート線及びデータ線用金属パターン上に形成されている保護膜、そして
    前記ドレイン領域と接続されている画素電極
    を含むことを特徴とする薄膜トランジスタ表示板。
  18. 前記保護膜は、前記ゲート線及びデータ線用金属パターン上に形成されており、前記データ線用金属パターンを露出する第１開口部と、前記ゲート線と前記データ線用金属パターンで囲まれた領域を露出する第２開口部を有することを特徴とする請求項１７に記載の薄膜トランジスタ表示板。
JP2006307187A 2005-11-18 2006-11-13 薄膜トランジスタ表示板及びその製造方法 Pending JP2007142411A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050110536A KR20070052823A (ko) 2005-11-18 2005-11-18 박막 트랜지스터 표시판 및 그 제조 방법

Publications (1)

Publication Number Publication Date
JP2007142411A true JP2007142411A (ja) 2007-06-07

Family

ID=38119170

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006307187A Pending JP2007142411A (ja) 2005-11-18 2006-11-13 薄膜トランジスタ表示板及びその製造方法

Country Status (3)

Country Link
US (1) US20070128551A1 (ja)
JP (1) JP2007142411A (ja)
KR (1) KR20070052823A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010087303A (ja) * 2008-09-30 2010-04-15 Dainippon Printing Co Ltd ディスプレイ用薄膜トランジスタ基板及びその製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100964227B1 (ko) * 2008-05-06 2010-06-17 삼성모바일디스플레이주식회사 평판 표시 장치용 박막 트랜지스터 어레이 기판, 이를포함하는 유기 발광 표시 장치, 및 이들의 제조 방법
US9599865B2 (en) 2015-01-21 2017-03-21 Apple Inc. Low-flicker liquid crystal display
CN111149433A (zh) * 2017-09-29 2020-05-12 夏普株式会社 显示设备、显示设备的制造方法以及曝光装置
CN111090203B (zh) * 2020-03-22 2020-07-14 深圳市华星光电半导体显示技术有限公司 阵列基板及显示面板

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100606448B1 (ko) * 2003-12-29 2006-07-31 엘지.필립스 엘시디 주식회사 ２마스크를 적용한 액정표시소자 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010087303A (ja) * 2008-09-30 2010-04-15 Dainippon Printing Co Ltd ディスプレイ用薄膜トランジスタ基板及びその製造方法

Also Published As

Publication number Publication date
US20070128551A1 (en) 2007-06-07
KR20070052823A (ko) 2007-05-23

Similar Documents

Publication Publication Date Title
JP5106762B2 (ja) 薄膜トランジスタ表示板及びその製造方法
JP5153999B2 (ja) 薄膜トランジスタ表示板の製造方法
JP2006072355A (ja) 薄膜トランジスタ表示板及びその製造方法
KR20090096226A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP5107504B2 (ja) 薄膜トランジスタ表示板とその製造方法
JP4888629B2 (ja) 薄膜トランジスタ表示板の製造方法
US8368074B2 (en) Display substrate
US7932965B2 (en) Thin film transistor array panel and method for manufacturing the same
JP4898229B2 (ja) 光マスク、及びそれを用いた薄膜トランジスタ表示パネルの製造方法
JP4977450B2 (ja) 薄膜トランジスタ表示板及びその製造方法
US20100038642A1 (en) Thin film transistor array panel and method of manufacturing the same
JP2007108746A (ja) 薄膜トランジスタ表示板の製造方法
US20230307465A1 (en) Active matrix substrate and method for manufacturing same
KR101090257B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP4675588B2 (ja) 薄膜トランジスタ表示板及びその製造方法
JP2007142411A (ja) 薄膜トランジスタ表示板及びその製造方法
JP2007102225A (ja) 薄膜トランジスタ表示板及びその製造方法
KR20060083247A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP2005026690A (ja) 薄膜トランジスタ表示板及びその製造方法
KR20060018397A (ko) 박막 트랜지스터 표시판과 그 제조 방법
KR20060084020A (ko) 광마스크 및 이를 이용한 박막 트랜지스터 표시판의 제조방법
KR100961951B1 (ko) 박막 트랜지스터 표시판과 그 제조 방법
KR20070014336A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070014335A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20060068304A (ko) 박막 트랜지스터 표시판의 제조 방법