JP2006072355A - 薄膜トランジスタ表示板及びその製造方法 - Google Patents

薄膜トランジスタ表示板及びその製造方法 Download PDF

Info

Publication number
JP2006072355A
JP2006072355A JP2005238543A JP2005238543A JP2006072355A JP 2006072355 A JP2006072355 A JP 2006072355A JP 2005238543 A JP2005238543 A JP 2005238543A JP 2005238543 A JP2005238543 A JP 2005238543A JP 2006072355 A JP2006072355 A JP 2006072355A
Authority
JP
Japan
Prior art keywords
line
thin film
film transistor
transistor array
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005238543A
Other languages
English (en)
Inventor
Joo-Ae Youn
珠 愛 尹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2006072355A publication Critical patent/JP2006072355A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process

Abstract

【課題】薄膜トランジスタ表示板の製造工程の簡素化、及び画素の開口率を低減しないストレージキャパシタの形成。
【解決手段】基板上にゲート電極を有するゲート線と維持電極線を形成し、それら線上にゲート絶縁膜を形成する。ゲート絶縁膜上に半導体層を形成し、その上にオーミック接触部材を形成する。オーミック接触部材上にソース電極を有するデータ線及びドレイン電極を形成し、それらの上に保護膜を蒸着する。保護膜上に第１感光膜を形成し、それをマスクとして保護膜をエッチングし、データ線の一部とゲート絶縁膜の第１部分を露出させる。第１感光膜を変化させ第２感光膜を形成し、それをマスクとして保護膜をエッチングし、ゲート絶縁膜の第２部分とドレイン電極の少なくとも一部を露出させ、且つゲート絶縁膜の第１部分を除去してゲート線の一部を露出させる。導電体膜を蒸着する。第２感光膜を除去してドレイン電極と接続される画素電極を形成する。
【選択図】 図１

Description

本発明は、薄膜トランジスタ表示板及びその製造方法に関する。
液晶表示装置（ＬＣＤ）や有機発光表示装置などの能動型表示装置は、ほぼ行列状に配列され、電界生成電極及びスイッチング素子を有する複数の画素を備える。スイッチング素子としては、ゲート、ソース及びドレインの三端子素子を有する薄膜トランジスタ（ＴＦＴ）などがあり、各画素の薄膜トランジスタは、ゲートに印加されるゲート信号に応答し、ソースに印加されるデータ信号を電界生成電極に伝達する。
また、このような表示装置は、薄膜トランジスタに信号を伝達する複数の信号線を有し、信号線にはゲート信号を伝達するゲート線と、データ信号を伝達するデータ線がある。
上述のような液晶表示装置及び有機発光表示装置は、薄膜トランジスタ、電界生成電極及び信号線が備えられている表示板を備えており、これを薄膜トランジスタ表示板という。
薄膜トランジスタ表示板は、複数個の導電層と絶縁層が積層された層状構造を有する。ゲート線、データ線及び電界生成電極は、互いに異なる導電層からなり、絶縁層に分離されている。
このように層状構造を有する薄膜トランジスタ表示板は、数回のフォト工程と、それに伴うエッチング工程を用いて完成する。フォト工程は、コストが高く、工程時間も長くかかるので、その工程数を減少させることが好ましい。
本発明の目的は、薄膜トランジスタ表示板の製造工程を簡素化することである。本発明の他の目的は、画素の開口率を減少させずにストレージキャパシタを形成することである。
このような技術的課題を解決するための本発明の特徴による薄膜トランジスタ表示板の製造方法は、基板上にゲート線（１２１）と維持電極線（１３１）とを形成する段階と、ゲート線及び維持電極線の上にゲート絶縁膜（１４０）を形成する段階と、ゲート絶縁膜上に半導体層（１５１、１５４）を形成する段階と、半導体層上にオーミック接触部材（１６１、１６３、１６５）を形成する段階と、オーミック接触部材上にデータ線（１７１）及びドレイン電極（１７５）を形成する段階と、データ線及びドレイン電極上に保護膜（１８０）を蒸着する段階と、保護膜上に、第１部分（５２）と第２部分（５４）とを含む第１感光膜（５０）を形成する段階と、第１感光膜を用いて保護膜をエッチングし、データ線（１７１）の一部（１７９）とゲート絶縁膜（１４０）の第１部分とを露出させる段階と（図１０Ｂを参照）、第１感光膜を変形させ、第２部分（５４）を除去する段階（図１１Ａを参照）と、変形された第１感光膜（図１１Ａの５２）を用いて、露出した保護膜（１８０、図１１Ａを参照）と、ゲート絶縁膜の前記第１部分とをエッチングし、ゲート絶縁膜の第２部分およびドレイン電極の一部（図１２Ａの１４０および１７５の露出部分）と、ゲート線の一部（図１２Ｂの１２９の露出部分）とを露出させる段階と、変形された第１感光膜上に導電体膜（９０）を蒸着する段階と、変形された第１感光膜を除去し、ドレイン電極の露出された部分と接続される画素電極（１９０）を形成する段階とを含む。
前記のデータ線の一部とゲート絶縁膜の第１部分を露出させる段階において、ゲート絶縁膜の第１部分の膜厚を減少させる。
前記の第１感光膜は、遮光領域、半透過領域、及び透過領域を有する光マスクを用いて形成する。
なお、前記のを除去する段階は、アッシング工程を含むことができ、該アッシング工程は、第１感光膜のうちの光マスクの半透過領域に対応する部分（第１感光膜の第２部分に対応）を除去する時点まで行う。
前記の導電体膜のうちの変形された第１感光膜上に位置した部分は、変形された第１感光膜が除去される際に同時に除去する。
前記の画素電極は、ゲート絶縁膜と接し、画素電極を形成する段階で、ゲート線の露出した部分と、データ線の露出した部分の上に接触補助部材（図２Ｂの８１および８２、図１３Ｂの９２）を形成する。
前記の特徴を備える薄膜トランジスタ表示板の製造方法において、半導体層を形成する段階と、データ線及びドレイン電極を形成する段階とは、ゲート線上にゲート絶縁膜（１４０）、真性非晶質シリコン層（１５０）、不純物非晶質シリコン層（１６０）、データ導電層（１７０）を蒸着する段階と、データ導電層上に第２感光膜（４０）を形成する段階と、第２感光膜を用いてデータ導電層、不純物非晶質シリコン層及び真性非晶質シリコン層をエッチングし、データ線とドレイン電極とオーミック接触部材を形成する段階とを含むことができる。この時、第２感光膜は、遮光領域、半透過領域及び透過領域を有する光マスクを用いて現像される。
前記の保護膜上に形成された第１感光膜の第２部分は、保護膜上に形成された第１感光膜の第１部分より薄いことが好ましい。
前記の特徴を備える薄膜トランジスタ表示板の製造方法は、維持電極線と画素電極との間にストレージキャパシタを形成する段階をさらに含む。
本発明の他の特徴による薄膜トランジスタ表示板は、基板上に形成されているゲート線及び維持電極線と、ゲート線及び維持電極線の上に形成されているゲート絶縁膜と、ゲート絶縁膜上に形成されている半導体層と、半導体層上に形成されているデータ線及びドレイン電極と、データ線及びドレイン電極の第１部分の上に形成されている保護膜と、ゲート絶縁膜及びドレイン電極の第２部分の上に形成され、保護膜と分離されている画素電極とを備え、画素電極の境界線と保護膜の境界線とが実質的に一致している。
前記の構成において、保護膜とゲート絶縁膜は、ゲート線とデータ線との一部を露出させるコンタクトホール（接触孔）（１８１、１８２）を有し、薄膜トランジスタ表示板は、コンタクトホール内に形成されてコンタクトホールの境界線と同じ境界線を有する接触補助部材をさらに有する。
前記のドレイン電極の第２部分は、維持電極線と重畳し、ドレイン電極の第２部分はドレイン電極の他の部分より幅が広く、維持電極線のドレイン電極と重畳する部分の幅が維持電極線の他の部分の幅より広い。
前記の半導体層は、データ線及びドレイン電極と実質的に同じ平面形状を有する。
前記薄膜トランジスタ表示板は、液晶表示装置用の薄膜トランジスタ表示板、または有機発光表示装置用薄膜トランジスタ表示板である。
前記の特徴を備える薄膜トランジスタ表示板は、維持電極線と画素電極との間に形成されたストレージキャパシタをさらに含む。
本発明によれば、ドレイン電極と画素電極を接続するコンタクトホール及び画素電極を同時に形成することで、画素電極を形成するための別途のフォトエッチング工程を省略し、工程を簡素化することができる。その結果、薄膜トランジスタ表示板の製造時間及び生産コストを節減することができる。また、ゲート絶縁膜下に維持電極線を形成し、維持電極線と画素電極の間にストレージキャパシタを作ることができる。
以下、添付した図面を参照して本発明の実施形態に関して、本発明の属する技術分野における通常の知識を有する者が容易に実施できるように詳細に説明する。本発明は、実施形態の構成に限定されることはなく、特許請求の範囲に記載の範囲内で種々の変形が可能である。
図面は、各種の層及び領域を明確に表現するために、厚さを拡大して示している。明細書全体を通じて類似した部分については同じ参照符号を付けている。層、膜、領域、板などの部分が、他の部分の「上に」あるとする時、これは他の部分の「すぐ上に」ある場合に限らず、その中間に更に他の部分がある場合も含む。ある部分が他の部分の「すぐ上に」あるとする時、これは中間に他の部分がない場合を意味する。
本発明の実施形態に係る薄膜トランジスタ表示板及びその製造方法について添付の図を参照して詳細に説明する。
まず、図１乃至図２Ｂを参照して本発明の一実施形態に係る薄膜トランジスタ表示板について詳細に説明する。
図１は、本発明の一実施形態に係る薄膜トランジスタ表示板の配置図であり、図２Ａは、図１に示す薄膜トランジスタ表示板をＩＩａ−ＩＩａ’線に沿って切断した断面図の一例であり、図２Ｂは、図１に示す薄膜トランジスタ表示板をＩＩｂ−ＩＩｂ’線及びＩＩｂ’−ＩＩｂ”線に沿って切断した断面図の一例である。
図１乃至図２Ｂに示したように、絶縁基板１１０上に複数のゲート線１２１と複数の維持電極線（storage electrode line、ストレージ電極線）１３１とが形成されている。
ゲート線１２１は、主に横方向に延びてゲート信号を伝達し、他の層または外部装置との接続のために面積が広い端部を有する。各ゲート線１２１の一部は、上方に突出して複数のゲート電極１２４をなす。
維持電極線１３１は、主に横方向に延びて他の表示板（図示せず）の共通電極（コモン電極）（図示せず）に印加される共通（コモン）電圧などの予め定められた電圧の印加を受け、幅が上下（図１において）に拡張された拡張部１３７を有する。
ゲート線１２１及び維持電極線１３１は、銀（Ag）や銀合金などの銀系の金属、アルミニウム（Al）やアルミニウム合金などのアルミニウム系の金属、及び銅（Cu）や銅合金などの銅系の金属、クロム（Cr）、チタニウム（Ti）、タンタル（Ta）、モリブデン（Mo）及びこれらの合金などからなる導電膜を有する。しかし、代替例として、ゲート線１２１及び維持電極線１３１は、物理的な性質が異なる二つの導電膜（図示せず）を有する多層膜構造であっても良い。その場合、一つの導電膜は、ゲート線１２１と維持電極線１３１の信号遅延や電圧降下を減らすことができるように、低い比抵抗の金属、例えばAl系の金属、Ag系の金属またはCu系の金属からなる。これに対し、もう一つの導電膜は、他の物質、特にＩＴＯ（indium tin oxide）及びＩＺＯ（indium zinc oxide）との接触特性に優れた物質、例えばCr、Mo、Ti、Taまたはこれらの合金などからなる。比抵抗が低い導電膜が上部に位置し、接触特性に優れた導電膜が下部に位置する構造として、クロム下部膜とアルミニウム−ネオジム（Nd）合金の上部膜があり、その逆の例としては、Al−Nd下部膜とMo上部膜がある。
ゲート線１２１及び維持電極線１３１の側面は、基板１１０の表面に対して傾斜されており、その傾斜角は約３０〜８０°範囲である。
ゲート線１２１及び維持電極線１３１の上に窒化ケイ素（SiNx）などからなるゲート絶縁膜１４０が形成されている。
ゲート絶縁膜１４０上には水素化非晶質シリコン（非晶質シリコンはa−Siと略称する）などからなる複数の線状半導体１５１が形成されている。線状半導体１５１は主に縦方向に延びており、ここから複数の突出部１５４がゲート電極１２４に向けて延びている。
半導体１５１上部には、シリサイドまたはｎ型不純物が高濃度にドープされているｎ＋水素化非晶質シリコンなどの物質からなる複数の線状及び島状オーミック接触部材１６１、１６５が形成されている。線状接触部材１６１は複数の突出部１６３を有し、この突出部１６３と島状接触部材１６５は対をなして半導体１５１の突出部１５４上に位置する。
半導体１５１とオーミック接触部材１６１、１６５の側面も基板１１０の表面に対して傾斜されており、その傾斜角は３０〜８０°である。
オーミック接触部材１６１、１６５及びゲート絶縁膜１４０の上には、複数のデータ線１７１と複数のドレイン電極１７５が形成されている。
データ電圧を伝達するデータ線１７１は、主に縦方向に延びてゲート線１２１と交差し、他の層または外部装置との接続のために面積が広い端部を有している。各データ線１７１からドレイン電極１７５に向けて延びた複数の枝がソース電極１７３をなす。各ドレイン電極１７５は、他の層との接続のために面積が広く、維持電極線１３１の拡張部１３７と重畳している一方の端部１７７と、線状である他方の端部を有し、各ソース電極１７３は、ドレイン電極１７５の他方端部を囲うように構成されている。ゲート電極１２４、ソース電極１７３及びドレイン電極１７５は、半導体１５１の突出部１５４と共に薄膜トランジスタ（ＴＦＴ）をなし、薄膜トランジスタのチャンネルは、突出部１５４のソース電極１７３とドレイン電極１７５の間に形成される。
データ線１７１及びドレイン電極１７５は、クロム（Cr）、チタニウム（Ti）、タンタル（Ta）、モリブデン（Mo）などの耐火性金属またはこれらの合金からなることができ、これらも銀系金属またはアルミニウム系金属などからなる導電膜と、クロム（Cr）、チタニウム（Ti）、タンタル（Ta）、モリブデン（Mo）及びこれらの合金などからなる他の導電膜を含む多層膜構造を有することができる。
データ線１７１とドレイン電極１７５の側面も傾斜されており、その傾斜角は水平面に対して約３０〜８０°範囲である。
オーミック接触部材１６１、１６５（及び１６３）は、その下部の半導体１５１（及び１５４）とその上部のデータ線１７１（及び１７３）及びドレイン電極１７５の間にのみ存在し、接触抵抗を低くする役割を果たす。
線状半導体１５１（１５４）は、データ線１７１（及び１７３）とドレイン電極１７５及びその下のオーミック接触部材１６１、１６５（及び１６３）とほぼ同一な形状を有する。しかし、ソース電極１７３とドレイン電極１７５の間を始めとして、データ線１７１及びドレイン電極１７５で覆われず露出した部分を有する。
ゲート線１２１、データ線１７１及び露出した半導体１５４部分全体と、ドレイン電極１７５一部の上には、窒化ケイ素などの無機物からなる保護膜１８０が形成されている（保護膜の開口部１８７内には画素電極１９０が設けられる）。しかし、代替例として、保護膜１８０は、平坦化特性に優れて感光性を有する有機物質や、プラズマ化学気相蒸着（ＰＥＣＶＤ）で形成されるa−Si:C:O、a−Si:O:Fなど、誘電常数が約４．０以下である低誘電率絶縁物質からなることができ、下部無機膜と上部有機膜の二重膜構造を有することもできる。
保護部材１８０は、ゲート線１２１の端部(129)とデータ線１７１の端部(179)をそれぞれ露出する複数のコンタクトホール１８１、１８２を有し、ゲート線１２１とデータ線１７１で覆われた領域に複数の開口部１８７を有する。開口部１８７は、ドレイン電極１７５の一部とゲート絶縁膜１４０の一部を露出している（大体データー線とゲート線とで囲まれた部分が開口部１８７であり、開口部１８７内に画素電極１９０が設けられる。即ち、画素電極１９０を形成するために、保護膜１８０に開口部１８７を設ける）。
保護部材１８０の開口部１８７には、ＩＺＯ、ＩＴＯまたはa−ITO（非晶質ITO）などの透明な導電体または反射性金属からなる複数の画素電極１９０が形成され、コンタクトホール１８１、１８２には、複数の接触補助部材８１、８２が形成されている。この時、画素電極１９０と接触補助部材８１、８２の境界は、保護膜１８０の境界と実質的に一致している。
画素電極１９０は、開口部１８７を通じて露出したドレイン電極１７５と物理的・電気的に接続され、ドレイン電極１７５からデータ電圧の印加を受ける。
データ電圧が印加された画素電極１９０は、共通電圧の印加を受ける他の表示板（図示せず）の共通電極（図示せず）と共に電場を生成することによって、二つの電極間の液晶層の液晶分子を再配列する。
また、画素電極１９０と共通電極はキャパシタ（以下、「液晶キャパシタ」という）をなし、薄膜トランジスタがターンオフされた後にも印加された電圧を維持しており、電圧維持能力を強化するために液晶キャパシタと並列に接続された他のキャパシタを設けるが、これをストレージキャパシタという。図１乃至図２Ｂを参照すれば、ストレージキャパシタは、画素電極１９０と維持電極線１３１の重畳、及び画素電極１９０と接続されているドレイン電極１７５と維持電極線１３１の重畳で作られる。維持電極線１３１には拡張部１３７があるので重畳面積が大きく、画素電極１９０と維持電極線１３１との間に保護膜１８０が無くゲート絶縁膜１４０のみが存在し、１９０と１３１の間の距離が短いためストレージキャパシタの静電容量が大きい。
この時、画素電極１９０と接続するドレイン電極１７５の一部１７７は、ゲート絶縁膜１４０を介在して維持電極線１３１と重畳している。
接触補助部材８１、８２は、コンタクトホール１８１、１８２を通じてゲート線１２１の端部(129)及びデータ線１７１の端部(179)とそれぞれ接続する。接触補助部材８１、８２は、ゲート線１２１の端部及びデータ線１７１の端部と外部装置との接着性を補完し、これらを保護する役割を果たすものであって、これらの適用は必須ではない。
以下、図１乃至図２Ｂに示した薄膜トランジスタ表示板を本発明の一実施形態によって製造する方法について、図３乃至図１１Ｂ及び図１乃至図２Ｂを参照して詳細に説明する。
図３、図６及び図９は、それぞれ図１乃至図２Ｂに示した薄膜トランジスタ表示板を本発明の一実施形態によって製造する方法の中間段階における配置図で、その工程順で示したものである。図４Ａ及び図４Ｂは、それぞれ図３の薄膜トランジスタ表示板をＩＶａ−ＩＶａ’線、及び、ＩＶｂ−ＩＶｂ’線及びＩＶｂ’−ＩＶｂ”線に沿って切断した断面図である。図５Ａ及び図５Ｂは、それぞれ図３に示した薄膜トランジスタ表示板をＩＶａ−ＩＶａ’線、及び、ＩＶｂ−ＩＶｂ’線及びＩＶｂ’−ＩＶｂ”線に沿って切断した断面図であり、図４Ａ及び図４Ｂに示す工程に続く工程を示す。図７Ａ及び図７Ｂは、それぞれ図６の薄膜トランジス表示板をＶＩＩａ−ＶＩＩａ’線、及び、ＶＩＩｂ−ＶＩＩｂ’線及びＶＩＩｂ’−ＶＩＩｂ”線に沿って切断した断面図である。図８Ａ及び図８Ｂは、それぞれ図６の薄膜トランジスタ表示板をＶＩＩａ−ＶＩＩａ’線、及び、ＶＩＩｂ−ＶＩＩｂ’線及びＶＩＩｂ’−ＶＩＩｂ”線に沿って切断した断面図であり、図７Ａ及び図７Ｂに示す工程に続く工程を示す。図１０Ａ及び図１０Ｂは、それぞれ図９に示した薄膜トランジスタ表示板をＸａ−Ｘａ’線、及び、Ｘｂ−Ｘｂ’線及びＸｂ’−Ｘｂ”線に沿って切断した断面図である。図１１Ａ及び図１１Ｂは、それぞれ図９に示した薄膜トランジスタ表示板をＸａ−Ｘａ’線、及び、Ｘｂ−Ｘｂ’線及びＸｂ’−Ｘｂ”線に沿って切断した断面図であり、図１０Ａ及び図１０Ｂに示す工程に続く工程を示す。図１２Ａ及び図１２Ｂは、それぞれ図１１Ａ及び図１１Ｂに示す工程に続く工程を示す断面図であり、図１３Ａび図１３Ｂは、それぞれ図１２Ａ及び図１２Ｂに示す工程に続く工程を示す断面図である。
まず、図３乃至図４Ｂに示したように、透明なガラスなどで作られた絶縁基板１１０上に、金属などの導電体層をスパッタリング法などで１，０００Å乃至３，０００Åの厚さに蒸着しフォトエッチングして、複数のゲート電極１２４を有する複数のゲート線１２１と、拡張部１３７を有する維持電極線１３１とを形成する。
次に、図５Ａ及び図５Ｂに示したように、ゲート絶縁膜１４０、真性非晶質シリコン層１５０、不純物非晶質シリコン層１６０を、化学気相蒸着法（ＣＶＤ）などで連続して積層する。ゲート絶縁膜１４０の材料としては、窒化ケイ素が良く、積層温度は約２５０〜４００℃、厚さは２，０００〜５，０００Å程度であることが好ましい。次いで、金属などの導電体層１７０をスパッタリング方法などで所定の厚さに蒸着した後、その上に感光膜４０を厚さ１μm乃至２μmに塗布する。
その後、光マスク（図示せず）を用いて感光膜４０に光を照射し、現像する。現像された感光膜の厚さは位置によって異なり、図５Ａ及び５Ｂのように、感光膜４０は厚さが異なる（次第に薄くなる）第１乃至第３部分からなる。領域Ａ（以下、配線領域という）に位置した第１部分は符号４２で示し、、領域Ｂ（以下、チャンネル領域という）に位置した第２部分は符号４４で示す。領域Ｃ（以下、その他の領域という）に位置した第３部分に対する符号は付していないが、これは第３部分の厚さが０であり、下の導電体層１７０が露出しているためである。第１部分４２と第２部分４４の厚さの比は後続の工程の工程条件によって異なるようにし、第２部分４４の厚さを第１部分４２の厚さの１／２以下とするのが好ましく、例えば、４，０００Å以下であるのが良い。
このように、位置によって感光膜の厚さを異ならせるには様々な方法を用いることができる。たとえば、露光マスクに透過領域と遮光領域のみならず、半透過領域を設ける方法がある。半透過領域には、スリットパターン、格子パターン、または透過率が中間であるか、厚さが中間である薄膜が具備される。スリットパターンを用いる際には、スリットの幅やスリット間の間隔がフォト工程に使用する露光器の分解能より小さいものが好ましい。他の例としては、リフロー（reflow）が可能な感光膜を使用する方法がある。即ち、透過領域及び遮光領域のみを有する通常のマスクにリフロー可能な感光膜を形成した後、リフローさせて感光膜が残留しない領域に流れるようにして薄い部分を形成する。
適合した工程条件を付与すれば、感光膜４２、４４の厚さの差によって下部層を選択的にエッチングすることができる。従って、一連のエッチング段階を経て、図６乃至図７Ｂに示すような複数のソース電極１７３を有する複数のデータ線１７１及び拡張部１７７を有する複数のドレイン電極１７５を形成し、複数の突出部１６３を各々有する複数の線状オーミック接触部材１６１及び複数の島状オーミック接触部材１６５、並びに複数の突出部１５４を有する複数の線状半導体１５１を形成する。即ち、オーミック接触部材上にデータ線およびドレイン電極１７５を形成する。
説明上、配線領域Ａに位置した導電体層１７０、不純物非晶質シリコン層１６０、真性非晶質シリコン層１５０部分を第１部分とし、チャンネル領域Ｂに位置した導電体層１７０、不純物非晶質シリコン層１６０、真性非晶質シリコン層１５０部分を第２部分とし、その他の領域Ｃに位置した導電体層１７０、不純物非晶質シリコン層１６０、真性非晶質シリコン層１５０部分を第３部分とする。
次に、このような構造の工程順を示す。
１）その他の領域Ｃに位置した、導電体層１７０、不純物非晶質シリコン層１６０及び真性非晶質シリコン層１５０の第３部分を除去、
２）チャンネル領域Ｂに位置した、感光膜の第２部分４４を除去、
３）チャンネル領域Ｂに位置した、導電体層１７０及び不純物非晶質シリコン層１６０の第２部分を除去、
４）配線領域Ａに位置した、感光膜の第１部分４２を除去。
次に、前記の工程順の他の例を示す。
１）その他の領域Ｃに位置した、導電体層１７０の第３部分を除去、
２）チャンネル領域Ｂに位置した、感光膜の第２部分４４を除去、
３）その他の領域Ｃに位置した、不純物非晶質シリコン層１６０及び真性非晶質シリコン層１５０の第３部分を除去、
４）チャンネル領域Ｂに位置した、導電体層１７０の第２部分を除去、
５）配線領域Ａに位置した、感光膜の第１部分４２を除去、
６）チャンネル領域Ｂに位置した、不純物非晶質シリコン層１６０の第２部分を除去。
感光膜の第２部分４４を除去する際に、感光膜の第１部分４２の厚さが減少するが、感光膜の第２部分４４の厚さが感光膜の第１部分４２より薄いので、下部層が除去されたりエッチングされることを防ぐ第１部分４２は除去されない。
適合したエッチング条件を選択することによって、感光膜の第３部分の下の不純物非晶質シリコン層１６０及び真性非晶質シリコン層１５０部分と感光膜の第２部分４４を同時に除去することができる。これと同様に、感光膜の第２部分４４の下の不純物非晶質シリコン層１６０部分と、感光膜の第１部分４２を同時に除去することができる。例えば、SF６とHClの混合気体やSF６とO２の混合気体を用いれば、ほぼ同一なエッチング率で感光膜と真性非晶質シリコン層１５０（または不純物非晶質シリコン層１６０）をエッチングすることができる。
導電体層１７０表面に感光膜残留物が残っている場合は、アッシング工程を用いて除去する。
次に、図８Ａ及び図８Ｂに示したように、データ線１７１及びドレイン電極１７５の上に保護膜１８０を積層した後、その上に感光膜５０を塗布し、その上に光マスク６０を位置あわせする。
光マスク６０は、透明な基板６１とその上の不透明な遮光層６２からなり、遮光層６２がない（一定の幅以上遮光層がない）透過領域ＴＡと、所定幅以上の遮光層６２がある遮光領域ＢＡ並びに遮光層６２の幅または間隔が所定値以下であるスリット型半透過領域ＳＡを有する。半透過領域ＳＡは、ゲート線１２４とデータ線１７１で囲まれた領域と対向し、透過領域ＴＡは、ゲート線１２４の端部及びデータ線１７１の端部と対向し、その他の部分は遮光領域ＢＡと対向する。
このような光マスク６０を用いて感光膜５０に光を照射し現像すれば、図８Ａ及び図８Ｂにおいて、斜線で示した部分が無くなり、その他の部分が残る。次いで、図９乃至図１０Ｂに示したように、厚さが厚い第１部分５２と薄い第２部分５４を有する感光膜をエッチングマスクとして露出した保護膜１８０部分を除去し、ゲート線１２１の端部(129)上のゲート絶縁膜１４０を露出させるコンタクトホール１８１の上部側壁、及びデータ線１７１の端部(179)を露出させるコンタクトホール１８２を形成する。この時、図示するように、コンタクトホール１８１のゲート絶縁膜１４０部分もエッチングされ、厚さが減少することもある。
次に、アッシング処理を施して薄い感光膜部分５４を除去する。この時、厚い感光膜部分５２の厚さが減少する（図１１Ａおよび図１１Ｂを参照）。
次に、図１２Ａ乃至図１２Ｂに示したように、残りの感光膜部分５２をエッチングマスクとして保護膜１８０及びゲート絶縁膜１４０をエッチングする。この時、感光膜部分５２で覆われていない保護膜１８０部分を除去することによって、ゲート絶縁膜１４０を露出させる開口部１８７を形成すると同時に、ゲート線１８１の端部上の露出したゲート絶縁膜１４０部分を除去し、コンタクトホール１８１を完成する。このようにすれば、開口部１８７にゲート絶縁膜１４０が残るので維持電極線１３１が露出されない。
次に、図１３Ａ及び図１３Ｂに示したように、ＩＺＯまたはＩＴＯまたはa−ITO膜をスパッタリングで積層し、透明導電膜９０を形成する。ＩＺＯの場合、標的としては日本イデミツ社のＩＤＩＸＯ（indium x−metal oxide）という商品を用いることができ、In２O３及びZnOを含み、インジウムと亜鉛の全量に対する亜鉛の含量が約１５〜２０atomic％範囲であることが好ましい。また、ＩＺＯのスパッタリング温度は２５０℃以下であるのが、他の導電体との接触抵抗を最少化するために好ましい。
この時、透明導電膜９０は、保護膜１８０上に位置する第１部分９１と、その他の所に位置する第２部分９２からなり、感光膜部分５２の厚い厚さのため感光膜部分５２とその他の部分との段差が大きく、透明導電膜９０の第１部分９１と第２部分９２とが少なくとも一部分離されて隙間が生じ、そのために感光膜部分５２の側面が少なくとも一部露出する。
次に、基板１１０を感光膜溶剤に浸漬すれば、溶剤は残っている感光膜部分５２の露出した側面を通じて感光膜部分５２に浸透し、これによって感光膜部分５２が除去される。この時、残っている感光膜部分５２上に位置する透明導電膜９０の第１部分９１も持ち上げられて（リフトオフ（lift−off）方式で）感光膜部分５２と共に除去されて、透明導電膜９０の第２部分９２のみが残り、これらは複数の画素電極１９０と複数の接触補助部材８１、８２をなす（図１、図２Ａ及び図２Ｂ参照）。この時には、画素電極１９０と維持電極線１３１の間の保護膜１８０が除去され、ゲート絶縁膜１４０のみが残っており、画素電極１９０と維持電極線１３１との間の距離が近いので、ストレージキャパシタの容量が大きくなる。従って、増加したストレージキャパシタの静電容量に対応して維持電極線１３１の大きさを減らすことができるので、開口率を増加させることができる。本実施形態においては、開口部１８７領域のゲート絶縁膜１４０をエッチングしないで維持するので、ゲート絶縁膜１４０下部に維持電極線１３１を形成し、画素電極１９０とのストレージキャパシタを形成する。また、本実施形態においては、データ線１７１及びドレイン電極１７５とその下部のオーミック接触部材１６１、１６５及び半導体１５１を一つのフォト工程で形成し、画素電極１９０及び接触補助部材８１、８２を形成するための別途のフォト工程を省略し、工程を簡素化する。
以上のように、本発明によれば、ドレイン電極と画素電極とを接続するコンタクトホール及び画素電極を同時に形成することにより、画素電極を形成するための別途のフォトエッチング工程を省略し、工程を簡素化することができる。その結果、薄膜トランジスタ表示板の製造時間及び生産コストを節減することができる。
また、ゲート絶縁膜下に維持電極線を形成し、維持電極線と画素電極との間にストレージキャパシタを作ることができる。
本発明は、液晶表示装置と有機発光表示装置を始めとした様々な表示装置に適用することができる。有機発光表示装置は、ゲート線とデータ線に接続された薄膜トランジスタと、画素電極に接続された薄膜トランジスタなど、少なくとも二つの薄膜トランジスタを備え、画素電極と共通電極の間に有機発光部材が備えられている。
以上、本発明の好ましい実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されるものでなく、特許請求の範囲で定義している本発明の基本概念を利用した種々の変形及び改良形態も本発明の権利範囲に属するものである。
本発明の一実施形態に係る薄膜トランジスタ表示板の配置図である。 図１の薄膜トランジスタ表示板をＩＩａ−ＩＩａ’線に沿って切断した断面図である。 図１の薄膜トランジスタ表示板をＩＩｂ−ＩＩｂ’線及びＩＩｂ’−ＩＩｂ”線に沿って切断した断面図である。 図１乃至図２Ｂに示した薄膜トランジスタ表示板を本発明の一実施形態によって製造する方法の中間段階における配置図であり、この工程の後の配置図は図６、図９に示されている。 図３の薄膜トランジスタ表示板をＩＶａ−ＩＶａ’線に沿って切断した断面図である。 図３の薄膜トランジスタ表示板をＩＶｂ−ＩＶｂ’線及びＩＶｂ’−ＩＶｂ”線に沿って切断した断面図である。 図３の薄膜トランジスタ表示板をＩＶａ−ＩＶａ’線に沿って切断した断面図で、図４Ａに示す工程に続く工程を示す。 図３の薄膜トランジスタ表示板をＩＶｂ−ＩＶｂ’線及びＩＶｂ’−ＩＶｂ”線に沿って切断した断面図で、図４Ｂに示す工程に続く工程を示す。 図１乃至図２Ｂに示した薄膜トランジスタ表示板を本発明の一実施形態によって製造する方法の中間段階における配置図であり、この工程の前の配置図は図３に示され、後の配置図は図９に示されている。 図６の薄膜トランジスタ表示板をＶＩＩａ−ＶＩＩａ’線線に沿って切断した断面図である。 図６の薄膜トランジスタ表示板をＶＩＩｂ−ＶＩＩｂ’線及びＶＩＩｂ’−ＶＩＩｂ”線に沿って切断した断面図である。 図６の薄膜トランジスタ表示板をＶＩＩａ−ＶＩＩａ’線に沿って切断した断面図であり、図７Ａに示す工程に続く工程を示す。 図６の薄膜トランジスタ表示板をＶＩＩｂ−ＶＩＩｂ’線及びＶＩＩｂ’−ＶＩＩｂ”線に沿って切断した断面図であり、図７Ｂに示す工程に続く工程を示す。 図１乃至図２Ｂに示した薄膜トランジスタ表示板を本発明の一実施形態によって製造する方法の中間段階における配置図であり、この工程の前の配置図は図３、図６に示されている。 図９の薄膜トランジスタ表示板をＸａ−Ｘａ’線に沿って切断した断面図である。 図９の薄膜トランジスタ表示板をＸｂ−Ｘｂ’線及びＸｂ’−Ｘｂ”線に沿って切断した断面図である。 図９の薄膜トランジスタ表示板をＸａ−Ｘａ’線に沿って切断した断面図であり、図１０Ａに示す工程に続く工程を示す。 図９の薄膜トランジスタ表示板をＸｂ−Ｘｂ’線及びＸｂ’−Ｘｂ”線に沿って切断した断面図であり、図１０Ｂに示す工程に続く工程を示す。 図１１Ａに示す工程に続く工程を示す断面図である。 図１１Ｂに示す工程に続く工程を示す断面図である。 図１２Ａに示す工程に続く工程を示す断面図である。 図１２Ｂに示す工程に続く工程を示す断面図である。
符号の説明
４０、５０ 感光膜
１２１ ゲート線
１２４ ゲート電極
１３１、１３７ 維持電極線
１４０ ゲート絶縁膜
１５１、１５４ 半導体層
１６１、１６３、１６５ オーミック接触部材
１７１ データ線
１７３ ソース電極
１７５ ドレイン電極
１８０ 保護膜
１８１、１８２ コンタクトホール
１８７ 開口部
１９０ 画素電極

Claims (20)

  1. 基板上にゲート線と維持電極線とを形成する段階と、
    前記ゲート線及び前記維持電極線の上にゲート絶縁膜を形成する段階と、
    前記ゲート絶縁膜上に半導体層を形成する段階と、
    前記半導体層上にオーミック接触部材を形成する段階と、
    前記オーミック接触部材上にデータ線及びドレイン電極を形成する段階と、
    前記データ線及び前記ドレイン電極の上に保護膜を蒸着する段階と、
    前記保護膜上に、第１部分と第２部分とを有する第１感光膜を形成する段階と、
    前記第１感光膜を用いて前記保護膜をエッチングすることにより、前記データ線の一部と前記ゲート絶縁膜の第１部分を露出させる段階と、
    前記第１感光膜を変形させるように、前記第１感光膜の前記第２部分を除去する段階と、
    変形された前記第１感光膜を用いて、前記保護膜と、前記ゲート絶縁膜の第１部分とをエッチングし、前記ゲート絶縁膜の第２部分及び前記ドレイン電極の一部と、前記ゲート線の一部とを露出させる段階と、
    前記変形された第１感光膜上に導電膜を蒸着する段階と、
    前記変形された第１感光膜を除去し、前記ドレイン電極の露出された部分と接続される画素電極を形成する段階と
    を備える薄膜トランジスタ表示板の製造方法。
  2. 前記データ線の一部と前記ゲート絶縁膜の第１部分を露出させる前記段階は、前記ゲート絶縁膜の前記第１部分の厚さを減少させる、請求項１に記載の薄膜トランジスタ表示板の製造方法。
  3. 前記第１感光膜は、遮光領域、半透過領域、及び透過領域を有する光マスクを用いて形成する、請求項１または２に記載の薄膜トランジスタ表示板の製造方法。
  4. 前記第１感光膜の前記第２部分を除去する前記段階は、アッシング工程を含む、請求項１ないし３の何れかに記載の薄膜トランジスタ表示板の製造方法。
  5. 前記アッシング工程は、前記第１感光膜のうちの前記光マスクの半透過領域に対応する部分を除去する時点まで行われるものであり、前記第１感光膜の前記第２部分は前記光マスクの半透過領域に対応する、請求項４に記載の薄膜トランジスタ表示板の製造方法。
  6. 前記導電膜のうちの、前記変形された第１感光膜上に位置した部分は、前記変形された第１感光膜を除去する際に除去される、請求項１ないし５の何れかに記載の薄膜トランジスタ表示板の製造方法。
  7. 前記画素電極は前記ゲート絶縁膜と接する、請求項１ないし６の何れかに記載の薄膜トランジスタ表示板の製造方法。
  8. 前記画素電極を形成する前記段階において、前記ゲート線の露出した部分と、前記データ線の露出した部分上に接触補助部材を形成する、請求項１ないし７の何れかに記載の薄膜トランジスタ表示板の製造方法。
  9. 前記半導体層を形成する前記段階と、前記データ線及び前記ドレイン電極を形成する前記段階とは、
    前記ゲート線上にゲート絶縁膜、真性非晶質シリコン層、不純物非晶質シリコン層、データ導電層を蒸着する段階と、
    前記データ導電層上に第２感光膜を形成する段階と、
    前記第２感光膜を用いて前記データ導電層、前記不純物非晶質シリコン層、及び前記真性非晶質シリコン層をエッチングし、前記データ線と前記ドレイン電極と前記オーミック接触部材とを形成する段階と
    を含む、
    請求項１ないし８の何れかに記載の薄膜トランジスタ表示板の製造方法。
  10. 前記第２感光膜は、遮光領域、半透過領域、及び透過領域を有する光マスクを用いて現像される、請求項９に記載の薄膜トランジスタ表示板の製造方法。
  11. 前記保護膜上に形成された前記第１感光膜の前記第２部分は、前記保護膜上に形成された前記第１感光膜の前記第１部分より薄い、請求項１ないし１０の何れかに記載の薄膜トランジスタ表示板の製造方法。
  12. 前記維持電極線と前記画素電極との間に、ストレージキャパシタを形成する段階をさらに含む、請求項１ないし１１の何れかに記載の薄膜トランジスタ表示板の製造方法。
  13. 基板上に形成されているゲート線及び維持電極線と、
    前記ゲート線及び前記維持電極線の上に形成されているゲート絶縁膜と、
    前記ゲート絶縁膜上に形成されている半導体層と、
    前記半導体層上に形成されているデータ線及びドレイン電極と、
    前記データ線と前記ドレイン電極の第１部分との上に形成されている保護膜と、
    前記ゲート絶縁膜と前記ドレイン電極の第２部分との上に形成され、前記保護膜と分離されている画素電極と、
    を備え、
    前記画素電極の境界線と前記保護膜の境界線とが実質的に一致している、
    薄膜トランジスタ表示板。
  14. 前記保護膜と前記ゲート絶縁膜とは、前記ゲート線と前記データ線との一部を露出するコンタクトホールを有し、
    前記薄膜トランジスタ表示板は、前記コンタクトホール内に形成されて前記コンタクトホールの境界線と同じ境界線を有する接触補助部材をさらに備える、
    請求項１３に記載の薄膜トランジスタ表示板。
  15. 前記ドレイン電極の前記第２部分は、前記維持電極線と重畳する、請求項１３または１４に記載の薄膜トランジスタ表示板。
  16. 前記ドレイン電極の前記第２部分の幅は、前記ドレイン電極の他の部分の幅より広く、前記維持電極線の前記ドレイン電極と重畳する部分の幅は、前記維持電極線の他の部分の幅より広い、請求項１５に記載の薄膜トランジスタ表示板。
  17. 前記半導体層は、前記データ線及び前記ドレイン電極と実質的に同じ平面形状を有する、請求項１３ないし１６の何れかに記載の薄膜トランジスタ表示板。
  18. 前記薄膜トランジスタ表示板は、液晶表示装置用の薄膜トランジスタ表示板である、請求項１３ないし１７の何れかに記載の薄膜トランジスタ表示板。
  19. 前記薄膜トランジスタ表示板は、有機発光表示装置用の薄膜トランジスタ表示板である、請求項１３ないし１７の何れかに記載の薄膜トランジスタ表示板。
  20. 前記維持電極線と前記画素電極との間に形成されたストレージキャパシタをさらに含む、請求項１３ないし１９の何れかに記載の薄膜トランジスタ表示板。
JP2005238543A 2004-08-19 2005-08-19 薄膜トランジスタ表示板及びその製造方法 Withdrawn JP2006072355A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040065391A KR20060016920A (ko) 2004-08-19 2004-08-19 박막 트랜지스터 표시판 및 그 제조 방법

Publications (1)

Publication Number Publication Date
JP2006072355A true JP2006072355A (ja) 2006-03-16

Family

ID=36152979

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005238543A Withdrawn JP2006072355A (ja) 2004-08-19 2005-08-19 薄膜トランジスタ表示板及びその製造方法

Country Status (4)

Country Link
US (2) US7435629B2 (ja)
JP (1) JP2006072355A (ja)
KR (1) KR20060016920A (ja)
CN (1) CN100487887C (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104122694A (zh) * 2013-06-06 2014-10-29 深超光电（深圳）有限公司 液晶显示器的阵列基板及其制造方法
US8908117B2 (en) 2010-11-04 2014-12-09 Mitsubishi Electric Corporation Thin film transistor array substrate and liquid crystal display apparatus comprising a transparent conductive film pattern having a first type pattern and a second type pattern

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101263193B1 (ko) * 2006-05-02 2013-05-10 삼성디스플레이 주식회사 표시 기판의 제조 방법 및 표시 기판
KR20080018496A (ko) * 2006-08-24 2008-02-28 삼성전자주식회사 표시 기판의 제조 방법
KR101209045B1 (ko) * 2006-09-15 2012-12-10 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
TWI325638B (en) * 2007-01-22 2010-06-01 Au Optronics Corp Method for manufacturing pixel structure
TWI334647B (en) * 2007-03-03 2010-12-11 Au Optronics Corp Method for manufacturing pixel structure
KR101474774B1 (ko) * 2008-07-07 2014-12-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
KR101484063B1 (ko) * 2008-08-14 2015-01-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
KR101518742B1 (ko) * 2008-09-19 2015-05-11 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR101248005B1 (ko) * 2009-11-17 2013-03-27 엘지디스플레이 주식회사 어레이 기판 및 그의 제조방법
CN102116981B (zh) * 2009-12-30 2014-08-06 乐金显示有限公司 薄膜晶体管阵列基板及其制造方法
CN102109721B (zh) * 2010-11-22 2013-04-24 深圳市华星光电技术有限公司 液晶显示器的像素阵列制造方法
KR102071008B1 (ko) * 2013-04-10 2020-01-30 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN103531593B (zh) * 2013-10-29 2015-03-04 京东方科技集团股份有限公司 像素结构、阵列基板、显示装置及像素结构的制造方法
US9336709B2 (en) 2014-04-25 2016-05-10 Apple Inc. Displays with overlapping light-emitting diodes and gate drivers
KR101737865B1 (ko) * 2014-07-30 2017-05-22 엘지디스플레이 주식회사 유기발광표시패널

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6287899B1 (en) * 1998-12-31 2001-09-11 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
US7205570B2 (en) * 2002-07-19 2007-04-17 Samsung Electronics Co., Ltd. Thin film transistor array panel
EP1394597B1 (en) * 2002-09-02 2011-03-23 Samsung Electronics Co., Ltd. Contact structure of semiconductor device, manufacturing method thereof, thin film transistor array panel including contact structure, and manufacturing method thereof
KR100905470B1 (ko) * 2002-11-20 2009-07-02 삼성전자주식회사 박막 트랜지스터 어레이 기판
KR100925458B1 (ko) 2003-01-17 2009-11-06 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR100935670B1 (ko) * 2003-04-04 2010-01-07 삼성전자주식회사 액정표시장치, 박막 트랜지스터 표시판 및 그의 제조 방법
US7023016B2 (en) * 2003-07-02 2006-04-04 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8908117B2 (en) 2010-11-04 2014-12-09 Mitsubishi Electric Corporation Thin film transistor array substrate and liquid crystal display apparatus comprising a transparent conductive film pattern having a first type pattern and a second type pattern
CN104122694A (zh) * 2013-06-06 2014-10-29 深超光电（深圳）有限公司 液晶显示器的阵列基板及其制造方法

Also Published As

Publication number Publication date
US7435629B2 (en) 2008-10-14
CN1761050A (zh) 2006-04-19
US20060038178A1 (en) 2006-02-23
US20090002587A1 (en) 2009-01-01
CN100487887C (zh) 2009-05-13
KR20060016920A (ko) 2006-02-23

Similar Documents

Publication Publication Date Title
JP5106762B2 (ja) 薄膜トランジスタ表示板及びその製造方法
JP2006072355A (ja) 薄膜トランジスタ表示板及びその製造方法
JP5153999B2 (ja) 薄膜トランジスタ表示板の製造方法
US10192904B2 (en) Array substrate and manufacturing method thereof, display device
JP4888629B2 (ja) 薄膜トランジスタ表示板の製造方法
KR101219041B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP4898229B2 (ja) 光マスク、及びそれを用いた薄膜トランジスタ表示パネルの製造方法
KR101570347B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP2007108746A (ja) 薄膜トランジスタ表示板の製造方法
KR101090257B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20100007561A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20060083247A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP2007102225A (ja) 薄膜トランジスタ表示板及びその製造方法
JP2007142411A (ja) 薄膜トランジスタ表示板及びその製造方法
KR101542914B1 (ko) 박막 트랜지스터 기판 및 그의 제조 방법
KR101090256B1 (ko) 광마스크 및 이를 이용한 박막 트랜지스터 표시판의 제조방법
KR20060089526A (ko) 박막 트랜지스터 표시판과 그 제조 방법
KR101046925B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060060334A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20070000637A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070014335A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20060081164A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20050093881A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20060091376A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060068304A (ko) 박막 트랜지스터 표시판의 제조 방법

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20060105

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060106

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080703

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090406