KR20070000637A - 박막 트랜지스터 표시판 및 그 제조 방법 - Google Patents

박막 트랜지스터 표시판 및 그 제조 방법 Download PDF

Info

Publication number
KR20070000637A
KR20070000637A KR1020050056144A KR20050056144A KR20070000637A KR 20070000637 A KR20070000637 A KR 20070000637A KR 1020050056144 A KR1020050056144 A KR 1020050056144A KR 20050056144 A KR20050056144 A KR 20050056144A KR 20070000637 A KR20070000637 A KR 20070000637A
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
drain electrode
electrode
transistor array
Prior art date
Application number
KR1020050056144A
Other languages
English (en)
Inventor
엄윤성
김주한
유재진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050056144A priority Critical patent/KR20070000637A/ko
Publication of KR20070000637A publication Critical patent/KR20070000637A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Abstract

본 발명은 박막 트랜지스터 표시판의 제조 방법에 관한 것으로, 기판 위에 게이트 전극을 포함하는 게이트선을 형성하는 단계, 상기 게이트선 위에 반도체층을 형성하는 단계, 상기 반도체층 위에 소스 전극을 포함하는 데이터선 및 드레인 전극을 형성하는 단계, 상기 데이터선 및 상기 드레인 전극 위에 보호막을 적층하는 단계, 상기 보호막 위에 화소 전극을 형성하는 단계, 상기 화소 전극 위에 마스크를 정렬하는 단계, 그리고 레이저 빔을 조사하여 상기 화소 전극과 상기 드레인 전극을 연결하는 단계를 포함한다. 이에 따라, 화소 전극과 드레인 전극을 연결하기 위한 접촉 구멍의 형상 단계가 불필요하므로, 전체 제조 공정이 간소화되어, 박막 트랜지스터 표시판의 제조 시간과 비용을 절감할 수 있다.
박막트랜지스터표시판, 마스크, 레이저빔, 사진식각, 마스크

Description

박막 트랜지스터 표시판 및 그 제조 방법 {THIN FILM TRANSISTOR ARRAY PANEL AND MANUFACTURING METHOD THEREOF}
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이다.
도 2a 및 도 2b는 각각 도 1의 박막 트랜지스터 표시판을 IIa-IIa 선 및 IIb-IIb 선 을 따라 잘라 도시한 단면도이다.
도 3, 도 6 및 도 8은 각각 도 1 내지 도 2b에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 배치도이다.
도 4a 및 도 4b는 도 3의 박막 트랜지스터 표시판을 IVa-IVa 선 및 IVb-IVb 선을 따라 잘라 도시한 단면도이다.
도 5a 및 도 5b는 도 4a 및 도 4b 다음 단계에서의 도면으로서 도 5a는 도 3에 도시한 박막 트랜지스터 표시판을 IVa-IVa 선을 따라 잘라 도시한 단면도이고, 도 5b는 도 3에 도시한 박막 트랜지스터 표시판을 IVb-IVb 선을 따라 잘라 도시한 단면도이다.
도 7a 및 도 7b는 각각 도 6의 박막 트랜지스터 표시판을 VIIa-VIIa 선 및 VIIb-VIIb 선을 따라 잘라 도시한 단면도이다.
도 9a 및 도 9b는 도 8의 박막 트랜지스터 표시판을 IXa-IXa 선 및 IXb-IXb 선을 따라 잘라 도시한 단면도이다.
도 10a 및 도 10b는 각각 도 9a 및 도 9b의 다음 단계를 나타낸 도면이다.
도 11의 (a) 내지 (c)는 본 발명의 한 실시예에 따라 화소 전극과 게이트선과의 접촉 부분, 화소 전극과 데이터선과의 접촉 부분 및 화소 전극과 드레인 전극과의 접촉 부분 중 한 부분에 각각 대응하는 마스크의 예이다.
도 12의 (a) 내지 (c)는 본 발명의 다른 실시예에 따라 화소 전극과 게이트선과의 접촉 부분 중 한 부분에 대응하는 마스크 예이다.
도 13의 (a) 내지 (c)는 본 발명의 다른 실시예에 따라 화소 전극과 데이터선과의 접촉 부분 중 한 부분에 대응하는 마스크 예이다.
도 14의 (a) 내지 (c)는 본 발명의 다른 실시예에 따라 화소 전극과 드레인 전극과의 접촉 부분 중 한 부분에 대응하는 마스크 예이다.
본 발명은 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것이다.
액정 표시 장치(liquid crystal display, LCD)나 유기 발광 표시 장치(organic light emitting display) 등 능동형(active matrix) 표시 장치는 대략 행렬의 형태로 배열되어 있으며 전계 생성 전극(field generating electrode) 및 스위칭 소자(switching element)를 포함하는 복수의 화소(pixel)를 포함한다. 스위칭 소자로는 게이트(gate), 소스(source) 및 드레인(drain)의 삼단자 소자가 있는 박막 트랜지스터(thin film transistor, TFT) 등을 들 수 있으며, 각 화소의 박막 트랜지스터는 게이트에 인가되는 게이트 신호에 응답하여 소스에 인가되는 데이터 신호를 전계 생성 전극에 전달한다.
이러한 표시 장치는 또한 박막 트랜지스터에 신호를 전달하는 복수의 신호선을 포함하며, 신호선에는 게이트 신호를 전달하는 게이트선과 데이터 신호를 전달하는 데이터선이 있다.
이러한 액정 표시 장치와 유기 발광 표시 장치는 박막 트랜지스터, 전계 생성 전극 및 신호선이 구비되어 있는 표시판을 포함하며 이를 박막 트랜지스터 표시판이라 한다.
박막 트랜지스터 표시판은 여러 개의 도전층과 절연층이 적층된 층상 구조를 가진다. 게이트선, 데이터선 및 전계 생성 전극은 서로 다른 도전층으로 만들어지고 절연층으로 분리되어 있다.
이와 같이 층상 구조를 가지는 박막 트랜지스터 표시판은 여러 번의 사진 공정과 그에 수반되는 식각 공정을 통하여 완성된다. 사진 공정은 비용이 많이 들 뿐 아니라 소요 시간이 상당히 길기 때문에 될 수 있으면 그 수효를 줄이는 것이 바람직하다.
본 발명이 이루고자 하는 한 기술적 과제는 박막 트랜지스터 표시판의 제조 공정을 간소화하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 박막 트랜지스터 표시판의 불량을 줄이는 것이다.
이러한 기술적 과제를 해결하기 위한 본 발명의 특징에 따른 박막 트랜지스터 표시판의 제조 방법은, 기판 위에 게이트 전극을 포함하는 게이트선을 형성하는 단계, 상기 게이트선 위에 반도체층을 형성하는 단계, 상기 반도체층 위에 소스 전극을 포함하는 데이터선 및 드레인 전극을 형성하는 단계, 상기 데이터선 및 상기 드레인 전극 위에 보호막을 적층하는 단계, 상기 보호막 위에 화소 전극을 형성하는 단계, 상기 화소 전극 위에 마스크를 정렬하는 단계, 그리고 레이저 빔을 조사하여 상기 화소 전극과 상기 드레인 전극을 연결하는 단계를 포함한다.
상기 마스크는 차광 영역과 투과 영역을 가지는 것이 좋다.
상기 투과 영역은 드레인 전극과 마주볼 수 있고, 정사각형 형상을 가질 수 있다.
상기 투과 영역은 데이터선의 끝 부분과 마주볼 수 있고, 세로 방향으로 긴 직사각형 형상을 가질 수 있다.
상기 투과 영역은 게이트선의 끝 부분과 마주볼 수 있고, 세로 방향으로 긴 직사각형 형상을 가질 수 있다.
상기 투과 영역의 개수는 적어도 하나인 것이 좋다.
상기 반도체층과 상기 데이터선 및 상기 드레인 전극은 한 번의 사진 공정으로 형성할 수 있다.
본 발명의 특징에 따른 박막 트랜지스터 표시판은, 게이트 전극을 포함하는 게이트선, 상기 게이트 전극과 중첩하는 반도체층, 상기 반도체층과 중첩하는 소 스 전극을 포함하는 데이터선, 상기 반도체층과 중첩하는 드레인 전극, 상기 데이터선 및 상기 드레인 전극 위에 형성되어 있는 보호막, 그리고 상기 보호막 위에 형성되어 있고, 레이저 빔의 조사에 의해 상기 드레인 전극의 일부와 접촉하는 접촉부를 가지는 화소 전극을 포함한다.
본 발명의 또 다른 특징에 따른 박막 트랜지스터 표시판은, 게이트선, 상기 게이트선과 교차하는 데이터선 및 드레인 전극, 상기 데이터선 위에 형성되어 있는 보호막, 그리고 상기 보호막 위에 형성되어 있고, 레이저 빔의 조사를 통해 상기 드레인 전극과 접촉하는 제1 접촉부를 갖는 화소 전극, 그리고 상기 보호막 위에 형성되어 있고, 레이저 빔의 조사를 통해 상기 게이트선의 일부 및 상기 데이터선의 일부와 각각 접촉하는 제2 접촉부를 갖는 접촉 보조 부재를 포함하는 박막 트랜지스터 표시판.
상기 화소 전극은 상기 접촉 보조 부재와 동일 층에 형성되어 있는 것이 좋다.
상기 제1 및 제2 접촉부에는 상기 보호막이 존재하는 것이 바람직하다.
이하 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙 였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 실시예에 따른 박막 트랜지스터 표시판 및 그 제조 방법에 대하여 첨부한 도면을 참고로 하여 상세하게 설명한다.
먼저, 도 1 내지 도 2b를 참고로 하여 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판에 대하여 상세히 설명한다.
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 2a는 도 1의 박막 트랜지스터 표시판을 IIa-IIa 선을 따라 잘라 도시한 단면도이며, 도 2b는 도 1의 박막 트랜지스터 표시판을 IIb-IIb 선을 따라 잘라 도시한 단면도이다.
도 1 내지 도 2b에 도시한 바와 같이, 투명한 유리 따위로 만들어진 절연 기판(110) 위에 복수의 게이트선(gate line)(121)이 형성되어 있다.
게이트선(121)은 주로 가로 방향으로 뻗어 있고 게이트 신호를 전달한다. 각 게이트선(121)은 아래위로 돌출한 복수의 게이트 전극(124)과 다른 층 또는 외부 장치와의 접속을 위하여 면적이 넓은 끝 부분(129)을 포함한다. 게이트 신호를 생성하는 게이트 구동부(도시하지 않음)가 기판(110) 위에 집적되어 있는 경우에 게이트선(121)이 연장되어 게이트 구동부와 연결될 수 있다.
게이트선(121)은 은(Ag)이나 은 합금 등 은 계열 금속, 알루미늄(Al)이나 알 루미늄 합금 등 알루미늄 계열 금속, 구리(Cu)나 구리 합금 등 구리 계열의 금속, 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴(Mo) 및 이들의 합금 따위로 이루어진 도전막을 포함한다. 그러나 게이트선(121)은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다층막 구조를 가질 수도 있다. 이 경우 한 도전막은 게이트선(121)은 신호 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속 또는 구리 계열 금속으로 이루어진다. 이와는 달리, 다른 도전막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 물리적, 화학적, 전기적 접촉 특성이 우수한 물질, 이를테면 크롬, 몰리브덴, 티티타늄, 탄탈륨 또는 이들의 합금 등으로 이루어진다. 비저항이 낮은 도전막이 상부에 오고 접촉 특성이 우수한 도전막이 하부에 오는 구조로는 크롬 하부막과 알루미늄 또는 알루미늄 합금의 상부막을 들 수 있고, 그 반대인 예로는 알루미늄 또는 알루미늄 합금의 하부막과 몰리브덴 또는 몰리브덴 합금의 상부막을 들 수 있다. 그러나 게이트선(121)은 그 외에도 다양한 금속 또는 도전체로 만들어질 수 있다.
게이트선(121)의 측면은 기판(110)의 표면에 대하여 경사져 있으며, 그 경사각은 약 30-80 ° 범위이다.
게이트선(121) 위에는 질화규소(SiNx) 따위로 이루어진 게이트 절연막(140)이 형성되어 있다.
게이트 절연막(140) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀)나 다결정 규소(polysilicon) 등으로 이루 어진 복수의 선형 반도체(151)가 형성되어 있다. 선형 반도체(151)는 주로 세로 방향으로 뻗어 있으며, 게이트 전극(124)을 향하여 뻗어 나온 복수의 돌출부(projection)(154)를 포함한다.
반도체(151) 위에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 복수의 선형 및 섬형 저항성 접촉 부재(ohmic contact)(161, 165)가 형성되어 있다. 선형 접촉 부재(161)는 복수의 돌출부(163)를 가지고 있으며, 이 돌출부(163)와 섬형 접촉 부재(165)는 쌍을 이루어 반도체(151)의 돌출부(154) 위에 위치한다.
반도체(151)와 저항성 접촉 부재(161, 165)의 측면 역시 기판(110)의 표면에 대하여 경사져 있으며 경사각은 약 30-80° 이다.
저항성 접촉 부재(161, 165) 위에는 복수의 데이터선(data line)(171) 및 이와 분리되어 있는 복수의 드레인 전극(drain electrode)(175)이 형성되어 있다.
데이터 전압을 전달하는 데이터선(171)은 주로 세로 방향으로 뻗어 게이트선(121)과 교차한다. 각 데이터선(171)은 다른 층 또는 외부 장치와의 접속을 위하여 면적이 넓은 끝 부분(179)과 게이트 전극(124)을 향하여 뻗은 복수의 소스 전극(source electrode)(173)을 포함한다.
각 드레인 전극(175)은 다른 층과의 접속을 위하여 면적이 넓은 한 쪽 끝 부분(177)과 선형인 다른 쪽 끝 부분을 가지고 있으며, 선형인 끝 부분은 굽어 있는 소스 전극(173)으로 일부 둘러싸여 있다.
게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)은 반도체(151)의 돌 출부(154)와 함께 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 돌출부(154)에 형성된다.
데이터선(171) 및 드레인 전극(175)은 크롬, 티타늄, 탄탈륨, 몰리브덴 따위의 내화성 금속(refractory metal) 또는 이들의 합금으로 이루어질 수 있다. 그러나 이들 또한 내화성 금속막과 저저항 도전막을 포함하는 다층막 구조를 가질 수 있다. 다층막 구조의 예로는 크롬 또는 몰리브덴 (합금) 하부막과 알루미늄 (합금) 상부막의 이중막 및 몰리브덴(합금)막-알루미늄(합금)막-몰리브덴(합금)막의 삼중막을 들 수 있다.
데이터선(171)과 드레인 전극(175)의 측면 역시 기판(110)의 표면에 대하여 약 30-80°의 각도로 경사져 있다.
저항성 접촉 부재(161, 165)는 그 하부의 반도체(151)와 그 상부의 데이터선(171) 및 드레인 전극(175) 사이에만 존재하며 접촉 저항을 낮추어 주는 역할을 한다.
선형 반도체(151)는 데이터선(171)과 드레인 전극(175) 및 그 아래의 저항성 접촉 부재(161, 165)와 거의 동일한 평면 모양이다. 그러나 선형 반도체(151)의 돌출부(154)에는 소스 전극(173)과 드레인 전극(175) 사이를 비롯하여 데이터선(171) 및 드레인 전극(175)으로 가리지 않고 노출된 부분이 있다. 이와는 달리, 돌출부(154)만이 있고 다른 부분은 없을 수도 있다.
게이트선(121), 데이터선(171) 및 노출된 반도체(154) 부분 전체와 드레인 전극(175) 일부 위에는 보호막(passivation layer)(180)이 형성되어 있다. 보호막(180)은 질화규소나 산화규소(SiO2) 따위의 무기물로 만들어질 수 있으며, 평탄화 특성이 우수한 감광성(photosensitivity) 유기물이나, 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등 유전 상수가 약 4.0 이하인 저유전율 절연 물질로 이루어질 수도 있다. 그러나 보호막(180)은 유기막의 우수한 특성을 살리면서도 노출된 반도체(154) 부분을 보호하기 위하여 하부 무기막과 상부 유기막의 이중막 구조를 가질 수도 있다.
보호막(180) 위에는 ITO 또는 IZO로 이루어진 복수의 화소 전극(pixel electrode)(191) 및 복수의 접촉 보조 부재(contact assistant)(81, 82)가 형성되어 있다.
화소 전극(191)은 접촉부(197)을 통하여 드레인 전극(175)과 물리적·전기적으로 연결되어 드레인 전극(175)으로부터 데이터 전압을 인가 받는다.
데이터 전압이 인가된 화소 전극(191)은 공통 전압(common voltage)을 인가 받는 다른 표시판(도시하지 않음)의 공통 전극(도시하지 않음)과 함께 전기장을 생성함으로써 두 전극 사이의 액정층의 액정 분자들을 재배의 방향을 결정한다. 이와 같이 결정된 액정 분자의 방향에 따라 액정층을 통과하는 빛의 편광이 달라진다.
화소 전극(191)과 공통 전극은 축전기[이하 “액정 축전기(liquid crystal capacitor)”라 함]를 이루어 박막 트랜지스터가 턴 오프된 후에도 인가된 전압을 유지하는데, 전압 유지 능력을 강화하기 위하여 액정 축전기와 병렬로 연결된 다른 축전기를 두기도 하며, 이를 유지 축전기(storage capacitor)라 한다. 유지 축전기는 화소 전극(191)과 그에 인접한 게이트선(121)을 중첩시키거나 화소 전극(191)과 별개의 신호선을 중첩시킴으로써 만들어진다.
접촉 보조 부재(81, 82)는 접촉부(89, 87)를 통하여 게이트선의 끝 부분(129) 및 데이터선의 끝 부분(179)과 각각 연결된다. 접촉 보조 부재(81, 82)는 게이트선(121) 및 데이터선(171)의 각 끝 부분(129, 179)과 외부 장치와의 접착성을 보완하고 이들을 보호하는 역할을 한다. 게이트선(121)에 주사 신호를 인가하는 게이트 구동부(도시하지 않음)가 표시판 위에 집적된 경우 접촉 보조 부재(81)는 게이트선의 끝 부분(129)과 게이트 구동부를 연결하는 연결 부재의 역할을 할 수 있으며 때에 따라 생략될 수도 있다.
본 발명의 다른 실시예에 따르면 화소 전극(191)의 재료로 투명한 도전성 폴리머(polymer) 등을 사용하며, 반사형(reflective) 액정 표시 장치의 경우 불투명한 반사성 금속을 사용하여도 무방하다. 이때, 접촉 보조 부재(81, 82)는 화소 전극(191)과 다른 물질, 특히 ITO 또는 IZO로 만들어질 수 있다.
접촉부(89, 87)는 게이트선(121)의 끝 부분(129) 및 데이터선(171)의 끝 부분(179)과 외부 장치와의 접착성을 보완하고 이들을 보호한다.
그러면, 도 1 내지 도 2b에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법에 대하여 도 3 내지 도 10b와 앞서의 도 1 내지 도 2b를 참고로 하여 상세히 설명한다.
도 3, 도 6 및 도 8은 각각 도 1 내지 도 2b에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 배치도이다. 도 4a 및 도 4b는 도 3의 박막 트랜지스터 표시판을 IVa-IVa 선 및 IVb-IVb 선을 따라 잘라 도시한 단면도이다. 도 5a 및 도 5b는 도 4a 및 도 4b 다음 단계에서의 도면으로서 도 5a는 도 3에 도시한 박막 트랜지스터 표시판을 IVa-IVa 선을 따라 잘라 도시한 단면도이고, 도 5b는 도 3에 도시한 박막 트랜지스터 표시판을 IVb-IVb 선을 따라 잘라 도시한 단면도이다. 도 7a 및 도 7b는 각각 도 6의 박막 트랜지스터 표시판을 VIIa-VIIa 선 및 VIIb-VIIb 선을 따라 잘라 도시한 단면도이다. 도 9a 및 도 9b는 도 8의 박막 트랜지스터 표시판을 IXa-IXa 선 및 IXb-IXb 선을 따라 잘라 도시한 단면도이다. 도 10a 및 도 10b는 각각 도 9a 및 도 9b의 다음 단계를 나타낸 도면이다.
먼저, 도 3 내지 도 4b에 도시한 바와 같이, 투명한 유리 따위로 만들어진 절연 기판(110) 위에 금속 따위의 도전체층을 스퍼터링 따위의 방법으로 1,000 내지 3,000 의 두께로 증착하고 사진 식각하여 게이트 전극(124) 및 끝 부분(129)을 포함하는 복수의 게이트선(121)을 형성한다.
도 5a 및 도 5b에 도시한 바와 같이, 게이트 절연막(140), 진성 비정질 규소층(150), 불순물 비정질 규소층(160)을 화학 기상 증착법(CVD) 등으로 연속하여 적층한다. 게이트 절연막(140)의 재료로는 질화규소가 좋으며 적층 온도는 약 250~400℃, 두께는 2,000∼5,000 정도인 것이 바람직하다.
이어 금속 따위의 도전체층(170)을 스퍼터링 등의 방법으로 소정의 두께로 증착한 다음 그 위에 감광막(40)을 1 μm 내지 2 μm의 두께로 도포한다.
광마스크(도시하지 않음)를 통하여 감광막(40)에 빛을 조사한 후 현상한다. 현상된 감광막의 두께는 위치에 따라 다른데, 도 5a 및 5b에서 감광막(40)은 두께가 점점 작아지는 제1 내지 제3 부분으로 이루어진다. 영역(A)(이하 배선 영역이라 함)에 위치한 제1 부분과 영역(B)(이하 채널 영역이라 함)에 위치한 제2 부분은 각각 도면 부호 42와 44로 나타내었고 영역(C)(이하 기타 영역이라 함)에 위치한 제3 부분에 대한 도면 부호는 부여하지 않았는데, 이는 제3 부분이 0의 두께를 가지고 있어 아래의 도전체층(170)이 드러나 있기 때문이다. 제1 부분(42)과 제2 부분(44)의 두께의 비는 후속 공정에서의 공정 조건에 따라 다르게 하되, 제2 부분(44)의 두께를 제1 부분(42)의 두께의 1/2 이하로 하는 것이 바람직하며, 예를 들면, 약 4,000 이하인 것이 좋다.
이와 같이, 위치에 따라 감광막의 두께를 달리하는 방법으로 여러 가지가 있을 수 있는데, 노광 마스크에 투광 영역(light transmitting area)과 차광 영역(light blocking area)뿐 아니라 반투과 영역(translucent area)을 두는 것이 그 예이다. 반투과 영역에는 슬릿(slit) 패턴, 격자(lattice) 패턴 또는 투과율이 중간이거나 두께가 중간인 박막이 구비된다. 슬릿 패턴을 사용할 때에는, 슬릿의 폭이나 슬릿 사이의 간격이 사진 공정에 사용하는 노광기의 분해능(resolution)보다 작은 것이 바람직하다. 다른 예로는 리플로우(reflow)가 가능한 감광막을 사용하 는 것이다. 즉, 투광 영역과 차광 영역만을 지닌 통상의 마스크로 리플로우 가능한 감광막을 형성한 다음 리플로우시켜 감광막이 잔류하지 않은 영역으로 흘러내리도록 함으로써 얇은 부분을 형성한다.
적절한 공정 조건을 주면 감광막(42, 44)의 두께 차 때문에 하부 층들을 선택적으로 식각할 수 있다. 따라서 일련의 식각 단계를 통하여 도 6 내지 도 7b에 도시한 바와 같은 소스 전극(173) 및 끝 부분(179)을 포함하는 복수의 데이터선(171) 및 확장부(177)를 포함하는 복수의 드레인 전극(175)을 형성하고 돌출부(163)를 포함하는 복수의 선형 저항성 접촉 부재(161) 및 복수의 섬형 저항성 접촉 부재(165), 그리고 돌출부(154)를 포함하는 복수의 선형 반도체(151)를 형성한다.
설명의 편의상, 배선 영역(A)에 위치한 도전체층(170), 불순물 비정질 규소층(160), 진성 비정질 규소층(150)의 부분을 제1 부분이라 하고, 채널 영역(B)에 위치한 도전체층(170), 불순물 비정질 규소층(160), 진성 비정질 규소층(150)의 부분을 제2 부분이라 하며, 기타 영역(C)에 위치한 도전체층(170), 불순물 비정질 규소층(160), 진성 비정질 규소층(150)의 부분을 제3 부분이라 하자.
이러한 구조를 형성하는 순서의 한 예는 다음과 같다.
(1) 기타 영역(C)에 위치한 도전체층(170), 불순물 비정질 규소층(160) 및 진성 비정질 규소층(150)의 제3 부분 제거,
(2) 채널 영역(B)에 위치한 감광막의 제2 부분(44) 제거,
(3) 채널 영역(B)에 위치한 도전체층(170) 및 불순물 비정질 규소층(160)의 제2 부분 제거, 그리고
(4) 배선 영역(A)에 위치한 감광막의 제1 부분(42) 제거.
이러한 순서의 다른 예는 다음과 같다.
(1) 기타 영역(C)에 위치한 도전체층(170)의 제3 부분 제거,
(2) 채널 영역(B)에 위치한 감광막의 제2 부분(44) 제거,
(3) 기타 영역(C)에 위치한 불순물 비정질 규소층(160) 및 비정질 규소층(150)의 제3 부분 제거,
(4) 채널 영역(B)에 위치한 도전체층(170)의 제2 부분 제거,
(5) 배선 영역(A)에 위치한 감광막의 제1 부분(42) 제거, 그리고
(6) 채널 영역(B)에 위치한 불순물 비정질 규소층(160)의 제2 부분 제거.
감광막의 제2 부분(44)을 제거할 때 감광막의 제1 부분(42)의 두께가 줄겠지만, 감광막의 제2 부분(44)의 두께가 감광막의 제1 부분(42)보다 얇기 때문에, 하부층이 제거되거나 식각되는 것을 방지하는 제1 부분(42)이 제거되지는 않는다.
적절한 식각 조건을 선택하면, 감광막의 제3 부분 아래의 불순물 비정질 규소층(160) 및 진성 비정질 규소층(150) 부분과 감광막의 제2 부분(44)을 동시에 제거할 수 있다. 이와 유사하게, 감광막의 제2 부분(44) 아래의 불순물 비정질 규소층(160) 부분과 감광막의 제1 부분(42)을 동시에 제거할 수 있다. 예를 들면, SF6과 HCl의 혼합 기체나, SF6과 O2의 혼합 기체를 사용하면 거의 동일한 식각율로 감광막과 진성 비정질 규소층(150)[또는 불순물 비정질 규소층(160)]을 식각할 수 있다.
도전체층(170)의 표면에 감광막 찌꺼기가 남아 있으면 애싱(ashing) 등을 통하여 제거한다.
이어 도 8 내지 9b에 도시한 바와 같이, 데이터선(171) 및 드레인 전극(175) 위에 보호막(180)을 적층하고, 보호막(180) 위에 IZO, ITO막을 스퍼터링으로 적층한 후, 사진 식각 공정으로 복수의 화소 전극(191)과 복수의 접촉 보조 부재(81, 82)를 형성한다. IZO의 경우 표적으로는 일본 이데미츠(Idemitsu)사의 IDIXO(indium x-metal oxide)라는 상품을 사용할 수 있고, In2O3 및 ZnO를 포함하며, 인듐과 아연의 총량에서 아연이 차지하는 함유량은 약 15-20 atomic% 범위인 것이 바람직하다. 또한, IZO의 스퍼터링 온도는 250 이하인 것이 다른 도전체와의 접촉 저항을 최소화하기 위해 바람직하다.
다음, 도 10a 및 도 10b에 도시한 바와 같이, 화소 전극(191) 및 접촉 보조 부재(81 82) 위에 마스크(60)를 정렬한다.
마스크(60)는 투명한 기판(61)과 그 위의 불투명한 광차단층(62)을 포함하며, 투광 영역(TA1, TA2, TA3) 및 차광 영역(BA)으로 나누어진다. 광차단층(62)은 투광 영역(TA1, TA2, TA3)에는 전혀 없고 차광 영역(BA)에만 위치한다. 광차단층(62)은 차광 영역(BA)에서는 그 너비가 소정 값 이상인 부분으로 존재한다. 투광 영역(TA1, TA2, TA3)은 게이트선(121)의 끝 부분(129), 데이터선(171)의 끝 부분(179) 및 드레인 전극(175)의 일부와 각각 마주보며, 차광 영역(BA)은 그 외의 부분과 마주본다.
이러한 마스크(60)의 투과 영역(TA1, TA2, TA3)에 레이저 빔을 조사한다. 이로 인해, 투과 영역(TA1, TA2, TA3)을 통해 입사되는 레이저 빔으로 인해, 투과 영역(TA1, TA2, TA3)에 대응하는 화소 전극(191) 부분의 하부 절연막인 보호막(180) 또는 게이트 절연막(140)이 녹고, 그 결과, 화소 전극(191)이 데이터(171)의 끝 부분(179), 드레인 전극(175)의 일부 및 게이트선의 끝 부분(129)과 접촉하여 접촉부(87, 197, 89)를 형성한다(도 1 및 도 2b).
이때, 게이트선(121)과 데이터선(171)의 형성 위치로 인한 화소 전극(191) 간의 거리 차이는 투과 영역(TA1, TA2)을 통해 투과되는 레이저 빔의 양을 조절하여 극복할 수 있다. 즉, 마스크(60)를 이용하여, 게이트선(121)의 끝 부분(129)과 화소 전극(191)간의 접촉을 위한 레이저 빔의 투과량을 데이터선(171)의 끝 부분(179) 및 드레인 전극(175)과 화소 전극(191) 간의 접촉을 위한 레이저 빔의 투과량보다 많게 한다.
또한, 조사되는 레이저 빔의 조사 세기의 강약을 조절하여, 레이저 빔의 조사로 인한 절연막(180, 140) 등의 파편 발생을 미연에 방지할 수 있다. 즉, 강한 세기의 레이저 빔을 조사하는 대신에, 레이저 빔의 세기를 약하게 반복적으로 조사하거나, 센 레이저 빔과 약한 레이저 빔을 번갈아 조사한다. 이로 인해, 순간적으로 강한 레이저 빔의 조사로 인해 절연막(180, 140) 등의 파편이 발생하지 않도록 한다.
이러한 레이저 빔의 조사에도 불구하고, 레이저 빔의 조사에 의해 절연막(180, 140) 등의 파편이 발생하여 파편의 일부가 화소 전극(191) 위나 기판(110) 등 위에 남게 될 경우 간단한 세정 공정, 예를 들어 브러쉬 세정(blush cleaning)으로 제거될 수 있다. 이때, 이용되는 용매로는 부식의 원인이 되는 H2O보다는 이소프로필 알콜(isopropyl alcohol, IPA)이나 에탄올(ethanol) 등과 같은 용매를 이용하는 것이 좋다.
다음, 도 11의 (a) 내지 (c)를 참고로 하여, 레이저 빔의 조사로 인해, 화소 전극(191)과 데이터선(171)의 끝 부분, 드레인 전극(175) 및 게이트선(121)의 끝 부분(129)과의 접촉을 위해 이용되는 마스크(60)의 구조에 대하여 설명한다. 도면에 도시한 마스크의 형상은 화소 전극(191)과 각 해당 층(129, 179, 175)과의 복수의 접촉 부분 중 하나의 접촉 부분에 대응하는 마스크의 형상이다.
도 11의 (a) 내지 (c)는 본 발명의 한 실시예에 따라 화소 전극과 게이트선과의 접촉 부분, 화소 전극과 데이터선과의 접촉 부분 및 화소 전극과 드레인 전극과의 접촉 부분 중 한 부분에 각각 대응하는 마스크의 예이다.
도 11의 (a) 내지 (c)에 도시한 것처럼, 이들 마스크(60)의 투과 영역(TA1, TA2, TA3)의 형상은 각 접촉 부위의 형상에 기초하여 설계된다. 즉, 화소 전극(191)과 게이트선(121)의 끝 부분(129)에 대응하는 마스크(60)의 투과 영역(TA1)은 가로 방향으로 긴 게이트선의 끝 부분(129) 형상을 고려하여 역시 가로 방향으로 긴 직사각형 형상을 가지고 있고, 화소 전극(191)과 데이터선(171)의 끝 부분(179)에 대응하는 마스크(60)의 투과 영역(TA2)은 세로 방향으로 긴 데이터선의 끝 부분(129) 형상을 고려하여 세로 방향으로 긴 직사각형 가진다[도 11의 (b)]. 또한, 화소 전극(191)과 드레인 전극(175)과의 접촉 부분에 각각 대응하는 마스크(60)의 투과 영역(TA3)은 도 11의 (c)에 도시한 것처럼, 정사각형 형상을 가지고 있다. 하지만 이들 각 대응 부분의 광 마스크의 투과 영역(TA)은 형상을 이에 한정되지 않고, 다양한 형태로 변경 가능하다.
다음, 도 12 내지 도 14를 참고로 하여 본 발명의 다른 실시예에 따른 화소 전극과 게이트선과의 접촉 부분, 화소 전극과 데이터선과의 접촉 부분 및 화소 전극과 드레인 전극과의 접촉 부분에 각각 대응하는 마스크의 예에 대하여 설명한다.
도 12의 (a) 내지 (c)는 본 발명의 다른 실시예에 따라 화소 전극과 게이트선과의 접촉 부분 중 한 부분에 대응하는 마스크 예이고, 도 13의 (a) 내지 (c)는 본 발명의 다른 실시예에 따라 화소 전극과 데이터선과의 접촉 부분 중 한 부분에 대응하는 마스크 예이며, 도 14의 (a) 내지 (c)는 본 발명의 다른 실시예에 따라 화소 전극과 드레인 전극과의 접촉 부분 중 한 부분에 대응하는 마스크 예이다.
도 12 내지 도 14에 도시한 것처럼, 각 해당 부분에 대응하는 광 마스크(60)의 투과 영역은 도 11의 (a) 내지 (c)에 도시한 각 투과 영역(TA1, TA2, TA3)과는 달리, 복수의 투과 영역을 포함할 수 있다.
즉, 도 12의 (a) 내지 (c)에 도시한 것처럼, 게이트선(121)의 끝 부분(129)에 대응하는 광 마스크(60)의 투과 영역은 두 개(TA11, TA12), 세 개(TA11, TA12, TA13), 네 개의 투과 영역(TA11, TA12, TA13, TA14)이 가로 방향으로 나란히 배열되어 있고, 도 13의 (a) 내지 (c)에 도시한 것처럼, 데이터선(171)의 끝 부분(179)에 대응하는 광 마스크(60)의 투과 영역은 두 개(TA21, TA22), 세 개(TA21, TA22, TA23), 네 개의 투과 영역(TA21, TA22, TA23, TA24)이 세로 방향으로 나란히 배열되어 있다. 또한, 도 14의 (a) 및 (b)에 도시한 것처럼, 드레인 전극(175)의 일부분에 대응하는 광 마스크(60)의 투과 영역은 두 개, 또는 네 개의 투과 영역(TA31, TA32, TA33, TA34)이 서로 가로 방향, 또는 가로 세로 방향으로 인접해 있는 형상을 갖는다. 도 12 내지 도 14에 도시한 것처럼, 투과 영역의 개수의 증가할수록 각 투과 영역의 크기는 줄어든다.
이처럼, 화소 전극(191)과 데이터선(171), 드레인 전극(175) 및 게이트선(121)과의 접촉을 위해, 마스크(60)의 각 해당 부분의 투과 영역을 복수 개 형성하여, 해당 부위와의 접촉 면적을 늘려 접촉 효율을 향상시킨다.
이들 차광 영역(TA11-TA14, TA21-TA24, TA31-TA34)의 형상 역시, 도 11에 도시한 차광 영역(TA1-TA3)과 같이, 이에 한정되지 않고 다양한 형상으로 변경 가능하다.
또한, 도 11 내지 도 14에 각각 도시한 차광 부재(TA1-TA3, TA11-TA14, TA21-TA24, TA31-TA34)를 행 또는 열 방향으로 복수 번 반복적으로 배열하여 접촉 효율을 증가시킬 수 있다.
이와 같이, 본 발명의 실시예에서, 보호막(180)과 데이터선(171) 및 드레인 전극(175), 또는 보호막(180)과 게이트선(121)과의 접촉을 위해 별도의 사진 공정을 통해 접촉 구멍을 형성하지 않고, 레이저 빔의 조사에 의해 화소 전극(191)과 게이트선(121), 데이터선(171), 또는 드레인 전극(175)의 해당 부위와의 접촉이 이루어진다. 또한, 보호막 위에 형성된 감광막과 감광막 위에 형성된 화소 전극을 동시에 제거하는 리프트-오프(lift-off) 공정이 불필요하다. 따라서, 리프트-오프 공정시 완전히 제거되지 않고 잔존하게 되는 화소 전극(191)으로 인한 불량이 없어진다.
이상에서 설명한 바와 같이 본 발명에 따르면, 화소 전극과 게이트선, 데이터선, 또는 드레인 전극을 연결하기 위한 접촉 구멍을 형성하기 위한 사진 공정이 필요 없으므로, 전체 제조 공정이 간소화되어, 박막 트랜지스터 표시판의 제조 시간과 비용을 절감할 수 있다. 또한, 리프트 오프 공정이 불필요하므로, 완전히 제거되지 않고 잔존하게 되는 화소 전극으로 인한 불량이 없어진다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (14)

  1. 기판 위에 게이트 전극을 포함하는 게이트선을 형성하는 단계,
    상기 게이트선 위에 반도체층을 형성하는 단계,
    상기 반도체층 위에 소스 전극을 포함하는 데이터선 및 드레인 전극을 형성하는 단계,
    상기 데이터선 및 상기 드레인 전극 위에 보호막을 적층하는 단계,
    상기 보호막 위에 화소 전극을 형성하는 단계,
    상기 화소 전극 위에 마스크를 정렬하는 단계, 그리고
    레이저 빔을 조사하여 상기 화소 전극과 상기 드레인 전극을 연결하는 단계
    를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  2. 제1항에서,
    상기 마스크는 차광 영역과 투과 영역을 가지는 박막 트랜지스터 표시판의 제조 방법.
  3. 제2항에서,
    상기 투과 영역은 드레인 전극과 마주보는 박막 트랜지스터 표시판의 제조 방법.
  4. 제3항에서,
    상기 투과 영역은 정사각형 형상을 갖는 박막 트랜지스터 표시판의 제조 방법.
  5. 제3항에서,
    상기 투과 영역은 데이터선의 끝 부분과 마주보는 박막 트랜지스터 표시판의 제조 방법.
  6. 제5항에서,
    상기 투과 영역은 세로 방향으로 긴 직사각형 형상을 갖는 박막 트랜지스터 표시판의 제조 방법.
  7. 제5항에서,
    상기 투과 영역은 게이트선의 끝 부분과 마주보는 박막 트랜지스터 표시판의 제조 방법.
  8. 제7항에서,
    상기 투과 영역은 세로 방향으로 긴 직사각형 형상을 갖는 박막 트랜지스터 표시판의 제조 방법.
  9. 제3항, 제5항, 또는 제7항에서,
    상기 투과 영역의 개수는 적어도 하나인 박막 트랜지스터 표시판의 제조 방법.
  10. 제1항에서,
    상기 반도체층과 상기 데이터선 및 상기 드레인 전극은 한 번의 사진 공정으로 형성하는 박막 트랜지스터 표시판의 제조 방법.
  11. 게이트 전극을 포함하는 게이트선,
    상기 게이트 전극과 중첩하는 반도체층,
    상기 반도체층과 중첩하는 소스 전극을 포함하는 데이터선,
    상기 반도체층과 중첩하는 드레인 전극,
    상기 데이터선 및 상기 드레인 전극 위에 형성되어 있는 보호막, 그리고
    상기 보호막 위에 형성되어 있고, 레이저 빔의 조사에 의해 상기 드레인 전극의 일부와 접촉하는 접촉부를 가지는 화소 전극
    을 포함하는 박막 트랜지스터 표시판.
  12. 게이트선,
    상기 게이트선과 교차하는 데이터선 및 드레인 전극,
    상기 데이터선 위에 형성되어 있는 보호막, 그리고
    상기 보호막 위에 형성되어 있고, 레이저 빔의 조사를 통해 상기 드레인 전극과 접촉하는 제1 접촉부를 갖는 화소 전극, 그리고
    상기 보호막 위에 형성되어 있고, 레이저 빔의 조사를 통해 상기 게이트선의 일부 및 상기 데이터선의 일부와 각각 접촉하는 제2 접촉부를 갖는 접촉 보조 부재
    를 포함하는 박막 트랜지스터 표시판.
  13. 제12항에서,
    상기 화소 전극은 상기 접촉 보조 부재와 동일 층에 형성되어 있는 박막 트랜지스터 표시판.
  14. 제12항에서,
    상기 제1 및 제2 접촉부에는 상기 보호막이 존재하는 박막 트랜지스터 표시판.
KR1020050056144A 2005-06-28 2005-06-28 박막 트랜지스터 표시판 및 그 제조 방법 KR20070000637A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050056144A KR20070000637A (ko) 2005-06-28 2005-06-28 박막 트랜지스터 표시판 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050056144A KR20070000637A (ko) 2005-06-28 2005-06-28 박막 트랜지스터 표시판 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20070000637A true KR20070000637A (ko) 2007-01-03

Family

ID=37868409

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050056144A KR20070000637A (ko) 2005-06-28 2005-06-28 박막 트랜지스터 표시판 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20070000637A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108091697A (zh) * 2017-12-11 2018-05-29 中华映管股份有限公司 薄膜晶体管及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108091697A (zh) * 2017-12-11 2018-05-29 中华映管股份有限公司 薄膜晶体管及其制造方法

Similar Documents

Publication Publication Date Title
JP5106762B2 (ja) 薄膜トランジスタ表示板及びその製造方法
JP5153999B2 (ja) 薄膜トランジスタ表示板の製造方法
JP2006072355A (ja) 薄膜トランジスタ表示板及びその製造方法
JP4888629B2 (ja) 薄膜トランジスタ表示板の製造方法
KR101474774B1 (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
KR101219041B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101090257B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US7541225B2 (en) Method of manufacturing a thin film transistor array panel that includes using chemical mechanical polishing of a conductive film to form a pixel electrode connected to a drain electrode
KR20070052823A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101160823B1 (ko) 박막 트랜지스터 표시판과 그 제조 방법
KR101090256B1 (ko) 광마스크 및 이를 이용한 박막 트랜지스터 표시판의 제조방법
KR20070038331A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070000637A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060089526A (ko) 박막 트랜지스터 표시판과 그 제조 방법
KR20060082109A (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
KR101046925B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060060334A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR100973804B1 (ko) 박막 트랜지스터 표시판
KR20070014335A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20060019079A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20050093881A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20060046222A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20060111753A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070014336A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060014553A (ko) 박막 트랜지스터 표시판 및 그 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination