KR20060082109A - 박막 트랜지스터 표시판 및 이의 제조 방법 - Google Patents

박막 트랜지스터 표시판 및 이의 제조 방법 Download PDF

Info

Publication number
KR20060082109A
KR20060082109A KR1020050002552A KR20050002552A KR20060082109A KR 20060082109 A KR20060082109 A KR 20060082109A KR 1020050002552 A KR1020050002552 A KR 1020050002552A KR 20050002552 A KR20050002552 A KR 20050002552A KR 20060082109 A KR20060082109 A KR 20060082109A
Authority
KR
South Korea
Prior art keywords
thin film
gate
film transistor
transistor array
drain electrode
Prior art date
Application number
KR1020050002552A
Other languages
English (en)
Inventor
양석윤
이윤석
권호균
이미경
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050002552A priority Critical patent/KR20060082109A/ko
Publication of KR20060082109A publication Critical patent/KR20060082109A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement

Abstract

본 발명은 박막 트랜지스터 표시판 및 이의 제조 방법에 관한 것이다.
본 발명의 한 실시예에 따른 제조 방법은, 기판 위에 게이트선 및 제1 금속띠를 형성하는 단계, 게이트 절연막을 형성하는 단계, 반도체층을 적층하는 단계, 상기 반도체층을 식각하는 단계, 도전막을 적층하는 단계, 그리고 상기 도전막을 패터닝하여 데이터선, 드레인 전극 및 제2 금속띠를 형성하는 단계를 포함한다.
이러한 방식으로, 게이트선 및 데이터선의 두께를 증가시켜 단면적을 크게 함으로써 배선 저항을 줄일 수 있다.
액정표시장치, 표시판, 저항, 금속띠, 게이트선, 데이터선, 표시, 주변, 영역

Description

박막 트랜지스터 표시판 및 이의 제조 방법 {THIN FILM TRANSISTOR ARRAY PANEL AND MANUFACTURING METHOD THEREOF}
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 구조를 도시한 배치도이다.
도 2는 도 1에 도시한 박막 트랜지스터 표시판을 II-II' 선을 따라 잘라 도시한 단면도이다.
도 3은 도 1 및 도 2에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 첫 단계에서의 배치도이다.
도 4는 도 3에 도시한 박막 트랜지스터 표시판을 IV-IV' 선을 따라 잘라 도시한 단면도이다.
도 5는 도 3의 다음 단계에서의 박막 트랜지스터 표시판의 배치도이다.
도 6은 도 5에 도시한 박막 트랜지스터 표시판을 VI-VI' 선을 따라 잘라 도시한 단면도이다.
도 7은 도 5의 다음 단계에서의 박막 트랜지스터 표시판의 배치도이다.
도 8은 도 7에 도시한 박막 트랜지스터 표시판을 VIII-VIII' 선을 잘라 도시한 단면도이다.
도 9는 도 7의 다음 단계에서의 박막 트랜지스터 표시판의 배치도이다.
도 10은 도 9에 도시한 박막 트랜지스터 표시판을 X-X' 선을 따라 잘라 도시한 단면도이다.
본 발명은 박막 트랜지스터 표시판 및 이의 제조 방법에 관한 것이다.
박막 표시판은 액정 표시 장치와 유기 발광 표시 장치(organic light emitting display, OLED)와 같은 평판 표시 장치의 경량화 및 박형화를 이루기 위한 것으로서 현재 널리 사용되고 있다.
이러한 박막 표시판은 복수의 화소 전극이 행렬의 형태로 배열되어 있고 각 화소 전극에 별도의 전압을 인가함으로써 화상을 표시한다. 이를 위해서 화소 전극에 인가되는 전압을 스위칭하기 위한 삼단자 소자인 박막 트랜지스터를 각 화소 전극에 연결하고 이 박막 트랜지스터를 제어하기 위한 신호를 전달하는 게이트선과 화소 전극에 인가될 전압을 전달하는 데이터선을 표시판에 설치한다.
이 때, 유기 발광 표시 장치는 화소 전극에 위치한 유기 발광 다이오드에 흐르는 전류의 양을 조절하여 화상을 표시하고, 액정 표시 장치는 또 다른 표시판에 공통 전극을 전면에 배치하고 두 표시판 사이에 위치한 액정층의 액정 분자들을 재배열시킴으로써 액정층을 통과하는 빛의 투과율을 조절하여 화상을 표시한다.
이러한 박막 표시판에서, 게이트선 및 데이터선 등의 배선은 신호를 균일하게 전달하기 위하여 균일한 저항을 가져야 한다.
이때, 배선을 지그 재그 형태로 만들거나 배선의 폭을 달리하는 여러 가지 방법이 있다. 하지만, 이러한 방법은 기본적으로 저항이 높은 쪽을 기준으로 패턴을 형성하기 때문에 저항이 균일하더라도 전체적으로 저항이 증가한다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 이러한 종래의 문제점을 해결하기 위한 것이다.
이러한 기술적 과제를 이루기 위한 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법은, 기판 위에 게이트선 및 제1 금속띠를 형성하는 단계, 게이트 절연막을 형성하는 단계, 반도체층을 적층하는 단계, 상기 반도체층을 식각하는 단계, 도전막을 적층하는 단계, 그리고 상기 도전막을 패터닝하여 데이터선, 드레인 전극 및 제2 금속띠를 형성하는 단계를 포함한다.
이때, 상기 박막 트랜지스터 표시판은 상기 드레인 전극이 형성되어 있는 표시 영역과 상기 드레인 전극이 형성되어 있지 않은 주변 영역을 포함하고, 상기 제1 및 제2 금속띠는 상기 주변 영역에 형성되어 있으며 상기 데이터선 및 상기 게이트선과 각각 중첩하는 것이 바람직하다.
여기서, 상기 게이트 절연막을 형성하는 단계는 상기 게이트 절연막을 식각하는 단계를 포함하는 것이 바람직하며, 상기 게이트 절연막의 식각은 상기 주변 영역에서 이루어지는 것이 바람직하다.
또한, 상기 도전막을 패터닝하여 데이터선, 드레인 전극 및 제2 금속띠를 형 성하는 단계는 상기 데이터선 및 상기 드레인 전극을 마스크로 하여 상기 반도체층을 식각하며 저항성 접촉 부재를 형성하는 단계를 포함하는 것이 바람직하다.
본 발명의 한 실시예에 따른 박막 트랜지스터 표시판은, 기판 위에 형성되어 있는 게이트선 및 제1 금속띠, 상기 게이트선 및 제1 금속띠 위에 형성되어 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있는 반도체층, 그리고 상기 반도체층과 상기 게이트선 위에 형성되어 있는 데이터선 및 드레인 전극과 제2 금속띠를 포함한다.
이때, 상기 박막 트랜지스터 표시판은 상기 드레인 전극이 형성되어 있는 표시 영역과 상기 드레인 전극이 형성되어 있지 않은 주변 영역을 포함하고, 상기 제1 및 제2 금속띠는 상기 주변 영역에 형성되어 있으며 상기 데이터선 및 상기 게이트선과 각각 중첩하는 것이 바람직하다.
이때, 상기 제1 금속띠는 상기 데이터선 하부에 일부 형성되어 있으며, 상기 제2 금속띠는 상기 게이트선 상부에 일부 형성되어 있는 것이 바람직하다.
한편, 상기 게이트 절연막은 상기 주변 영역에서 식각되어 제거되는 것이 바람직하다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙 였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 제조 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.
먼저, 도 1 및 도 2를 참고로 하여 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 구조에 대하여 상세히 설명한다.
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 구조를 도시한 배치도이고, 도 2는 도 1에 도시한 박막 트랜지스터 표시판을 II-II' 선을 따라 잘라 도시한 단면도이다.
절연 기판(110) 위에 게이트 신호를 전달하는 복수의 게이트선(gate line)(121)과 제1 금속띠(172)가 형성되어 있다. 게이트선(121)은 주로 가로 방향으로 뻗어 있으며, 각 게이트선(121)의 일부는 아래 방향으로 돌출하여 복수의 돌출부(projection)(127)를 이루며, 게이트선(121)의 한 끝 부분(129)은 다른 층 또는 외부 장치와의 접속을 위하여 폭이 확장되어 있다. 제1 금속띠(172)는 주로 세로 방향으로 뻗어 있으며, 화소가 형성되는 표시 영역의 경계선에 이르기까지, 즉 표시 영역을 제외한 주변 영역에 형성되어 있다. 여기서, 표시 영역의 경계선은 첫 번째 화소행을 이루는 게이트선 또는 첫 번째 화소열을 이루는 데이터선을 말한다.
게이트선(121)과 제1 금속띠(172)는 은(Ag)이나 은 합금 등 은 계열 금속, 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속 및 구리(Cu)나 구리 합금 등 구리 계열의 금속, 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴(Mo) 및 이들의 합금 따위로 이루어진 도전막을 포함한다. 그러나 게이트선(121)은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다층막 구조를 가질 수도 있다. 이 경우 한 도전막은 게이트선(121)의 신호 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속 또는 구리 계열 금속으로 이루어진다. 이와는 달리, 다른 도전막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 접촉 특성이 우수한 물질, 이를테면 크롬, 몰리브덴, 티타늄, 탄탈륨 또는 이들의 합금 등으로 이루어진다. 비저항이 낮은 도전막이 상부에 오고 접촉 특성이 우수한 도전막이 하부에 오는 구조로는 크롬 하부막과 알루미늄-네오디뮴(Nd) 합금의 상부막을 들 수 있고, 그 반대인 예로는 알루미늄-네오디뮴 하부막과 몰리브덴 상부막을 들 수 있다.
게이트선(121)의 측면은 각각 경사져 있으며 그 경사각은 기판(110)의 표면에 대하여 약 30-80°이다.
게이트선(121) 위에는 질화규소(SiNx) 따위로 이루어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다. 이때, 주변 영역에는 게이트 절연막(140)이 형성되어 있지 않다.
게이트 절연막(140) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 등으로 이루어진 복수의 선형 반도체(151)가 형성되어 있다. 선형 반도체(151)는 주로 세로 방향으로 뻗어 있으며 이로부터 복수의 돌출부(extension)(154)가 게이트 전극(124)을 향하여 뻗어 나와 있다. 또한 선형 반도체(151)는 게이트선(121)과 만나는 지점 부근에서 폭이 커져서 게이트선(121)의 넓은 면적을 덮고 있다.
반도체(151)의 상부에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 복수의 선형 및 섬형 저항성 접촉 부재(ohmic contact)(161, 165)가 형성되어 있다. 선형 저항성 접촉 부재(161)는 복수의 돌출부를 가지고 있으며, 이 돌출부와 섬형 저항성 접촉 부재(165)는 쌍을 이루어 반도체(151)의 돌출부(154) 위에 위치한다.
반도체(151)와 저항성 접촉 부재(161, 165)의 측면 역시 기판(110)의 표면에 대하여 경사져 있으며 경사각은 30-80°이다.
저항성 접촉 부재(161, 165) 및 게이트 절연막(140)과 게이트 절연막(140)으로 가리지 않은 게이트선(121) 및 제1 금속띠(172) 위에는 각각 복수의 데이터선(data line)(171)과 복수의 드레인 전극(drain electrode)(175) 및 복수의 유지 축전기용 도전체(storage capacitor conductor)(177)와 제2 금속띠(122)가 형성되어 있다.
데이터선(171)은 주로 세로 방향으로 뻗어 게이트선(121)과 교차하며 데이터 전압(data voltage)을 전달한다. 각 데이터선(171)에서 드레인 전극(175)을 향하여 뻗은 복수의 가지가 소스 전극(source electrode)(173)을 이룬다. 한 쌍의 소 스 전극(173)과 드레인 전극(175)은 서로 분리되어 있으며 게이트 전극(124)에 대하여 서로 반대쪽에 위치한다. 게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)은 반도체(151)의 돌출부(154)와 함께 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 돌출부(154)에 형성된다.
유지 축전기용 도전체(177)는 게이트선(121)의 돌출부(127)와 중첩되어 있고, 각 데이터선(171)의 끝 부분(179)은 다른 층 또는 외부 장치와의 접속을 위하여 폭이 확장되어 있다.
제2 금속띠(122)는 게이트선(121)과 중첩하고 끝 부분(129) 근처에서 표시 영역의 경계선까지 형성되어 있으며 게이트선(121)의 두께를 증가시킨다. 이는 게이트선(121)의 단면적을 증가시켜 게이트선(121)의 저항을 낮추는 역할을 한다. 또한, 제1 금속띠(172)는 데이터선(171)과 중첩하고 끝 부분(179) 근처에서 표시 영역의 경계선까지 형성되어 있으며 데이터선(171)의 두께를 증가시킨다.
이때, 데이터선(171)은 IZO(indium zinc oxide) 또는 ITO(indium tin oxide)와의 물리적, 화학적, 전기적 접촉 특성이 우수한 물질인 크롬으로 이루어져 있다. 이와는 달리, 이를테면 몰리브덴(Mo), 몰리브덴 합금[보기: 몰리브덴-텅스텐(MoW) 합금] 등으로 이루어진 상부막과 데이터 신호의 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를 들면 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열의 금속으로 이루어진 중간막과 알루미늄 계열의 금속이 반도체(151) 또는 저항성 접촉 부재(161, 165)로 확산되는 것을 방지하기 위한 금속, 이를테면 몰리브덴(Mo), 몰리브덴 합금[보기: 몰리브덴-텅스텐(MoW) 합금], 크롬(Cr) 등으로 이루어진 하부막으로 이루어질 수 있다.
데이터선(171), 드레인 전극(175), 유지 축전기용 도전체(177) 및 제2 금속띠(122)도 게이트선(121)과 마찬가지로 그 측면이 약 30-80°의 각도로 각각 경사져 있다.
저항성 접촉 부재(161, 165)는 그 하부의 반도체(151)와 그 상부의 데이터선(171) 및 드레인 전극(175) 사이에 대부분 존재하며 접촉 저항을 낮추어 주는 역할을 한다. 선형 반도체(151)는 대부분이 저항성 접촉 부재(161)로 가려 있으나 소스 전극(173)과 드레인 전극(175) 사이에는 노출된 부분을 가지고 있다.
데이터선(171), 드레인 전극(175) 및 유지 축전기용 도전체(177) 위에는 평탄화 특성이 우수한 유기 물질로 이루어진 보호막(passivation layer, 180)이 형성되어 있다. 보호막(180)은 감광성(photosensitivity)을 가지는 유기 물질로 형성할 수 있다.
데이터선(171), 드레인 전극(175) 및 유지 축전기용 도전체(177) 위에는 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기 물질, 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등 유전율 4.0 이하의 저유전율 절연 물질, 또는 무기 물질인 질화규소 따위로 이루어진 보호막(passivation layer)(180)이 형성되어 있다. 이와는 달리 보호막(180)은 유기물과 질화규소의 이중층으로 이루어질 수 있다.
보호막(180)에는 데이터선(171)의 끝 부분(179), 드레인 전극(175) 및 유지 축전기용 도전체(177)를 각각 드러내는 복수의 접촉 구멍(contact hole)(182, 185, 187)이 형성되어 있으며, 보호막(180)과 게이트 절연막(140)에는 게이트선(121)의 끝 부분(129)을 노출시키는 복수의 접촉 구멍(181)이 형성되어 있다.
보호막(180) 위에는 ITO 또는 IZO로 이루어진 복수의 화소 전극(pixel electrode)(190) 및 복수의 접촉 보조 부재(contact assistant)(81, 82)가 형성되어 있다.
화소 전극(190)은 접촉 구멍(185, 187)을 통하여 드레인 전극(175) 및 유지 축전기용 도전체(177)와 각각 물리적·전기적으로 연결되어 드레인 전극(175)으로부터 데이터 전압을 인가 받고 도전체(177)에 데이터 전압을 전달한다.
데이터 전압이 인가된 화소 전극(190)은 공통 전압(common voltage)을 인가 받는 다른 표시판(도시하지 않음)의 공통 전극(도시하지 않음)과 함께 전기장을 생성함으로써 두 전극(190) 사이의 액정층(도시하지 않음)의 액정 분자들을 재배열시킨다.
또한 화소 전극(190)과 공통 전극은 축전기[이하 “액정 축전기(liquid crystal capacitor)”라 함]를 이루어 박막 트랜지스터가 턴 오프된 후에도 인가된 전압을 유지하는데, 전압 유지 능력을 강화하기 위하여 액정 축전기와 병렬로 연결된 다른 축전기를 두며 이를 유지 축전기(storage electrode)라 한다. 유지 축전기는 화소 전극(190) 및 이와 이웃하는 게이트선(121)[이를 전단 게이트선(previous gate line)이라 함]의 중첩 등으로 만들어지며, 유지 축전기의 정전 용량, 즉 유지 용량을 늘이기 위하여 게이트선(121)을 확장한 돌출부(127)를 두어 중 첩 면적을 크게 하는 한편, 화소 전극(190)과 연결되고 돌출부(127)와 중첩되는 유지 축전기용 도전체(177)를 보호막(180) 아래에 두어 둘 사이의 거리를 가깝게 한다. 이와는 달리, 유지 축전기는 공통 전압 따위의 정해진 전압이 인가되는 별개의 신호선과 화소 전극(190)이 중첩되어 이루어질 수 있다.
화소 전극(190)은 또한 이웃하는 게이트선(121) 및 데이터선(171)과 중첩되어 개구율(aperture ratio)을 높이고 있으나, 중첩되지 않을 수도 있다.
접촉 보조 부재(81, 82)는 접촉 구멍(181, 182)을 통하여 게이트선의 끝 부분(129) 및 데이터선의 끝 부분(179)과 각각 연결된다. 접촉 보조 부재(81, 82)는 게이트선(121) 및 데이터선(171)의 각 끝 부분(129, 179)과 외부 장치와의 접착성을 보완하고 이들을 보호하는 역할을 한다. 게이트선(121)에 게이트 신호를 인가하는 게이트 구동부(도시하지 않음)가 표시판 위에 집적된 경우 접촉 부재(81)는 게이트선(121)의 끝 부분(129)과 게이트 구동부를 연결하는 연결 부재의 역할을 할 수 있으며 때에 따라 생략될 수도 있다.
본 발명의 다른 실시예에 따르면 화소 전극(190)의 재료로 투명한 도전성 폴리머(polymer) 등을 사용하며, 반사형(reflective) 액정 표시 장치의 경우 불투명한 반사성 금속을 사용하여도 무방하다. 이때, 접촉 보조 부재(81, 82)는 화소 전극(190)과 다른 물질, 특히 ITO 또는 IZO로 만들어질 수 있다.
그러면, 도 1 및 도 2에 도시한 액정 표시 장치용 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법에 대하여 도 3 내지 도 10과 도 1 및 도 2를 참고로 하여 상세히 설명한다.
도 3, 도 5, 도 7 및 도 9는 도 1 및 도 2에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 박막 트랜지스터 표시판의 배치도로서 그 순서에 따라 나열한 것이고, 도 4, 도 6, 도 8 및 도 10은 각각 도 3, 도 5, 도 7 및 도 9에 도시한 박막 트랜지스터 표시판을 IV-IV', VI-VI', VIII-VIII' 및 X-X' 선을 따라 잘라 도시한 단면도이다.
먼저, 도 3 및 도 4를 참고하면, 투명한 유리 따위로 만들어진 절연 기판(110) 위에 금속막을 스퍼터링(sputtering) 따위로 적층하고 감광막 패턴을 이용한 사진 식각 공정으로 금속막을 패터닝하여 복수의 게이트 전극(124)과 복수의 돌출부(127)를 포함하는 게이트선(121)과 제1 금속띠(172)를 형성한다. 금속막은 IZO 또는 ITO와의 접촉 특성이 우수한 금속, 예를 들면 크롬 합금, 몰리브덴, 몰리브덴 합금 또는 크롬 계열 금속으로 이루어질 수 있다.
이어 게이트 절연막(140), 진성 비정질 규소층(intrinsic amorphous silicon)(150), 불순물 비정질 규소층(extrinsic amorphous silicon)(160)의 삼층막을 화학 기상 증착 등으로 연속하여 적층한다. 게이트 절연막(140)의 재료로는 질화규소가 좋으며 적층 온도는 250~500℃, 두께는 2,000∼5,000Å 정도인 것이 바람직하다.
다음으로, 도 5 및 도 6에 것처럼, 불순물 비정질 규소층과 진성 비정질 규소층을 사진식각하여 복수의 선형 불순물 반도체(164)와 복수의 돌출부(154)를 각각 포함하는 선형 진성 반도체(151)를 형성한다. 이어, 표시 영역을 제외한 주변 영역에서 게이트 절연막(140)을 식각하여 제거한다.
이어, 도 7 및 도 8에 것처럼, 크롬 또는 크롬 합금을 포함하는 도전막을 적층하고 패터닝하여 복수의 소스 전극(173)을 각각 포함하는 복수의 데이터선(171), 복수의 드레인 전극(175) 및 복수의 유지 축전기용 도전체(177)와 제2 금속띠(122)를 형성한다.
이어, 데이터선(171) 및 드레인 전극(175)으로 덮이지 않고 노출된 불순물 반도체(164) 부분을 제거함으로써 복수의 돌출부(163)를 각각 포함하는 복수의 선형 저항성 접촉 부재(161)와 복수의 섬형 저항성 접촉 부재(165)를 완성하는 한편, 그 아래의 진성 반도체(151) 부분을 노출시킨다.
다음으로, 도 9 및 도 10에서 보는 바와 같이, 보호막(180)을 적층하고 감광막 패턴을 형성한 후 사진 식각 공정으로 게이트 절연막(140)과 함께 건식 식각하여 복수의 접촉 구멍(181, 185, 187, 182)을 형성한다. 접촉 구멍(182, 185, 187, 181)은 게이트선(121)의 끝 부분(129), 드레인 전극(175), 유지 축전기용 도전체(177) 및 데이터선(171)의 끝 부분(179)을 드러낸다.
다음, 마지막으로 도 1 및 에 도시한 바와 같이, IZO 또는 ITO막을 스퍼터링으로 적층하고 사진 식각하여 복수의 화소 전극(190)과 복수의 접촉 보조 부재(81, 82)를 형성한다.
한편, 앞서 설명한 바와 같이, 데이터선의 끝 부분(179)과 게이트선의 끝 부분(129)에서 표시 영역의 경계선에 이를 때까지, 즉 주변 영역에 제1 및 제2 금속띠(122, 172)를 각각 형성하여 주변 영역에 위치한 게이트선(121) 및 데이터선(179)의 단면적을 늘려 저항을 낮춘다.
이때, 게이트선(121) 또는 데이터선(171)은 부채꼴 모양으로 퍼지는 팬 아웃(fan out) 영역을 갖는데 이 팬 아웃 영역에서 길이가 달라지므로 금속띠의 길이도 달라질 수 있다. 즉, 게이트선(121) 및 데이터선(171)의 길이가 길어질수록 금속띠의 길이도 길어진다. 이렇게 하면, 균일한 저항을 얻는 것은 물론 단면적을 증가시켜 배선 저항을 낮출 수 있다.
본 발명의 한 실시예에 따르면, 주변 영역에 위치한 게이트선(121)과 데이터선(171)과 각각 중첩하는 금속띠(122, 172)를 형성하여 단면적을 증가시킴으로써 배선 저항을 낮출 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (9)

  1. 기판 위에 게이트선 및 제1 금속띠를 형성하는 단계,
    게이트 절연막을 형성하는 단계,
    반도체층을 적층하는 단계,
    상기 반도체층을 식각하는 단계,
    도전막을 적층하는 단계, 그리고
    상기 도전막을 패터닝하여 데이터선, 드레인 전극 및 제2 금속띠를 형성하는 단계
    를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  2. 제1항에서,
    상기 박막 트랜지스터 표시판은 상기 드레인 전극이 형성되어 있는 표시 영역과 상기 드레인 전극이 형성되어 있지 않은 주변 영역을 포함하고,
    상기 제1 및 제2 금속띠는 상기 주변 영역에 형성되어 있으며 상기 데이터선 및 상기 게이트선과 각각 중첩하는
    박막 트랜지스터 표시판의 제조 방법.
  3. 제1항에서,
    상기 게이트 절연막을 형성하는 단계는 상기 게이트 절연막을 식각하는 단계 를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  4. 제3항에서,
    상기 게이트 절연막의 식각은 상기 주변 영역에서 이루어지는 박막 트랜지스터 표시판의 제조 방법.
  5. 제1항에서,
    상기 도전막을 패터닝하여 데이터선, 드레인 전극 및 제2 금속띠를 형성하는 단계는 상기 데이터선 및 상기 드레인 전극을 마스크로 하여 상기 반도체층을 식각하며 저항성 접촉 부재를 형성하는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  6. 기판 위에 형성되어 있는 게이트선 및 제1 금속띠,
    상기 게이트선 및 제1 금속띠 위에 형성되어 있는 게이트 절연막,
    상기 게이트 절연막 위에 형성되어 있는 반도체층, 그리고
    상기 반도체층과 상기 게이트선 위에 형성되어 있는 데이터선 및 드레인 전극과 제2 금속띠
    를 포함하는 박막 트랜지스터 표시판.
  7. 제6항에서,
    상기 박막 트랜지스터 표시판은 상기 드레인 전극이 형성되어 있는 표시 영역과 상기 드레인 전극이 형성되어 있지 않은 주변 영역을 포함하고,
    상기 제1 및 제2 금속띠는 상기 주변 영역에 형성되어 있으며 상기 데이터선 및 상기 게이트선과 각각 중첩하는
    박막 트랜지스터 표시판.
  8. 제6항 또는 제7항에서,
    상기 제1 금속띠는 상기 데이터선 하부에 일부 형성되어 있으며, 상기 제2 금속띠는 상기 게이트선 상부에 일부 형성되어 있는 박막 트랜지스터 표시판.
  9. 제6항에서,
    상기 게이트 절연막은 상기 주변 영역에서 식각되어 제거되는 박막 트랜지스터 표시판.
KR1020050002552A 2005-01-11 2005-01-11 박막 트랜지스터 표시판 및 이의 제조 방법 KR20060082109A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050002552A KR20060082109A (ko) 2005-01-11 2005-01-11 박막 트랜지스터 표시판 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050002552A KR20060082109A (ko) 2005-01-11 2005-01-11 박막 트랜지스터 표시판 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20060082109A true KR20060082109A (ko) 2006-07-14

Family

ID=37172886

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050002552A KR20060082109A (ko) 2005-01-11 2005-01-11 박막 트랜지스터 표시판 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR20060082109A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120017352A (ko) * 2010-08-18 2012-02-28 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101294260B1 (ko) * 2006-08-18 2013-08-06 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101294260B1 (ko) * 2006-08-18 2013-08-06 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20120017352A (ko) * 2010-08-18 2012-02-28 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법

Similar Documents

Publication Publication Date Title
JP5106762B2 (ja) 薄膜トランジスタ表示板及びその製造方法
KR101252004B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101484063B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20090096226A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US7932965B2 (en) Thin film transistor array panel and method for manufacturing the same
US20120126233A1 (en) Thin film transistor array panel and method for manufacturing the same
US7535520B2 (en) Thin film transistor array panel for liquid crystal display
KR20070020675A (ko) 액정 표시 장치
KR20070039274A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20070034280A (ko) 가요성 표시 장치용 표시판의 제조 방법
KR101184640B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20080000788A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060082109A (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
US10128274B2 (en) Thin film transistor array panel and a method for manufacturing the same
KR102065764B1 (ko) 박막 트랜지스터 표시판
KR20060012764A (ko) 박막 표시판 및 그 제조 방법
KR20060058404A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20050019278A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20080052919A (ko) 박막 트랜지스터 표시판 및 박막 트랜지스터 표시판의 제조방법
KR20080054600A (ko) 박막 트랜지스터 표시판
KR20060060334A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20060091376A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20080054574A (ko) 액정 표시 장치의 제조 방법
KR20070000637A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070039275A (ko) 박막 트랜지스터 표시판

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination