KR20070034280A - 가요성 표시 장치용 표시판의 제조 방법 - Google Patents

가요성 표시 장치용 표시판의 제조 방법 Download PDF

Info

Publication number
KR20070034280A
KR20070034280A KR1020050088798A KR20050088798A KR20070034280A KR 20070034280 A KR20070034280 A KR 20070034280A KR 1020050088798 A KR1020050088798 A KR 1020050088798A KR 20050088798 A KR20050088798 A KR 20050088798A KR 20070034280 A KR20070034280 A KR 20070034280A
Authority
KR
South Korea
Prior art keywords
forming
substrate
layer
sputtering
electrode
Prior art date
Application number
KR1020050088798A
Other languages
English (en)
Inventor
김성진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050088798A priority Critical patent/KR20070034280A/ko
Priority to TW095129199A priority patent/TW200714953A/zh
Priority to US11/526,174 priority patent/US7572658B2/en
Priority to JP2006256575A priority patent/JP2007086789A/ja
Priority to CNA2006101595185A priority patent/CN1936664A/zh
Publication of KR20070034280A publication Critical patent/KR20070034280A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133305—Flexible substrates, e.g. plastics, organic film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Manufacturing Of Electric Cables (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

본 발명에 따른 표시판을 제조하는 방법은 가요성 기판을 준비하는 단계, 상기 기판 위에 게이트선을 형성하는 단계, 상기 기판 위에 게이트 절연막을 적층하는 단계, 상기 게이트 절연막 위에 반도체층을 형성하는 단계, 상기 반도체층 위에 데이터선 및 드레인 전극을 형성하는 단계, 그리고 상기 드레인 전극과 전기적으로 연결되어 있는 화소 전극을 형성하는 단계를 포함하며, 상기 게이트선을 형성하는 단계, 게이트 절연막을 적층하는 단계, 반도체층을 형성하는 단계, 소스 전극을 포함하는 데이터선 및 드레인 전극을 형성하는 단계, 그리고 화소 전극을 형성하는 단계 중 적어도 하나는 80℃ 내지 150℃ 온도 및 1×10-6 내지 9×10-6 Torr의 진공도로 스퍼터링 하는 단계를 포함한다.
가요성 기판, 스퍼터링, 저온, 박막

Description

가요성 표시 장치용 표시판의 제조 방법{METHOD OF MANUFACTURING PANEL FOR FLEXIBLE DISPLAY DEVICE}
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이다.
도 2 및 도 3은 도 1의 박막 트랜지스터 표시판을 Ⅱ-Ⅱ선 및 Ⅲ-Ⅲ선을 따라 잘라 도시한 단면도이다.
도 4는 본 발명의 한 실시예에 따른 표시판의 제조 방법을 도시한 배치도이다.
도 5 및 도 6은 각각 도 4의 박막 트랜지스터 표시판을 V-V 선 및 VI-VI 선을 따라 잘라 도시한 단면도이다.
도 7a 내지 도 7f는 본 발명의 한 실시예에 따른 가요성 표시 장치용 표시판의 제조 방법을 설명하기 위한 단면도이다.
도 8, 도 11 및 도 14는 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 제조 방법을 차례로 도시한 배치도이다.
도 9 및 도 10은 도 8의 박막 트랜지스터 표시판을 IX-IX 선 및 X-X 선을 따라 잘라 도시한 단면도이다.
도 12 및 도 13은 도 11의 박막 트랜지스터 표시판을 XII-XII 선 및 XIII- XIII 선을 따라 잘라 도시한 단면도이다.
도 15 및 도 16은 도 14의 박막 트랜지스터 표시판을 XV-XV 선 및 XVI-XVI선을 따라 잘라 도시한 단면도이다.
도 17은 본 발명의 다른 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이다.
도 18 및 도 19는 도 1의 박막 트랜지스터 표시판을 ⅩⅧ-ⅩⅧ 선 및 ⅩⅨ-ⅩⅨ선을 따라 잘라 도시한 단면도이다.
도 20, 도 23 및 도 26은 본 발명의 다른 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 제조 방법을 차례로 도시한 배치도이다.
도 21 및 도 22는 도 20의 박막 트랜지스터 표시판을 XXⅠ- XXⅠ 선 및 XXⅡ- XXⅡ 선을 따라 잘라 도시한 단면도이다.
도 24 및 도 25는 도 23의 박막 트랜지스터 표시판을 XXⅣ- XXⅣ 선 및 XXⅤ- XXⅤ 선을 따라 잘라 도시한 단면도이다.
도 27 및 도 28은 도 26의 박막 트랜지스터 표시판을 XXⅦ- XXⅦ 선 및 XXⅧ- XXⅧ 선을 따라 잘라 도시한 단면도이다.
<도면 부호의 설명>
81, 82...접촉 보조 부재 110...기판
110a...보호층 120...금속층
130...감광성 필름 131...유지 전극선
133a, 133b...유지 전극 140...광차단 마스크
121, 129...게이트선 124...게이트 전극
140...게이트 절연막 151, 154...반도체
161, 163, 165...저항성 접촉층 171, 179...데이터선
173...소스 전극 175...드레인 전극
180...보호막 181, 182, 185...접촉 구멍
191...화소 전극
본 발명은 가요성 표시 장치(flexible display device)의 제조 방법에 관한 것으로서, 더욱 상세하게는 플라스틱 기판을 포함하는 가요성 표시 장치용 표시판의 제조 방법에 관한 것이다.
현재 널리 사용되고 있는 평판 표시 장치 중 대표적인 것이 액정 표시 장치 및 유기 발광 표시 장치이다.
액정 표시 장치는 일반적으로 공통 전극과 색필터 등이 형성되어 있는 상부 표시판과 박막 트랜지스터와 화소 전극이 형성되어 있는 하부 표시판 및 두 표시판 사이에 들어 있는 액정층을 포함한다. 화소 전극과 공통 전극에 전위차를 주면 액정층에 전기장이 생성되고 이 전기장에 의하여 방향이 결정된다. 액정 분자들의 배열 방향에 따라 입사광의 투과율이 결정되므로 두 전극 사이의 전위차를 조절함으로써 원하는 영상을 표시할 수 있다.
유기 발광 표시 장치는 정공 주입 전극(애노드)과 전자 주입 전극(캐소드)과 이들 사이에 형성되어 있는 유기 발광층을 포함하며, 애노드에서 주입되는 정공과 캐소드에서 주입되는 전자가 유기 발광층에서 재결합하여 소멸하면서 빛을 내는 자기 발광형 표시 장치이다.
이러한 표시 장치는 무겁고 파손되기 쉬운 유리 기판을 사용하기 때문에 휴대성 및 대화면 표시에 한계가 있다. 따라서 근래에는 중량이 가볍고 충격에 강할 뿐만 아니라 가요성(flexible)인 플라스틱 기판을 사용하는 표시 장치가 개발되고 있다.
그러나, 이러한 플라스틱의 경우 고온의 열을 가할 경우 휘거나 늘어나는 성질이 있어서 그 위에 그 위에 전극이나 신호선 등의 박막 패턴을 제대로 형성하기 어렵다.
본 발명이 이루고자 하는 기술적 과제는 플라스틱 기판이 열에 의하여 변형되는 것을 방지하여 정확한 박막 패턴을 형성하는 방법을 제공하는 것이다.
본 발명의 한 실시예에 따른 표시판의 제조 방법은 가요성 기판을 스퍼터링 챔버에 장착하는 단계, 그리고 상기 기판 위에 타겟을 스퍼터링하여 박막을 증착하는 단계를 포함하고, 상기 스퍼터링은 80℃ 내지 150℃ 온도에서 수행한다.
상기 제조 방법은 상기 박막 위에 감광성 필름을 래미네이션하고 사진 및 식각 공정하여 패터닝하는 단계를 더 포함할 수 있다.
상기 스퍼터링은 1×10-6 내지 9×10-6 Torr의 진공도에서 수행할 수 있다.
상기 타겟은 상기 기판 양쪽에 배치되어 있으며, 상기 박막은 상기 기판 양쪽면 위에 동시에 형성될 수 있다.
본 발명의 한 실시예에 따른 표시판의 제조 방법은 가요성 기판을 준비하는 단계, 상기 기판 위에 게이트선을 형성하는 단계, 상기 기판 위에 게이트 절연막을 적층하는 단계, 상기 게이트 절연막 위에 반도체층을 형성하는 단계, 상기 반도체층 위에 데이터선 및 드레인 전극을 형성하는 단계, 그리고 상기 드레인 전극과 전기적으로 연결되어 있는 화소 전극을 형성하는 단계를 포함하며, 상기 게이트선을 형성하는 단계, 게이트 절연막을 적층하는 단계, 반도체층을 형성하는 단계, 소스 전극을 포함하는 데이터선 및 드레인 전극을 형성하는 단계, 그리고 화소 전극을 형성하는 단계 중 적어도 하나는 80℃ 내지 150℃ 온도에서 스퍼터링 하는 단계를 포함한다.
상기 가요성 기판을 준비하는 단계는 상기 기판을 스퍼터링 챔버에 장착하는 단계, 그리고 스퍼터링 방식으로 상기 기판의 양쪽면 위에 보호층을 증착하는 단계를 포함하며, 상기 보호층은 상기 기판 양면에 배치된 두 개의 타겟으로부터 동시에 스퍼터링될 수 있다.
상기 스퍼터링은 1×10-6 내지 9×10-6 Torr의 진공도에서 수행할 수 있다.
상기 게이트선을 형성하는 단계, 반도체층을 형성하는 단계, 소스 전극을 포함하는 데이터선 및 드레인 전극을 형성하는 단계, 그리고 화소 전극을 형성하는 단계 중 적어도 하나는 스퍼터링 방식으로 적층된 목적층 위에 감광성 필름을 래미네이션하여 사진 및 식각 공정하여 패터닝할 수 있다.
본 발명의 다른 한 실시예에 따른 표시판의 제조 방법은 가요성 기판을 준비하는 단계, 상기 기판 위에 게이트선을 형성하는 단계, 상기 기판 위에 게이트 절연막을 적층하는 단계, 상기 게이트 절연막 위에 반도체층 및 저항성 접촉층을 적층하는 단계, 상기 저항성 접촉층 위에 도전층을 적층하는 단계, 상기 도전층 위에 제1 감광막 패턴을 형성하는 단계, 상기 제1 감광막 패턴을 식각 마스크로 하여 상기 도전층, 상기 저항성 접촉층 및 상기 반도체층을 식각하는 단계, 상기 제1 감광막 패턴을 소정 두께만큼 제거하여 제2 감광막 패턴을 형성하는 단계, 상기 제2 감광막 패턴을 식각 마스크로 하여 상기 도전층을 식각하여 상기 저항성 접촉층의 일부를 노출시키는 단계, 그리고 상기 도전층 위에 화소 전극을 형성하는 단계를 포함하며, 상기 게이트선을 형성하는 단계, 게이트 절연막을 적층하는 단계, 반도체층 및 저항성 접촉층을 적층하는 단계, 도전층을 적층하는 단계, 그리고 화소 전극을 형성하는 단계 중 적어도 하나는 80℃ 내지 150℃ 온도에서 스퍼터링 하는 단계를 포함한다.
상기 가요성 기판을 준비하는 단계는 상기 기판을 스퍼터링 챔버에 장착하는 단계, 그리고 스퍼터링 방식으로 상기 기판의 양쪽면 위에 보호층을 증착하는 단계를 포함하며, 상기 보호층은 상기 기판 양쪽에 배치된 두 개의 타겟으로부터 동시에 스퍼터링할 수 있다.
상기 스퍼터링은 1×10-6 내지 9×10-6 Torr의 진공도에서 수행할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
먼저, 도 1 내지 도 3을 참고로 하여 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판에 대하여 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고, 도 2 및 도 3은 각각 도 1의 박막 트랜지스터 표시판을 II-II선 및 III-III 선을 따라 잘라 도시한 단면도이다.
플라스틱 등으로 만들어진 가요성 기판(110) 위에 복수의 게이트선(gate line)(121) 및 복수의 유지 전극선(storage electrode line)(131)이 형성되어 있다.
게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있다. 각 게이트선(121)은 아래로 돌출한 복수의 게이트 전극(gate electrode)(124)과 다른 층 또는 외부 구동 회로와의 접속을 위한 넓은 끝 부분(129)을 포함한다. 게이트 신호를 생성하는 게이트 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(flexible printed circuit film)(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 게이트 구동 회로가 기판(110) 위에 집적되어 있는 경우 게이트선(121)이 연장되어 이와 직접 연결될 수 있다.
유지 전극선(131)은 소정의 전압을 인가 받으며, 게이트선(121)과 거의 나란하게 뻗은 줄기선과 이로부터 갈라진 복수 쌍의 제1 및 제2 유지 전극(133a, 133b)을 포함한다. 유지 전극선(131) 각각은 인접한 두 게이트선(121) 사이에 위치하며 줄기선은 두 게이트선(121) 중 아래쪽에 가깝다. 유지 전극(133a, 133b) 각각은 줄기선과 연결된 고정단과 그 반대쪽의 자유단을 가지고 있다. 제1 유지 전극(133a)의 고정단은 면적이 넓으며, 그 자유단은 직선 부분과 굽은 부분의 두 갈래로 갈라진다. 그러나 유지 전극선(131)의 모양 및 배치는 여러 가지로 변형될 수 있다.
게이트선(121) 및 유지 전극선(131)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 따위로 만들어질 수 있다. 그러나 이들은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수도 있다. 이 중 한 도전막은 신호 지연이나 전압 강하를 줄일 수 있도록 비저항(resistivity)이 낮은 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 만들어진다. 이와는 달리, 다른 도전막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 물리적, 화학적, 전기적 접촉 특성이 우수한 물질, 이를테면 몰리브덴 계열 금속, 크롬, 탄탈륨, 티타늄 등으로 만들어진다. 이러한 조합의 좋은 예로는 크롬 하부막과 알루미늄 (합금) 상부막 및 알루미늄 (합금) 하부막과 몰리브덴 (합금) 상부막을 들 수 있다. 그러나 게이트선(121) 및 유지 전극선(131)은 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.
게이트선(121) 및 유지 전극선(131)의 측면은 기판(110) 면에 대하여 경사져 있으며 그 경사각은 약 30° 내지 약 80°인 것이 바람직하다.
게이트선(121) 및 유지 전극선(131) 위에는 질화규소(SiNx) 또는 산화규소(SiOx) 따위로 만들어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다.
게이트 절연막(140) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 또는 다결정 규소(poly silicon) 등으로 만들어진 복수의 선형 반도체(151)가 형성되어 있다. 선형 반도체(151)는 주로 세로 방향으로 뻗어 있으며, 게이트 전극(124)을 향하여 뻗어 나온 복수의 돌출부(projection)(154)를 포함한다. 선형 반도체(151)는 게이트선(121) 및 유지 전극 선(131) 부근에서 너비가 넓어져 이들을 폭넓게 덮고 있다.
반도체(151) 위에는 복수의 선형 및 섬형 저항성 접촉 부재(ohmic contact)(161, 165)가 형성되어 있다. 저항성 접촉 부재(161, 165)는 인 따위의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어지거나 실리사이드(silicide)로 만들어질 수 있다. 선형 저항성 접촉 부재(161)는 복수의 돌출부(163)를 가지고 있으며, 이 돌출부(163)와 섬형 저항성 접촉 부재(165)는 쌍을 이루어 반도체(151)의 돌출부(154) 위에 배치되어 있다.
반도체(151)와 저항성 접촉 부재(161, 165)의 측면 역시 기판(110) 면에 대하여 경사져 있으며 경사각은 30° 내지 80° 정도이다.
저항성 접촉 부재(161, 165) 및 게이트 절연막(140) 위에는 복수의 데이터선(data line)(171)과 복수의 드레인 전극(drain electrode)(175)이 형성되어 있다.
데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121)과 교차한다. 각 데이터선(171)은 또한 유지 전극선(131)과 교차하며 인접한 유지 전극(133a, 133b) 집합 사이를 달린다. 각 데이터선(171)은 게이트 전극(124)을 향하여 뻗어 J자형으로 굽은 복수의 소스 전극(source electrode)(173)과 다른 층 또는 외부 구동 회로와의 접속을 위한 넓은 끝 부분(179)을 포함한다. 데이터 신호를 생성하는 데이터 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 데이터 구동 회로가 기판(110) 위에 집적되어 있는 경우, 데이터선(171)이 연장되어 이와 직접 연결될 수 있다.
드레인 전극(175)은 데이터선(171)과 분리되어 있고 게이트 전극(124)을 중심으로 소스 전극(173)과 마주한다. 각 드레인 전극(175)은 넓은 한 쪽 끝 부분과 막대형인 다른 쪽 끝 부분을 포함한다. 넓은 끝 부분은 유지 전극선(131)과 중첩하며, 막대형 끝 부분은 소스 전극(173)으로 일부 둘러싸여 있다.
하나의 게이트 전극(124), 하나의 소스 전극(173) 및 하나의 드레인 전극(175)은 반도체(151)의 돌출부(154)와 함께 하나의 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 돌출부(154)에 형성된다.
데이터선(171) 및 드레인 전극(175)은 몰리브덴, 크롬, 탄탈륨 및 티타늄 등 내화성 금속(refractory metal) 또는 이들의 합금으로 만들어지는 것이 바람직하며, 내화성 금속막(도시하지 않음)과 저저항 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수 있다. 다중막 구조의 예로는 크롬 또는 몰리브덴 (합금) 하부막과 알루미늄 (합금) 상부막의 이중막, 몰리브덴 (합금) 하부막과 알루미늄 (합금) 중간막과 몰리브덴 (합금) 상부막의 삼중막을 들 수 있다. 그러나 데이터선(171) 및 드레인 전극(175)은 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.
데이터선(171) 및 드레인 전극(175) 또한 그 측면이 기판(110) 면에 대하여 30° 내지 80° 정도의 경사각으로 기울어진 것이 바람직하다.
저항성 접촉 부재(161, 165)는 그 아래의 반도체(151)와 그 위의 데이터선(171) 및 드레인 전극(175) 사이에만 존재하며 이들 사이의 접촉 저항을 낮추어 준 다. 대부분의 곳에서는 선형 반도체(151)가 데이터선(171)보다 좁지만, 앞서 설명하였듯이 게이트선(121)과 만나는 부분에서 너비가 넓어져 표면의 프로파일을 부드럽게 함으로써 데이터선(171)이 단선되는 것을 방지한다. 반도체(151)에는 소스 전극(173)과 드레인 전극(175) 사이를 비롯하여 데이터선(171) 및 드레인 전극(175)으로 가리지 않고 노출된 부분이 있다.
데이터선(171), 드레인 전극(175) 및 노출된 반도체(151) 부분 위에는 보호막(passivation layer)(180)이 형성되어 있다. 보호막(180)은 무기 절연물 또는 유기 절연물 따위로 만들어지며 표면이 평탄할 수 있다. 무기 절연물의 예로는 질화규소와 산화규소를 들 수 있다. 유기 절연물은 감광성(photosensitivity)을 가질 수 있으며 그 유전 상수(dielectric constant)는 약 4.0 이하인 것이 바람직하다. 그러나 보호막(180)은 유기막의 우수한 절연 특성을 살리면서도 노출된 반도체(151) 부분에 해가 가지 않도록 하부 무기막과 상부 유기막의 이중막 구조를 가질 수 있다.
보호막(180)에는 데이터선(171)의 끝 부분(179)과 드레인 전극(175)을 각각 드러내는 복수의 접촉 구멍(contact hole)(182, 185)이 형성되어 있으며, 보호막(180)과 게이트 절연막(140)에는 게이트선(121)의 끝 부분(129)을 드러내는 복수의 접촉 구멍(181), 제1 유지 전극(133a) 고정단 부근의 유지 전극선(131) 일부를 드러내는 복수의 접촉 구멍(183a), 그리고 제1 유지 전극(133a) 자유단의 돌출부를 드러내는 복수의 접촉 구멍(183b)이 형성되어 있다.
보호막(180) 위에는 복수의 화소 전극(pixel electrode)(191), 복수의 연결 다리(overpass)(83) 및 복수의 접촉 보조 부재(contact assistant)(81, 82)가 형성되어 있다. 이들은 ITO 또는 IZO 등의 투명한 도전 물질이나 알루미늄, 은, 크롬 또는 그 합금 등의 반사성 금속으로 만들어질 수 있다.
화소 전극(191)은 접촉 구멍(185)을 통하여 드레인 전극(175)과 물리적ㅇ전기적으로 연결되어 있으며, 드레인 전극(175)으로부터 데이터 전압을 인가 받는다. 데이터 전압이 인가된 화소 전극(191)은 공통 전압(common voltage)을 인가 받는 다른 표시판(도시하지 않음)의 공통 전극(common electrode)(도시하지 않음)과 함께 전기장을 생성함으로써 두 전극 사이의 액정층(도시하지 않음)의 액정 분자(도시하지 않음)의 방향을 결정한다. 이와 같이 결정된 액정 분자의 방향에 따라 액정층을 통과하는 빛의 편광이 달라진다. 화소 전극(191)과 공통 전극은 축전기[이하 "액정 축전기(liquid crystal capacitor)"라 함]를 이루어 박막 트랜지스터가 턴 오프(turn-off)된 후에도 인가된 전압을 유지한다.
화소 전극(191) 및 이와 연결된 드레인 전극(175)은 유지 전극(133a, 133b)을 비롯한 유지 전극선(131)과 중첩한다. 화소 전극(191) 및 이와 전기적으로 연결된 드레인 전극(175)이 유지 전극선(131)과 중첩하여 이루는 축전기를 유지 축전기(storage capacitor)라 하며, 유지 축전기는 액정 축전기의 전압 유지 능력을 강화한다.
접촉 보조 부재(81, 82)는 각각 접촉 구멍(181, 182)을 통하여 게이트선(121)의 끝 부분(129) 및 데이터선(171)의 끝 부분(179)과 연결된다. 접촉 보조 부재(81, 82)는 게이트선(121)의 끝 부분(129) 및 데이터선(171)의 끝 부분(179)과 외부 장치와의 접착성을 보완하고 이들을 보호한다.
연결 다리(83)는 게이트선(121)을 가로지르며, 게이트선(121)을 사이에 두고 반대 쪽에 위치하는 접촉 구멍(183a, 183b)을 통하여 유지 전극선(131)의 노출된 부분과 유지 전극(133b) 자유단의 노출된 끝 부분에 연결되어 있다. 유지 전극(133a, 133b)을 비롯한 유지 전극선(131)은 연결 다리(83)와 함께 게이트선(121)이나 데이터선(171) 또는 박막 트랜지스터의 결함을 수리하는 데 사용할 수 있다.
그러면 도 1 내지 도 3에 도시한 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판을 제조하는 방법에 대하여 도 4 내지 도 18을 참조하여 상세하게 설명한다.
도 4, 도 8, 도 11, 도 14는 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법을 차례로 도시한 배치도이고, 도 5 및 도 6은 각각 도 4의 박막 트랜지스터 표시판을 V-V 선 및 VI-VI 선을 따라 잘라 도시한 단면도이고, 도 9 및 도 10은 도 8의 박막 트랜지스터 표시판을 IX-IX 선 및 X-X 선을 따라 잘라 도시한 단면도이고, 도 12 및 도 13은 도 11의 박막 트랜지스터 표시판을 XII-XII 선 및 XIII-XIII 선을 따라 잘라 도시한 단면도이고, 도 15 및 도 16은 도 14의 박막 트랜지스터 표시판을 XV-XV 선 및 XVI-XVI선을 따라 잘라 도시한 단면도이다. 도 7a 내지 도 7f는 본 발명의 실시예에 따른 박막 패턴 형성 방법을 도시한다.
도 4 내지 도 6을 참조하면, 가요성 기판(110) 위에 게이트 전극(124) 및 끝 부분(129)을 포함하는 게이트선(121), 그리고 유지 전극(133a, 133b)을 포함하는 유지 전극선(131)을 형성한다.
그러면, 본 발명의 실시예에 따라 박막 패턴을 형성하는 방법에 대하여 도 7a 내지 도 7f를 참조하여 상세히 설명한다.
먼저 도 7a를 참조하면, 플라스틱 등으로 이루어진 가요성 기판(110)을 스퍼터링 챔버 내에 고정시키고, 기판(110)의 양쪽에 각각 배치되어 있는 타겟으로부터 동시에 스퍼터링하여 기판(110)의 양면에 보호층(110a)을 증착한다. 보호층(110a)은 외부로부터 산소 또는 수분이 통과하는 것을 방지하여 이후 형성될 박막 트랜지스터의 성능을 보호한다. 보호막(110a)은 산화규소(SiO2) 또는 질화규소(SiNOx)로 이루어질 수 있다.
이 때, 스퍼터링은 80℃ 내지 150℃ 온도에서 이루어지는 것이 바람직하다. 스퍼터링 온도가 너무 낮으면 스퍼터링이 어려우며, 스퍼터링 온도가 150℃보다 높으면 기판(110)이 휘어지거나 늘어날 수 있다. 또한 스퍼터링은 1×10-6 내지 9×10-6 Torr의 진공도에서 수행하는 것이 바람직하다.
가요성 기판(110) 위에 보호층(110a)을 증착한 후 박막을 형성하기 전에 가요성 기판(110)을 유리 기판 등의 지지체(도시하지 않음)에 부착하여 후속 공정을 진행할 수도 있다.
다음으로 도 7b에서와 같이 금속을 타겟(20)으로 스퍼터링하여 도 7c에서와 같이 기판(110) 위에 금속층(120)을 형성한다. 이때도 역시 80℃ 내지 150℃ 온도와, 1×10-6 내지 9×10-6 Torr의 진공도로 금속 타겟(20)을 스퍼터링한다.
도 7d를 참조하면, 이미 필름 형태로 제작되어 있는 감광성 필름(130)을 래미네이션(lamination)한다. 이때 감광성 필름(130)을 금속층(120) 위에 놓고 기판 위와 아래에 각기 배치되어 있는 두 개의 롤러를 서로 다른 방향으로 회전하면서 압력을 가하는 방식을 사용할 수 있다.
다음으로, 도 7e를 참조하면, 감광성 필름(130)이 래미네이션되어 있는 기판(110) 위에 마스크(140)를 사용하여 노광 등의 사진 공정을 이용하여 원하는 감광막 패턴을 형성한다.
마지막으로, 도 7f에서와 같이 감광막 패턴을 식각 차단층으로 하여 금속막(120)을 식각하여 금속막 패턴(122)을 형성하고, 남아 있는 감광성 필름(130)을 제거한다.
본 발명의 실시예에서는 필름 형태의 감광성 필름(130)을 래미네이션하였지만, 액상의 감광성 물질을 도포할 수도 있다.
도 7a 내지 도 7f에 도시한 것과 같은 방법으로 게이트 전극(124) 및 끝 부분(129)을 포함하는 게이트선(121), 그리고 유지 전극(133a, 133b)을 포함하는 유지 전극선(131)을 형성한다.
다음으로, 도 8 내지 도 10을 참조하면, 게이트 절연막(140)을 적층하고, 그 위에 돌출부(154)를 포함하는 선형 진성 반도체(151) 및 복수의 선형 불순물 반도체(164)를 형성한다. 이때도 역시 80℃ 내지 150℃ 온도와, 1×10-6 내지 9×10-6 Torr의 진공도로 타겟을 스퍼터링하여, 게이트 절연막(140)을 증착하고, 이어서 그 위에 반도체 및 불순물 반도체층을 같은 스퍼터링 방식으로 증착한다. 그 후, 도 7d 내지 도 7f에 도시한 바와 같이, 감광성 필름(130)을 박막이 형성되어 있는 기판(110) 위에 래미네이션한 후 사진 식각 공정을 통하여 선형 진성 반도체(151) 및 선형 불순물 반도체(164)를 형성한다.
도 11 내지 도 13을 참조하면, 소스 전극(173) 및 끝 부분(179)을 포함하는 복수의 데이터선(171) 및 복수의 드레인 전극(175)을 형성한다. 데이터선(171) 및 드레인 전극(175)도 게이트선(121) 및 유지 전극선(131)과 마찬가지로 80℃ 내지 150℃ 온도와, 1×10-6 내지 9×10-6 Torr의 진공도로 타겟을 스퍼터링하여 박막을 증착하고, 감광성 필름(130)을 라미네션하여 부착한 후 사진 식각 공정을 통하여 형성한다.
이어서, 선형 불순물 반도체(164)에서 데이터선(171) 및 드레인 전극(175)으로 덮이지 않고 노출된 부분을 제거하여 돌출부(163)를 포함하는 복수의 선형 저항성 접촉 부재(161)와 복수의 섬형 저항성 접촉 부재(165)를 완성하는 한편, 그 아래의 진성 반도체(154) 부분을 노출한다.
도 14 내지 도 16에 도시한 바와 같이, 보호막(180)을 적층하고 게이트 절연막(140)과 함께 패터닝하여, 보호막(180) 및 게이트 절연막(140)에 게이트선(121)의 끝 부분(129), 데이터선(171)의 끝 부분(179), 제1 유지 전극(133a) 고정단 부근의 유지 전극선(131) 일부, 제1 유지 전극(133a)의 자유단 돌출부 일부, 그리고 드레인 전극(175)을 각각 드러내는 복수의 접촉 구멍(181, 182, 183a, 183b, 185) 을 형성한다. 이 경우에도 80℃ 내지 150℃ 온도와, 1×10-6 내지 9×10-6 Torr의 진공도로 타겟을 스퍼터링하여 보호막(180)을 증착하고, 감광성 필름(130)을 보호막(180)이 형성되어 있는 기판(110) 위에 래미네이션한 후 사진 시각 공정을 통하여 라미네션하여 접촉 구멍(181, 182, 183a, 183b, 185)을 형성한다.
마지막으로, 도 1 내지 도 3에 도시한 바와 같이, 보호막(180) 위에 복수의 화소 전극(191), 복수의 접촉 보조 부재(81, 82) 및 복수의 연결 다리(83)를 형성한다. 화소 전극(191), 복수의 접촉 보조 부재(81, 82) 및 복수의 연결 다리(83)도 80℃ 내지 150℃ 온도와, 1×10-6 내지 9×10-6 Torr의 진공도로 스퍼터링하여, ITO 또는 IZO 등을 증착하여 투명 도전막을 형성하고, 투명 도전막 위에 감광성 필름(130)을 래미네이션하여 부착한 후 사진 식각 공정을 수행함으로써 형성한다.
이상의 실시예에서는 박막 트랜지스터 표시판을 형성하는 데 소요되는 모든 박막 증착 공정에서 소정 온도와 진공도로 스퍼터링하는 방식을 이용하는 것으로 설명하였으나, 그 중 일부에만 스퍼터링을 사용할 수도 있다. 또한 이상의 실시예에서는 박막 트랜지스터 표시판을 형성하는 데 소요되는 모든 사진 식각 공정에서 감광성 필름(130)을 사용하는 것으로 설명하였으나 사진 식각 공정 중의 일부에만 감광성 필름(130)을 사용할 수도 있다.
본 실시예에서와 달리 박막은 2중막 또는 3중막으로 형성될 수 있는데, 이러한 경우에도 위에서 설명한 것과 같은 스퍼터링 방식을 사용하여 2중막 또는 3중막을 적층한 후 감광성 필름을 래미네이션하여 사진 및 식각 공정을 통해 패터닝한 다.
다음으로, 본 발명의 다른 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 제조 방법에 대하여 도 17 내지 도 28을 참조로 하여 상세하게 설명한다. 도 17은 본 발명의 다른 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고, 도 18 및 도 19는 도 1의 박막 트랜지스터 표시판을 ⅩⅧ-ⅩⅧ 선 및 ⅩⅨ-ⅩⅨ선을 따라 잘라 도시한 단면도이고, 도 20, 도 23 및 도 26은 본 발명의 다른 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 제조 방법을 차례로 도시한 배치도이고, 도 21 및 도 22는 도 20의 박막 트랜지스터 표시판을 XXⅠ- XXⅠ 선 및 XXⅡ- XXⅡ 선을 따라 잘라 도시한 단면도이고, 도 24 및 도 25는 도 23의 박막 트랜지스터 표시판을 XXⅣ- XXⅣ 선 및 XXⅤ- XXⅤ 선을 따라 잘라 도시한 단면도이고, 도 27 및 도 28은 도 26의 박막 트랜지스터 표시판을 XXⅦ- XXⅦ 선 및 XXⅧ- XXⅧ 선을 따라 잘라 도시한 단면도이다.
도 17 내지 도 19에 도시한 바와 같이, 본 실시예에 따른 박막 트랜지스터 표시판의 층상 구조는 도 1 내지 도 3에 도시한 것과 동일하다.
기판(110) 위에 복수의 게이트선(121) 및 복수의 유지 전극선(131)이 형성되어 있다. 게이트선(121)은 복수의 게이트 전극(124)과 끝 부분(129)을 포함하며, 유지 전극선(131)은 복수의 유지 전극(133a, 133b)을 포함한다. 게이트선(121) 및 유지 전극선(131) 위에는 게이트 절연막(140), 돌출부(154)를 포함하는 복수의 선형 반도체(151), 돌출부(163)를 포함하는 복수의 선형 저항성 접촉 부재(161) 및 복수의 섬형 저항성 접촉 부재(165)가 차례로 형성되어 있다.
저항성 접촉 부재(161, 165) 위에는 소스 전극(173) 및 끝 부분(179)을 포함하는 복수의 데이터선(171) 및 복수의 드레인 전극(175)이 형성되어 있고 그 위에 보호막(180)이 형성되어 있다. 보호막(180) 및 게이트 절연막(140)에는 복수의 접촉 구멍(181, 182, 183a, 183b, 185)이 형성되어 있다. 보호막(180) 위에는 복수의 화소 전극(191), 복수의 접촉 보조 부재(81, 82) 및 복수의 연결 다리(83)가 형성되어 있다.
그러나 도 1 내지 도 4에 도시한 액정 표시 장치와 달리, 선형 반도체(151)는 데이터선(171), 드레인 전극(175) 및 그 아래의 저항성 접촉 부재(161, 165)와 실질적으로 동일한 평면 모양이다. 그러나 선형 반도체(151)에는 소스 전극(173)과 드레인 전극(175) 사이를 비롯하여 데이터선(171) 및 드레인 전극(175)으로 가리지 않고 노출된 부분이 있다.
그러면, 본 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 제조 방법에 대하여 설명한다.
먼저, 도 7a에서와 같이 가요성 기판(110) 양면 위에 위에서 설명한 바와 같이 80℃ 내지 150℃ 온도와, 1×10-6 내지 9×10-6 Torr의 진공도로 타겟을 스퍼터링하여 보호층(110a)을 증착한다.
도 20 내지 도 22를 참조하면, 가요성 기판(110) 위에 게이트 전극(124) 및 끝 부분(129)을 포함하는 게이트선(121), 그리고 유지 전극(133a, 133b)을 포함하는 유지 전극선(131)을 형성한다. 이때도 역시, 80℃ 내지 150℃ 온도와, 1×10-6 내지 9×10-6 Torr의 진공도로 타겟을 스퍼터링하여, 도전층을 증착하고, 도 7d 내지 도 7f에 도시한 바와 같이, 감광성 필름(130)을 도전층이 형성되어 있는 기판(110) 위에 래미네이션한 후 사진 식각 공정을 통하여 게이트선(121) 및 유지 전극선(131)을 패터닝한다.
다음으로 도 23 내지 도 25를 참조하면, 질화규소(SiNx) 등을 타겟으로 하여 80℃ 내지 150℃ 온도와, 1×10-6 내지 9×10-6 Torr의 진공도로 스퍼터링하여 게이트 절연막(140)을 증착하다. 그 후, 같은 조건하에서 타겟을 스퍼터링하여 진성 반도체층 및 불순물 반도체층을 각각 증착한다. 이어서 연속적으로 금속을 타겟으로 같은 조건하에서 스퍼터링하여 데이터 금속층을 증착한다.
그 후 데이터선(171), 드레인 전극(175)과 반도체(151) 및 저항성 접촉 부재(161, 165)를 한 번의 사진 공정으로 형성한다. 이러한 사진 공정에서 사용하는 감광막은 위치에 따라 두께가 다르며, 특히 두께가 작아지는 순서로 제1 부분과 제2 부분을 포함한다. 제1 부분은 데이터선(171), 드레인 전극(175)이 차지하는 배선 영역에 위치하며, 제2 부분은 박막 트랜지스터의 채널 영역에 위치한다.
위치에 따라 감광막의 두께를 달리하는 방법으로 여러 가지가 있을 수 있는데, 예를 들면 광마스크에 투광 영역(light transmitting area) 및 차광 영역(light blocking area) 외에 반투명 영역(translucent area)을 두는 방법이 있다. 반투명 영역에는 슬릿(slit) 패턴, 격자 패턴(lattice pattern) 또는 투과율이 중간이거나 두께가 중간인 박막이 구비된다. 슬릿 패턴을 사용할 때에는, 슬릿의 폭 이나 슬릿 사이의 간격이 사진 공정에 사용하는 노광기의 분해능(resolution)보다 작은 것이 바람직하다. 다른 예로는 리플로우가 가능한 감광막을 사용하는 방법이 있다. 즉, 투광 영역과 차광 영역만을 지닌 통상의 노광 마스크로 리플로우 가능한 감광막을 형성한 다음 리플로우시켜 감광막이 잔류하지 않은 영역으로 흘러내리도록 함으로써 얇은 부분을 형성하는 것이다.
좀 더 상세히 설명하면, 감광막의 제1 부분을 이용하여 나머지 부분에 노출되어 있는 데이터 금속층을 식각으로 제거하고, 감광막의 제1 부분을 이용하여 나머지 부분에 남아 있는 불순물이 도핑된 비정질 규소층 및 진성 비정질 규소층을 건식 식각한다. 이어서, 채널 부분에 존재하는 감광막의 제2 부분을 제거한다. 이때 감광막의 제1 부분의 두께도 어느 정도 얇아진다. 그 다음 감광막의 제2 부분이 제거된 제1 부분을 이용하여 식각하여 데이터 금속 패턴을 소스 전극(173)과 드레인 전극(175)으로 분리하고, 소스 전극(173)과 드레인 전극(175) 사이의 채널 영역에 불순물이 도핑된 비정질 규소 패턴 노출한 후, 감광막의 제1 부분을 식각 마스크로 하여 채널 영역에 위치한 도핑된 비정질 규소 패턴을 식각하여 진성 반도체(154) 부분을 노출한다.
다음으로, 도 26 내지 도 28을 참조하면, 보호막(180)을 적층하고 게이트 절연막(140)과 함께 패터닝하여, 보호막(180) 및 게이트 절연막(140)에 게이트선(121)의 끝 부분(129), 데이터선(171)의 끝 부분(179), 제1 유지 전극(133a) 고정단 부근의 유지 전극선(131) 일부, 제1 유지 전극(133a)의 자유단 돌출부 일부, 그리고 드레인 전극(175)을 각각 드러내는 복수의 접촉 구멍(181, 182, 183a, 183b, 185)을 형성한다. 이 경우에도 80℃ 내지 150℃ 온도와, 1×10-6 내지 9×10-6 Torr의 진공도로 타겟을 스퍼터링하여 보호막(180)을 증착하고, 감광성 필름(130)을 보호막(180)이 형성되어 있는 기판(110) 위에 래미네이션한 후 사진 시각 공정을 통하여 라미네션하여 접촉 구멍(181, 182, 183a, 183b, 185)을 형성한다.
마지막으로, 도 1 내지 도 3에 도시한 바와 같이, 보호막(180) 위에 복수의 화소 전극(191), 복수의 접촉 보조 부재(81, 82) 및 복수의 연결 다리(83)를 형성한다. 화소 전극(191), 복수의 접촉 보조 부재(81, 82) 및 복수의 연결 다리(83)도 80℃ 내지 150℃ 온도와, 1×10-6 내지 9×10-6 Torr의 진공도로 스퍼터링하여, ITO 또는 IZO 등을 증착하여 투명 도전막을 형성하고, 투명 도전막 위에 감광성 필름(130)을 래미네이션하여 부착한 후 사진 식각 공정을 수행함으로써 형성한다.
본 실시예에서는 박막 트랜지스터 표시판에 대하여서만 설명하였지만, 동일한 방법으로 형성될 수 있는 박막을 포함하는 다른 표시판, 예컨대 액정 표시 장치에서 박막 트랜지스터 표시판에 마주하는 대향 표시판, 유기발광 표시 장치용 표시판 등에 당연히 적용될 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
이와 같이, 가요성 기판 위에 박막을 증착할 때 저온에서 스퍼터링하는 방식을 이용함으로써, 가요성 기판이 휘어지거나 늘어나는 문제점을 해결할 수 있어서 정확한 박막 패턴을 형성할 수 있다.

Claims (12)

  1. 가요성 기판을 스퍼터링 챔버에 장착하는 단계, 그리고
    상기 기판 위에 타겟을 스퍼터링하여 박막을 증착하는 단계를 포함하고,
    상기 스퍼터링은 80℃ 내지 150℃ 온도에서 수행하는 액정 표시 장치용 표시판 제조 방법.
  2. 제1항에서,
    상기 박막 위에 감광성 필름을 래미네이션하고 사진 및 식각 공정하여 패터닝하는 단계를 더 포함하는 액정 표시 장치용 표시판 제조 방법.
  3. 제1항에서,
    상기 스퍼터링은 1×10-6 내지 9×10-6 Torr의 진공도에서 수행하는 액정 표시 장치용 표시판 제조 방법.
  4. 제1항에서,
    상기 타겟은 상기 기판 양쪽에 배치되어 있는 액정 표시 장치용 표시판 제조 방법.
  5. 제1항에서,
    상기 박막은 상기 기판 양쪽면 위에 동시에 형성되는 액정 표시 장치용 표시판 제조 방법.
  6. 가요성 기판을 준비하는 단계,
    상기 기판 위에 게이트선을 형성하는 단계,
    상기 기판 위에 게이트 절연막을 적층하는 단계,
    상기 게이트 절연막 위에 반도체층을 형성하는 단계,
    상기 반도체층 위에 데이터선 및 드레인 전극을 형성하는 단계, 그리고
    상기 드레인 전극과 전기적으로 연결되어 있는 화소 전극을 형성하는 단계를 포함하며,
    상기 게이트선을 형성하는 단계, 게이트 절연막을 적층하는 단계, 반도체층을 형성하는 단계, 소스 전극을 포함하는 데이터선 및 드레인 전극을 형성하는 단계, 그리고 화소 전극을 형성하는 단계 중 적어도 하나는 80℃ 내지 150℃ 온도에서 스퍼터링 하는 단계를 포함하는 액정 표시 장치용 표시판 제조 방법.
  7. 제6항에서,
    상기 가요성 기판을 준비하는 단계는
    상기 기판을 스퍼터링 챔버에 장착하는 단계, 그리고
    스퍼터링 방식으로 상기 기판의 양쪽면 위에 보호층을 증착하는 단계를 포함 하며,
    상기 보호층은 기판 양면에 배치된 두 개의 타겟으로부터 동시에 스퍼터링되는 액정 표시 장치용 표시판 제조 방법.
  8. 제6항 또는 제7항에서,
    상기 스퍼터링은 1×10-6 내지 9×10-6 Torr의 진공도에서 수행하는 액정 표시 장치용 표시판 제조 방법.
  9. 제6항에서,
    상기 게이트선을 형성하는 단계, 반도체층을 형성하는 단계, 소스 전극을 포함하는 데이터선 및 드레인 전극을 형성하는 단계, 그리고 화소 전극을 형성하는 단계 중 적어도 하나는 스퍼터링 방식으로 적층된 목적층 위에 감광성 필름을 래미네이션하여 사진 및 식각 공정하여 패터닝하는 액정 표시 장치용 표시판 제조 방법.
  10. 가요성 기판을 준비하는 단계,
    상기 기판 위에 게이트선을 형성하는 단계,
    상기 기판 위에 게이트 절연막을 적층하는 단계,
    상기 게이트 절연막 위에 반도체층 및 저항성 접촉층을 적층하는 단계,
    상기 저항성 접촉층 위에 도전층을 적층하는 단계,
    상기 도전층 위에 제1 감광막 패턴을 형성하는 단계,
    상기 제1 감광막 패턴을 식각 마스크로 하여 상기 도전층, 상기 저항성 접촉층 및 상기 반도체층을 식각하는 단계,
    상기 제1 감광막 패턴을 소정 두께만큼 제거하여 제2 감광막 패턴을 형성하는 단계,
    상기 제2 감광막 패턴을 식각 마스크로 하여 상기 도전층을 식각하여 상기 저항성 접촉층의 일부를 노출시키는 단계를 포함하며,
    상기 도전층 위에 화소 전극을 형성하는 단계를 포함하며,
    상기 게이트선을 형성하는 단계, 게이트 절연막을 적층하는 단계, 반도체층 및 저항성 접촉층을 적층하는 단계, 도전층을 적층하는 단계, 그리고 화소 전극을 형성하는 단계 중 적어도 하나는 80℃ 내지 150℃ 온도에서 스퍼터링 하는 단계를 포함하는 액정 표시 장치용 표시판 제조 방법.
  11. 제9항에서,
    상기 가요성 기판을 준비하는 단계는
    상기 기판을 스퍼터링 챔버에 장착하는 단계, 그리고
    스퍼터링 방식으로 상기 기판의 양쪽면 위에 보호층을 증착하는 단계를 포함하며, 상기 보호층은 상기 기판 양쪽에 배치된 두 개의 타겟으로부터 동시에 스퍼터링하는 액정 표시 장치용 표시판 제조 방법.
  12. 제10항 또는 제11항에서,
    상기 스퍼터링은 1×10-6 내지 9×10-6 Torr의 진공도에서 수행하는 액정 표시 장치용 표시판 제조 방법.
KR1020050088798A 2005-09-23 2005-09-23 가요성 표시 장치용 표시판의 제조 방법 KR20070034280A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020050088798A KR20070034280A (ko) 2005-09-23 2005-09-23 가요성 표시 장치용 표시판의 제조 방법
TW095129199A TW200714953A (en) 2005-09-23 2006-08-09 Method of manufacturing display panel for flexible display device
US11/526,174 US7572658B2 (en) 2005-09-23 2006-09-21 Method of manufacturing display panel for flexible display device
JP2006256575A JP2007086789A (ja) 2005-09-23 2006-09-22 可撓性表示装置用表示板の製造方法
CNA2006101595185A CN1936664A (zh) 2005-09-23 2006-09-25 用于柔性显示装置的显示面板的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050088798A KR20070034280A (ko) 2005-09-23 2005-09-23 가요성 표시 장치용 표시판의 제조 방법

Publications (1)

Publication Number Publication Date
KR20070034280A true KR20070034280A (ko) 2007-03-28

Family

ID=37894596

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050088798A KR20070034280A (ko) 2005-09-23 2005-09-23 가요성 표시 장치용 표시판의 제조 방법

Country Status (5)

Country Link
US (1) US7572658B2 (ko)
JP (1) JP2007086789A (ko)
KR (1) KR20070034280A (ko)
CN (1) CN1936664A (ko)
TW (1) TW200714953A (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101304413B1 (ko) * 2006-10-25 2013-09-10 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
JP2008281799A (ja) * 2007-05-11 2008-11-20 Ulvac Japan Ltd 液晶表示装置の製造方法
TWI384434B (zh) * 2008-08-28 2013-02-01 Au Optronics Corp 可撓式顯示面板及其製造方法、光電裝置及其製造方法
WO2010041403A1 (ja) * 2008-10-10 2010-04-15 株式会社ニコン 可撓性基板、表示素子の製造方法及び表示素子の製造装置
CN106291995A (zh) * 2015-05-12 2017-01-04 上海和辉光电有限公司 一种激光修补线缺陷的方法
CN107993918A (zh) * 2017-11-09 2018-05-04 信利半导体有限公司 一种柔性显示器的制备方法
JP7344851B2 (ja) * 2018-11-28 2023-09-14 株式会社半導体エネルギー研究所 液晶表示装置
CN114442387A (zh) * 2020-10-30 2022-05-06 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3073327B2 (ja) * 1992-06-30 2000-08-07 キヤノン株式会社 堆積膜形成方法
JPH0756131A (ja) 1993-08-12 1995-03-03 Tonen Chem Corp 透明導電膜の製造方法
JPH08124850A (ja) 1994-10-28 1996-05-17 Toshiba Microelectron Corp 半導体装置の製造方法
JPH09195035A (ja) 1996-01-10 1997-07-29 Teijin Ltd 透明導電性フィルムの製造装置
KR19980083821A (ko) 1997-05-19 1998-12-05 서상기 스퍼터링법에 의한 전자파 차폐용 금속박막 제조장치 및 제조방법
JP2000129436A (ja) 1998-08-19 2000-05-09 Asahi Glass Co Ltd インライン型スパッタリング装置およびスパッタリング方法
JP4138971B2 (ja) 1998-11-06 2008-08-27 株式会社アルバック プラスチック製基材の表面処理法および被覆プラスチック物品
US6274412B1 (en) * 1998-12-21 2001-08-14 Parelec, Inc. Material and method for printing high conductivity electrical conductors and other components on thin film transistor arrays
KR20010028341A (ko) 1999-09-21 2001-04-06 주덕영 분말 타겟을 이용한 투명전도성 박막의 저온 제조 방법
US6720119B2 (en) * 2000-07-27 2004-04-13 Fuji Xerox Co., Ltd. Method of fabricating high-dielectric color filter
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
KR100376960B1 (ko) 2001-03-27 2003-03-29 임조섭 플라스틱 기판상에 전자파 차폐용 기능막을 형성하는방법과 이를 통한 전자파 차폐 장치
US20020195928A1 (en) * 2001-06-25 2002-12-26 Grace Anthony J. Electroluminescent display device and method of making
TW564471B (en) * 2001-07-16 2003-12-01 Semiconductor Energy Lab Semiconductor device and peeling off method and method of manufacturing semiconductor device
CN1274874C (zh) 2001-08-14 2006-09-13 三星康宁株式会社 在玻璃衬底上淀积薄膜的设备和方法
US7351300B2 (en) * 2001-08-22 2008-04-01 Semiconductor Energy Laboratory Co., Ltd. Peeling method and method of manufacturing semiconductor device
CN1666579A (zh) * 2002-05-08 2005-09-07 泽奥勒克斯公司 使用反馈增强型发光二极管的照明器件
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
KR100686494B1 (ko) * 2002-12-30 2007-02-23 엘지.필립스 엘시디 주식회사 금속막 증착을 위한 스퍼터와 스퍼터를 이용한 액정 표시장치의 제조법
TWI380080B (en) 2003-03-07 2012-12-21 Semiconductor Energy Lab Liquid crystal display device and method for manufacturing the same
KR20030037240A (ko) 2003-03-27 2003-05-12 (주) 월드비젼 연속 증착 방식에 의한 전자파 차폐용 기능성 박막 제조 방법 및 그 제조 장치
KR100593804B1 (ko) 2003-04-01 2006-06-28 아이티엠 주식회사 플라스틱 기판 상의 고 응착력 박막 형성 방법
US20050099615A1 (en) * 2003-06-03 2005-05-12 Fusao Ishii System for fabricating electronic modules on substrates having arbitrary and unexpected dimensional changes
KR100514000B1 (ko) 2003-08-20 2005-09-13 학교법인 성균관대학 박막트랜지스터 및 그 제조방법
KR100691507B1 (ko) 2003-12-01 2007-03-09 삼성전자주식회사 플라스틱 기판의 적층 방법 및 이를 이용한 유연성을 갖는기판의 제조방법
KR100628272B1 (ko) * 2004-06-30 2006-09-27 엘지.필립스 엘시디 주식회사 Ｃｏｔ형 액정표시소자의 제조방법
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US7381586B2 (en) * 2005-06-16 2008-06-03 Industrial Technology Research Institute Methods for manufacturing thin film transistors that include selectively forming an active channel layer from a solution
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby

Also Published As

Publication number Publication date
US7572658B2 (en) 2009-08-11
JP2007086789A (ja) 2007-04-05
TW200714953A (en) 2007-04-16
US20070072323A1 (en) 2007-03-29
CN1936664A (zh) 2007-03-28

Similar Documents

Publication Publication Date Title
KR20060124940A (ko) 가요성 표시 장치의 제조 방법
KR20090096226A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060122491A (ko) 가요성 표시 장치의 제조 방법
US20060073645A1 (en) Manufacturing method of a thin film transistor array panel
KR101261609B1 (ko) 박막 트랜지스터, 표시판 및 그 제조 방법
KR20070034280A (ko) 가요성 표시 장치용 표시판의 제조 방법
KR20100022708A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070016772A (ko) 가요성 표시 장치용 접착 테이프 및 이를 이용한 가요성표시 장치의 제조 방법
KR101171187B1 (ko) 박막 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는액정 표시 장치
KR101909139B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070039274A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20080023853A (ko) 가요성 표시 장치의 제조 장치 및 이의 제조 방법
KR101184640B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101209045B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US20080003728A1 (en) Thin film transistor array panel and method of manufacturing the same
KR20070092455A (ko) 표시 장치 및 그 제조 방법
KR101230305B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070040145A (ko) 가요성 표시 장치용 표시판 및 그 제조 방법
KR101197052B1 (ko) 박막 트랜지스터 표시판의 제조 방법
KR20060082109A (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
KR20070039275A (ko) 박막 트랜지스터 표시판
KR20080053645A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070078898A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20070039758A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20070013804A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid