JP2007086789A - 可撓性表示装置用表示板の製造方法 - Google Patents

可撓性表示装置用表示板の製造方法 Download PDF

Info

Publication number
JP2007086789A
JP2007086789A JP2006256575A JP2006256575A JP2007086789A JP 2007086789 A JP2007086789 A JP 2007086789A JP 2006256575 A JP2006256575 A JP 2006256575A JP 2006256575 A JP2006256575 A JP 2006256575A JP 2007086789 A JP2007086789 A JP 2007086789A
Authority
JP
Japan
Prior art keywords
forming
substrate
sputtering
layer
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006256575A
Other languages
English (en)
Inventor
Seong-Jin Kim
成 鎭 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2007086789A publication Critical patent/JP2007086789A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133305—Flexible substrates, e.g. plastics, organic film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED

Abstract

【課題】
本発明は、プラスチック基板が熱によって変形することを防止して正確な薄膜パターンを形成する方法を提供する。
【解決手段】
本発明による表示板を製造する方法は、可撓性基板を形成する段階、前記基板の上にゲート線を形成する段階、前記基板の上にゲート絶縁膜を積層する段階、前記ゲート絶縁膜の上に半導体層を形成する段階、前記半導体層の上にデータ線及びドレーン電極を形成する段階、そして前記ドレーン電極と電気的に連結されている画素電極を形成する段階を含み、前記ゲート線を形成する段階、ゲート絶縁膜を積層する段階、半導体層を形成する段階、ソース電極を含むデータ線及びドレーン電極を形成する段階、そして画素電極を形成する段階のうち、少なくとも一つは温度８０℃乃至１５０℃及び１×１０-6乃至９×１０-6Ｔｏｒｒの真空度でスパッタリングする段階を含む。
【選択図】 図７ａ

Description

本発明は可撓性表示装置の製造方法に関し、特に、プラスチック基板を含む可撓性表示装置用表示板の製造方法に係る。
現在、広く使用されている平板表示装置のうち、代表的なものが液晶表示装置及び有機発光表示装置である。
液晶表示装置は一般に共通電極と色フィルターなどが形成されている上部表示板と、薄膜トランジスタ及び画素電極が形成されている下部表示板と、及び、二つの表示板の間に入っている液晶層と、を含む。画素電極及び共通電極に電位差を与えると、液晶層に電場が生成され、この電場によって液晶分子の配列方向が決定される。液晶分子の配列方向によって入射光の透過率が決定されるため、二つの電極の間の電位差を調節することによって所望の映像を表示することができる。
有機発光表示装置は、正孔注入電極（アノード）と電子注入電極（カソード）とこれらの間に形成されている有機発光層を含み、アノードで注入される正孔とカソードで注入される電子が有機発光層で再結合して消滅しながら発光する自己発光型表示装置である。
このような表示装置は、重くて破損しやすいガラス基板を用いるため、携帯性及び大画面表示に限界がある。従って、最近では重量が軽くて衝撃に強いだけでなく、可撓性のあるプラスチック基板を使用する表示装置が開発されている。
しかし、このようなプラスチック基板の場合、高温の熱を加えた時に、曲がったり伸びる性質があって、その上に電極や信号線などの薄膜パターンを形成することが困難である。
特開2000-129436号公報 特開平8-124850号公報 特開平9-195035号公報 特開2000-144374号公報 特開2003-119562号公報
本発明が目的とする技術的課題は、プラスチック基板が熱によって変形することを防止して正確な薄膜パターンを形成する方法を提供することである。
本発明１の一実施例による表示板の製造方法は、可撓性基板をスパッタリングチャンバーに装着する段階と、そして前記基板の上にターゲットをスパッタリングして薄膜を蒸着する段階とを含み、前記スパッタリングは温度８０℃乃至１５０℃で行う。
スパッタリング温度があまり低いとスパッタリングが難しく、スパッタリング温度が１５０℃より高いと、基板が曲がったり伸びることがありうる。温度８０℃乃至１５０℃の範囲内でスパッタリングを行うことで、基板の変形を抑制しつつスパッタリングを適正に行うことができる。
発明２は、発明１において、前記製造方法は、前記薄膜の上に感光性フィルムを積層し写真及びエッチング工程でパターニングする段階をさらに含むことができる。
発明３は、発明１において、前記スパッタリングは、１×１０-6乃至９×１０-6Ｔｏｒｒの真空度で行うことができる。
発明４は、発明１において、前記ターゲットは、前記基板両側に配置されている。
発明５は、発明１において、前記薄膜は前記基板の両側面上に同時に形成できる。薄膜が、基板の両面に形成されるため、外部から酸素または水分が通過することを防止して以降形成される薄膜トランジスタの性能を保護する。
本発明６の一実施例による表示板の製造方法は、可撓性基板を形成する段階と、前記基板の上にゲート線を形成する段階と、前記基板の上にゲート絶縁膜を積層する段階と、前記ゲート絶縁膜の上に半導体層を形成する段階と、前記半導体層上にデータ線及びドレーン電極を形成する段階と、そして前記ドレーン電極と電気的に連結されている画素電極を形成する段階とを含む。前記ゲート線を形成する段階、ゲート絶縁膜を積層する段階、半導体層を形成する段階、ソース電極を含むデータ線及びドレーン電極を形成する段階、画素電極を形成する段階のうち、少なくとも一つは温度８０℃乃至１５０℃でスパッタリングする段階を含む。
スパッタリングが温度８０℃乃至１５０℃の範囲内で行われるため、基板の変形を抑制しつつスパッタリングを適正に行うことができる。
発明７は、発明６において、前記可撓性基板を形成する段階は、前記基板をスパッタリングチャンバーに装着する段階、そしてスパッタリング方式で前記基板の両側面上に保護層を蒸着する段階を含み、前記保護層は前記基板両面に配置された二つのターゲットから同時にスパッタリングできる。
発明８は、発明６又は７において、前記スパッタリングは１×１０-6乃至９×１０-6Ｔｏｒｒの真空度で行うことができる。
発明９は、発明６において、前記ゲート線を形成する段階、半導体層を形成する段階、ソース電極を含むデータ線及びドレーン電極を形成する段階、そして画素電極を形成する段階のうちの少なくとも一つはスパッタリング方式で積層された目的層の上に感光性フィルムを積層して写真及びエッチング工程でパターニングすることができる。
本発明１０の他の一実施例による表示板の製造方法は、可撓性基板を形成する段階、前記基板の上にゲート線を形成する段階、前記基板の上にゲート絶縁膜を積層する段階、前記ゲート絶縁膜の上に半導体層及び抵抗性接触層を積層する段階、前記抵抗性接触層の上に導電層を積層する段階、前記導電層の上に第１感光膜パターンを形成する段階、前記第１感光膜パターンをエッチングマスクとして前記導電層、前記抵抗性接触層及び前記半導体層をエッチングする段階、前記第１感光膜パターンを所定厚さだけ除去して第２感光膜パターンを形成する段階、前記第２感光膜パターンをエッチングマスクとして前記導電層をエッチングして前記抵抗性接触層の一部を露出させる段階、そして前記導電層の上に画素電極を形成する段階を含み、前記ゲート線を形成する段階、ゲート絶縁膜を積層する段階、半導体層及び抵抗性接触層を積層する段階、導電層を積層する段階、そして画素電極を形成する段階のうち、少なくとも一つは温度８０℃乃至１５０℃でスパッタリングする段階を含む。
発明１１は、発明１０において、前記可撓性基板を形成する段階は、前記基板をスパッタリングチャンバーに装着する段階、そしてスパッタリング方式で前記基板の両側面上に保護層を蒸着する段階を含み、前記保護層は前記基板両側に配置された二つのターゲットから同時にスパッタリングすることができる。
発明１２は、発明１０又は１１において、前記スパッタリングは１×１０-6乃至９×１０-6Ｔｏｒｒの真空度で行うことができる。
本発明の可撓性基板の上に薄膜を蒸着する時、低温でスパッタリングする方式を利用することによって、可撓性基板が曲がったり伸びる問題点を解決することができて正確な薄膜パターンを形成することができる。
以下、添付図を参照して本発明の実施例について本発明の属する技術分野における通常の知識を有する者が容易に実施できるように詳細に説明する。しかし、本発明は多様な形態に実現できてここで説明する実施例に限定されない。
図面では多様な層及び領域を明確に表現するために厚さを拡大して示した。明細書全体にわたって類似する部分には同一図面符号を付けた。層、膜、領域、板などの部分が他の部分の“上”にあるとする時、これは他の部分の“直上”にある場合だけでなくその中間に他の部分がある場合も含む。また、ある部分が他の部分の“直上”にあるとする時には中間に他の部分がないことを意味する。
図１乃至図３を参照して本発明の一実施例による薄膜トランジスタ表示板について詳細に説明する。
図１は本発明の一実施例による液晶表示装置用薄膜トランジスタ表示板の配置図であり、図２及び図３は各々図１の薄膜トランジスタ表示板をＩＩ-ＩＩ線及びＩＩＩ-ＩＩＩ線による断面図である。
プラスチックなどで形成された可撓性基板１１０の上に複数のゲート線１２１及び複数の維持電極線１３１が形成されている。
ゲート線１２１はゲート信号を伝達して主に横方向に延びている。各ゲート線１２１は、図１中の下に突出した複数のゲート電極１２４と、他の層または外部駆動回路との接続のための広い端部１２９を含む。ゲート信号を生成するゲート駆動回路（図示せず）は基板１１０の上に付着される可撓性印刷回路膜（図示せず）の上に装着されたり、基板１１０の上に直接装着されたりして、基板１１０に集積できる。ゲート駆動回路が基板１１０の上に集積されている場合、ゲート線１２１が延長されてこれと直接連結される。
維持電極線１３１は所定の電圧の印加を受けて、ゲート線１２１とほぼ平行に並んで延在した幹線と、これから分かれた複数対の第１及び第２維持電極１３３ａ、１３３ｂと、を含む。各々の維持電極線１３１は隣接した二つのゲート線１２１の間に位置し、幹線は二つのゲート線１２１のうち、図１中の下側のゲート線に近く位置している。各々の維持電極１３３ａ、１３３ｂは、幹線と連結された固定端とその反対側の自由端を有している。第１維持電極１３３ａの固定端は面積が広く、その自由端はデータ線１７１とほぼ平行な直線部分と、曲がった部分との二つに分かれる。しかし、維持電極線１３１のパターン及び配置は多様に変更することができる。
ゲート線１２１及び維持電極線１３１は、アルミニウム（Ａｌ）やアルミニウム合金などアルミニウム系金属、銀（Ａｇ）や銀合金など銀系金属、銅（Ｃｕ）や銅合金など銅系金属、モリブデン（Ｍｏ）やモリブデン合金などモリブデン系金属、クロム（Ｃｒ）、タンタル（Ｔａ）及びチタン（Ｔｉ）などで形成できる。しかし、これらは物理的性質が他の二つの導電膜（図示せず）を含む多重膜構造を有することもできる。このうちの一つの導電膜は信号遅延や電圧降下を減らすことができるように、比抵抗が低い金属、例えば、アルミニウム系金属、銀系金属、銅系金属などで形成される。これとは異なって、他の導電膜は他の物質、特にＩＴＯ（インジウム錫酸化物）やＩＺＯ（インジウム亜鉛酸化物）との物理的、化学的、電気的接触特性に優れた物質、例えばモリブデン系金属、クロム、タンタル、チタンなどで形成できる。このような組み合わせの良い例としては、クロム下部膜とアルミニウム（合金）上部膜及びアルミニウム（合金）下部膜とモリブデン（合金）上部膜がある。しかし、ゲート線１２１及び維持電極線１３１はその他にも多様な金属または導電体で形成できる。
ゲート線１２１及び維持電極線１３１の側面は、基板１１０面に対し傾いており、その傾斜角は約３０゜乃至約８０゜であるのが好ましい。このように側面が傾斜しているとその上部の膜を平坦化し易く、また上部の配線の断線を防止することができる。
ゲート線１２１及び維持電極線１３１上には窒化ケイ素（ＳｉＮｘ）または酸化ケイ素（ＳｉＯｘ）などで形成されたゲート絶縁膜１４０が形成されている。
ゲート絶縁膜１４０の上には水素化非晶質シリコン（非晶質シリコンは略してａ-Ｓｉという）または多結晶シリコンなどで形成された複数の線状半導体１５１が形成されている。線状半導体１５１は主に縦方向に延びていて、ゲート電極１２４に向かってのびた複数の突出部１５４を含む。線状半導体１５１はゲート線１２１及び維持電極線１３１付近で幅が広くなりこれらを幅広く覆っている。
半導体１５１の上には複数の線状及び島型抵抗性接触部材１６１、１６５が形成されている。抵抗性接触部材１６１、１６５は、リンなどのｎ型不純物が高濃度にドーピングされているｎ+水素化非晶質シリコンなどの物質で形成したり、シリサイドで形成できる。線状抵抗性接触部材１６１は複数の突出部１６３を有し、この突出部１６３と島型抵抗性接触部材１６５とは対をなして半導体１５１の突出部１５４上に配置されている。
半導体１５１と抵抗性接触部材１６１、１６５の側面また基板１１０面に対し傾いて、傾斜角は３０゜乃至８０゜程度である。
抵抗性接触部材１６１、１６５及びゲート絶縁膜１４０の上には複数のデータ線１７１と複数のドレーン電極１７５が形成されている。
データ線１７１は、データ信号を伝達して主に、図１中の縦方向に延びてゲート線１２１と交差する。各データ線１７１は、また、維持電極線１３１と交差して隣接した維持電極１３３ａと、１３３ｂとの間を走る。各データ線１７１は、ゲート電極１２４に向かって延びてＪ字形に曲がった複数のソース電極１７３と、他の層または外部駆動回路との接続のための広い端部１７９とを含む。データ信号を生成するデータ駆動回路（図示せず）は、基板１１０の上に付着される可撓性印刷回路膜（図示せず）の上に装着されたり、基板１１０の上に直接装着されたりして、基板１１０に集積できる。データ駆動回路が基板１１０の上に集積されている場合、データ線１７１が延びてこれと直接連結される。
ドレーン電極１７５は、データ線１７１と分離されてゲート電極１２４を中心にソース電極１７３と対向する。各ドレーン電極１７５は広い一方の端部と棒状の他側の端部を含む。広い端部は、維持電極線１３１と重畳して、棒状端部はソース電極１７３で一部囲まれている。
一つのゲート電極１２４、一つのソース電極１７３及び一つのドレーン電極１７５は半導体１５１の突出部１５４と共に一つの薄膜トランジスタ（ＴＦＴ）をなし、薄膜トランジスタのチャンネルはソース電極１７３とドレーン電極１７５との間の突出部１５４に形成される。
データ線１７１及びドレーン電極１７５は、モリブデン、クロム、タンタル及びチタニウムなど耐火性金属またはこれらの合金で作られることが好ましく、耐火性金属膜（図示せず）と低抵抗導電膜（図示せず）とを含む多重膜構造を有することができる。多重膜構造の例としてはクロムまたはモリブデン（合金）下部膜とアルミニウム（合金）上部膜の二重膜、モリブデン（合金）下部膜とアルミニウム（合金）中間膜とモリブデン（合金）上部膜との三重膜がある。しかし、データ線１７１及びドレーン電極１７５はその他にも多様な金属または導電体で形成できる。
データ線１７１及びドレーン電極１７５もまた、その側面が基板１１０面に対し３０゜乃至８０゜程度の傾斜角に傾いたのが好ましい。
抵抗性接触部材１６１、１６５は、その下の半導体１５１、その上のデータ線１７１及びドレーン電極１７５の間にだけ存在してこれらの間の接触抵抗を低くする。大部分の所では線状半導体１５１はデータ線１７１より狭いが、前記の説明のように、ゲート線１２１と重畳する部分で幅が広くなり表面のプロファイルをスムースにすることでデータ線１７１が断線することを防止する。半導体１５１には、ソース電極１７３とドレーン電極１７５との間をはじめとしてデータ線１７１及びドレーン電極１７５で遮らないで露出された部分がある。
データ線１７１、ドレーン電極１７５及び露出された半導体１５１部分上には保護膜１８０が形成されている。保護膜１８０は無機絶縁物または有機絶縁物などで形成され表面が平坦でありうる。無機絶縁水の例としては、窒化ケイ素と酸化ケイ素がある。有機絶縁物は感光性を有することができ、その誘電常数は約４．０以下であるのが好ましい。しかし、保護膜１８０は有機膜の優れた絶縁特性を生かしながらも露出された半導体１５１部分を傷つけないように、下部無機膜と上部有機膜の二重膜構造を有することができる。
保護膜１８０にはデータ線１７１の端部１７９とドレーン電極１７５とを各々露出する複数の接触孔１８２、１８５が形成されており、保護膜１８０及びゲート絶縁膜１４０には、ゲート線１２１の端部１２９を露出する複数の接触孔１８１と、第１維持電極１３３ａの固定端付近の維持電極線１３１の一部を露出する複数の接触孔１８３ａと、そして第１維持電極１３３ａ自由端の突出部を露出する複数の接触孔１８３ｂとが形成されている。
保護膜１８０の上には複数の画素電極１９１、複数の連結橋８３及び複数の接触補助部材８１、８２が形成されている。これらはＩＴＯ（インジウム錫酸化物）やＩＺＯ（インジウム亜鉛酸化物）などの透明な導電物質やアルミニウム、銀、クロム、または、その合金などの反射性金属で形成できる。
画素電極１９１は接触孔１８５を通してドレーン電極１７５と物理的・電気的に連結されており、ドレーン電極１７５からデータ電圧の印加を受ける。データ電圧が印加された画素電極１９１は、共通電圧の印加を受ける他の表示板（図示せず）の共通電極（図示せず）と共に電場を生成することによって、二つの電極の間の液晶層（図示せず）の液晶分子（図示せず）の方向を決定する。このように決定された液晶分子の方向によって、液晶層を通過する光の偏光が変わる。画素電極１９１と共通電極はキャパシタ（以下、“液晶キャパシタ”という）を構成して薄膜トランジスタが遮断された後にも印加された電圧を維持する。
画素電極１９１及びこれと連結されたドレーン電極１７５は、維持電極１３３ａ、１３３ｂをはじめとする維持電極線１３１と重畳する。画素電極１９１及びこれと電気的に連結されたドレーン電極１７５が維持電極線１３１と重畳して形成するキャパシタをストレージキャパシタとし、ストレージキャパシタは液晶キャパシタの電圧維持能力を強化する。
接触補助部材８１、８２は、各々接触孔１８１、１８２を通してゲート線１２１の端部１２９及びデータ線１７１の端部１７９と連結される。接触補助部材８１、８２はゲート線１２１の端部１２９及びデータ線１７１の端部１７９と外部装置との接着性を補完してこれらを保護する。
連結橋８３は、ゲート線１２１を横切って、ゲート線１２１を間に置いて反対方向に位置する接触孔１８３ａ、１８３ｂを通して維持電極線１３１の露出された部分と維持電極１３３ｂの自由端の露出された端部とに連結されている。維持電極１３３ａ、１３３ｂをはじめとする維持電極線１３１は、連結橋８３と共にゲート線１２１やデータ線１７１または薄膜トランジスタの欠陥を修理する場合に用いられる。
図１乃至図３に示した本発明の一実施例による薄膜トランジスタ表示板を製造する方法について、図４乃至図１８を参照して詳細に説明する。
図４、図８、図１１、図１４は、本発明の一実施例による薄膜トランジスタ表示板の製造方法を順次に示した配置図であり、図５及び図６は各々図４の薄膜トランジスタ表示板をＶ-Ｖ線及びＶＩ-ＶＩ線による断面図であり、図９及び図１０は図８の薄膜トランジスタ表示板をＩＸ-ＩＸ線及びＸ-Ｘ線による断面図であり、図１２及び図１３は図１１の薄膜トランジスタ表示板をＸＩＩ-ＸＩＩ線及びＸＩＩＩ-ＸＩＩＩ線による断面図であり、図１５及び図１６は図１４の薄膜トランジスタ表示板をＸＶ-ＸＶ線及びＸＶＩ-ＸＶＩ線に沿って切断して示した断面図である。図７ａ乃至図７ｆは本発明の実施例による薄膜パターン形成方法を示す。
図４乃至図６を参照すると、可撓性基板１１０の上にゲート電極１２４及び端部１２９を含むゲート線１２１、そして維持電極１３３ａ、１３３ｂを含む維持電極線１３１を形成する。
以下、本発明の実施例によって薄膜パターンを形成する方法について図７ａ乃至図７ｆを参照して詳細に説明する。
まず、図７ａを参照すると、プラスチックなどで形成される可撓性基板１１０をスパッタリングチャンバー内に固定させて、基板１１０の両側に各々配置されているターゲットから同時にスパッタリングして基板１１０の両面に保護層１１０ａを蒸着する。保護層１１０ａは、基板の両面に形成されるため、外部から酸素または水分が通過することを防止して以降形成される薄膜トランジスタの性能を保護する。なお、保護層１１０ａは、基板全体を薄膜で覆うように形成されても良い。保護膜１１０ａは酸化ケイ素（ＳｉＯ2）または窒化ケイ素（ＳｉＮＯｘ）で構成されることができる。
この時、スパッタリングは温度８０℃乃至１５０℃で行われるのが好ましい。スパッタリング温度があまり低いとスパッタリングが難しく、スパッタリング温度が１５０℃より高いと、基板１１０が曲がったり伸びることがありうる。温度８０℃乃至１５０℃の範囲内でスパッタリングを行うことで、基板の変形を抑制しつつスパッタリングを適正に行うことができる。また、スパッタリングで低温にて薄膜を蒸着するためには、スパッタリングは１×１０-6乃至９×１０-6Ｔｏｒｒの真空度で行うのが好ましい。
可撓性基板１１０の上に保護層１１０ａを蒸着した後、薄膜を形成する前に可撓性基板１１０をガラス基板などの支持体（図示せず）に付着して後続工程を行うこともできる。
次に図７ｂのように、金属をターゲット２０でスパッタリングして図７ｃのように基板１１０の上に金属層１２０を形成する。この時もまた温度８０℃乃至１５０℃、１×１０-6乃至９×１０-6Ｔｏｒｒの真空度で金属ターゲット２０をスパッタリングする。
図７ｄを参照すると、既にフィルム形態に製作されている感光性フィルム１３０を積層する。この時、感光性フィルム１３０を金属層１２０の上に置いて基板の上と下に各々配置されている二つのローラを互いに異なる方向に回転しながら圧力を加える方式を採用することができる。
次に、図７ｅを参照すると、積層された感光性フィルム１３０をマスク４００を用いて露光及び現像して所望の感光膜パターンを形成する。
最後に、図７ｆのように感光膜パターンをエッチング遮断層として金属膜１２０をエッチングして金属膜パターン１２２を形成し、残っている感光性フィルム１３０を除去する。
本発明の実施例ではフィルム形態の感光性フィルム１３０を積層を行ったが、液状の感光性物質を塗布しても良い。
図７ａ乃至図７ｆに示した方法でゲート電極１２４及び端部１２９を含むゲート線１２１、そして維持電極１３３ａ、１３３ｂを含む維持電極線１３１を形成する。
次に、図８乃至図１０を参照すると、ゲート絶縁膜１４０を積層して、その上に突出部１５４を含む線状真性半導体１５１及び複数の線状不純物半導体１６４を形成する。この時もまた温度８０℃乃至１５０℃、１×１０-6乃至９×１０-6Ｔｏｒｒの真空度でターゲットをスパッタリングして、ゲート絶縁膜１４０を蒸着し、次にその上に半導体及び不純物半導体層を同じスパッタリング方式で蒸着する。その後、図７ｄ乃至図７ｆに示したように、感光性フィルム１３０を薄膜が形成されている基板１１０の上に積層した後、写真エッチング工程を通して線状真性半導体１５１及び線状不純物半導体１６４を形成する。
図１１乃至図１３を参照すると、ソース電極１７３及び端部１７９を含む複数のデータ線１７１及び複数のドレーン電極１７５を形成する。データ線１７１及びドレーン電極１７５もゲート線１２１及び維持電極線１３１と同様に温度８０℃乃至１５０℃、１×１０-6乃至９×１０-6Ｔｏｒｒの真空度でターゲットをスパッタリングして薄膜を蒸着し、感光性フィルム１３０を積層して付着した後、写真エッチング工程によって形成する。
次に、線状不純物半導体１６４でデータ線１７１及びドレーン電極１７５で覆われないで露出された部分を除去して突出部１６３を含む複数の線状抵抗性接触部材１６１と複数の島型抵抗性接触部材１６５を完成する一方、その下の真性半導体１５４部分を露出する。
図１４乃至図１６に示したように、保護膜１８０を積層してゲート絶縁膜１４０と共にパターニングして、保護膜１８０及びゲート絶縁膜１４０にゲート線１２１の端部１２９、データ線１７１の端部１７９、第１維持電極１３３ａ固定端付近の維持電極線１３１の一部、第１維持電極１３３ａの自由端突出部の一部、そしてドレーン電極１７５を各々露出する複数の接触孔１８１、１８２、１８３ａ、１８３ｂ、１８５を形成する。この場合にも温度８０℃乃至１５０℃、１×１０-6乃至９×１０-6Ｔｏｒｒの真空度でターゲットをスパッタリングして保護膜１８０を蒸着し、感光性フィルム１３０を保護膜１８０が形成されている基板１１０の上に積層した後、写真エッチング工程によって積層して接触孔１８１、１８２、１８３ａ、１８３ｂ、１８５を形成する。
最後に、図１乃至図３に示したように、保護膜１８０の上に複数の画素電極１９１、複数の接触補助部材８１、８２及び複数の連結橋８３を形成する。画素電極１９１、複数の接触補助部材８１、８２及び複数の連結橋８３も温度８０℃乃至１５０℃ 、１×１０-6乃至９×１０-6Ｔｏｒｒの真空度でスパッタリングして、ＩＴＯ（インジウム錫酸化物）やＩＺＯ（インジウム亜鉛酸化物）などを蒸着して透明導電膜を形成し、透明導電膜の上に感光性フィルム１３０を積層して付着した後、写真エッチング工程を行うことによって形成する。
以上の実施例では薄膜トランジスタ表示板を形成に所要される全ての薄膜蒸着工程で、所定温度と真空度でスパッタリングする方式を採用することを説明したが、その中の一部にだけスパッタリングを用いても良い。なお、全ての工程を所定温度と真空度でスパッタリングする方が、可撓性基板の変形をさらに抑制できて好ましい。また、以上の実施例では薄膜トランジスタ表示板を形成に所要される全ての写真エッチング工程で感光性フィルム１３０を用いることを説明したが、写真エッチング工程のうちの一部にだけ感光性フィルム１３０を使用しても良い。
本実施例とは異なって、薄膜は２重膜または３重膜で形成されることができるが、このような場合にも前述したようにスパッタリング方式を利用して２重膜または３重膜を積層した後、感光性フィルムを積層して写真及びエッチング工程を通じてパターニングする。
次に、本発明の他の実施例による液晶表示装置用薄膜トランジスタ表示板の製造方法について図１７乃至図２８を参照して詳細に説明する。図１７は本発明の他の実施例による液晶表示装置用薄膜トランジスタ表示板の配置図であり、図１８及び図１９は図１７の薄膜トランジスタ表示板のＸＶＩＩＩ-ＸＶＩＩＩ線及びＸＩＸ-ＸＩＸ線による断面図であり、図２０、図２３及び図２６は本発明の他の実施例による液晶表示装置用薄膜トランジスタ表示板の製造方法を順次に示した配置図であり、図２１及び図２２は図２０の薄膜トランジスタ表示板のＸＸＩ-ＸＸＩ線及びＸＸＩＩ-ＸＸＩＩ線による断面図であり、図２４及び図２５は図２３の薄膜トランジスタ表示板のＸＸＩＶ-ＸＸＩＶ線及びＸＸＶ-ＸＸＶ線による断面図であり、図２７及び図２８は図２６の薄膜トランジスタ表示板のＸＸＶＩＩ-ＸＸＶＩＩ線及びＸＸＶＩＩＩ-ＸＸＶＩＩＩ線による断面図である。
図１７乃至図１９に図示したように、本実施例による薄膜トランジスタ表示板の層状構造は図１乃至図３に示したものと同一である。
基板１１０の上に複数のゲート線１２１及び複数の維持電極線１３１が形成されている。ゲート線１２１は複数のゲート電極１２４と端部１２９を含んで、維持電極線１３１は複数の維持電極１３３ａ、１３３ｂを含む。ゲート線１２１及び維持電極線１３１の上にはゲート絶縁膜１４０、突出部１５４を含む複数の線状半導体１５１、突出部１６３を含む複数の線状抵抗性接触部材１６１及び複数の島型抵抗性接触部材１６５が順次に形成されている。
抵抗性接触部材１６１、１６５の上にはソース電極１７３及び端部１７９を含む複数のデータ線１７１及び複数のドレーン電極１７５が形成され、その上に保護膜１８０が形成されている。保護膜１８０及びゲート絶縁膜１４０には複数の接触孔１８１、１８２、１８３ａ、１８３ｂ、１８５が形成されている。保護膜１８０の上には複数の画素電極１９１、複数の接触補助部材８１、８２及び複数の連結橋８３が形成されている。
しかし、図１乃至図４に示した液晶表示装置とは異なって、線状半導体１５１はデータ線１７１、ドレーン電極１７５及びその下の抵抗性接触部材１６１、１６５と実質的に同一な平面パターンである。しかし、線状半導体１５１にはソース電極１７３とドレーン電極１７５との間をはじめとしてデータ線１７１またはドレーン電極１７５で覆わずに露出させた部分がある。
以下、本実施例による液晶表示装置用薄膜トランジスタ表示板の製造方法について説明する。
まず、図７ａのように可撓性基板１１０の両面上に前述したように温度８０℃乃至１５０℃、１×１０-6乃至９×１０-6Ｔｏｒｒの真空度でターゲットをスパッタリングして保護層１１０ａを蒸着する。
図２０乃至図２２を参照すると、可撓性基板１１０の上にゲート電極１２４及び端部１２９を含むゲート線１２１、そして維持電極１３３ａ、１３３ｂを含む維持電極線１３１を形成する。この時も、また、温度８０℃乃至１５０℃、１×１０-6乃至９×１０-6Ｔｏｒｒの真空度でターゲットをスパッタリングして、導電層を蒸着し、図７ｄ乃至図７ｆに示したように、感光性フィルム１３０を導電層が形成されている基板１１０の上に積層した後、写真エッチング工程に通してゲート線１２１及び維持電極線１３１をパターニングする。
次に図２３乃至図２５を参照すると、窒化ケイ素（ＳｉＮｘ）などをターゲットとして温度８０℃乃至１５０℃、１×１０-6乃至９×１０-6Ｔｏｒｒの真空度でスパッタリングしてゲート絶縁膜１４０を蒸着する。その後、同じ条件下でターゲットをスパッタリングして真性半導体層及び不純物半導体層を各々蒸着する。次に連続的に金属をターゲットで同じ条件下でスパッタリングしてデータ金属層を蒸着する。
その後、データ線１７１、ドレーン電極１７５と半導体１５１及び抵抗性接触部材１６１、１６５を一回の写真工程で形成する。このような写真工程で用いる感光膜は位置によって厚さが異なって、特に厚さの厚い順に第１部分と、第２部分（＞第１部分）と、を含む。第１部分はデータ線１７１、ドレーン電極１７５が占める配線領域に位置し、第２部分は薄膜トランジスタのチャンネル領域に位置する。
位置によって感光膜の厚さを異ならせるためには多様な方法を用いられるが、例えば、光マスクに透光領域及び遮光領域の他に半透明領域を備える方法がある。半透明領域にはスリットパターン、格子パターンまたは透過率が中間であるか厚さが中間である薄膜を備える。スリットパターンを用いる時には、半透明領域のスリットの幅やスリットの間の間隔が写真工程に用いる露光器の分解能より小さいことが好ましい。他の例としては、リフロー可能な感光膜を使用する方法がある。つまり、透光領域と遮光領域のみを有する通常の露光マスクにリフロー可能な感光膜を形成した後、半透明領域を形成するためにリフローさせて感光膜が残留しない領域に流れるようにすることによって、薄い部分を形成することである。
より詳細に説明すると、感光膜の第１部分を利用して残りの部分に露出しているデータ金属層をエッチングで除去して、感光膜の第１部分を利用して残りの部分に残っている不純物がドーピングされた非晶質シリコン層及び真性非晶質シリコン層を乾式エッチングする。次に、チャンネル部分に存在する感光膜の第２部分を除去する。この時、感光膜の第１部分の厚さもある程度薄くなる。その後、感光膜の第２部分が除去された第１部分を利用してエッチングしてデータ金属パターンをソース電極１７３とドレーン電極１７５に分離して、ソース電極１７３とドレーン電極１７５の間のチャンネル領域に不純物がドーピングされた非晶質シリコンパターン露出した後、感光膜の第１部分をエッチングマスクとしてチャンネル領域に位置したドーピングされた非晶質シリコンパターンをエッチングして真性半導体１５４部分を露出する。
次に、図２６乃至図２８を参照すると、保護膜１８０を積層してゲート絶縁膜１４０と共にパターニングして、保護膜１８０及びゲート絶縁膜１４０にゲート線１２１の端部１２９、データ線１７１の端部１７９、第１維持電極１３３ａの固定端付近の維持電極線１３１の一部、第１維持電極１３３ａの自由端突出部の一部、そしてドレーン電極１７５を各々露出する複数の接触孔１８１、１８２、１８３ａ、１８３ｂ、１８５を形成する。この場合にも、温度８０℃乃至１５０℃温度、１×１０-6乃至９×１０-6Ｔｏｒｒの真空度でターゲットをスパッタリングして保護膜１８０を蒸着し、感光性フィルム１３０を保護膜１８０が形成されている基板１１０の上に積層した後、写真エッチング工程によって積層して接触孔１８１、１８２、１８３ａ、１８３ｂ、１８５を形成する。
最後に、図１乃至図３に示したように、保護膜１８０の上に複数の画素電極１９１、複数の接触補助部材８１、８２及び複数の連結橋８３を形成する。画素電極１９１、複数の接触補助部材８１、８２及び複数の連結橋８３も温度８０℃乃至１５０℃、１×１０-6乃至９×１０-6Ｔｏｒｒの真空度でスパッタリングして、ＩＴＯ（インジウム錫酸化物）やＩＺＯ（インジウム亜鉛酸化物）などを蒸着して透明導電膜を形成し、透明導電膜の上に感光性フィルム１３０を積層して付着した後、写真エッチング工程を行うことによって形成する。
上記実施形態の基板としてプラスチックなどの可撓性のある基板を使用するため、表示装置は重量が軽く、衝撃に強くなる。また、スパッタリングは温度８０℃乃至１５０℃及び１×１０-6乃至９×１０-6Ｔｏｒｒの真空度で行われるため、基板の変形を抑制することができる。
本実施例では薄膜トランジスタ表示板について説明したが、同様な方法で形成されることができる薄膜を含む他の表示板、例えば液晶表示装置で薄膜トランジスタ表示板に対向する対向表示板、有機発光表示装置用表示板などに適用できる。
以上で本発明の好ましい実施例について詳細に説明しましたが、本発明の権利範囲はこれらに限定されず、特許請求の範囲で定義している本発明の基本概念を利用した当業者の多様な変形及び改良形態も本発明の権利範囲に属する。
本発明の一実施例による液晶表示装置用薄膜トランジスタ表示板の配置図である。 図１の薄膜トランジスタ表示板をＩＩ-ＩＩ線に沿って切断して示す断面図である。 図１の薄膜トランジスタ表示板をＩＩＩ-ＩＩＩ線に沿って切断して示す断面図である。 図４は本発明の一実施例による表示板の製造方法を示した配置図である。 各々図４の薄膜トランジスタ表示板のＶ-Ｖ線に沿って切断して示す断面図である。 各々図４の薄膜トランジスタ表示板のＶＩ-ＶＩ線に沿って切断して示す断面図である。 本発明の一実施例による可撓性表示装置用表示板の製造方法を説明するための断面図である。 本発明の一実施例による可撓性表示装置用表示板の製造方法を説明するための断面図である。 本発明の一実施例による可撓性表示装置用表示板の製造方法を説明するための断面図である。 本発明の一実施例による可撓性表示装置用表示板の製造方法を説明するための断面図である。 本発明の一実施例による可撓性表示装置用表示板の製造方法を説明するための断面図である。 本発明の一実施例による可撓性表示装置用表示板の製造方法を説明するための断面図である。 本発明の一実施例による液晶表示装置用薄膜トランジスタ表示板の製造方法を順次に示した配置図である。 図８の薄膜トランジスタ表示板のＩＸ-ＩＸ線に沿って切断して示す断面図である。 図８の薄膜トランジスタ表示板のＸ-Ｘ線に沿って切断して示す断面図である。 本発明の一実施例による液晶表示装置用薄膜トランジスタ表示板の製造方法を順次に示した配置図である。 図１１の薄膜トランジスタ表示板のＸＩＩ-ＸＩＩ線に沿って切断して示す断面図である。 図１１の薄膜トランジスタ表示板のＸＩＩＩ-ＸＩＩＩ線に沿って切断して示す断面図である。 本発明の一実施例による液晶表示装置用薄膜トランジスタ表示板の製造方法を順次に示した配置図である。 図１４の薄膜トランジスタ表示板のＸＶ-ＸＶ線線に沿って切断して示す断面図である。 図１４の薄膜トランジスタ表示板のＸＶＩ-ＸＶＩ線に沿って切断して示す断面図である。 本発明の他の一実施例による液晶表示装置用薄膜トランジスタ表示板の配置図である。 図１の薄膜トランジスタ表示板のＸＶＩＩＩ-ＸＶＩＩＩ線に沿って切断して示す断面図である。 図１の薄膜トランジスタ表示板のＸＩＸ-ＸＩＸ線に沿って切断して示す断面図である。 本発明の他の一実施例による液晶表示装置用薄膜トランジスタ表示板の製造方法を順次に示した配置図である。 図２０の薄膜トランジスタ表示板のＸＸＩ-ＸＸＩ線に沿って切断して示す断面図である。 図２０の薄膜トランジスタ表示板のＸＸＩＩ-ＸＸＩＩ線に沿って切断して示す断面図である。 本発明の他の一実施例による液晶表示装置用薄膜トランジスタ表示板の製造方法を順次に示した配置図である。 図２３の薄膜トランジスタ表示板のＸＸＩＶ-ＸＸＩＶ線に沿って切断して示す断面図である。 図２３の薄膜トランジスタ表示板のＸＸＶ-ＸＸＶ線に沿って切断して示す断面図である。 本発明の他の一実施例による液晶表示装置用薄膜トランジスタ表示板の製造方法を順次に示した配置図である。 図２６の薄膜トランジスタ表示板のＸＸＶＩＩ-ＸＸＶＩＩ線に沿って切断して示す断面図である。 図２６の薄膜トランジスタ表示板のＸＸＶＩＩＩ-ＸＸＶＩＩＩ線に沿って切断して示す断面図である。
符号の説明
８１、８２ 接触補助部材
１１０ 基板
１１０ａ 保護層
１２０ 金属層
１２１、１２９ ゲート線
１２４ ゲート電極
１３０ 感光性フィルム
１３１ 維持電極線
１３３ａ、１３３ｂ 維持電極
１４０ ゲート絶縁膜
１５１、１５４ 半導体
１６１、１６３、１６５ 抵抗性接触層
１７１、１７９ データ線
１７３ ソース電極
１７５ ドレーン電極
１８０ 保護膜
１８１、１８２、１８５ 接触孔
１９１ 画素電極
４００ 光遮断マスク

Claims (12)

  1. 可撓性基板をスパッタリングチャンバーに装着する段階、そして
    前記基板の上にターゲットをスパッタリングして薄膜を蒸着する段階を含み、
    前記スパッタリングは温度８０℃乃至１５０℃で行うことを特徴とする液晶表示装置用表示板製造方法。
  2. 前記薄膜の上に感光性フィルムを積層し、写真及びエッチング工程でパターニングする段階をさらに含むことを特徴とする請求項１に記載の液晶表示装置用表示板製造方法。
  3. 前記スパッタリングは、１×１０-6乃至９×１０-6Ｔｏｒｒの真空度で行うことを特徴とする請求項１に記載の液晶表示装置用表示板製造方法。
  4. 前記ターゲットは、前記基板の両側に配置されていることを特徴とする請求項１に記載の液晶表示装置用表示板製造方法。
  5. 前記薄膜は、前記基板の両側面上に同時に形成されることを特徴とする請求項１に記載の液晶表示装置用表示板製造方法。
  6. 可撓性基板を形成する段階と、
    前記基板の上にゲート線を形成する段階と、
    前記基板の上にゲート絶縁膜を積層する段階と、
    前記ゲート絶縁膜の上に半導体層を形成する段階と、
    前記半導体層の上にデータ線及びドレーン電極を形成する段階と、
    前記ドレーン電極と電気的に連結されている画素電極を形成する段階とを含み、
    前記ゲート線を形成する段階、ゲート絶縁膜を積層する段階、半導体層を形成する段 階、
    ソース電極を含むデータ線及びドレーン電極を形成する段階、そして画素電極を形成 する段階のうち、少なくとも一つは温度８０℃乃至１５０℃でスパッタリングする段階 を含む液晶表示装置用表示板製造方法。
  7. 前記可撓性基板を形成する段階は、
    前記基板をスパッタリングチャンバーに装着する段階、そして
    スパッタリング方式で前記基板の両側面の上に保護層を蒸着する段階を含み、
    前記保護層は基板の両面に配置された二つのターゲットから同時にスパッタリングされることを特徴とする請求項６に記載の液晶表示装置用表示板製造方法。
  8. 前記スパッタリングは、１×１０-6乃至９×１０-6Ｔｏｒｒの真空度で行うことを特徴とする請求項６または７に記載の液晶表示装置用表示板製造方法。
  9. 前記ゲート線を形成する段階、半導体層を形成する段階、ソース電極を含むデータ線及びドレーン電極を形成する段階、そして画素電極を形成する段階のうち、少なくとも一つはスパッタリング方式で積層された目的層の上に感光性フィルムを積層して写真及びエッチング工程でパターニングすることを特徴とする請求項６に記載の液晶表示装置用表示板製造方法。
  10. 可撓性基板を形成する段階、
    前記基板の上にゲート線を形成する段階、
    前記基板の上にゲート絶縁膜を積層する段階、
    前記ゲート絶縁膜の上に半導体層及び抵抗性接触層を積層する段階、
    前記抵抗性接触層の上に導電層を積層する段階、
    前記導電層の上に第１感光膜パターンを形成する段階、
    前記第１感光膜パターンをエッチングマスクとして前記導電層、前記抵抗性接触層及 び前記半導体層をエッチングする段階、
    前記第１感光膜パターンを所定厚さほど除去して第２感光膜パターンを形成する段階、
    前記第２感光膜パターンをエッチングマスクとして前記導電層をエッチングして前記抵抗性接触層の一部を露出させる段階を含み、
    前記導電層の上に画素電極を形成する段階を含み、
    前記ゲート線を形成する段階、ゲート絶縁膜を積層する段階、半導体層及び抵抗性接触層を積層する段階、導電層を積層する段階、そして画素電極を形成する段階のうち、少なくとも一つは温度８０℃乃至１５０℃でスパッタリングする段階を含むことを特徴とする液晶表示装置用表示板製造方法。
  11. 前記可撓性基板を形成する段階は、
    前記基板をスパッタリングチャンバーに装着する段階、そして
    スパッタリング方式で前記基板の両側面の上に保護層を蒸着する段階を含み、前記保護層は前記基板両側に配置された二つのターゲットから同時にスパッタリングすることを特徴とする請求項１０に記載の液晶表示装置用表示板製造方法。
  12. 前記スパッタリングは、１×１０-6乃至９×１０-6Ｔｏｒｒの真空度で行うことを特徴とする請求項１０または１１に記載の液晶表示装置用表示板製造方法。
JP2006256575A 2005-09-23 2006-09-22 可撓性表示装置用表示板の製造方法 Pending JP2007086789A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050088798A KR20070034280A (ko) 2005-09-23 2005-09-23 가요성 표시 장치용 표시판의 제조 방법

Publications (1)

Publication Number Publication Date
JP2007086789A true JP2007086789A (ja) 2007-04-05

Family

ID=37894596

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006256575A Pending JP2007086789A (ja) 2005-09-23 2006-09-22 可撓性表示装置用表示板の製造方法

Country Status (5)

Country Link
US (1) US7572658B2 (ja)
JP (1) JP2007086789A (ja)
KR (1) KR20070034280A (ja)
CN (1) CN1936664A (ja)
TW (1) TW200714953A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008281799A (ja) * 2007-05-11 2008-11-20 Ulvac Japan Ltd 液晶表示装置の製造方法
JP2020170199A (ja) * 2018-11-28 2020-10-15 株式会社半導体エネルギー研究所 液晶表示装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101304413B1 (ko) * 2006-10-25 2013-09-10 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
TWI384434B (zh) 2008-08-28 2013-02-01 Au Optronics Corp 可撓式顯示面板及其製造方法、光電裝置及其製造方法
WO2010041403A1 (ja) 2008-10-10 2010-04-15 株式会社ニコン 可撓性基板、表示素子の製造方法及び表示素子の製造装置
CN106291995A (zh) * 2015-05-12 2017-01-04 上海和辉光电有限公司 一种激光修补线缺陷的方法
CN107993918A (zh) * 2017-11-09 2018-05-04 信利半导体有限公司 一种柔性显示器的制备方法
CN114442387A (zh) * 2020-10-30 2022-05-06 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3073327B2 (ja) * 1992-06-30 2000-08-07 キヤノン株式会社 堆積膜形成方法
JPH0756131A (ja) 1993-08-12 1995-03-03 Tonen Chem Corp 透明導電膜の製造方法
JPH08124850A (ja) 1994-10-28 1996-05-17 Toshiba Microelectron Corp 半導体装置の製造方法
JPH09195035A (ja) 1996-01-10 1997-07-29 Teijin Ltd 透明導電性フィルムの製造装置
KR19980083821A (ko) 1997-05-19 1998-12-05 서상기 스퍼터링법에 의한 전자파 차폐용 금속박막 제조장치 및 제조방법
JP2000129436A (ja) 1998-08-19 2000-05-09 Asahi Glass Co Ltd インライン型スパッタリング装置およびスパッタリング方法
JP4138971B2 (ja) 1998-11-06 2008-08-27 株式会社アルバック プラスチック製基材の表面処理法および被覆プラスチック物品
US6274412B1 (en) * 1998-12-21 2001-08-14 Parelec, Inc. Material and method for printing high conductivity electrical conductors and other components on thin film transistor arrays
KR20010028341A (ko) 1999-09-21 2001-04-06 주덕영 분말 타겟을 이용한 투명전도성 박막의 저온 제조 방법
US6720119B2 (en) * 2000-07-27 2004-04-13 Fuji Xerox Co., Ltd. Method of fabricating high-dielectric color filter
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
KR100376960B1 (ko) 2001-03-27 2003-03-29 임조섭 플라스틱 기판상에 전자파 차폐용 기능막을 형성하는방법과 이를 통한 전자파 차폐 장치
US20020195928A1 (en) * 2001-06-25 2002-12-26 Grace Anthony J. Electroluminescent display device and method of making
TW564471B (en) * 2001-07-16 2003-12-01 Semiconductor Energy Lab Semiconductor device and peeling off method and method of manufacturing semiconductor device
DE10237311A1 (de) 2001-08-14 2003-05-22 Samsung Corning Co Vorrichtung und Verfahren zum Aufbringen von Dünnschichten auf einen Glasträger
TW558743B (en) * 2001-08-22 2003-10-21 Semiconductor Energy Lab Peeling method and method of manufacturing semiconductor device
US9129552B2 (en) * 2002-05-08 2015-09-08 Zeolux Corporation Display devices using feedback enhanced light emitting diode
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
KR100686494B1 (ko) * 2002-12-30 2007-02-23 엘지.필립스 엘시디 주식회사 금속막 증착을 위한 스퍼터와 스퍼터를 이용한 액정 표시장치의 제조법
TWI380080B (en) 2003-03-07 2012-12-21 Semiconductor Energy Lab Liquid crystal display device and method for manufacturing the same
KR20030037240A (ko) 2003-03-27 2003-05-12 (주) 월드비젼 연속 증착 방식에 의한 전자파 차폐용 기능성 박막 제조 방법 및 그 제조 장치
KR100593804B1 (ko) 2003-04-01 2006-06-28 아이티엠 주식회사 플라스틱 기판 상의 고 응착력 박막 형성 방법
US20050099615A1 (en) * 2003-06-03 2005-05-12 Fusao Ishii System for fabricating electronic modules on substrates having arbitrary and unexpected dimensional changes
KR100514000B1 (ko) 2003-08-20 2005-09-13 학교법인 성균관대학 박막트랜지스터 및 그 제조방법
KR100691507B1 (ko) 2003-12-01 2007-03-09 삼성전자주식회사 플라스틱 기판의 적층 방법 및 이를 이용한 유연성을 갖는기판의 제조방법
KR100628272B1 (ko) * 2004-06-30 2006-09-27 엘지.필립스 엘시디 주식회사 Ｃｏｔ형 액정표시소자의 제조방법
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US7381586B2 (en) * 2005-06-16 2008-06-03 Industrial Technology Research Institute Methods for manufacturing thin film transistors that include selectively forming an active channel layer from a solution
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008281799A (ja) * 2007-05-11 2008-11-20 Ulvac Japan Ltd 液晶表示装置の製造方法
JP2020170199A (ja) * 2018-11-28 2020-10-15 株式会社半導体エネルギー研究所 液晶表示装置
JP7344851B2 (ja) 2018-11-28 2023-09-14 株式会社半導体エネルギー研究所 液晶表示装置

Also Published As

Publication number Publication date
US7572658B2 (en) 2009-08-11
TW200714953A (en) 2007-04-16
KR20070034280A (ko) 2007-03-28
CN1936664A (zh) 2007-03-28
US20070072323A1 (en) 2007-03-29

Similar Documents

Publication Publication Date Title
JP5106762B2 (ja) 薄膜トランジスタ表示板及びその製造方法
JP2006337983A (ja) 可撓性表示装置の製造方法
KR20090096226A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP2008053727A (ja) 可撓性表示装置用表示板の製造方法
JP2006330739A (ja) 可撓性表示装置の製造方法
JP2007086789A (ja) 可撓性表示装置用表示板の製造方法
KR101261609B1 (ko) 박막 트랜지스터, 표시판 및 그 제조 방법
JP4977450B2 (ja) 薄膜トランジスタ表示板及びその製造方法
KR101219041B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070016772A (ko) 가요성 표시 장치용 접착 테이프 및 이를 이용한 가요성표시 장치의 제조 방법
JP2006018281A (ja) 薄膜トランジスタ表示板の製造方法
KR101909139B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101209045B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101184640B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101458898B1 (ko) 표시 장치 및 그 제조 방법
KR20070040145A (ko) 가요성 표시 장치용 표시판 및 그 제조 방법
JP5229775B2 (ja) 液晶表示装置の製造方法
KR20060089526A (ko) 박막 트랜지스터 표시판과 그 제조 방법
KR20060082109A (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
KR101197052B1 (ko) 박막 트랜지스터 표시판의 제조 방법
KR20080053645A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070039275A (ko) 박막 트랜지스터 표시판
KR20070014335A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20070014336A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060125254A (ko) 박막 트랜지스터 표시판 및 그 제조 방법