JP2006018281A - 薄膜トランジスタ表示板の製造方法 - Google Patents
薄膜トランジスタ表示板の製造方法 Download PDFInfo
- Publication number
- JP2006018281A JP2006018281A JP2005188822A JP2005188822A JP2006018281A JP 2006018281 A JP2006018281 A JP 2006018281A JP 2005188822 A JP2005188822 A JP 2005188822A JP 2005188822 A JP2005188822 A JP 2005188822A JP 2006018281 A JP2006018281 A JP 2006018281A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- wiring
- thickness
- semiconductor layer
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 57
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 46
- 239000004065 semiconductor Substances 0.000 claims abstract description 55
- 238000000034 method Methods 0.000 claims abstract description 44
- 238000000059 patterning Methods 0.000 claims abstract description 24
- 238000000206 photolithography Methods 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 239000010408 film Substances 0.000 claims description 191
- 238000005530 etching Methods 0.000 claims description 24
- 239000012535 impurity Substances 0.000 claims description 17
- 239000011368 organic material Substances 0.000 claims description 8
- 229910010272 inorganic material Inorganic materials 0.000 claims description 6
- 239000011147 inorganic material Substances 0.000 claims description 6
- 206010034972 Photosensitivity reaction Diseases 0.000 claims description 5
- 230000036211 photosensitivity Effects 0.000 claims description 5
- 238000010030 laminating Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 48
- 230000001681 protective effect Effects 0.000 description 30
- 229910021417 amorphous silicon Inorganic materials 0.000 description 20
- 239000003990 capacitor Substances 0.000 description 19
- 238000003860 storage Methods 0.000 description 16
- 239000004020 conductor Substances 0.000 description 12
- 239000004973 liquid crystal related substance Substances 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 239000000463 material Substances 0.000 description 7
- 239000010949 copper Substances 0.000 description 6
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 5
- 239000011651 chromium Substances 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 239000011733 molybdenum Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 229910001316 Ag alloy Inorganic materials 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000005416 organic matter Substances 0.000 description 2
- 229910001182 Mo alloy Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- UBSJOWMHLJZVDJ-UHFFFAOYSA-N aluminum neodymium Chemical compound [Al].[Nd] UBSJOWMHLJZVDJ-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 229920001940 conductive polymer Polymers 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
- G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
Abstract
【課題】薄膜トランジスタ表示板の製造工程を単純化する。また、薄膜トランジスタ表示板の生産費用及び生産時間を節減する薄膜トランジスタ表示板の製造方法を提供する。
【解決手段】基板上に第１配線を形成する段階と、前記第１配線上に第１絶縁膜及び半導体層を順次積層する段階と、一回のフォトリソグラフィ工程で前記半導体層及び前記第１絶縁膜を異なる形状にパターニングする段階と、第２配線を形成する段階とを有する。
【選択図】図６
【解決手段】基板上に第１配線を形成する段階と、前記第１配線上に第１絶縁膜及び半導体層を順次積層する段階と、一回のフォトリソグラフィ工程で前記半導体層及び前記第１絶縁膜を異なる形状にパターニングする段階と、第２配線を形成する段階とを有する。
【選択図】図６
Description
本発明は薄膜トランジスタ表示板の製造方法に関し、特に、表示板の製造工程を単純化し、表示板の生産費用及び生産時間を節減することのできる製造方法に関する。
薄膜トランジスタ表示板は、半導体素子が集積化されるほど、半導体素子の面積を最適化して配線を多層に形成するのが好ましい。この時、層間の絶縁膜は、配線を通じて伝達される信号の干渉を最少化するために、低い誘電率を有する物質で形成するのが好ましく、互いに同一な信号が伝達される異なる層の配線は、絶縁膜に形成された接触孔を通じて電気的に連結される。
液晶表示装置や有機発光表示装置などの平板表示装置は、各画素を制御するために、このような半導体素子及び有機絶縁膜の構造を採用している。特に、画素の開口率を高めるために、画素電極を配線と重畳するように形成し、これらの間に生じる寄生容量を減少させるために、これらの間の絶縁膜を誘電率の低い有機物で形成する（例えば、特許文献１参照）。
有機膜は、通常、感光性を有するものを使用し、別個のエッチング工程なく露光及び現像だけで所望の形状に形成される。このような有機感光膜の場合、他の膜をパターニングする時に消耗される厚さまで考慮すれば、厚さが４．６〜４．７μｍ以上でなければならない。これをパターニングするのに必要な光量は、通常の感光膜をパターニングするのに必要な光量に比べて３−４倍程度高く、露光時間も長い。フォトリソグラフィ工程が工程時間全体で大きな比重を占める点を鑑みる時、長い露光時間は工程時間全体を増加させ、それにより生産性が低下するという問題点があった。さらに、有機物の消耗量も多く、エッチングされた有機堆積物によってエッチング装置などを頻繁に洗浄しなければならないので、生産費用も増加するという問題点があった。
そこで、本発明は上記従来の薄膜トランジスタ表示板の製造方法における問題点に鑑みてなされたものであって、本発明の目的は、薄膜トランジスタ表示板の製造工程を単純化することにある。
また、本発明の他の目的は、薄膜トランジスタ表示板の生産費用及び生産時間を節減することにある。
また、本発明の他の目的は、薄膜トランジスタ表示板の生産費用及び生産時間を節減することにある。
上述のような問題点を解決するために、本発明では、有機膜と共にエッチングしなければならない他の膜を予めエッチングして、有機物の消耗量を減少させる。この時、予めエッチングする膜を単独でエッチングせずに他の膜と共にエッチングすることによって、フォトリソグラフィ工程の回数が増加するのを防止する。
つまり、上記目的を達成するためになされた本発明による薄膜トランジスタ表示板の製造方法は、基板上に第１配線を形成する段階と、前記第１配線上に第１絶縁膜及び半導体層を順次積層する段階と、一回のフォトリソグラフィ工程で前記半導体層及び前記第１絶縁膜を異なる形状にパターニングする段階と、第２配線を形成する段階とを有することを特徴とする。
このような製造方法は、前記第２配線上に第２絶縁膜を塗布する段階、そして前記第２絶縁膜をパターニングする段階をさらに有するのが好ましい。
前記第２絶縁膜は有機物を含んでなり、この時、前記第１絶縁膜の厚さは２５００〜５５００Åであるのが好ましい。
前記製造方法は、また、前記第２絶縁膜下に無機物を含んでなる第３絶縁膜を形成する段階をさらに有し、この時、前記第２及び第３絶縁膜は一回のフォトリソグラフィ工程でパターニングされるのが好ましい。
前記第２絶縁膜は感光性を有し、この時、前記第２絶縁膜の塗布段階での厚さと前記第３絶縁膜のパターニング後の前記第２絶縁膜の厚さとの差は１０００〜２０００Åであるのが好ましい。また、前記第１絶縁膜の厚さは２５００〜５５００Åであり、前記第２絶縁膜の塗布段階での前記第２絶縁膜の厚さは４１５０〜４２５０Åであり、前記第３絶縁膜の厚さは１０００〜２０００Åであるのが好ましい。
前記第１絶縁膜は前記第１配線の一部を露出する第１接触孔を有し、前記第２絶縁膜は前記第１接触孔上に位置する第２接触孔を有するのが好ましい。
前記第２絶縁膜は前記第２配線の一部を露出する第３接触孔を有するのが好ましい。この時、前記製造方法は、前記第２絶縁膜上に、前記第３接触孔を通じて前記第２配線と連結される画素電極を形成する段階をさらに有するのが好ましい。
前記製造方法は、また、前記第２絶縁膜上に、前記第１及び第２接触孔を通じて前記第１配線と連結される接触補助部材を形成する段階をさらに有するのが好ましい。
前記第２絶縁膜は有機物を含んでなり、この時、前記第１絶縁膜の厚さは２５００〜５５００Åであるのが好ましい。
前記製造方法は、また、前記第２絶縁膜下に無機物を含んでなる第３絶縁膜を形成する段階をさらに有し、この時、前記第２及び第３絶縁膜は一回のフォトリソグラフィ工程でパターニングされるのが好ましい。
前記第２絶縁膜は感光性を有し、この時、前記第２絶縁膜の塗布段階での厚さと前記第３絶縁膜のパターニング後の前記第２絶縁膜の厚さとの差は１０００〜２０００Åであるのが好ましい。また、前記第１絶縁膜の厚さは２５００〜５５００Åであり、前記第２絶縁膜の塗布段階での前記第２絶縁膜の厚さは４１５０〜４２５０Åであり、前記第３絶縁膜の厚さは１０００〜２０００Åであるのが好ましい。
前記第１絶縁膜は前記第１配線の一部を露出する第１接触孔を有し、前記第２絶縁膜は前記第１接触孔上に位置する第２接触孔を有するのが好ましい。
前記第２絶縁膜は前記第２配線の一部を露出する第３接触孔を有するのが好ましい。この時、前記製造方法は、前記第２絶縁膜上に、前記第３接触孔を通じて前記第２配線と連結される画素電極を形成する段階をさらに有するのが好ましい。
前記製造方法は、また、前記第２絶縁膜上に、前記第１及び第２接触孔を通じて前記第１配線と連結される接触補助部材を形成する段階をさらに有するのが好ましい。
また、上記目的を達成するためになされた本発明による薄膜トランジスタ表示板の製造方法は、基板上に第１配線を形成する段階と、前記第１配線上に第１絶縁膜及び半導体層を順次積層する段階と、一回のフォトリソグラフィ工程で前記半導体層及び前記第１絶縁膜を異なる形状にパターニングする段階と、第２配線を形成する段階と、前記第２配線上に第２絶縁膜を塗布する段階と、前記第２絶縁膜をパターニングする段階とを有し、前記第１絶縁膜は、前記第１配線の一部を露出する第１接触孔を有し、前記第２絶縁膜は前記第１接触孔上に位置する第２接触孔を有することを特徴とする。
前記半導体層及び第１絶縁膜のパターニング段階は、前記半導体層上に二つ以上の厚さを有する感光膜を塗布する段階、前記感光膜をエッチングマスクとして使用して前記半導体層及び前記第１絶縁膜をエッチングして前記第１接触孔を形成する段階、そして前記感光膜を除去する段階を有するのが好ましい。
また、前記半導体層及び第１絶縁膜のパターニング段階は、前記半導体層上に感光膜を塗布する段階、前記感光膜をスリットパターンを有するマスクを通じて露光する段階、前記感光膜を現像する段階、前記感光膜をエッチングマスクとして使用して前記半導体層及び前記第１絶縁膜をエッチングして前記第１接触孔を形成する段階、そして前記感光膜を除去する段階を有するのが好ましい。
前記半導体層は、真性半導体層及びその上に不純物半導体層を含むのが好ましい。
前記第２絶縁膜は有機物を含んでなり、この時、前記製造方法は、前記第２絶縁膜下に無機物を含んでなる第３絶縁膜を積層する段階をさらに有するのが好ましい。
前記製造方法は、前記第２絶縁膜をパターニングした後に露出された前記第３絶縁膜の部分を除去して、前記第１接触孔を通じて前記第１配線を露出させる段階をさらに有するのが好ましい。
前記第２絶縁膜は感光性を有し、この時、前記第２絶縁膜の塗布段階での厚さと前記第３絶縁膜のパターニング後の前記第２絶縁膜の厚さとの差は１０００〜２０００Åであるのが好ましい。また、前記第１絶縁膜の厚さは２５００〜５５００Åであり、前記第２絶縁膜の塗布段階での前記第２絶縁膜の厚さは４１５０〜４２５０Åであり、前記第３絶縁膜の厚さは１０００〜２０００Åであるのが好ましい。
また、前記製造方法は、前記第２絶縁膜上に、前記第１配線の露出された部分と連結される接触補助部材を形成する段階をさらに有し、前記第２絶縁膜上に画素電極を形成する段階をさらに有するのが好ましい。
また、前記半導体層及び第１絶縁膜のパターニング段階は、前記半導体層上に感光膜を塗布する段階、前記感光膜をスリットパターンを有するマスクを通じて露光する段階、前記感光膜を現像する段階、前記感光膜をエッチングマスクとして使用して前記半導体層及び前記第１絶縁膜をエッチングして前記第１接触孔を形成する段階、そして前記感光膜を除去する段階を有するのが好ましい。
前記半導体層は、真性半導体層及びその上に不純物半導体層を含むのが好ましい。
前記第２絶縁膜は有機物を含んでなり、この時、前記製造方法は、前記第２絶縁膜下に無機物を含んでなる第３絶縁膜を積層する段階をさらに有するのが好ましい。
前記製造方法は、前記第２絶縁膜をパターニングした後に露出された前記第３絶縁膜の部分を除去して、前記第１接触孔を通じて前記第１配線を露出させる段階をさらに有するのが好ましい。
前記第２絶縁膜は感光性を有し、この時、前記第２絶縁膜の塗布段階での厚さと前記第３絶縁膜のパターニング後の前記第２絶縁膜の厚さとの差は１０００〜２０００Åであるのが好ましい。また、前記第１絶縁膜の厚さは２５００〜５５００Åであり、前記第２絶縁膜の塗布段階での前記第２絶縁膜の厚さは４１５０〜４２５０Åであり、前記第３絶縁膜の厚さは１０００〜２０００Åであるのが好ましい。
また、前記製造方法は、前記第２絶縁膜上に、前記第１配線の露出された部分と連結される接触補助部材を形成する段階をさらに有し、前記第２絶縁膜上に画素電極を形成する段階をさらに有するのが好ましい。
本発明による薄膜トランジスタ表示板の製造方法によれば、ゲート絶縁膜の接触孔及び半導体を同時に形成することによって、保護膜の厚さを薄くして、生産費用及び生産時間を減少させることができるという効果がある。
次に、本発明に係る薄膜トランジスタ表示板の製造方法を実施するための最良の形態の具体例を図面を参照しながら説明する。
図面では、各層及び領域を明確に表現するために、厚さを拡大して示した。明細書全体を通して類似した部分については、同一な図面符号を付けた。層、膜、領域、板などの部分が他の部分の“上に”あるとする時、これは他の部分の“真上に”ある場合だけでなく、その中間に他の部分がある場合も意味する。反対に、ある部分が他の部分の“真上に”あるとする時、これはその中間に他の部分がない場合を意味する。
図面では、各層及び領域を明確に表現するために、厚さを拡大して示した。明細書全体を通して類似した部分については、同一な図面符号を付けた。層、膜、領域、板などの部分が他の部分の“上に”あるとする時、これは他の部分の“真上に”ある場合だけでなく、その中間に他の部分がある場合も意味する。反対に、ある部分が他の部分の“真上に”あるとする時、これはその中間に他の部分がない場合を意味する。
以下、本発明の一実施例による薄膜トランジスタ表示板の製造方法について、図面を参照して詳細に説明する。
まず、図１及び図２を参照して、本発明の一実施例による液晶表示装置用薄膜トランジスタ表示板について詳細に説明する。
図１は、本発明の一実施例による液晶表示装置用薄膜トランジスタ表示板の配置図であり、図２は図１に示した薄膜トランジスタ表示板のＩＩ−ＩＩ’線による断面図である。
まず、図１及び図２を参照して、本発明の一実施例による液晶表示装置用薄膜トランジスタ表示板について詳細に説明する。
図１は、本発明の一実施例による液晶表示装置用薄膜トランジスタ表示板の配置図であり、図２は図１に示した薄膜トランジスタ表示板のＩＩ−ＩＩ’線による断面図である。
絶縁基板１１０上に、ゲート信号を伝達する複数のゲート線（ｇａｔｅ ｌｉｎｅ）１２１が形成されている。ゲート線１２１は、主に横方向にのびていて、各ゲート線１２１の一部は複数のゲート電極（ｇａｔｅ ｅｌｅｃｔｒｏｄｅ）１２４を構成する。また、各ゲート線１２１の他の一部は下方向に突出して複数の拡張部（ｐｒｏｊｅｃｔｉｏｎ）１２７を構成し、ゲート線１２１の一端部１２９は、他の層または外部装置との接続のために幅が拡張されている。
ゲート線１２１は、アルミニウム（Ａｌ）やアルミニウム合金などのアルミニウム系金属、銀（Ａｇ）や銀合金などの銀系金属、銅（Ｃｕ）や銅合金などの銅系金属、モリブデン（Ｍｏ）やモリブデン合金などのモリブデン系金属、クロム（Ｃｒ）、タンタル（Ｔａ）、及びチタン（Ｔｉ）などから構成される。しかし、ゲート線１２１は、物理的性質が異なる二つの膜、つまり下部膜（図示せず）及びその上の上部膜（図示せず）を含んだ形にもできる。
ゲート線１２１は、アルミニウム（Ａｌ）やアルミニウム合金などのアルミニウム系金属、銀（Ａｇ）や銀合金などの銀系金属、銅（Ｃｕ）や銅合金などの銅系金属、モリブデン（Ｍｏ）やモリブデン合金などのモリブデン系金属、クロム（Ｃｒ）、タンタル（Ｔａ）、及びチタン（Ｔｉ）などから構成される。しかし、ゲート線１２１は、物理的性質が異なる二つの膜、つまり下部膜（図示せず）及びその上の上部膜（図示せず）を含んだ形にもできる。
上部膜は、ゲート線１２１の信号遅延や電圧降下を減少させることができるように、低い比抵抗（ｒｅｓｉｓｔｉｖｉｔｙ）の金属、例えばアルミニウム（Ａｌ）やアルミニウム合金などのアルミニウム系金属、銀（Ａｇ）や銀合金などの銀系金属、銅（Ｃｕ）や銅合金などの銅系金属などから構成される。これとは異なって、下部膜は、他の物質、特にＩＴＯ（ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ）及びＩＺＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ）との接触特性が優れている物質、例えばクロム、モリブデン（Ｍｏ）、モリブデン合金、タンタル（Ｔａ）、またはチタン（Ｔｉ）などから構成される。下部膜及び上部膜の組み合わせの好ましい例としては、クロム／アルミニウム−ネオジム（Ｎｄ）合金がある。
ゲート線１２１の側面は基板１１０の表面に対して傾いていて、その傾斜角は約３０〜８０゜であるのが好ましい。
ゲート線１２１の側面は基板１１０の表面に対して傾いていて、その傾斜角は約３０〜８０゜であるのが好ましい。
ゲート線１２１上には、窒化ケイ素（ＳｉＮｘ）などを含んでなるゲート絶縁膜（ｇａｔｅ ｉｎｓｕｌａｔｉｎｇ ｌａｙｅｒ）１４０が形成されており、ゲート絶縁膜１４０は、ゲート線１２１の一端部１２９を露出する複数の接触孔１４１を有している。
ゲート絶縁膜１４０上には、水素化非晶質シリコン（ｈｙｄｒｏｇｅｎａｔｅｄ ａｍｏｒｐｈｏｕｓ ｓｉｌｉｃｏｎ）（非晶質シリコンは略してａ−Ｓｉとする）、または多結晶シリコンなど真性半導体を含んでなる複数の線状半導体１５１が形成されている。線状半導体１５１は、主に縦方向にのびていて、これらから複数の突出部（ｅｘｔｅｎｓｉｏｎ）１５４がゲート電極１２４に向かってのびて出ている。また、線状半導体１５１は、ゲート線１２１とぶつかる部分付近で幅が大きくなって、ゲート線１２１の広い面積を覆っている。
ゲート絶縁膜１４０上には、水素化非晶質シリコン（ｈｙｄｒｏｇｅｎａｔｅｄ ａｍｏｒｐｈｏｕｓ ｓｉｌｉｃｏｎ）（非晶質シリコンは略してａ−Ｓｉとする）、または多結晶シリコンなど真性半導体を含んでなる複数の線状半導体１５１が形成されている。線状半導体１５１は、主に縦方向にのびていて、これらから複数の突出部（ｅｘｔｅｎｓｉｏｎ）１５４がゲート電極１２４に向かってのびて出ている。また、線状半導体１５１は、ゲート線１２１とぶつかる部分付近で幅が大きくなって、ゲート線１２１の広い面積を覆っている。
線状半導体１５１の上部には、シリサイド（ｓｉｌｉｃｉｄｅ）またはｎ型不純物が高濃度にドーピングされているｎ＋水素化非晶質シリコンなどの物質を含んでなる複数の線状及び島型抵抗性接触部材（ｏｈｍｉｃ ｃｏｎｔａｃｔ）１６１、１６５が形成されている。線状接触部材１６１は複数の突出部１６３を有していて、この突出部１６３及び島型接触部材１６５は対をなして線状半導体１５１の突出部１５４上に位置する。
線状半導体１５１及び抵抗性接触部材１６１、１６５の側面も基板１１０の表面に対して傾いていて、その傾斜角は３０〜８０゜である。
線状半導体１５１及び抵抗性接触部材１６１、１６５の側面も基板１１０の表面に対して傾いていて、その傾斜角は３０〜８０゜である。
抵抗接触部材１６１、１６５及びゲート絶縁膜１４０上には、各々複数のデータ線（ｄａｔａ ｌｉｎｅ）１７１と複数のドレイン電極（ｄｒａｉｎ ｅｌｅｃｔｒｏｄｅ）１７５及び複数のストレージキャパシタ用導電体（ｓｔｏｒａｇｅ ｃａｐａｃｉｔｏｒ ｃｏｎｄｕｃｔｏｒ）１７７が形成されている。
データ線１７１は、主に縦方向にのびてゲート線１２１と交差して、データ電圧（ｄａｔａ ｖｏｌｔａｇｅ）を伝達する。各データ線１７１からドレイン電極１７５に向かってのびた複数の枝部がソース電極（ｓｏｕｒｃｅ ｅｌｅｃｔｒｏｄｅ）１７３を構成する。一対のソース電極１７３及びドレイン電極１７５は、互いに分離されていて、ゲート電極１２４に対して互いに反対側に位置する。ゲート電極１２４、ソース電極１７３、及びドレイン電極１７５は、線状半導体１５１の突出部１５４と共に薄膜トランジスタ（ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ、ＴＦＴ）を構成し、薄膜トランジスタのチャンネル（ｃｈａｎｎｅｌ）はソース電極１７３とドレイン電極１７５との間の突出部１５４に形成される。
データ線１７１は、主に縦方向にのびてゲート線１２１と交差して、データ電圧（ｄａｔａ ｖｏｌｔａｇｅ）を伝達する。各データ線１７１からドレイン電極１７５に向かってのびた複数の枝部がソース電極（ｓｏｕｒｃｅ ｅｌｅｃｔｒｏｄｅ）１７３を構成する。一対のソース電極１７３及びドレイン電極１７５は、互いに分離されていて、ゲート電極１２４に対して互いに反対側に位置する。ゲート電極１２４、ソース電極１７３、及びドレイン電極１７５は、線状半導体１５１の突出部１５４と共に薄膜トランジスタ（ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ、ＴＦＴ）を構成し、薄膜トランジスタのチャンネル（ｃｈａｎｎｅｌ）はソース電極１７３とドレイン電極１７５との間の突出部１５４に形成される。
ストレージキャパシタ用導電体１７７は、ゲート線１２１の拡張部１２７と重畳している。
データ線１７１、ドレイン電極１７５、及びストレージキャパシタ用導電体１７７は、モリブデン系金属、クロム、タンタル、チタンなどの耐火性金属（ｒｅｆｒａｃｔｏｒｙ ｍｅｔａｌ）などで構成されるのが好ましく、抵抗が低い上部膜及び接触特性が優れている下部膜を含む多層膜構造を有することができる。各データ線１７１の端部１７９は、他の層または外部装置との接続のために幅が拡張されている。
データ線１７１、ドレイン電極１７５、及びストレージキャパシタ用導電体１７７も、ゲート線１２１と同様に、その側面が約３０〜８０゜の角度で各々傾いている。
データ線１７１、ドレイン電極１７５、及びストレージキャパシタ用導電体１７７は、モリブデン系金属、クロム、タンタル、チタンなどの耐火性金属（ｒｅｆｒａｃｔｏｒｙ ｍｅｔａｌ）などで構成されるのが好ましく、抵抗が低い上部膜及び接触特性が優れている下部膜を含む多層膜構造を有することができる。各データ線１７１の端部１７９は、他の層または外部装置との接続のために幅が拡張されている。
データ線１７１、ドレイン電極１７５、及びストレージキャパシタ用導電体１７７も、ゲート線１２１と同様に、その側面が約３０〜８０゜の角度で各々傾いている。
抵抗性接触部材１６１、１６５は、その下部の線状半導体１５１とその上部のデータ線１７１及びドレイン電極１７５との間にだけ存在して、接触抵抗を低くする役割を果たす。線状半導体１５１は、ソース電極１７３とドレイン電極１７５との間をはじめとして、データ線１７１及びドレイン電極１７５で覆われずに露出された部分を有しており、大部分では線状半導体１５１の幅がデータ線１７１の幅より小さいが、先に説明したように、ゲート線１２１と交差する部分で幅が大きくなって、データ線１７１の断線を防止する。
データ線１７１、ドレイン電極１７５、及びストレージキャパシタ用導電体１７７と露出された線状半導体１５１の部分との上には、窒化ケイ素または酸化ケイ素などの無機物を含んでなる下部保護膜８０１が形成されており、その上には、平坦化特性が優れている有機物を含んでなる上部保護膜８０２が形成されている。
データ線１７１、ドレイン電極１７５、及びストレージキャパシタ用導電体１７７と露出された線状半導体１５１の部分との上には、窒化ケイ素または酸化ケイ素などの無機物を含んでなる下部保護膜８０１が形成されており、その上には、平坦化特性が優れている有機物を含んでなる上部保護膜８０２が形成されている。
下部及び上部保護膜８０１、８０２には、データ線１７１の端部１７９、ドレイン電極１７５、及びストレージキャパシタ用導電体１７７を各々露出する複数の接触孔（ｃｏｎｔａｃｔ ｈｏｌｅ）１８２、１８５、１８７が形成されており、ゲート線１２１の端部１２９を露出するゲート絶縁膜１４０の接触孔１４１を露出する複数の接触孔１８１も形成されている。
ここで、下部保護膜８０１は必要に応じて省略することもできる。
ここで、下部保護膜８０１は必要に応じて省略することもできる。
上部保護膜８０２上には、ＩＴＯまたはＩＺＯを含んでなる複数の画素電極（ｐｉｘｅｌ ｅｌｅｃｔｒｏｄｅ）１９０及び複数の接触補助部材（ｃｏｎｔａｃｔ ａｓｓｉｓｔａｎｔ）８１、８２が形成されている。
画素電極１９０は、接触孔１８５、１８７を通じてドレイン電極１７５及びストレージキャパシタ用導電体１７７と各々物理的・電気的に連結されて、ドレイン電極１７５からデータ電圧の印加を受けてストレージキャパシタ用導電体１７７にデータ電圧を伝達する。
データ電圧が印加された画素電極１９０は、共通電圧（ｃｏｍｍｏｎ ｖｏｌｔａｇｅ）の印加を受ける他の表示板（図示せず）の共通電極（図示せず）と共に電場を生成することによって、二つの電極１９０間の液晶層（図示せず）の液晶分子を再配列させる。
画素電極１９０は、接触孔１８５、１８７を通じてドレイン電極１７５及びストレージキャパシタ用導電体１７７と各々物理的・電気的に連結されて、ドレイン電極１７５からデータ電圧の印加を受けてストレージキャパシタ用導電体１７７にデータ電圧を伝達する。
データ電圧が印加された画素電極１９０は、共通電圧（ｃｏｍｍｏｎ ｖｏｌｔａｇｅ）の印加を受ける他の表示板（図示せず）の共通電極（図示せず）と共に電場を生成することによって、二つの電極１９０間の液晶層（図示せず）の液晶分子を再配列させる。
また、画素電極１９０及び共通電極はキャパシタ（以下、液晶キャパシタ（ｌｉｑｕｉｄ ｃｒｙｓｔａｌ ｃａｐａｃｉｔｏｒ）とする）を構成して、薄膜トランジスタがターンオフされた後にも印加された電圧を維持するが、電圧維持能力を強化するために、液晶キャパシタと並列に連結された他のキャパシタを構成し、これをストレージキャパシタ（ｓｔｏｒａｇｅ ｅｌｅｃｔｒｏｄｅ）という。ストレージキャパシタは、画素電極１９０及びこれと隣接するゲート線１２１（これを前段ゲート線（ｐｒｅｖｉｏｕｓ ｇａｔｅ ｌｉｎｅ）とする）の重畳などにより形成され、ストレージキャパシタの静電容量、つまり保持容量を増加させるために、ゲート線１２１を拡張した拡張部１２７をおいて重畳面積を大きくする一方、画素電極１９０と連結されて拡張部１２７と重畳するストレージキャパシタ用導電体１７７を下部及び上部保護膜８０１、８０２下において、両者の間の距離を近くする。
画素電極１９０は、また、隣接するゲート線１２１及びデータ線１７１と重畳して開口率（ａｐｅｒｔｕｒｅ ｒａｔｉｏ）を高めているが、重畳しないこともある。
接触補助部材８１、８２は、接触孔１４１、１８１、１８２を通じてゲート線の端部１２９及びデータ線の端部１７９と各々連結される。接触補助部材８１、８２は、ゲート線１２１及びデータ線１７１の各端部１２９、１７９と外部装置との接続性を補完して、これらを保護する役割を果たす。ゲート線１２１に走査信号を印加するゲート駆動部（図示せず）が表示板上に集積された場合、接触部材８１は、ゲート線１２１の端部１２９及びゲート駆動部を連結する連結部材の役割を果たすことができ、時には省略されることもある。
接触補助部材８１、８２は、接触孔１４１、１８１、１８２を通じてゲート線の端部１２９及びデータ線の端部１７９と各々連結される。接触補助部材８１、８２は、ゲート線１２１及びデータ線１７１の各端部１２９、１７９と外部装置との接続性を補完して、これらを保護する役割を果たす。ゲート線１２１に走査信号を印加するゲート駆動部（図示せず）が表示板上に集積された場合、接触部材８１は、ゲート線１２１の端部１２９及びゲート駆動部を連結する連結部材の役割を果たすことができ、時には省略されることもある。
本発明の他の実施例として、画素電極１９０の材料として透明な導電性ポリマー（ｐｏｌｙｍｅｒ）などを使用し、反射型（ｒｅｆｌｅｃｔｉｖｅ）液晶表示装置の場合には、不透明な反射性金属を使用してもよい。この時、接触補助部材８１、８２は、画素電極１９０と異なる物質、特にＩＴＯまたはＩＺＯを含んでなることが好ましい。
次に、図１及び図２に示した本発明の一実施例による液晶表示装置用薄膜トランジスタ表示板を製造する方法について、図１、図２、及び図３乃至図１６を参照して詳細に説明する。
図３、図１１、及び図１５は、図１及び図２に示した本発明の一実施例による薄膜トランジスタ表示板を製造する方法の中間段階での薄膜トランジスタ表示板の配置図であって、その順序によって羅列したものであり、図４乃至図１０、図１２、図１３、図１４、及び図１６は各々図３、図１１、及び図１５に示した薄膜トランジスタ表示板のＩＶ−ＩＶ’線、ＸＩＩ−ＸＩＩ’線、及びＸＶＩ−ＸＶＩ’線による断面図である。
図３、図１１、及び図１５は、図１及び図２に示した本発明の一実施例による薄膜トランジスタ表示板を製造する方法の中間段階での薄膜トランジスタ表示板の配置図であって、その順序によって羅列したものであり、図４乃至図１０、図１２、図１３、図１４、及び図１６は各々図３、図１１、及び図１５に示した薄膜トランジスタ表示板のＩＶ−ＩＶ’線、ＸＩＩ−ＸＩＩ’線、及びＸＶＩ−ＸＶＩ’線による断面図である。
また、図５乃至図１０は図３に示した薄膜トランジスタ表示板のＩＶ−ＩＶ’線による断面図であって、図４の段階以降の各段階での図面であり、図１２乃至図１４は図１１に示した薄膜トランジスタ表示板のＸＩＩ−ＸＩＩ’線による断面図であって、図１０の次の段階での図面である。図１５は図１４の次の段階での薄膜トランジスタ表示板の配置図であり、図１６は図１５に示した薄膜トランジスタ表示板のＸＶＩ−ＸＶＩ’線による断面図である。
まず、図３及び図４を参照すれば、透明なガラスなどからなる絶縁基板１１０上に、金属膜をスパッタリング（ｓｐｕｔｔｅｒｉｎｇ）などで順次積層して、フォトリソグラフィ工程にてエッチングして複数のゲート電極１２４及び複数の拡張部１２７を含むゲート線１２１を形成する。
図５を参照すれば、ゲート絶縁膜１４０、真性非晶質シリコン層（ｉｎｔｒｉｎｓｉｃ ａｍｏｒｐｈｏｕｓ ｓｉｌｉｃｏｎ）１５０、不純物非晶質シリコン層（ｅｘｔｒｉｎｓｉｃ ａｍｏｒｐｈｏｕｓ ｓｉｌｉｃｏｎ）１６０の３層膜を連続して積層する。ゲート絶縁膜１４０の材料としては窒化ケイ素が好ましく、厚さは２５００〜５５００Å程度であるのが好ましい。
図５を参照すれば、ゲート絶縁膜１４０、真性非晶質シリコン層（ｉｎｔｒｉｎｓｉｃ ａｍｏｒｐｈｏｕｓ ｓｉｌｉｃｏｎ）１５０、不純物非晶質シリコン層（ｅｘｔｒｉｎｓｉｃ ａｍｏｒｐｈｏｕｓ ｓｉｌｉｃｏｎ）１６０の３層膜を連続して積層する。ゲート絶縁膜１４０の材料としては窒化ケイ素が好ましく、厚さは２５００〜５５００Å程度であるのが好ましい。
図６を参照すれば、不純物非晶質シリコン層１６０上に感光膜５０を塗布した後、複数のスリットを有する露光マスク４０を通じて光を照射する。
露光マスク４０は、透明な基板４１及びその上の（図６では下）不透明層４２を含み、不透明層４２の幅が一定の値以上であるので光が全く通過しない遮光領域（Ｂ）、不透明層４２の幅が一定の値より小さいので不透明層４２間の間隔が光を回折させるスリットの役割を果たす半透過領域（Ｓ）、及び不透明層４２の幅が一定値以上でないので光がそのまま通過する透過領域（Ｔ）に分けることができる。スリットの幅やスリット間の間隔は露光器の分解能（ｒｅｓｏｌｕｔｉｏｎ）より小さいのが好ましい。
このようにして、露光後に感光膜５０を現像すると、図７に示すようにその厚さが位置によって異なるが、図７で、感光膜は、厚さが厚い順に第１、第２、第３部分からなる。
遮光領域（Ｂ）に位置した第１部分、及び半透過領域（Ｓ）に位置した第２部分は、各々図面符号５２及び５４で示し、透過領域（Ｔ）に位置した第３部分は図面符号で示さなかったが、これは第３部分の厚さが０であり、その下の不純物非晶質シリコン層１６０が露出しているためである。
露光マスク４０は、透明な基板４１及びその上の（図６では下）不透明層４２を含み、不透明層４２の幅が一定の値以上であるので光が全く通過しない遮光領域（Ｂ）、不透明層４２の幅が一定の値より小さいので不透明層４２間の間隔が光を回折させるスリットの役割を果たす半透過領域（Ｓ）、及び不透明層４２の幅が一定値以上でないので光がそのまま通過する透過領域（Ｔ）に分けることができる。スリットの幅やスリット間の間隔は露光器の分解能（ｒｅｓｏｌｕｔｉｏｎ）より小さいのが好ましい。
このようにして、露光後に感光膜５０を現像すると、図７に示すようにその厚さが位置によって異なるが、図７で、感光膜は、厚さが厚い順に第１、第２、第３部分からなる。
遮光領域（Ｂ）に位置した第１部分、及び半透過領域（Ｓ）に位置した第２部分は、各々図面符号５２及び５４で示し、透過領域（Ｔ）に位置した第３部分は図面符号で示さなかったが、これは第３部分の厚さが０であり、その下の不純物非晶質シリコン層１６０が露出しているためである。
このように、位置によって感光膜の厚さを異にする方法としては、スリットパターンを形成する方法以外にも多様に存在しており、スリットパターンの代わりに格子パターン（ｌａｔｔｉｃｅ ｐａｔｔｅｒｎ）を形成したり、透過率または厚さが中間である薄膜を形成することもできる。スリットパターンを形成する場合には、スリットの幅やスリット間の間隔がフォトリソグラフィ工程に使用する露光器の分解能（ｒｅｓｏｌｕｔｉｏｎ）より小さいのが好ましい。また、他の例としては、リフロー可能な感光膜を使用することがある。つまり、透過領域及び遮光領域のみを有する通常のマスクでリフロー可能な感光膜パターンを形成した後、リフローさせて感光膜が残留しない領域に流れるようにすることによって、薄い部分を形成する。
適切な工程条件を与えれば、感光膜５２、５４の厚さの差のために、その下部層を選択的にエッチングすることができる。したがって、一連のエッチング工程を通じて図１０及び図１１に示すような突出部１５４を含む線状半導体１５１、その上の線状不純物半導体１６４、及びゲート絶縁膜１４０の複数の接触孔１４１を形成する。
説明の便宜上、遮光領域（Ｂ）に位置した部分を第１部分とし、半透過領域（Ｓ）に位置した真性非晶質シリコン層１５０、不純物非晶質シリコン層１６０、及びゲート絶縁膜１４０の部分を第２部分とし、透過領域（Ｔ）に位置した真性非晶質シリコン層１５０、不純物非晶質シリコン層１６０、及びゲート絶縁膜１４０の部分を第３部分とする。
説明の便宜上、遮光領域（Ｂ）に位置した部分を第１部分とし、半透過領域（Ｓ）に位置した真性非晶質シリコン層１５０、不純物非晶質シリコン層１６０、及びゲート絶縁膜１４０の部分を第２部分とし、透過領域（Ｔ）に位置した真性非晶質シリコン層１５０、不純物非晶質シリコン層１６０、及びゲート絶縁膜１４０の部分を第３部分とする。
以下、このような構造を形成する実施例について説明する。
まず、図８を参照すれば、透過領域（Ｔ）に露出されている不純物非晶質シリコン層１６０の第３部分、及びその下の真性非晶質シリコン層１５０及びゲート絶縁膜１４０の第３部分を乾式エッチングして除去することによって、ゲート線１２１の端部１２９を露出する接触孔１４１を形成する。この時、感光膜５２、５４に対して実質的に同一なエッチング比を有するエッチング条件でエッチングを実施するのが好ましいが、これは感光膜の第２部分５４を次のエッチング工程のために除去したり厚さを減少させるためである。次に、アッシング工程によって、半透過領域（Ｓ）に残留する感光膜の第２部分５４を完全に除去して、半透過領域（Ｓ）に位置する不純物非晶質シリコン層１６０の第２部分を露出する。
まず、図８を参照すれば、透過領域（Ｔ）に露出されている不純物非晶質シリコン層１６０の第３部分、及びその下の真性非晶質シリコン層１５０及びゲート絶縁膜１４０の第３部分を乾式エッチングして除去することによって、ゲート線１２１の端部１２９を露出する接触孔１４１を形成する。この時、感光膜５２、５４に対して実質的に同一なエッチング比を有するエッチング条件でエッチングを実施するのが好ましいが、これは感光膜の第２部分５４を次のエッチング工程のために除去したり厚さを減少させるためである。次に、アッシング工程によって、半透過領域（Ｓ）に残留する感光膜の第２部分５４を完全に除去して、半透過領域（Ｓ）に位置する不純物非晶質シリコン層１６０の第２部分を露出する。
図９を参照すれば、不純物非晶質シリコン層１６０及び真性非晶質シリコン層１５０の第２部分を除去して、複数の線状半導体１５１及びその上の線状不純物半導体１６４を形成する。このような部分の除去は乾式エッチングを行うが、ゲート絶縁膜１４０が削られないように、非晶質シリコン層１５０、１６０及びゲート絶縁膜１４０に対して異なるエッチング比を有するエッチング条件でエッチングを実施するのが好ましい。
次に、線状不純物半導体１６４上の感光膜の第１部分５２を除去すれば、図１０及び図１１に示すような形状が形成される。
次に、線状不純物半導体１６４上の感光膜の第１部分５２を除去すれば、図１０及び図１１に示すような形状が形成される。
そして、図１２及び図１３を参照すれば、金属膜をスパッタリングなどで積層した後、フォトリソグラフィ工程でエッチングして、複数のソース電極１７３を各々含む複数のデータ線１７１、複数のドレイン電極１７５、及び複数のストレージキャパシタ用導電体１７７を形成する。
次に、データ線１７１、ドレイン電極１７５、及びストレージキャパシタ用導電体１７７で覆われずに露出された線状不純物半導体１６４の部分を除去することによって、複数の突出部１６３を各々含む複数の線状抵抗性接触部材１６１及び複数の島型抵抗性接触部材１６５を形成する一方、その下の線状半導体１５１の部分を露出させる。露出された線状半導体１５１の部分の表面を安定化させるために、酸素プラズマを引き続き実施するのが好ましい。
次に、データ線１７１、ドレイン電極１７５、及びストレージキャパシタ用導電体１７７で覆われずに露出された線状不純物半導体１６４の部分を除去することによって、複数の突出部１６３を各々含む複数の線状抵抗性接触部材１６１及び複数の島型抵抗性接触部材１６５を形成する一方、その下の線状半導体１５１の部分を露出させる。露出された線状半導体１５１の部分の表面を安定化させるために、酸素プラズマを引き続き実施するのが好ましい。
次に、図１４を参照すれば、無機物を含んでなる下部保護膜８０１を約１０００〜２０００Åの厚さに化学気相蒸着などで積層した後、感光性有機物を含んでなる上部保護膜８０２を約４１５０〜４２５０Åの厚さで塗布する。もし、下部保護膜８０１を省略する場合には、この厚さから下部保護膜８０１の厚さを引いた程度の厚さに上部保護膜８０２を塗布する。
図１４、図１５を参照すれば、露光マスク（図示せず）を通じて上部保護膜８０２に光を照射した後、現像して、接触孔１８１、１８２、１８５、１８７上の部分を形成すると同時に、下部保護膜８０１の当該部分を露出させる。
図１４、図１５を参照すれば、露光マスク（図示せず）を通じて上部保護膜８０２に光を照射した後、現像して、接触孔１８１、１８２、１８５、１８７上の部分を形成すると同時に、下部保護膜８０１の当該部分を露出させる。
次に、図１６を参照すれば、乾式エッチングで下部保護膜８０１の露出された部分を除去する。この過程で上部保護膜８０２もエッチングされて、一定程度の厚さが減少するが、前述したように、下部保護膜８０１の厚さが約１０００〜２０００Åである場合、上部保護膜８０２の厚さも約１０００〜２０００Å減少して、約３２００Å程度となる。図１６で、斜線部分は下部保護膜８０１のエッチング工程で除去される上部保護膜８０２上の部分を示している。
一方、ゲート絶縁膜１４０には既にゲート線１２１の端部１２９を露出する接触孔１４１が形成されているので、ゲート絶縁膜１４０をエッチングする必要がない。したがって、上部保護膜８０２を塗布する時にゲート絶縁膜１４０のエッチング時に消耗される量を考慮する必要がないので、上部保護膜８０２の厚さを従来に比べて薄くすることができる。具体的には、この段階でゲート絶縁膜１４０までエッチングする場合に比べて、上部保護膜８０２の初期の厚さをほぼゲート絶縁膜１４０の厚さ程度、つまり２５００〜５５００Å程度減少させることができる。
このようにすれば、上部保護膜８０２の形成に使用される有機物の使用量を減少させることができる。また、上部保護膜８０２の厚さが薄ければ、均一度などの工程管理が容易になる。
一方、ゲート絶縁膜１４０には既にゲート線１２１の端部１２９を露出する接触孔１４１が形成されているので、ゲート絶縁膜１４０をエッチングする必要がない。したがって、上部保護膜８０２を塗布する時にゲート絶縁膜１４０のエッチング時に消耗される量を考慮する必要がないので、上部保護膜８０２の厚さを従来に比べて薄くすることができる。具体的には、この段階でゲート絶縁膜１４０までエッチングする場合に比べて、上部保護膜８０２の初期の厚さをほぼゲート絶縁膜１４０の厚さ程度、つまり２５００〜５５００Å程度減少させることができる。
このようにすれば、上部保護膜８０２の形成に使用される有機物の使用量を減少させることができる。また、上部保護膜８０２の厚さが薄ければ、均一度などの工程管理が容易になる。
また、フォトリソグラフィ工程時に一般に使用される感光膜より非常に多くの光量を必要とする（保護膜のフォトリソグラフィ工程エッチングに使用される一般的な感光膜の場合、約６０〜７０ｍＪ／ｃｍ２の光量が必要であるのに対して、有機感光膜の場合、約２６０〜２８０ｍＪ／ｃｍ２の光量が必要である）有機保護膜８０２の厚さが薄くなるので、光量全体が約１０％程度減少する。必要な光量が減少すれば、その分、露光時間を短くすることができ、表示板の製造工程でフォトリソグラフィ工程を実施するのにかかる時間が工程時間全体（ｔａｃｔ ｔｉｍｅ）に決定的な影響を与えるので、工程時間全体が顕著に減少して、生産性が高まる。
また、ゲート絶縁膜１４０をエッチングする時に共にエッチングされてエッチング装置に堆積する上部保護膜８０２の有機物の残渣が少ないので、エッチング装置の洗浄周期が長くなり、そのために生産費用が減少する。
このような下部保護膜８０１及び上部保護膜８０２のパターニングが完了すれば、図１５及び図１６に示すように接触孔１８１、１８２、１８５、１８７が完成する。
最後に、図１及び図２を参照すれば、ＩＴＯまたはＩＺＯ膜をスパッタリングで積層してフォトリソグラフィ工程エッチングして、複数の画素電極１９０及び複数の接触補助部材８１、８２を形成する。
このような下部保護膜８０１及び上部保護膜８０２のパターニングが完了すれば、図１５及び図１６に示すように接触孔１８１、１８２、１８５、１８７が完成する。
最後に、図１及び図２を参照すれば、ＩＴＯまたはＩＺＯ膜をスパッタリングで積層してフォトリソグラフィ工程エッチングして、複数の画素電極１９０及び複数の接触補助部材８１、８２を形成する。
尚、本発明は、上述の実施例に限られるものではない。本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。
４０ 露光マスク
５０ 感光膜
５２ 感光膜第１部分
５４ 感光膜第２部分
８１、８２ 接触補助部材
１１０ 絶縁基板
１２１ ゲート線（第１配線）
１２４ ゲート電極
１２７ 拡張部
１２９、１７９ 端部
１４０ ゲート絶縁膜（第１絶縁膜）
１４１、１８１、１８２、１８５、１８７ 接触孔
１５０ 真性非晶質シリコン層
１５１ 線状半導体
１６４ 線状不純物半導体
１５４、１６３ 突出部
１６０ 不純物非晶質シリコン層
１６１ 線状抵抗性接触部材
１６５ 島型抵抗性接触部材
１７１ データ線（第２配線）
１７３ ソース電極
１７５ ドレイン電極
１７７ ストレージキャパシタ用導電体
１９０ 画素電極
８０１ 下部保護膜（第３絶縁膜）
８０２ 上部保護膜（第２絶縁膜）
５０ 感光膜
５２ 感光膜第１部分
５４ 感光膜第２部分
８１、８２ 接触補助部材
１１０ 絶縁基板
１２１ ゲート線（第１配線）
１２４ ゲート電極
１２７ 拡張部
１２９、１７９ 端部
１４０ ゲート絶縁膜（第１絶縁膜）
１４１、１８１、１８２、１８５、１８７ 接触孔
１５０ 真性非晶質シリコン層
１５１ 線状半導体
１６４ 線状不純物半導体
１５４、１６３ 突出部
１６０ 不純物非晶質シリコン層
１６１ 線状抵抗性接触部材
１６５ 島型抵抗性接触部材
１７１ データ線（第２配線）
１７３ ソース電極
１７５ ドレイン電極
１７７ ストレージキャパシタ用導電体
１９０ 画素電極
８０１ 下部保護膜（第３絶縁膜）
８０２ 上部保護膜（第２絶縁膜）
Claims (24)
- 基板上に第１配線を形成する段階と、
前記第１配線上に第１絶縁膜及び半導体層を順次積層する段階と、
一回のフォトリソグラフィ工程で前記半導体層及び前記第１絶縁膜を異なる形状にパターニングする段階と、
第２配線を形成する段階とを有することを特徴とする薄膜トランジスタ表示板の製造方法。 - 前記第２配線上に第２絶縁膜を塗布する段階と、
前記第２絶縁膜をパターニングする段階とをさらに有することを特徴とする請求項１に記載の薄膜トランジスタ表示板の製造方法。 - 前記第２絶縁膜は、有機物を含んでなることを特徴とする請求項２に記載の薄膜トランジスタ表示板の製造方法。
- 前記第１絶縁膜の厚さは、２５００〜５５００Åであることを特徴とする請求項１に記載の薄膜トランジスタ表示板の製造方法。
- 前記第２絶縁膜下に無機物を含んでなる第３絶縁膜を形成する段階をさらに有することを特徴とする請求項２又は３に記載の薄膜トランジスタ表示板の製造方法。
- 前記第２及び第３絶縁膜は、一回のフォトリソグラフィ工程でパターニングされることを特徴とする請求項２又は５に記載の薄膜トランジスタ表示板の製造方法。
- 前記第２絶縁膜は、感光性を有することを特徴とする請求項６に記載の薄膜トランジスタ表示板の製造方法。
- 前記第２絶縁膜の塗布段階での厚さと前記第３絶縁膜のパターニング後の第２絶縁膜の厚さとの差は、１０００〜２０００Åであることを特徴とする請求項７に記載の薄膜トランジスタ表示板の製造方法。
- 前記第１絶縁膜の厚さは、２５００〜５５００Åであり、前記第２絶縁膜の塗布段階での厚さは、４１５０〜４２５０Åであり、前記第３絶縁膜の厚さは、１０００〜２０００Åであることを特徴とする請求項８に記載の薄膜トランジスタ表示板の製造方法。
- 前記第１絶縁膜は、前記第１配線の一部を露出する第１接触孔を有し、前記第２絶縁膜は前記第１接触孔上に位置する第２接触孔を有することを特徴とする請求項１又は２に記載の薄膜トランジスタ表示板の製造方法。
- 前記第２絶縁膜は、前記第２配線の一部を露出する第３接触孔を有し、
前記第２絶縁膜上に、前記第３接触孔を通じて前記第２配線と連結される画素電極を形成する段階をさらに有することを特徴とする請求項１０に記載の薄膜トランジスタ表示板の製造方法。 - 前記第２絶縁膜上に、前記第１及び第２接触孔を通じて前記第１配線と連結される接触補助部材を形成する段階をさらに有することを特徴とする請求項１１に記載の薄膜トランジスタ表示板の製造方法。
- 基板上に第１配線を形成する段階と、
前記第１配線上に第１絶縁膜及び半導体層を順次積層する段階と、
一回のフォトリソグラフィ工程で前記半導体層及び前記第１絶縁膜を異なる形状にパターニングする段階と、
第２配線を形成する段階と、
前記第２配線上に第２絶縁膜を塗布する段階と、
前記第２絶縁膜をパターニングする段階とを有し、
前記第１絶縁膜は、前記第１配線の一部を露出する第１接触孔を有し、前記第２絶縁膜は前記第１接触孔上に位置する第２接触孔を有することを特徴とする薄膜トランジスタ表示板の製造方法。 - 前記半導体層及び第１絶縁膜のパターニング段階は、前記半導体層上に二つ以上の厚さを有する感光膜を塗布する段階と、
前記感光膜をエッチングマスクとして使用して前記半導体層及び前記第１絶縁膜をエッチングして前記第１接触孔を形成する段階と、
前記感光膜を除去する段階とを有することを特徴とする請求項１３に記載の薄膜トランジスタ表示板の製造方法。 - 前記半導体層及び第１絶縁膜のパターニング段階は、前記半導体層上に感光膜を塗布する段階と、
前記感光膜をスリットパターンを有するマスクを通じて露光する段階と、
前記感光膜を現像する段階と、
前記感光膜をエッチングマスクとして使用して前記半導体層及び前記第１絶縁膜をエッチングして前記第１接触孔を形成する段階と、
前記感光膜を除去する段階とを有することを特徴とする請求項１３に記載の薄膜トランジスタ表示板の製造方法。 - 前記半導体層は、真性半導体層及びその上に不純物半導体層を含むことを特徴とする請求項１３に記載の薄膜トランジスタ表示板の製造方法。
- 前記第２絶縁膜は、有機物を含んでなることを特徴とする請求項１３に記載の薄膜トランジスタ表示板の製造方法。
- 前記第２絶縁膜下に無機物を含んでなる第３絶縁膜を積層する段階をさらに有することを特徴とする請求項１３に記載の薄膜トランジスタ表示板の製造方法。
- 前記第２絶縁膜をパターニングした後に露出された前記第３絶縁膜の部分を除去して、前記第１接触孔を通じて前記第１配線を露出させる段階をさらに有することを特徴とする請求項１８に記載の薄膜トランジスタ表示板の製造方法。
- 前記第２絶縁膜は、感光性を有することを特徴とする請求項１９に記載の薄膜トランジスタ表示板の製造方法。
- 前記第２絶縁膜の塗布段階での厚さと前記第３絶縁膜のパターニング後の第２絶縁膜の厚さとの差は、１０００〜２０００Åであることを特徴とする請求項１８に記載の薄膜トランジスタ表示板の製造方法。
- 前記第１絶縁膜の厚さは、２５００〜５５００Åであり、前記第２絶縁膜の塗布段階での厚さは、４１５０〜４２５０Åであり、前記第３絶縁膜の厚さは、１０００〜２０００Åであることを特徴とする請求項２１に記載の薄膜トランジスタ表示板の製造方法。
- 前記第２絶縁膜上に、前記第１配線の露出された部分と連結される接触補助部材を形成する段階をさらに有することを特徴とする請求項１９に記載の薄膜トランジスタ表示板の製造方法。
- 前記第２絶縁膜上に、画素電極を形成する段階をさらに有することを特徴とする請求項１３に記載の薄膜トランジスタ表示板の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040049566A KR101061844B1 (ko) | 2004-06-29 | 2004-06-29 | 박막 표시판의 제조 방법 |
| KR10-2004-0049566 | 2004-06-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006018281A true JP2006018281A (ja) | 2006-01-19 |
| JP4888629B2 JP4888629B2 (ja) | 2012-02-29 |
Family
ID=35506375
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005188822A Active JP4888629B2 (ja) | 2004-06-29 | 2005-06-28 | 薄膜トランジスタ表示板の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7422916B2 (ja) |
| JP (1) | JP4888629B2 (ja) |
| KR (1) | KR101061844B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008010334A1 (fr) * | 2006-07-19 | 2008-01-24 | Sharp Kabushiki Kaisha | substrat matriciel actif, panneau à cristaux liquides, affichage, récepteur de télévision |
| US7868958B2 (en) | 2006-09-05 | 2011-01-11 | Samsung Electronics Co., Ltd. | Manufacturing liquid crystal display with incremental removal of an insulating layer |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1949559B1 (en) * | 2005-10-27 | 2011-08-24 | Telecom Italia S.p.A. | Method and system for multiple antenna communications using multiple transmission modes, related apparatus and computer program product |
| US7800101B2 (en) * | 2006-01-05 | 2010-09-21 | Samsung Electronics Co., Ltd. | Thin film transistor having openings formed therein |
| KR101251997B1 (ko) * | 2006-01-05 | 2013-04-08 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| DE602006019786D1 (de) * | 2006-11-29 | 2011-03-03 | Pirelli & C Spa | Schaltstrahlantennensystem und verfahren mit digital gesteuerter gewichteter hochfrequenz-kombinierung |
| US9001803B2 (en) * | 2007-12-19 | 2015-04-07 | Telecom Italia S.P.A. | Method and system for switched beam antenna communications |
| CN103117284A (zh) * | 2013-02-01 | 2013-05-22 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
| KR20160071581A (ko) * | 2014-12-11 | 2016-06-22 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 이의 제조 방법 |
| US11101294B2 (en) * | 2018-10-19 | 2021-08-24 | Sharp Kabushiki Kaisha | Array substrate and display device |
| CN110854139B (zh) * | 2019-11-26 | 2023-03-28 | 武汉华星光电技术有限公司 | 一种tft阵列基板、其制备方法及其显示面板 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0915628A (ja) * | 1995-06-30 | 1997-01-17 | Hitachi Ltd | 液晶表示装置 |
| JP2000111958A (ja) * | 1998-10-01 | 2000-04-21 | Samsung Electronics Co Ltd | ４枚のマスクを利用した液晶表示装置用薄膜トランジスタ基板の製造方法及び液晶表示装置用薄膜トランジスタ基板 |
| JP2000206571A (ja) * | 1998-12-31 | 2000-07-28 | Samsung Electronics Co Ltd | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
| JP2002055631A (ja) * | 2000-05-29 | 2002-02-20 | Semiconductor Energy Lab Co Ltd | 電気光学装置の作製方法 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100192373B1 (ko) * | 1996-01-15 | 1999-06-15 | 구자홍 | 액정표시장치의 구조 |
| KR100309925B1 (ko) | 1999-07-08 | 2001-11-01 | 윤종용 | 액정 표시 장치용 박막 트랜지스터 기판과 그 제조 방법 및 이에 사용되는 광마스크 |
| KR100603847B1 (ko) | 2000-02-25 | 2006-07-24 | 엘지.필립스 엘시디 주식회사 | 액정 표시장치 및 액정 표시장치 제조방법 |
| KR100686228B1 (ko) | 2000-03-13 | 2007-02-22 | 삼성전자주식회사 | 사진 식각용 장치 및 방법, 그리고 이를 이용한 액정 표시장치용 박막 트랜지스터 기판의 제조 방법 |
| KR100695303B1 (ko) * | 2000-10-31 | 2007-03-14 | 삼성전자주식회사 | 제어 신호부 및 그 제조 방법과 이를 포함하는 액정 표시장치 및 그 제조 방법 |
| KR20020036023A (ko) | 2000-11-07 | 2002-05-16 | 구본준, 론 위라하디락사 | 액정 표시 장치용 어레이 기판의 제조 방법 |
| JP2002184999A (ja) | 2000-12-14 | 2002-06-28 | Toshiba Corp | 表示装置用アレイ基板の製造方法 |
| KR20020056111A (ko) | 2000-12-29 | 2002-07-10 | 구본준, 론 위라하디락사 | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 |
| KR100413668B1 (ko) | 2001-03-29 | 2003-12-31 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판 제조방법 |
| JP3696127B2 (ja) | 2001-05-21 | 2005-09-14 | シャープ株式会社 | 液晶用マトリクス基板の製造方法 |
| KR100464204B1 (ko) | 2001-06-08 | 2005-01-03 | 엘지.필립스 엘시디 주식회사 | 그레이톤 마스크 및 이를 이용한 액정디스플레이 제조방법 |
| KR100850379B1 (ko) | 2002-01-29 | 2008-08-04 | 비오이 하이디스 테크놀로지 주식회사 | 고개구율 액정표시장치의 제조방법 |
| KR100416853B1 (ko) | 2002-03-26 | 2004-02-05 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판과 박막트랜지스터 제조방법 |
| JP4118704B2 (ja) | 2003-02-25 | 2008-07-16 | 株式会社半導体エネルギー研究所 | 液晶表示装置の作製方法 |
| JP4118706B2 (ja) | 2003-02-25 | 2008-07-16 | 株式会社半導体エネルギー研究所 | 液晶表示装置の作製方法 |
| KR100961946B1 (ko) * | 2003-05-13 | 2010-06-10 | 삼성전자주식회사 | 수직 배향형 액정 표시 장치 |
| KR100997968B1 (ko) * | 2003-10-13 | 2010-12-02 | 삼성전자주식회사 | 박막 트랜지스터 표시판의 제조 방법 |
| KR101039022B1 (ko) * | 2004-02-11 | 2011-06-03 | 삼성전자주식회사 | 접촉부 및 그의 제조 방법, 박막 트랜지스터 표시판 및그의 제조방법 |
-
2004
- 2004-06-29 KR KR1020040049566A patent/KR101061844B1/ko active IP Right Grant
-
2005
- 2005-05-10 US US11/125,911 patent/US7422916B2/en active Active
- 2005-06-28 JP JP2005188822A patent/JP4888629B2/ja active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0915628A (ja) * | 1995-06-30 | 1997-01-17 | Hitachi Ltd | 液晶表示装置 |
| JP2000111958A (ja) * | 1998-10-01 | 2000-04-21 | Samsung Electronics Co Ltd | ４枚のマスクを利用した液晶表示装置用薄膜トランジスタ基板の製造方法及び液晶表示装置用薄膜トランジスタ基板 |
| JP2000206571A (ja) * | 1998-12-31 | 2000-07-28 | Samsung Electronics Co Ltd | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
| JP2002055631A (ja) * | 2000-05-29 | 2002-02-20 | Semiconductor Energy Lab Co Ltd | 電気光学装置の作製方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008010334A1 (fr) * | 2006-07-19 | 2008-01-24 | Sharp Kabushiki Kaisha | substrat matriciel actif, panneau à cristaux liquides, affichage, récepteur de télévision |
| JPWO2008010334A1 (ja) * | 2006-07-19 | 2009-12-17 | シャープ株式会社 | アクティブマトリクス基板、液晶パネル、表示装置、テレビジョン受像機 |
| US8330883B2 (en) | 2006-07-19 | 2012-12-11 | Sharp Kabushiki Kaisha | Active matrix substrate, liquid crystal panel, display, television receiver |
| US7868958B2 (en) | 2006-09-05 | 2011-01-11 | Samsung Electronics Co., Ltd. | Manufacturing liquid crystal display with incremental removal of an insulating layer |
Also Published As
| Publication number | Publication date |
|---|---|
| US20050287692A1 (en) | 2005-12-29 |
| KR20060000639A (ko) | 2006-01-06 |
| US7422916B2 (en) | 2008-09-09 |
| JP4888629B2 (ja) | 2012-02-29 |
| KR101061844B1 (ko) | 2011-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4888629B2 (ja) | 薄膜トランジスタ表示板の製造方法 | |
| JP5106762B2 (ja) | 薄膜トランジスタ表示板及びその製造方法 | |
| JP5153999B2 (ja) | 薄膜トランジスタ表示板の製造方法 | |
| JP4895102B2 (ja) | 薄膜トランジスタ表示板 | |
| JP2006072355A (ja) | 薄膜トランジスタ表示板及びその製造方法 | |
| JP2006108612A (ja) | 薄膜トランジスタ表示板の製造方法 | |
| US8405082B2 (en) | Thin film transistor array substrate and manufacturing method thereof | |
| KR101219041B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| JP4898229B2 (ja) | 光マスク、及びそれを用いた薄膜トランジスタ表示パネルの製造方法 | |
| JP2007108746A (ja) | 薄膜トランジスタ表示板の製造方法 | |
| KR101090257B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR20060083247A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| JP2007142411A (ja) | 薄膜トランジスタ表示板及びその製造方法 | |
| KR101090256B1 (ko) | 광마스크 및 이를 이용한 박막 트랜지스터 표시판의 제조방법 | |
| KR20060089526A (ko) | 박막 트랜지스터 표시판과 그 제조 방법 | |
| KR20060060334A (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 | |
| KR20050093881A (ko) | 박막 트랜지스터 표시판의 제조 방법 | |
| KR20070014336A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR20060019028A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR20060016925A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR20060125254A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR20070056246A (ko) | 박막 트랜지스터 표시판의 제조 방법 | |
| KR20060058967A (ko) | 박막 트랜지스터 표시판의 제조 방법 | |
| KR20060046222A (ko) | 박막 트랜지스터 표시판의 제조 방법 | |
| KR20060019079A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080603 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101005 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110105 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110215 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110516 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111101 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111129 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4888629 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141222 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141222 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141222 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |