KR101039022B1 - 접촉부 및 그의 제조 방법, 박막 트랜지스터 표시판 및그의 제조방법 - Google Patents
접촉부 및 그의 제조 방법, 박막 트랜지스터 표시판 및그의 제조방법 Download PDFInfo
- Publication number
- KR101039022B1 KR101039022B1 KR1020040008956A KR20040008956A KR101039022B1 KR 101039022 B1 KR101039022 B1 KR 101039022B1 KR 1020040008956 A KR1020040008956 A KR 1020040008956A KR 20040008956 A KR20040008956 A KR 20040008956A KR 101039022 B1 KR101039022 B1 KR 101039022B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- line
- wiring
- contact
- forming
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims description 55
- 238000004519 manufacturing process Methods 0.000 title description 25
- 238000000034 method Methods 0.000 claims abstract description 40
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 32
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 229910000838 Al alloy Inorganic materials 0.000 claims abstract description 21
- 239000010408 film Substances 0.000 claims description 106
- 239000004065 semiconductor Substances 0.000 claims description 40
- 238000003860 storage Methods 0.000 claims description 32
- 238000002161 passivation Methods 0.000 claims description 30
- 239000011651 chromium Substances 0.000 claims description 27
- 239000004020 conductor Substances 0.000 claims description 25
- 229910052804 chromium Inorganic materials 0.000 claims description 22
- 229910052750 molybdenum Inorganic materials 0.000 claims description 22
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 21
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 21
- 239000011733 molybdenum Substances 0.000 claims description 21
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 18
- 238000006243 chemical reaction Methods 0.000 claims description 16
- 239000000126 substance Substances 0.000 claims description 16
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 14
- 229910052721 tungsten Inorganic materials 0.000 claims description 14
- 239000010937 tungsten Substances 0.000 claims description 14
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 claims description 12
- 229910045601 alloy Inorganic materials 0.000 claims description 12
- 239000000956 alloy Substances 0.000 claims description 12
- 229910052726 zirconium Inorganic materials 0.000 claims description 12
- 230000001681 protective effect Effects 0.000 claims description 9
- 239000010936 titanium Substances 0.000 claims description 9
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 claims description 8
- 229910052719 titanium Inorganic materials 0.000 claims description 7
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 6
- 229910001080 W alloy Inorganic materials 0.000 claims description 4
- 238000009413 insulation Methods 0.000 claims description 3
- 241000270730 Alligator mississippiensis Species 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 164
- 229910021417 amorphous silicon Inorganic materials 0.000 description 48
- 239000012535 impurity Substances 0.000 description 37
- 229920002120 photoresistant polymer Polymers 0.000 description 14
- 238000000206 photolithography Methods 0.000 description 10
- 239000011368 organic material Substances 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 229910010272 inorganic material Inorganic materials 0.000 description 6
- 239000011147 inorganic material Substances 0.000 description 6
- 239000011810 insulating material Substances 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- 206010034972 Photosensitivity reaction Diseases 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 4
- 230000036211 photosensitivity Effects 0.000 description 4
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 3
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 3
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910001928 zirconium oxide Inorganic materials 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- GEIAQOFPUVMAGM-UHFFFAOYSA-N Oxozirconium Chemical compound [Zr]=O GEIAQOFPUVMAGM-UHFFFAOYSA-N 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- WGLPBDUCMAPZCE-UHFFFAOYSA-N Trioxochromium Chemical compound O=[Cr](=O)=O WGLPBDUCMAPZCE-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000001055 blue pigment Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910000423 chromium oxide Inorganic materials 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000001056 green pigment Substances 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000000049 pigment Substances 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000001054 red pigment Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 229910001930 tungsten oxide Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- A—HUMAN NECESSITIES
- A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
- A47J—KITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
- A47J37/00—Baking; Roasting; Grilling; Frying
- A47J37/04—Roasting apparatus with movably-mounted food supports or with movable heating implements; Spits
- A47J37/045—Roasting apparatus with movably-mounted food supports or with movable heating implements; Spits with endless conveyors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- A—HUMAN NECESSITIES
- A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
- A47J—KITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
- A47J37/00—Baking; Roasting; Grilling; Frying
- A47J37/06—Roasters; Grills; Sandwich grills
- A47J37/0611—Roasters; Grills; Sandwich grills the food being cooked between two heating plates, e.g. waffle-irons
-
- A—HUMAN NECESSITIES
- A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
- A47J—KITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
- A47J37/00—Baking; Roasting; Grilling; Frying
- A47J37/06—Roasters; Grills; Sandwich grills
- A47J37/07—Roasting devices for outdoor use; Barbecues
- A47J37/0786—Accessories
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
- G02F1/13629—Multilayer wirings
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Manufacturing & Machinery (AREA)
- Food Science & Technology (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명에 따른 접촉부 형성 방법은 기판 위에 제1 배선을 형성하는 단계, 제1 배선을 덮으며 제1 배선의 일부분을 노출하는 접촉구를 가지는 절연막을 형성하는 단계, 접촉구에 의해 노출되는 제1 배선의 표면에 접촉층을 형성하는 단계, 접촉층을 통하여 제1 배선과 연결되는 제2 배선을 형성하는 단계를 포함하고, 제1 배선은 알루미늄 또는 알루미늄 합금으로 형성하고, 제2 배선은 ITO 또는 IZO로 형성한다.
박막트랜지스터표시판, 저항, 알루미늄
Description
도 1은 본 발명의 제1 실시예에 따른 박막 트랜지스터 표시판의 배치도이고,
도 2는 도 1의 Ⅱ-Ⅱ′선을 따라 자른 단면도이고,
도 3a, 도 4a, 도 5a 및 도 6a는 제1 실시예에 따른 박막 트랜지스터 표시판을 제조하는 방법 중 중간 단계에서의 배치도이고,
도 3b는 IIIb-IIIb' 선을 따라 자른 단면도이고,
도 4b는 도 4a의 IVb-IVb' 선을 따라 자른 단면도이고,
도 5b는 도 5a의 Vb-Vb' 선을 따라 자른 단면도이고,
도 6b는 도 6a의 VIb-VIb' 선을 따라 자른 단면도이고,
도 7은 도 6b의 다음 단계에서의 단면도이고,
도 8은 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판의 배치도이고,
도 9는 도 8의 IX-IX'선을 따라 절단한 단면도이고,
도 10a, 도 13a 및 도 14a는 제2 실시예에 따른 박막 트랜지스터 표시판을 제조하는 방법 중 중간 단계에서의 배치도이고,
도 10b는 도 10a의 Xb-Xb'선을 따라 자른 단면도이고,
도 11은 도 10b의 다음 단계에서의 단면도이고,
도 12는 도 11의 다음 단계에서의 단면도이고,
도 13b는 도 13a의 XIIIb-XIIIb'선을 따라 자른 단면도이고,
도 14b는 도 14a의 XIVb-XIVb'선을 따라 자른 단면도이고,
도 15는 도 14b의 다음 단계에서의 단면도이고,
도 16은 본 발명의 제3 실시예에 따른 박막 트랜지스터 표시판의 배치도이고,
도 17은 도 16의 XVII-XVII'선을 따라 자른 단면도이고,
도 18a 및 도 19a는 제3 실시예에 따른 박막 트랜지스터 표시판을 제조하는 방법 중 중간 단계에서의 배치도이고,
도 18b는 도 18a의 XVIIIb-XVIIIb'선을 따라 자른 단면도이고,
도 19b는 도 19a의 XIXb-XIXb'선을 따라 자른 단면도이고,
도 20은 도 19b의 다음 단계에서의 단면도이다.
※도면의 주요 부분에 대한 부호의 설명※
110 : 절연 기판 121 : 게이트선
124 : 게이트 전극 131 : 유지 전극선
140 : 게이트 절연막 151, 154 : 반도체층
161, 165 : 저항성 접촉층 700 : 접촉층
171 : 데이터 선 173 : 소스 전극
175 : 드레인 전극 190 : 화소 전극
본 발명은 접촉부 및 그의 제조 방법, 박막 트랜지스터 표시판 및 그의 제조방법 에 관한 것이다.
박막 트랜지스터(Thin Film Transistor, TFT) 표시판은 액정 표시 장치나 유기 EL(Electro Luminescence) 표시 장치 등에서 각 화소를 독립적으로 구동하기 위한 회로 기판으로써 사용된다. 박막 트랜지스터 표시판은 주사 신호를 전달하는 주사 신호선 또는 게이트선과 화상 신호를 전달하는 화상 신호선 또는 데이터선이 형성되어 있고, 게이트선 및 데이터선과 연결되어 있는 박막 트랜지스터, 박막 트랜지스터와 연결되어 있는 화소 전극 등을 포함하고 있다.
박막 트랜지스터 표시판의 동작에서는 표시판의 동작에서는 게이트선 및 데이터선 등을 통해서 주사 신호 및 데이터 신호가 전달되며 박막 트랜지스터는 주사 신호에 따라 화소 전극에 전달되는 데이터 신호를 제어한다.
이때 게이트선 및 데이터선은 금속 따위의 도전성 물질로 형성하고 화소 전극은 투명한 도전 물질인 ITO(indium thin oxide), IZO(indium zinc oxide) 등으로 형성하게 되며, ITO 및 IZO는 게이트선 및 데이터선이 외부의 구동 회로와 연결될 때 접촉 신뢰도를 확보하기 위해 보조막으로 사용되기도 한다.
이러한 박막 트랜지스터 표시판이 대면적화 및 고정밀화됨에 따라 배선 저항이 증가하여 신호의 지연 및 찌그러짐 등이 발생하여 표시 특성이 저하되며, 이러한 문제점을 해결하기 위해서 게이트선 및 데이터선은 저저항 금속인 알루미늄, 알 루미늄 합금 등을 사용하여 배선 저항을 줄이려는 노력이 시도되고 있다.
그러나 알루미늄 및 알루미늄 합금은 ITO 또는 IZO 등과의 접촉시에 접촉부의 접촉 저항이 증가하거나 부식을 야기하는 문제점이 발생하여, 이들을 직접 연결하기가 어렵다.
따라서 투명 도전막과 신호선을 연결하기 위해서는 투명 도전막과 연결되는 신호선의 일부에 Ti, Cr, Mo 등과 같이 투명 도전막과 접촉 특성이 우수한 보조층을 추가하여 투명 도전막과 신호선을 연결한다.
하지만, 이러한 제조 방법은 보조층을 형성하는 공정이 추가되거나, 접촉부에서 알루미늄막을 제거하는 공정이 추가되어 제조 공정이 복잡하고 이로 인한 생산성의 저하 및 생산비가 증가하는 문제점이 있다. 또한, 알루미늄막을 제거할 때 접촉부에서 언더컷 등이 발생하여 접촉부의 프로파일이 나빠지거나 언더컷이 발생한 부분에서 드러난 알루미늄막이 부식되는 문제점이 발생한다.
본 발명은 상기한 문제점을 해결하기 위한 것으로써 저저항의 도전 물질로 이루어진 신호선을 사용하면서 제조 공정을 단순화할 수 있는 접촉부 및 그의 제조 방법, 박막 트랜지스터 표시판 및 그의 제조방법을 제공하는 것이다.
상기한 목적을 달성하기 위한 본 발명에 따른 접촉부 형성 방법은 기판 위에 제1 배선을 형성하는 단계, 제1 배선을 덮으며 제1 배선의 일부분을 노출하는 접촉구를 가지는 절연막을 형성하는 단계, 접촉구에 의해 노출되는 제1 배선의 표면에 접촉층을 형성하는 단계, 접촉층을 통하여 제1 배선과 연결되는 제2 배선을 형성하는 단계를 포함하고, 제1 배선은 알루미늄 또는 알루미늄 합금으로 형성하고, 제2 배선은 ITO 또는 IZO 으로 형성한다.
여기서 접촉층은 도전 물질을 포함하는 화학적 전환 용액에 기판을 담가 형성하는 것이 바람직하다.
이때 화학적 전환 용액은 지르코늄, 텅스텐, 몰리브덴 또는 크롬 중 적어도 하나를 포함하는 것이 바람직하다.
상기한 목적을 달성하기 위한 본 발명에 따른 박막 트랜지스터 표시판의 제조 방법은 기판 위에 게이트선을 형성하는 단계, 게이트선을 덮는 게이트 절연막을 형성하는 단계, 게이트 절연막 위에 반도체층을 형성하는 단계, 반도체층 위에 저항성 접촉층을 형성하는 단계, 저항성 접촉층 또는 게이트 절연막 위에 데이터선 및 드레인 전극을 형성하는 단계, 기판 위에 드레인 전극을 노출하는 접촉구를 가지는 보호막을 형성하는 단계, 접촉구에 의해 노출되는 드레인 전극의 표면에 접촉층을 형성하는 단계를 포함한다.
여기서 접촉층은 도전 물질을 포함하는 화학적 전환 용액에 기판을 담가 형성하는 것이 바람직하다.
그리고 화학적 전환 용액은 지르코늄, 텅스텐, 몰리브덴 또는 크롬 중 적어도 하나를 포함하는 것이 바람직하다.
또한, 보호막을 형성하는 단계에서 데이터선 또는 게이트선 중 적어도 하나의 선의 한쪽 끝부분을 노출하는 접촉구를 형성하는 단계를 포함하는 것이 바람직하 다.
또한, 게이트선과 동일한 층에 게이트선과 나란한 유지 전극선을 형성하는 단계를 더 포함할 수 있다.
이때 보호막을 형성하는 단계에서 유지 전극선의 한쪽 끝부분을 노출하는 접촉구를 형성하는 단계를 포함하는 것이 바람직하다.
또한, 접촉구에 의해 노출되는 게이트선, 데이터선 또는 유지 전극선의 한쪽 끝부분의 표면에 접촉층을 형성하는 단계를 포함하는 것이 바람직하다.
상기한 다른 목적을 달성하기 위한 본 발명에 따른 접촉부는 기판, 기판 위에 형성되어 있는 제1 배선, 제1 배선을 덮으며 제1 배선의 일부분을 노출하는 접촉구를 가지는 절연막, 접촉구에 의해 노출되는 제1 배선의 표면에 형성되어 있는 접촉층, 절연막 위에 형성되며 접촉층을 통하여 제1 배선과 연결되는 제2 배선, 제1 배선은 알루미늄 또는 알루미늄 합금으로 형성되어 있고, 제2 배선은 ITO 또는 IZO 으로 형성되어 있다.
여기서 접촉층은 지르코늄, 텅스텐, 몰리브덴, 크롬 또는 이들을 포함하는 합금 중 하나를 포함하는 것이 바람직하다.
그리고 제1 배선 아래에 형성되어 있는 하부 금속 배선을 더 포함할 수 있다.
이때 하부 금속 배선은 크롬, 티타늄, 몰리브덴, 몰리브덴 텅스텐 합금 중 적어도 하나를 포함하는 도전막으로 형성되어 있는 것이 바람직하다.
상기한 다른 목적을 달성하기 위한 본 발명에 따른 박막 트랜지스터 표시판은 절연 기판, 절연 기판 위에 형성되어 있는 게이트선, 게이트선 위에 형성되어 있는 게이 트 절연막, 게이트 절연막 위에 형성되어 있는 반도체층, 반도체층과 적어도 일부분이 중첩하는 소스 전극을 가지며 게이트선과 교차하는 데이터선, 반도체층과 적어도 일부분이 중첩하며 게이트 전극을 중심으로 소스 전극과 일정한 간격을 유지하는 드레인 전극, 드레인 전극 및 데이터선을 덮으며 드레인 전극을 노출하는 제1 접촉구를 가지는 보호막, 제1 접촉구를 통하여 드러난 드레인 전극 상부에만 형성되어 있으며 산화 도전막으로 이루어진 제1 접촉층, 보호막 위에 형성되며 제1 접촉층을 통하여 드레인 전극과 전기적으로 연결되어 있는 화소 전극을 포함한다.
여기서 데이터선 및 드레인 전극 위에 형성되어 있는 색필터를 더 포함할 수 있다.
그리고 게이트선과 동일한 층에 형성되며 게이트선과 나란한 유지 전극선을 더 포함할 수 있다.
이때 유지 전극선은 알루미늄 또는 알루미늄 합금으로 형성되어 있는 것이 바람직하다.
여기서 보호막 및 게이트 절연막은 유지 전극선의 일부를 드러내는 제2 접촉구를 가지며, 화소 전극과 동일한 층에 형성되어 있으며 제2 접촉구를 통하여 드러난 유지 전극선 일부 위에 형성된 제2 접촉층, 제2 접촉층을 통하여 유지 전극선과 전기적으로 연결되는 접촉 보조 부재를 더 포함할 수 있다.
또한, 데이터선 또는 게이터선 중 적어도 한개 선의 한쪽 끝부분의 소정 영역에 형성되어 있으며 산화 도전막으로 이루어지는 제3 접촉층을 포함하고, 보호막은 제3 접촉층을 노출하는 제3 접촉구를 통해 제3 접촉층과 전기적으로 연결되는 접촉 보조 부재를 더 포함할 수 있다.
또한, 반도체층과 데이터선 사이에 형성되어 있는 저항성 접촉층을 더 포함할 수 있으며, 데이터선, 소스 전극 및 드레인 전극은 저항성 접촉층과 동일한 평면 패턴을 가지고, 반도체층은 드레인 전극과 소스 전극 사이의 채널을 제외하고 동일한 평면 패턴을 가지는 것이 바람직하다.
또한, 제1 접촉층은 지르코늄, 텅스텐, 몰리브덴, 크롬 또는 이들을 포함하는 합금 중 하나를 포함하는 것이 바람직하다.
또한, 게이트선은 알루미늄 또는 알루미늄 합금으로 이루어진 도전층을 포함하는 것이 바람직하다.
또한, 데이터선은 알루미늄 또는 알루미늄 합금을 포함하는 제1 도전층을 포함하는 것이 바람직하다.
또한, 데이터선은 제1 도전층 아래에 형성되어 있는 제2 도전층을 더 포함할 수 있다.
이때 제2 도전층은 크롬, 티타늄, 몰리브덴, 몰리브덴 텅스텐 합금 중 적어도 하나를 포함하는 도전막이 형성되어 있는 것이 바람직하다.
또한, 제2 접촉층은 지르코늄, 텅스텐, 몰리브덴, 크롬 또는 이들을 포함하는 합금 중 하나를 포함하는 것이 바람직하다.
또한, 제3 접촉층은 지르코늄, 텅스텐, 몰리브덴, 크롬 또는 이들을 포함하는 합금 중 하나를 포함하는 것이 바람직하다.
이하 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하 는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 '위에' 있다고 할 때, 이는 다른 부분 '바로 위에' 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 '바로 위에' 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 실시예에 따른 박막 트랜지스터 표시판 및 그의 제조방법에 대하여 도면을 참고로 하여 상세하게 설명한다.
[제1 실시예]
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 2는 도 1의 박막 트랜지스터 표시판을 II-II' 선을 따라 잘라 도시한 단면도이다.
도 1 및 도 2에 도시한 바와 같이, 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판은 유리(glass) 또는 유연성(flexible)을 가지는 투명한 절연 물질 등으로 이루어지는 투명한 절연 기판(110) 위에 복수의 게이트선(gate line)(121), 복수의 유지 전극선(131)이 형성되어 있다.
게이트선(121)은 게이트 신호를 전달하며, 각 게이트선(121)의 일부분은 박막 트랜지스터의 게이트 전극(gate electrode)(124)을 이루는데, 게이트 전극(124)은 다양한 모양으로 변형되어 게이트선(121)의 돌출부가 될 수도 있다.
그리고 유지 전극선(131)은 화소의 유지 용량을 증가시키기 위해서 화소 영역 안에 형성되고, 게이트선(121)과 분리되어 있으며, 주로 가로 방향으로 뻗어 있다. 유지 전극선(131)은 다른 표시판(도시하지 않음)의 공통 전극(common electrode)(도시하지 않음)에 인가되는 공통 전압(common voltage) 따위의 미리 정해진 소정의 전압을 인가 받는다. 그리고 유지 용량을 증가시키기 위해서 유지 전극선(131)은 복수개의 가지(도시하지 않음)를 가질 수 있다.
게이트선(121), 유지 전극선(131)은 저저항의 도전 물질인 알루미늄 또는 알루미늄 합금으로 이루어져 있다.
그리고 게이트선(121) 및 유지 전극선(131) 위에는 질화규소(SiNx) 따위로 이루어진 게이트 절연막(140)이 형성되어 있다.
게이트 절연막(140) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 등으로 이루어진 복수의 선형 반도체층 (151)이 형성되어 있다. 선형 반도체층(151)은 주로 세로 방향으로 뻗어 있으며 이로부터 게이트 전극(124)까지 확대 형성되어 있는 복수의 돌출부 (extension)(154)를 가진다.
그리고 선형 반도체층(151)은 후술하는 소스 전극(173)과 드레인 전극(175) 사이에 가려지지 않는 부분을 가지고 있으며, 선형 반도체층(151)의 폭이 데이터선(171)의 폭보다 작다.
반도체층(151, 154)의 상부에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 복수의 선형 및 섬형 저항성 접촉층(ohmic contact)(161, 165)이 형성되어 있다. 선형 저항성 접촉층(161)은 복수의 돌출부(163)를 가지고 있으며, 이 돌출부(163)와 섬형 접촉층(165)은 쌍을 이루어 반도체층(151)의 돌출부(154) 위에 위치한다.
저항성 접촉층(161, 165)은 그 하부의 반도체층(151, 154)과 그 상부의 데이터선(171) 및 드레인 전극(175) 사이에만 존재하며 이들 사이의 접촉 저항을 낮추어 주는 역할을 한다. 저항성 접촉층(161, 165)은 반도체층(151)의 소정 영역을 제외하고 반도체층(151)과 동일한 평면 패턴을 가진다. 반도체층(154)의 소정 영역은 박막 트랜지스터의 채널을 형성하는 채널부이다.
반도체층(151)은 게이트선(121)과 데이터선(171) 사이의 절연을 강화하기 위하여 게이트선(121)과 만나는 부분에서 폭이 커질 수 있다(도시하지 않음). 그리고 반도체층(151)과 데이터선(171) 사이의 기생 용량에 따라 데이터선(171) 아래의 선형 반도체층(151) 부분은 형성하지 않을 수 있다.
반도체층(151, 154)과 저항성 접촉층(161, 165)의 측벽은 테이퍼지도록 형성되어 이들 위에 형성되는 층이 잘 밀착될 수 있도록 형성되어 있다.
저항 접촉층(161, 165) 및 게이트 절연막(140) 위에는 각각 복수의 데이터선(data line)(171)과 복수의 드레인 전극(drain electrode)(175)이 형성되어 있다.
데이터선(171)은 선형 저항성 접촉층(161) 위에 형성되고, 주로 세로 방향으 로 뻗어 게이트선(121)과 교차하며 데이터 전압(data voltage)을 전달한다. 그리고 드레인 전극(175)은 섬형 저항성 접촉층(165) 위에 형성되어 있다.
각 데이터선(171)에서 드레인 전극(175)을 향하여 뻗은 복수의 가지가 소스 전극(source electrode)(173)을 이룬다. 한 쌍의 소스 전극(173)과 드레인 전극(175)은 서로 분리되어 있으며 게이트 전극(124)에 대하여 서로 반대쪽에 위치한다. 게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)은 반도체층(151)의 돌출부(154)와 함께 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 돌출부(154)에 형성되어 있다.
여기서 데이터선(171)의 한쪽 끝부분은 접촉부를 통해 데이터 구동 회로(도시하지 않음)로부터 전달되는 신호를 전달받기 위해서 데이터선(171) 폭보다 넓을 수 있다. 그리고 드레인 전극(175)은 화소 전극(190)과 연결되는 부분이 유지 전극선(131)과 중첩하고 있다.
데이터선(171), 드레인 전극(175) 또한, 알루미늄 또는 알루미늄 합금 등으로 이루어져 있다.
기판 위에는 데이터선(171), 드레인 전극(175) 및 노출된 반도체층(154)을 덮도록 보호막(180)이 형성되어 있다.
보호막(180)은 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기 물질, 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질, 또는 무기 물 질인 질화 규소 따위로 이루어진다.
여기서 보호막(180)을 유전율이 4.0 이하의 저유전율 유기 물질로 형성할 수 있으며, 이때는 무기 물질로 형성할 때보다 보호막(180)의 두께가 두껍게 형성되므로 화소 전극(190)과 데이터선(171) 사이의 커플링 현상이 발생하지 않아 후술되는 화소 전극(190)의 가장 자리를 데이터선(171)과 중첩하여 화소의 개구율을 최대로할 수 있다.
보호막(180)에는 데이터선(171), 게이트선(121) 및 드레인 전극(175)에 외부 신호를 인가하기 위한 접촉부가 형성되어 있다. 접촉부는 게이트선(121), 데이터선(171) 및 드레인 전극(175)을 노출하는 복수개의 접촉구(contact hole) (181, 182, 185)와 접촉구(181, 182, 185)에 의해 노출되는 하부 도전층(121, 171, 175)의 표면에 형성되어 있는 접촉층(700)을 포함한다.
그리고 게이트선(121) 및 데이터선(171)의 접촉부는 보호막(180) 위에 형성되며 접촉구(181, 182)를 통해 접촉층(700)과 연결되어 있는 접촉 보조 부재(81, 82)를 더 포함한다.
접촉층(700)은 하부에 위치하며 알루미늄 또는 알루미늄 합금으로 이루어지는 게이트선(121), 데이터선(171), 드레인 전극(175)의 일부가 접촉구를 통하여 외부로 드러나는 것을 방지하여 외기에 의한 부식이 발생하는 것을 방지한다.
그리고 화소 전극 또는 접촉 보조 부재와 접촉 특성을 확보하는 기능을 가지며, 접촉층(700)은 ITO, IZO와 접촉 특성이 우수한 도전 물질을 포함한다. 도전 물질로는 예를 들어 지르코늄(Zr), 몰리브덴(Mo), 텅스텐(W), 크롬(Cr) 등을 포함하 는 산화 도전 물질로 이루어진다.
이때 접촉층(700)은 게이트선(121), 데이터선(171), 드레인 전극(175) 중 접촉 구멍을 통하여 드러난 상부에만 형성되어 있어 접촉구과 동일한 경계선을 가진다.
보호막(180) 위에는 접촉 보조 부재(81, 82)와 함께 ITO(indium tin oxide) 또는 IZO(Indium zinc oxide)로 이루어진 복수의 화소 전극(pixel electrode)(190)이 형성되어 있다.
화소 전극(190)은 접촉구(185)을 통하여 드레인 전극(175)과 물리적·전기적으로 연결되어 드레인 전극(175)으로부터 데이터 전압을 인가 받는다. 데이터 전압이 인가된 화소 전극(190)은 다른 표시판의 공통 전극(도시하지 않음)과 함께 전기장을 생성함으로써 두 전극 사이의 액정 분자들을 재배열 시킨다.
그리고 화소 전극(190)은 공통 전압과 같은 일정한 전압이 인가되는 유지 전극선(131) 사이에 유지 축전기를 형성한다. 보호막(180)을 저유전율 유기 물질로 형성할 경우에는 화소 전극(190)을 이웃하는 게이트선(121) 및 데이터선(171)과 일부분 중첩하여 개구율(aperture ratio)을 높일 수 있다.
접촉 보조 부재(81, 82)는 각각 접촉구(181, 182)를 통하여 각각 게이트선 (121) 및 데이터선(171)의 한쪽 끝 부분과 접촉층(700)을 통하여 전기적으로 연결된다.
접촉 보조 부재(81, 82)는 게이트선(121) 및 데이터선(171)과 외부의 구동 회로와의 접착성을 보완하기 위한 것으로 특히, 칩의 형태로 기판(110) 또는 가용성 회로 기판(도시하지 않음) 위에 장착되는 경우에 필요한 것으로 구동 회로가 기판(110) 위에 직접 박막 트랜지스터 등을 통하여 만들어지는 경우에서는 게이트선(121) 또는 데이터선(171)의 끝 부분은 직접 구동 회로의 출력단에 연결된다.
그러면, 기술한 액정 표시 장치용 박막 트랜지스터 표시판의 제조 방법에 대하여 도 3a 내지 7과 앞서의 도 1 및 도 2를 참고로 하여 상세히 설명한다.
도 3a, 도 4a, 도 5a 및 도 6a는 제1 실시예에 따른 박막 트랜지스터 표시판을 제조하는 방법 중 중간 단계에서의 배치도이고, 도 3b는 IIIb-IIIb'선을 따라 자른 단면도이고, 도 4b는 도 4a의 IVb-IVb' 선을 따라 자른 단면도이고, 도 5b는 도 5a의 Vb-Vb'선을 따라 자른 단면도이고, 도 6b는 도 6a의 VIb-VIb'선을 따라 자른 단면도이고, 도 7은 도 6b의 다음 단계에서의 단면도이다.
먼저, 도 3a 및 도 3b에 도시한 바와 같이, 투명한 절연 기판(110) 위에 금속막을 형성한 후 사진 식각 공정으로 금속막을 패터닝하여 게이트 전극을 가지는 게이트선(121)을 형성한다. 이때 금속막은 알루미늄 또는 알루미늄 합금을 스퍼터링 등의 방법으로 형성한다.
이후 도 4a 및 도 4b에 도시한 바와 같이, 게이트선(121)을 덮는 질화 규소 등의 절연 물질을 증착하여 게이트 절연막(140)을 형성한다. 그런 다음, 게이트 절연막(140) 위에 불순물이 도핑되지 않는 비정질 규소, 불순물이 도핑된 비정질 규소를 증착하여 불순물이 도핑되지 않은 비정질 규소막, 불순물이 도핑된 비정질 규소막을 순차적으로 적층한다.
불순물이 도핑되지 않은 비정질 규소막은 수소화 비정질 규소(hydrogenated amorphous silicon) 등으로 형성하며 불순물이 도핑된 비정질 규소막은 인(P) 등의 n형 불순물이 고농도로 도핑된 비정질 규소 또는 실리사이드로 형성한다.
그리고 마스크를 이용한 사진 식각 공정으로 패터닝하여 불순물이 도핑된 비정질 규소막, 불순물이 도핑되지 않은 비정질 규소막을 차례로 패터닝하여 반도체층(151, 154)과 그 상부에 저항성 접촉층(161, 164)을 형성한다.
이어, 도 5a 및 도 5b에 도시한 바와 같이, 기판 위에 금속을 스퍼터링 방법으로 증착한 후 사진 식각 공정으로 패터닝하여 소스 전극(173)을 가지는 데이터선(171) 및 드레인 전극(175)을 형성한다.
여기서 데이터선(171) 및 드레인 전극(175)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속 따위로 이루어진 상부 도전막(171b, 175b)과 이러한 상부 도전막(171b, 175b) 아래에 다른 물질, 예를 들어 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴(Mo) 및 이들의 합금[보기: 몰리브덴-텅스텐(MoW) 합금] 따위로 이루어진 하부 도전막(171a, 175a)으로 이루어진다.
이어, 소스 전극(173)과 드레인 전극(175)으로 가리지 않는 저항성 접촉층(164)을 식각하여 소스 전극(173)과 드레인 전극(175) 사이의 반도체층(154)을 드러내고 저항성 접촉층(164)을 두 부분(161, 165)으로 분리한다.
다음 도 6a 및 도 6b에 도시한 바와 같이, 질화 규소, 산화 규소와 같은 무기 물질 및 저유전율을 가지는 유기 물질을 적층하여 보호막(180)을 형성한다. 이후 사진 식각 공정으로 보호막(180)을 식각하여 접촉구(181, 182, 185)를 형성한다. 감광성을 가지는 유기 물질로 보호막(180)을 형성하는 경우에는 감광막 패턴을 형 성하지 않고, 보호막(180)을 광마스크를 이용하여 노광한 후 현상한다.
다음 도 7에 도시한 바와 같이, 기판(110)을 화학적 전환 용액(chemical conversion solution)에 담가 접촉구(181, 182, 185)에 의해 노출되는 게이트선 (121) 및 데이터선(171)의 한쪽 끝부분과 드레인 전극(175)의 일부 위에 접촉층(700)을 형성한다. 화학적 전환 용액은 지르코늄(Zr), 몰리브덴(Mo), 크롬(Cr) 등의 금속을 포함한다.
이전에 보호막을 패터닝하여 접촉구(181, 182, 185)를 형성한 직후에는 노출된 게이트선(121) 및 데이터선(171b)과 드레인 전극(175b)의 상부 표면에 알루미늄 산화막이 형성된다. 알루미늄 산화막은 알루미늄을 포함하는 도전막이 외기에 노출되면서 외기에 포함된 산소와 반응하여 형성되는 것으로 상부층과의 전기적 접촉성을 떨어뜨린다.
이후 기판을 화학적 전환 용액에 담그면 알루미늄 산화막내의 알루미늄은 화학적 전환 용액내의 금속 물질과 치환 반응에 의해 제거되어 접촉구(181, 182, 185)를 통하여 게이트선(121) 및 데이터선(171b)과 드레인 전극(175b) 상부의 알루미늄 산화막은 모두 제거되고 게이트선(121) 및 데이터선(171b)과 드레인 전극(175b) 상부에는 화학적 전환 용액에 포함되어 있는 지르코늄(Zr), 몰리브덴 (Mo), 크롬(Cr), 텅스텐(W) 등과 같은 도전 물질을 포함하는 접촉층(700)이 형성된다.
이러한 도전 물질을 포함하는 접촉층(700)은 산화 도전막으로 화학적 전환 용액에 포함된 금속에 따라 주성분이 달라지며, 예를 들어 산화지르코늄, 산화텅스 텐, 산화크롬 등으로 이루어진다. 하나의 예로 산화지르코늄(ZrO)로 이루어진 접촉층(700)을 형성하기 위해서는 Na2ZrO4, NaWO3, F-를 포함하는 화학적 전환 용액을 사용한다.
그리고 접촉층(700)은 접촉구(181, 182, 185)를 형성한 후 형성하기 때문에 접촉구(181, 182, 185)와 동일한 평면 패턴을 가진다.
이후 도 1 및 도 2에 도시한 바와 같이, 보호막(180) 위에 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 등의 투명한 도전 물질을 증착하고, 마스크를 이용한 사진 식각 공정으로 식각하여 접촉구(185)를 통해 드레인 전극(175)과 연결되는 화소 전극(190)을 형성하고 접촉구(181, 182)를 통해 게이트선(121) 및 데이터선(171)의 한쪽 끝부분과 연결되는 접촉 보조 부재(81, 82)를 형성한다. 이때 화소 전극(190)과 접촉 보조 부재(81, 82)는 접촉층(700)과 직접 접촉한다.
이처럼 본 발명에서와 같이 접촉층(700)을 형성하면, 게이트선 및 데이터선과 같은 신호선을 저저항을 가지는 알루미늄을 이용하여 형성할 때, 다른 도전막을 추가하여 다층 구조로 형성하지 않아도 되므로 제조 공정을 단순화할 수 있다. 따라서 박막 트랜지스터 표시판의 대면적화 고정세화에 대응할 수 있는 신호선을 용이하게 형성할 있다.
또한, 알루미늄을 이용할 때 신호선을 다층으로 형성하지 않아도 되므로 기판이 배선 방향으로 스트레스를 받아 기판이 휘거나 하는 문제점을 최소화할 수 있다.
그리고 다층막 구조에서는 접촉구를 통하여 드러난 신호선의 일부에서 알루미늄막을 제거하여야 하는데 본 발명에서는 알루미늄막을 제거할 필요가 없으므로 언더컷 등의 문제가 발생하지 않는다. 따라서 박막 트랜지스터 표시판의 접촉부에서는 접촉 불량 등이 발생하지 않아 접촉 신뢰도를 향상시킬 수 있으며, 접촉부의 접촉 저항을 최소화할 수 있다.
여기서 산화지르코늄의 두께는 0.2um 미만 정도이고, 접촉층은 35,000ohm/cm2 정도의 낮은 면저항을 가진다.
[제2 실시예]
이상의 실시예에 따른 박막 트랜지스터 표시판은 각각의 박막을 서로 다른 감광막 패턴을 식각 마스크로 이용한 사진 식각 공정으로 제조할 수 있는데, 박막 트랜지스터 표시판은 다른 실시예에 따른 제조 방법을 통하여 완성될 수 있다. 이때, 박막 트랜지스터 표시판은 앞의 실시예와 다른 구조를 가지는데, 이에 대하여 도면을 참조하여 구체적으로 설명하기로 한다.
먼저, 도 8 및 도 9를 참조하여 완성된 박막 트랜지스터 표시판의 구조에 대하여 구체적으로 설명하기로 한다. 도 8은 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 9는 도 8의 IX-IX'선을 따라 절단한 단면도이다.
도 8 및 도 9에 도시한 바와 같이, 대부분의 단층 구조는 도 1 및 도 2와 동일하다. 즉, 절연 기판(110) 위에 게이트선(121) 및 유지 전극선(131)이 형성되어 있다. 그리고, 게이트선(121) 및 유지 전극선(131)을 덮도록 게이트 절연막(140)이 형성되며, 게이트 절연막(140) 위에 반도체층(151), 저항성 접촉층(161, 165)이 형성되어 있고, 저항성 접촉층(161, 165) 위에 데이터선(175) 및 드레인 전극(175)이 형성되어 있으며, 이들(171, 175)를 덮도록 보호막(180)이 형성되어 있고, 보호막(180) 위에 드레인 전극(175)과 연결되는 화소 전극(190)이 형성되어 있다.
하지만, 데이터선(171) 및 드레인 전극(175)이 저항성 접촉층(161, 165)과 동일한 평면 패턴을 가지고, 반도체층(151)은 소스 전극(173)과 드레인 전극(175) 사이의 채널부가 연결되어 있는 것을 제외하고 저항성 접촉층(161, 165)과 동일한 평면 패턴을 가진다.
그럼 도 10a 및 도 15에 도시한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법 첨부한 도면과 함께 기 설명한 도 8 및 도 9를 참조하여 상세히 설명한다.
도 10a, 도 13a 및 도 14a는 제2 실시예에 따른 박막 트랜지스터 표시판을 제조하는 방법 중 중간 단계에서의 배치도이고, 도 10b는 도 10a의 Xb-Xb'선을 따라 자른 단면도이고, 도 11은 도 10b의 다음 단계에서의 단면도이고, 도 12는 도 11의 다음 단계에서의 단면도이고, 도 13b는 도 13a의 XIIIb-XIIIb'선을 따라 자른 단면도이고, 도 14b는 도 14a의 XIVb-XIVb'선을 따라 자른 단면도이고, 도 15는 도 14b의 다음 단계에서의 단면도이다.
먼저, 도 10a 및 도 10b에 도시한 바와 같이, 기판 위에 금속막을 형성한 후 사진 식각 공정으로 금속막을 패터닝하여 게이트 전극을 가지는 유지 전극선(131) 및 게이트선(121)을 형성한다. 이때 금속막은 알루미늄 또는 알루미늄 합금으로 형 성한다.
다음 도 11에 도시한 바와 같이, 게이트선(121) 및 유지 전극선(131)을 덮는 질화 규소 등의 절연 물질을 증착하여 게이트 절연막(140)을 형성한다. 그런 다음, 게이트 절연막(140) 위에 불순물이 도핑되지 않는 비정질 규소, 불순물이 도핑된 비정질 규소를 증착하여 불순물이 도핑되지 않은 비정질 규소막(150), 불순물이 도핑된 비정질 규소막(160)을 순차적으로 적층한다. 불순물이 도핑되지 않은 비정질 규소막(150)은 수소화 비정질 규소(hydrogenated amorphous silicon) 등으로 형성하며 불순물이 도핑된 비정질 규소막(160)은 인(P) 등의 n형 불순물이 고농도로 도핑된 비정질 규소 또는 실리사이드로 형성한다.
그런 다음 불순물이 도핑된 비정질 규소막(160) 위에 스퍼터링 등의 방법으로 금속을 증착하여 도전막(170)을 형성한다. 여기서 데이터선 및 드레인 전극은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속 따위로 이루어진 상부 도전막과 이러한 상부 도전막 아래에 다른 물질, 예를 들어 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴(Mo) 및 이들의 합금[보기: 몰리브덴-텅스텐(MoW) 합금] 따위로 이루어진 하부 도전막을 포함할 수 있다.
이후 도전막(170) 위에 감광막을 형성한 후 노광 및 현상하여 서로 다른 두께를 가지는 감광막 패턴(52, 54)을 형성한다.
이와 같이, 위치에 따라 감광막의 두께를 달리하는 방법으로 여러 가지가 있을 수 있는데, 노광 마스크에 투명 영역(transparent area)과 차광 영역(light blocking area)뿐 아니라 반투명 영역(translucent area)을 두는 것이 그 예이다. 반투명 영역에는 슬릿(slit) 패턴, 격자 패턴(lattice pattern) 또는 투과율이 중간이거나 두께가 중간인 박막이 구비된다. 슬릿 패턴을 사용할 때에는, 슬릿의 폭이나 슬릿 사이의 간격이 사진 공정에 사용하는 노광기의 분해능(resolution)보다 작은 것이 바람직하다. 다른 예로는 리플로우가 가능한 감광막을 사용하는 것이다. 즉, 투명 영역과 차광 영역만을 지닌 통상의 마스크로 리플로우 가능한 감광막 패턴을 형성한 다음 리플로우시켜 감광막이 잔류하지 않은 영역으로 흘러내리도록 함으로써 얇은 부분을 형성한다.
적절한 공정 조건을 주면 감광막 패턴(52, 54)의 두께 차 때문에 하부 층들을 선택적으로 식각할 수 있다. 따라서 일련의 식각 단계를 통하여 도 13a 및 도 13b에 도시한 바와 같은 복수의 소스 전극(173)을 각각 포함하는 복수의 데이터선(171) 및 복수의 드레인 전극(175)을 형성하고 복수의 돌출부(163)를 각각 포함하는 복수의 선형 저항성 접촉층(161) 및 복수의 선형 저항성 접촉층(165), 그리고 복수의 돌출부(154)를 포함하는 복수의 선형 반도체층(151)을 형성한다.
설명의 편의상, 배선이 형성될 부분의 도전막(170), 불순물이 도핑된 비정질 규소막(160), 불순물이 도핑되지 않은 비정질 규소막(150)의 부분을 배선 부분(A)이라 하고, 채널이 형성되는 부분에 위치한 불순물 도핑된 비정질 규소막(160), 불순물이 도핑되지 않은 비정질 규소막(150)의 부분을 채널 부분(B)이라 하고, 채널 및 배선 부분을 제외한 영역에 위치하는 불순물이 도핑된 비정질 규소막(160), 불순물이 도핑되지 않은 비정질 규소막(150)의 부분을 기타 부분(C)이라 하자.
이러한 구조를 형성하는 순서의 한 예는 다음과 같다.
먼저, (1) 기타 부분(C)에 불순물 비정질 규소막(160) 및 비정질 규소막(150)을 제거, (2) 채널 부분(B)에 위치한 감광막(54)제거, (3) 채널 부분(B)에 위치한 불순물 비정질 규소막(160) 제거, 그리고 (4) 배선 부분(A)에 위치한 감광막(52) 제거하는 순으로 진행하는 것이다.
그 외 방법으로는 (1) 채널 부분(B)에 위치한 감광막(54) 제거, (3) 기타 부분(C)에 위치한 불순물 비정질 규소막(160) 및 비정질 규소막(150) 제거, (4) 채널 부분(B)에 위치한 도전막 제거, (5) 배선 영역(A)에 위치한 감광막(52) 제거, 그리고 (6) 채널 부분(B)에 위치한 불순물 비정질 규소막(160)을 제거하는 순으로 진행할 수 도 있다.
여기에서는 첫 번째 예에 대하여 설명한다.
먼저 도 12에 도시한 바와 같이, 기타 영역(C)에 노출되어 있는 도전막(170)을 습식 식각 또는 건식 식각으로 제거하여 그 하부의 불순물이 도핑된 비정질 규소막(160)의 기타 부분(C)을 노출시킨다.
아직 데이터선(171)과 드레인 전극(175)이 붙어 있는 상태이다. 건식 식각을 사용하는 경우에는 감광막(52, 54)의 위 부분이 어느 정도의 두께로 깎여 나갈 수 있다.
다음으로 기타 부분(C)에 위치한 불순물이 도핑된 비정질 규소막(160) 및 그 하부의 불순물이 도핑되지 않은 비정질 규소막(150)을 제거함과 더불어, 채널 부분(B)의 감광막(54)을 제거하여 하부의 도전막(174)을 노출시킨다.
채널 부분(B)의 감광막의 제거는 기타 영역(C)의 불순물이 도핑된 비정질 규 소층(160) 및 불순물이 도핑되지 않은 비정질 규소층(150)의 제거와 동시에 하거나 따로 수행한다. 채널 영역(B)에 남아 있는 감광막(54) 찌꺼기는 애싱(ashing)으로 제거한다. 이 단계에서 반도체층(151, 154)이 완성된다.
여기서, 도전체막(170)이 건식 식각이 가능한 물질인 경우에는 그 하부의 불순물이 도핑된 비정질 규소층(160)과 불순물이 도핑되지 않은 비정질 규소층(150)을 연속하여 건식 식각함으로써 제조 공정을 단순화할 수 있으며, 이 경우에 동일한 식각 챔버에서 세 층(170, 160, 150)에 대한 건식 식각을 연속 수행하는 인 시튜(in-situ) 방법으로 행할 수도 있으며, 그렇지 않을 수도 있다.
다음 도 13a 및 도 13b에 도시한 바와 같이, 채널 부분(B)에 위치한 도전막(174) 및 불순물이 도핑된 비정질 규소층(164)을 식각하여 제거한다. 또한, 남아 있는 배선 부분(A)의 감광막(52)도 제거한다.
이때 채널 부분(B)에 위치한 불순물이 도핑되지 않은 비정질 규소막의 상부가 일부 제거되어 두께가 작아질 수도 있으며, 배선 부분(A)의 감광막(52)도 이때 어느 정도 식각될 수 있다.
이렇게 하면, 도전막(174) 각각이 하나의 데이터선(171)과 복수의 드레인 전극(175)으로 분리되면서 완성되고, 불순물이 도핑된 비정질 규소막(164)도 선형 저항성 접촉층(161)과 선형 저항성 접촉층(165)으로 나뉘어 완성된다
다음, 도 14a 및 도 14b에 도시한 바와 같이, 데이터선(171, 173) 및 드레인 전극(175)에 의해 가려지지 않는 반도체층(154)을 덮도록 평탄화 특성이 우수하며 감광성을 가지는 유기 물질, 플라스마 화학 기상 증착으로 형성되는 a-Si:C:O, a- Si:O:F 등의 저유전율 절연 물질, 또는 무기 물질인 질화 규소 따위로 이루어진 보호막(180)을 형성한다.
이후 보호막(180)을 식각하여 접촉구(182, 185)를 형성한다. 감광성을 가지는 유기 물질로 보호막(180)을 형성하는 경우에는 감광막 패턴을 형성하지 않고, 보호막(180)을 슬릿(S)을 가지는 광마스크(MP)를 이용하여 노광한 후 현상하여 접촉구(182, 185)를 형성한다.
다음 도 15에 도시한 바와 같이, 기판을 화학적 전환 용액(chemical conversion solution)에 담가 접촉구(182, 185)에 의해 노출되는 게이트선(121) 및 데이터선(171)의 한쪽 끝부분과 드레인 전극(175) 위에 접촉층(700)을 형성한다. 접촉층(700)은 제1 실시예와 동일한 방법으로 형성한다.
이어, 도 8 및 도 9에 도시한 바와 같이, 기판(110)에 ITO 또는 IZO 등의 투명한 도전 물질을 증착하고, 마스크를 이용한 사진 식각 공정으로 식각하여 접촉구(182)를 통해 데이터선의 한쪽 끝부분(179)과 연결되는 접촉 보조 부재(82), 접촉구(185)를 통해 드레인 전극(175)과 연결되는 화소 전극(190)을 형성한다.
그리고 유기막으로 보호막(180)을 형성하는 경우에는 화소 전극(190)을 데이터선(171) 상부까지 확대 형성할 수 있으므로 화소의 개구율이 증가한다.
여기서 유지 전극선(131)도 외부로부터 공통 전압 등의 신호를 전달받기 위해 유지 전극선(131)이 접촉부를 가진다. 이러한 접촉부 또한 유지 전극선(131)의 일부를 드러내는 접촉구와 이를 통하여 유지 전극선과 연결되는 접촉 보조 부재 및 이들 사이에 형성되어 있으며 산화 도전막으로 이루어진 접촉층를 포함한다.
한편, 게이트선(121)에 구동 신호를 인가하기 위한 게이트 구동 회로는 복수개의 박막 트랜지스터를 포함한다. 이러한 게이트 구동 회로는 화소 영역의 박막 트랜지스터를 제조하는 공정을 통하여 함께 기판(110)의 상부에 형성할 수 있으며, 화소 영역의 박막 트랜지스터와 게이트 구동 회로의 박막 트랜지스터는 대부분 동일한 층간 구조를 가진다.
이때 게이트 구동 회로를 구성하는 다수의 박막 트랜지스터는 복수개의 신호선에 의해 전기적으로 연결되어 있으며 이러한 신호선은 게이트선(121) 또는 데이터선(171)과 동일층으로 이루어진 도전막으로 구성된다. 이때에도 신호선은 서로 다른층에 위치하는 도전막을 전기적으로 연결하여 위한 접촉부를 가진다. 이러한 접촉부 또한 도전막의 일부를 드러내는 접촉구와 이를 통하여 도전막과 연결되며 화소 전극(190)과 동일한 층으로 이루어진 접촉 보조 부재 및 이들 사이에 형성되어 있으며 산화 도전막으로 이루어진 접촉층를 포함한다.
[제3 실시예]
이상 설명한 실시예와 달리 액정 표시 장치의 박막 트랜지스터 표시판에는 색필터가 함께 형성될 수 있다. 이러한 본 발명의 실시예에 따른 박막 트랜지스터 표시판은 도 16 및 도 17에 도시한 바와 같이, 대부분의 단층 구조가 제1 및 제2 실시예와 동일하다.
도 16은 본 발명의 제3 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 17은 도 16의 XVII-XVII'선을 따라 자른 단면도이다.
그러나 제3 실시예에서는 제1 및 제2 실시예와 달리 보호막(601) 위에 색필터(230R, 230G, 230B)가 형성되어 있다. 색필터(230R, 230G, 230B)는 데이터선(171)에 의해 구획되는 화소 열을 따라 데이터선(171)과 나란한 방향으로 적, 녹, 청색 색필터(230R, 230G, 230B)가 길게 뻗어 있으며, 화소 열에 교번하여 형성되어 있다.
여기서 적, 녹, 청색 색필터(230R, 230G, 230B)는 외부 회로와 접합되는 게이트선(121) 또는 데이터선(171)의 끝부분에는 형성하지 않는다. 그리고 이들(230R, 230G, 230B)의 가장자리는 데이터선(171) 상부에서 중첩되어 있다. 이처럼 색필터(230R, 230G, 230B)의 가장자리를 중첩하여 형성함으로써 화소 영역의 사이에서 누설되는 빛을 차단하는 기능을 가지며, 데이터선(171)의 상부에서는 적, 녹, 청의 색필터를 함께 중첩하여 배치할 수도 있다.
그리고 색필터(230R, 230G, 230B) 위에 층간 절연막(180)이 더 형성되어 있다. 층간 절연막(180)은 색필터(230R, 230G, 230B)의 안료가 화소 전극(190)으로 유입되는 것을 방지하고, 색필터(230R, 230G, 230B)를 보호하는 것으로 필요에 따라 형성하지 않을 수 있다.
이처럼 색필터가 박막 트랜지스터 표시판에 형성되면 상부 표시판에 블랙 매트릭스를 박막 트랜지스터와 대응하는 부분에만 형성하여 화소의 개구율을 증가시킬 수 있다.
이상 설명한 본 발명의 실시예 따른 박막 트랜지스터 표시판의 제조 방법에 대하여 도 18a 내지 도 20을 참조하여 상세히 설명한다.
도 18a 및 도 19a는 제3 실시예에 따른 박막 트랜지스터 표시판을 제조하는 방법 중 중간 단계에서의 배치도이고, 도 18b는 도 18a의 XVIIIb-XVIIIb'선을 따라 자른 단면도이고, 도 19b는 도 19a의 XIXb-XIXb'선을 따라 자른 단면도이고, 도 20은 도 19b의 다음 단계에서의 단면도이다.
먼저, 제1 실시예의 도 3a 내지 도 5b에 도시한 바와 같이, 투명한 절연 기판(110) 위에 게이트선(121), 유지 전극선(131), 게이트 절연막(140), 반도체층(151, 154), 저항성 접촉층(161, 163, 165), 데이터선(171), 드레인 전극(175)을 형성한다.
그런 다음 도 18a 및 도 18b에 도시한 바와 같이, 질화 규소 또는 산화 규소 등의 무기 물질을 적층하여 보호막(601)을 형성한다. 이후 보호막(601) 위에 적, 녹, 청색 안료를 포함하는 감광성 유기 물질을 각각 차례로 도포하고 각각의 사진 공정을 통하여 적, 녹, 청색 색필터(230R, 230G, 230B)를 차례로 형성한다.
마스크를 이용한 사진 공정으로 적, 녹, 청색 색필터(230R, 230G, 230B)를 형성할 때 드레인 전극(175)과 대응하는 부분에 개구부(235)를 형성한다.
이후, 도 19a 및 도 19b에 도시한 바와 같이, 색필터(230R, 230G, 230B)의 상부에 4.0 이하의 저유전율을 가지는 유기 물질을 도포하거나 화학 기상 증착으로 무기 물질을 증착하여 층간 절연막(180)을 형성한다.
그런 다음 층간 절연막(180) 및 보호막(601)을 마스크를 이용한 사진 식각 공정으로 패터닝하여 개구부(235)를 노출하는 접촉구(185)를 형성한다.
다음 도 20에 도시한 바와 같이, 기판을 화학적 전환 용액(chemical conversion solution)에 담가 접촉구(182, 185)에 의해 노출되는 게이트선(121) 및 데이터선(171b)의 한쪽 끝부분과 드레인 전극(175b) 위에 접촉층(700)을 형성한다. 접촉층(700)을 형성하는 방법은 제1 실시예와 동일하다.
이후 도 16 및 도 17에서 보는 바와 같이, 기판(110)에 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 등의 투명한 도전 물질을 증착하고, 마스크를 이용한 사진 식각 공정으로 패터닝하여 개구부(235) 및 접촉구(185)를 통해 드레인 전극(175)과 연결되는 화소 전극(190)을 형성한다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
이상 기술된 바와 같이, 본 발명에서와 같은 접촉층을 형성하면 알루미늄 또는 알루미늄 합금을 포함하는 배선의 사용을 용이하게 할 수 있다. 따라서 고품질의 박막 트랜지스터 표시판을 제공한다.
Claims (29)
- 기판 위에 제1 배선을 형성하는 단계,상기 제1 배선을 덮으며 상기 제1 배선을 노출하는 접촉구를 가지는 절연막을 형성하는 단계,상기 기판을 도전 물질을 포함하는 화학적 전환 용액에 담그는 단계,상기 접촉구에 의해 노출되는 상기 제1 배선의 표면에 접촉층을 형성하는 단계,상기 접촉층을 통하여 상기 제1 배선과 연결되는 제2 배선을 형성하는 단계를 포함하고,상기 제1 배선은 알루미늄 또는 알루미늄 합금으로 형성하고, 상기 제2 배선은 ITO 또는 IZO으로 형성하는 접촉부 형성 방법.
- 삭제
- 제1항에서,상기 화학적 전환 용액은 지르코늄, 텅스텐, 몰리브덴 또는 크롬 중 어느 하나를 포함하는 접촉부 형성 방법.
- 기판 위에 게이트선을 형성하는 단계,상기 게이트선을 덮는 게이트 절연막을 형성하는 단계,상기 게이트 절연막 위에 반도체층을 형성하는 단계,상기 반도체층 위에 저항성 접촉층을 형성하는 단계,상기 저항성 접촉층 또는 상기 게이트 절연막 위에 데이터선 및 드레인 전극을 형성하는 단계,상기 기판 위에 상기 드레인 전극을 노출하는 접촉구를 가지는 보호막을 형성하는 단계,상기 기판을 도전 물질을 포함하는 화학적 전환 용액에 담그는 단계,상기 접촉구에 의해 노출되는 상기 드레인 전극의 표면에 접촉층을 형성하는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법.
- 삭제
- 제4항에서,상기 화학적 전환 용액은 지르코늄, 텅스텐, 몰리브덴 또는 크롬 중 어느 하나를 포함하는 박막 트랜지스터 표시판의 제조 방법.
- 제4항에서,상기 보호막을 형성하는 단계에서 상기 데이터선 또는 게이트선의 한쪽 끝부분을 노출하는 접촉구를 형성하는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법.
- 제4항에서,상기 게이트선과 동일한 층에 상기 게이트선과 나란한 유지 전극선을 형성하는 단계를 더 포함하는 박막 트랜지스터 표시판의 제조 방법.
- 제8항에서,상기 보호막을 형성하는 단계에서 상기 유지 전극선의 한쪽 끝부분을 노출하는 접촉구를 형성하는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법.
- 제7항 또는 제8항에서,상기 접촉층을 형성하는 단계는상기 접촉구에 의해 노출되는 상기 게이트선, 데이터선 또는 유지 전극선의 한쪽 끝부분의 표면에 접촉층을 형성하는 단계를 더 포함하는 박막 트랜지스터 표시판의 제조 방법.
- 절연 기판,상기 절연 기판 위에 형성되어 있는 제1 배선,상기 제1 배선을 덮으며 상기 제1 배선을 노출하는 접촉구를 가지는 절연막,상기 접촉구에 의해 노출되는 상기 제1 배선의 표면에 형성되어 있으며 산화 도전 물질로 이루어지는 접촉층,상기 절연막 위에 형성되며 상기 접촉층을 통하여 상기 제1 배선과 연결되는 제2 배선,상기 제1 배선은 알루미늄 또는 알루미늄 합금으로 형성되어 있고, 상기 제2 배선은 ITO 또는 IZO으로 형성되어 있는 접촉부.
- 제11항에서,상기 산화 도전 물질은 지르코늄, 텅스텐, 몰리브덴, 크롬 또는 이들을 포함하는 합금 중 하나를 포함하는 접촉부.
- 제11항에서,상기 제1 배선 아래에 형성되어 있는 하부 금속 배선을 더 포함하는 접촉부.
- 제13항에서,상기 하부 금속 배선은 크롬, 티타늄, 몰리브덴, 몰리브덴 텅스텐 합금 중 어느 하나를 포함하는 도전막으로 형성되어 있는 접촉부.
- 절연 기판,상기 절연 기판 위에 형성되어 있는 게이트선,상기 게이트선 위에 형성되어 있는 게이트 절연막,상기 게이트 절연막 위에 형성되어 있는 반도체층,상기 반도체층과 중첩하는 소스 전극을 가지며 상기 게이트선과 교차하는 데이터선,상기 반도체층과 중첩하며 상기 게이트 전극을 중심으로 상기 소스 전극과 일정한 간격을 유지하는 드레인 전극,상기 드레인 전극 및 데이터선을 덮으며 상기 드레인 전극을 노출하는 제1 접촉구를 가지는 보호막,상기 제1 접촉구를 통하여 드러난 상기 드레인 전극 상부에만 형성되어 있으며 산화 도전 물질로 이루어진 제1 접촉층,상기 보호막 위에 형성되며 상기 제1 접촉층을 통하여 상기 드레인 전극과 전기적으로 연결되어 있는 화소 전극을 포함하는 박막 트랜지스터 표시판.
- 제15항에서,상기 데이터선 및 드레인 전극 위에 형성되어 있는 색필터를 더 포함하는 박막 트랜지스터 표시판.
- 제15항에서,상기 게이트선과 동일한 층에 형성되며 상기 게이트선과 나란한 유지 전극선을 더 포함하는 박막 트랜지스터 표시판.
- 제17항에서,상기 유지 전극선은 알루미늄 또는 알루미늄 합금으로 형성되어 있는 박막 트랜지스터 표시판.
- 제18항에서,상기 보호막 및 상기 게이트 절연막은 유지 전극선을 드러내는 제2 접촉구를 가지며,상기 화소 전극과 동일한 층에 형성되어 있으며 상기 제2 접촉구를 통하여 드러난 상기 유지 전극선 위에 형성되며 산화 도전 물질로 이루어진 제2 접촉층,상기 제2 접촉층을 통하여 상기 유지 전극선과 전기적으로 연결되는 접촉 보조 부재를 더 포함하는 박막 트랜지스터 표시판.
- 제15항에서,상기 데이터선 또는 게이터선의 한쪽 끝부분에 형성되어 있으며 산화 도전 물질로 이루어지는 제3 접촉층을 포함하고,상기 보호막은 상기 제3 접촉층을 노출하는 제3 접촉구를 통해 상기 제3 접촉층과 전기적으로 연결되는 접촉 보조 부재를 더 포함하는 박막 트랜지스터 표시판.
- 제15항에서,상기 반도체층과 상기 데이터선 사이에 형성되어 있는 저항성 접촉층을 더 포 함하는 박막 트랜지스터 표시판.
- 제21항에서,상기 데이터선, 소스 전극 및 드레인 전극은 상기 저항성 접촉층과 동일한 평면 패턴을 가지고,상기 반도체층은 상기 데이터선 및 드레인 전극과 중첩하는 배선부와 상기 드레인 전극과 상기 소스 전극 사이의 채널과 대응하는 채널부를 포함하고,상기 배선부는 데이터선 및 드레인 전극과 동일한 평면 패턴을 가지는 박막 트랜지스터 표시판.
- 제15항에서,상기 제1 접촉층의 산화 도전 물질은 지르코늄, 텅스텐, 몰리브덴, 크롬 또는 이들을 포함하는 합금 중 하나를 포함하는 박막 트랜지스터 표시판.
- 제15항에서,상기 게이트선은 알루미늄 또는 알루미늄 합금으로 이루어진 도전층을 포함하는 박막 트랜지스터 표시판.
- 제15항에서,상기 데이터선은 알루미늄 또는 알루미늄 합금을 포함하는 제1 도전층을 포함하는 박막 트랜지스터 표시판.
- 제25항에서,상기 데이터선은 제1 도전층 아래에 형성되어 있는 제2 도전층을 더 포함하는 박막 트랜지스터 표시판.
- 제26항에서,상기 제2 도전층의 산화 도전 물질은 크롬, 티타늄, 몰리브덴, 몰리브덴 텅스텐 합금 중 어느 하나를 포함하는 도전막으로 형성되어 있는 박막 트랜지스터 표시판.
- 제19항에서,상기 제2 접촉층의 산화 도전 물질은 지르코늄, 텅스텐, 몰리브덴, 크롬 또는 이들을 포함하는 합금 중 하나를 포함하는 박막 트랜지스터 표시판.
- 제20항에서,상기 제3 접촉층의 산화 도전 물질은 지르코늄, 텅스텐, 몰리브덴, 크롬 또는 이들을 포함하는 합금 중 하나를 포함하는 박막 트랜지스터 표시판.
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040008956A KR101039022B1 (ko) | 2004-02-11 | 2004-02-11 | 접촉부 및 그의 제조 방법, 박막 트랜지스터 표시판 및그의 제조방법 |
| CNA2005800001959A CN1771595A (zh) | 2004-02-11 | 2005-02-11 | 接触部分及制备方法、薄膜晶体管阵列面板及制备方法 |
| US10/554,718 US7507594B2 (en) | 2004-02-11 | 2005-02-11 | Contact portion and manufacturing method thereof, thin film transistor array panel and manufacturing method thereof |
| JP2006553057A JP5096006B2 (ja) | 2004-02-11 | 2005-02-11 | 接触部及びその製造方法、薄膜トランジスタ表示板及びその製造方法 |
| PCT/KR2005/000392 WO2005078790A1 (en) | 2004-02-11 | 2005-02-11 | Contact portion and manufacturing method thereof, thin film transistor array panel and manufacturing method thereof |
| CN2009100079807A CN101552225B (zh) | 2004-02-11 | 2005-02-11 | 制备接触部分及薄膜晶体管阵列面板的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040008956A KR101039022B1 (ko) | 2004-02-11 | 2004-02-11 | 접촉부 및 그의 제조 방법, 박막 트랜지스터 표시판 및그의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050080825A KR20050080825A (ko) | 2005-08-18 |
| KR101039022B1 true KR101039022B1 (ko) | 2011-06-03 |
Family
ID=36751966
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040008956A KR101039022B1 (ko) | 2004-02-11 | 2004-02-11 | 접촉부 및 그의 제조 방법, 박막 트랜지스터 표시판 및그의 제조방법 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7507594B2 (ko) |
| JP (1) | JP5096006B2 (ko) |
| KR (1) | KR101039022B1 (ko) |
| CN (2) | CN101552225B (ko) |
| WO (1) | WO2005078790A1 (ko) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101061844B1 (ko) * | 2004-06-29 | 2011-09-02 | 삼성전자주식회사 | 박막 표시판의 제조 방법 |
| KR101293573B1 (ko) * | 2006-10-02 | 2013-08-06 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| KR101622981B1 (ko) * | 2008-09-19 | 2016-05-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치 및 그 제조방법 |
| CN102986012B (zh) * | 2010-07-09 | 2014-07-30 | 夏普株式会社 | 薄膜晶体管基板及其制造方法和液晶显示面板 |
| JP5612503B2 (ja) * | 2011-02-17 | 2014-10-22 | パナソニック株式会社 | 有機発光装置 |
| JP6019329B2 (ja) * | 2011-03-31 | 2016-11-02 | 株式会社Ｊｏｌｅｄ | 表示装置および電子機器 |
| KR101903671B1 (ko) | 2011-10-07 | 2018-10-04 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| CN102891106A (zh) * | 2012-10-19 | 2013-01-23 | 深圳市华星光电技术有限公司 | 薄膜晶体管阵列制作方法 |
| KR102032962B1 (ko) | 2012-10-26 | 2019-10-17 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| KR102265753B1 (ko) * | 2014-06-13 | 2021-06-17 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
| CN107209429B (zh) | 2015-02-12 | 2022-10-14 | 株式会社半导体能源研究所 | 显示装置 |
| CN106338866B (zh) * | 2016-10-18 | 2019-08-02 | 武汉华星光电技术有限公司 | 一种液晶面板的焊盘区域结构 |
| US10553614B2 (en) | 2018-02-05 | 2020-02-04 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Thin-film transistor array substrate and manufacturing method for the same |
| CN108231674A (zh) * | 2018-02-05 | 2018-06-29 | 深圳市华星光电半导体显示技术有限公司 | 薄膜晶体管阵列基板及其制造方法 |
| CN110673414B (zh) * | 2019-09-25 | 2021-09-03 | Tcl华星光电技术有限公司 | 一种阵列基板及其制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010066176A (ko) * | 1999-12-31 | 2001-07-11 | 윤종용 | 배선의 제조 방법 및 그 배선을 포함하는 액정 표시장치용 박막 트랜지스터 기판 및 그 제조 방법 |
| KR20010096804A (ko) * | 2000-04-14 | 2001-11-08 | 윤종용 | 배선의 접촉 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법 |
| KR20030073006A (ko) * | 2002-03-08 | 2003-09-19 | 삼성전자주식회사 | 저유전율 절연막을 사용하는 박막 트랜지스터 기판 및 그제조 방법 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3281167B2 (ja) * | 1994-03-17 | 2002-05-13 | 富士通株式会社 | 薄膜トランジスタの製造方法 |
| WO2000044043A1 (fr) * | 1999-01-22 | 2000-07-27 | Hitachi, Ltd. | Dispositif a semi-conducteurs et son procede de fabrication |
| US6861670B1 (en) * | 1999-04-01 | 2005-03-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having multi-layer wiring |
| US6524876B1 (en) * | 1999-04-08 | 2003-02-25 | Samsung Electronics Co., Ltd. | Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same |
| JP3538073B2 (ja) * | 1999-07-29 | 2004-06-14 | Ｎｅｃ液晶テクノロジー株式会社 | Ｔｆｔを搭載する基板側に色層を有するアクティブマトリクス型液晶表示装置及びその製造方法 |
| JP2001164375A (ja) * | 1999-12-03 | 2001-06-19 | Sony Corp | 無電解メッキ浴および導電膜の形成方法 |
| TW451447B (en) * | 1999-12-31 | 2001-08-21 | Samsung Electronics Co Ltd | Contact structures of wirings and methods for manufacturing the same, and thin film transistor array panels including the same and methods for manufacturing the same |
| US6885064B2 (en) * | 2000-01-07 | 2005-04-26 | Samsung Electronics Co., Ltd. | Contact structure of wiring and a method for manufacturing the same |
| US6639265B2 (en) * | 2000-01-26 | 2003-10-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the semiconductor device |
| KR100366768B1 (ko) * | 2000-04-19 | 2003-01-09 | 삼성전자 주식회사 | 배선의 접촉부 및 그의 제조 방법과 이를 포함하는 박막 트랜지스터 기판 및 그 제조 방법 |
| KR20020083249A (ko) * | 2001-04-26 | 2002-11-02 | 삼성전자 주식회사 | 배선의 접촉 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법 |
| KR20030016051A (ko) * | 2001-08-20 | 2003-02-26 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
| KR20030018667A (ko) * | 2001-08-30 | 2003-03-06 | 엘지.필립스 엘시디 주식회사 | 액정 표시소자의 데이터 배선 형성방법 |
| KR100801153B1 (ko) * | 2001-12-31 | 2008-02-05 | 엘지.필립스 엘시디 주식회사 | 횡전계방식 액정표시장치용 어레이기판과 그 제조방법 |
-
2004
- 2004-02-11 KR KR1020040008956A patent/KR101039022B1/ko active IP Right Grant
-
2005
- 2005-02-11 US US10/554,718 patent/US7507594B2/en active Active
- 2005-02-11 CN CN2009100079807A patent/CN101552225B/zh active Active
- 2005-02-11 WO PCT/KR2005/000392 patent/WO2005078790A1/en active Application Filing
- 2005-02-11 JP JP2006553057A patent/JP5096006B2/ja active Active
- 2005-02-11 CN CNA2005800001959A patent/CN1771595A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010066176A (ko) * | 1999-12-31 | 2001-07-11 | 윤종용 | 배선의 제조 방법 및 그 배선을 포함하는 액정 표시장치용 박막 트랜지스터 기판 및 그 제조 방법 |
| KR20010096804A (ko) * | 2000-04-14 | 2001-11-08 | 윤종용 | 배선의 접촉 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법 |
| KR20030073006A (ko) * | 2002-03-08 | 2003-09-19 | 삼성전자주식회사 | 저유전율 절연막을 사용하는 박막 트랜지스터 기판 및 그제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7507594B2 (en) | 2009-03-24 |
| JP2007522670A (ja) | 2007-08-09 |
| WO2005078790A1 (en) | 2005-08-25 |
| KR20050080825A (ko) | 2005-08-18 |
| CN101552225B (zh) | 2011-02-23 |
| US20060258059A1 (en) | 2006-11-16 |
| CN1771595A (zh) | 2006-05-10 |
| CN101552225A (zh) | 2009-10-07 |
| JP5096006B2 (ja) | 2012-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5096006B2 (ja) | 接触部及びその製造方法、薄膜トランジスタ表示板及びその製造方法 | |
| KR20090096226A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR101219041B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR101525883B1 (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 | |
| KR20060084590A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR20050014060A (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 | |
| KR101061844B1 (ko) | 박막 표시판의 제조 방법 | |
| KR20050028531A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100580398B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR20030055125A (ko) | 표시 장치용 박막 트랜지스터 표시판 및 그의 제조 방법 | |
| KR20060128601A (ko) | 박막 트랜지스터 표시판 | |
| KR100729785B1 (ko) | 박막 트랜지스터 표시판 및 그의 제조방법 | |
| KR100330097B1 (ko) | 액정표시장치용박막트랜지스터기판및그제조방법 | |
| KR100910566B1 (ko) | 박막 트랜지스터 표시판의 제조 방법 및 이를 위한 마스크 | |
| KR100870009B1 (ko) | 배선의 접촉부 및 그 제조 방법과 이를 포함하는 박막트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR101018758B1 (ko) | 금속 배선의 형성 방법 및 박막 트랜지스터 표시판의 제조방법 | |
| KR100980017B1 (ko) | 박막 트랜지스터 표시판 | |
| KR20030094606A (ko) | 배선의 접촉부 및 이를 포함하는 박막 트랜지스터 기판 | |
| KR100910563B1 (ko) | 박막 트랜지스터 표시판 | |
| KR100848110B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100864486B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100729776B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100853207B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR20050081053A (ko) | 박막 트랜지스터 표시판 및 그의 제조방법 | |
| KR101046920B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| J201 | Request for trial against refusal decision | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20140430 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20150430 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20180502 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20190429 Year of fee payment: 9 |