KR20020083249A - 배선의 접촉 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법 - Google Patents

배선의 접촉 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR20020083249A
KR20020083249A KR1020010022648A KR20010022648A KR20020083249A KR 20020083249 A KR20020083249 A KR 20020083249A KR 1020010022648 A KR1020010022648 A KR 1020010022648A KR 20010022648 A KR20010022648 A KR 20010022648A KR 20020083249 A KR20020083249 A KR 20020083249A
Authority
KR
South Korea
Prior art keywords
wiring
gate
contact
layer
film
Prior art date
Application number
KR1020010022648A
Other languages
English (en)
Inventor
임승택
홍문표
노남석
송영주
곽상기
최권영
송근규
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR1020010022648A priority Critical patent/KR20020083249A/ko
Priority to PCT/KR2002/000582 priority patent/WO2002089177A2/en
Priority to JP2002586379A priority patent/JP4883878B2/ja
Priority to US10/475,903 priority patent/US7303987B2/en
Priority to CNB028126904A priority patent/CN100388506C/zh
Priority to AU2002246410A priority patent/AU2002246410A1/en
Publication of KR20020083249A publication Critical patent/KR20020083249A/ko
Priority to US11/947,204 priority patent/US20080090404A1/en
Priority to US12/333,973 priority patent/US7659625B2/en
Priority to JP2009114497A priority patent/JP5138633B2/ja
Priority to US12/645,458 priority patent/US20100096176A1/en

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

먼저, 크롬의 하부막과 알루미늄 합금의 도전막을 차례로 적층하고 패터닝하여 기판 위에 게이트선, 게이트 전극 및 게이트 패드를 포함하는 가로 방향의 게이트 배선을 형성한다. 다음, 게이트 절연막을 형성하고, 그 상부에 반도체층 및 저항 접촉층을 차례로 형성한다. 이어, 크롬의 하부막과 알루미늄 합금의 상부막으로 이루어질 도전층을 적층하고 패터닝하여 게이트선과 교차하는 데이터선, 소스 전극, 드레인 전극 및 데이터 패드를 포함하는 데이터 배선을 형성한다. 이어, 보호막을 적층하고 패터닝하여 드레인 전극, 게이트 패드 및 데이터 패드를 드러내는 접촉 구멍을 형성한다. 이때, 접촉 구멍은 게이트 배선 및 데이터 배선의 하부막 측벽이 드러나도록 드레인 전극, 게이트 패드 및 데이터 패드의 경계선이 접촉 구멍에서 드러나도록 형성한다. 이어 IZO를 적층하고 패터닝하여 드레인 전극, 게이트 패드 및 데이터 패드의 측벽을 통하여 이들과 연결되는 화소 전극, 보조 게이트 패드 및 보조 데이터 패드를 형성한다.

Description

배선의 접촉 구조 및 그의 제조 방법과 이를 포함하는 박막 트랜지스터 기판 및 그 제조 방법{A CONTACT STRUCTURE OF A WIRES AND METHOD MANUFACTURING THE SAME, AND THIN FILM TRANSISTOR SUBSTRATE INCLUDING THE CONTACT STRUCTURE AND METHOD MANUFACTURING THE SAME}
본 발명은 배선의 접촉 구조 및 그의 제조 방법, 이를 포함하는 박막 트랜지스터 기판 및 그 제조 방법에 관한 것이다.
일반적으로 반도체 장치에서 배선은 신호가 전달되는 수단으로 사용되므로 신호 지연을 최소화하는 것이 요구된다.
이때, 신호 지연을 방지하기 위하여 배선은 저저항을 가지는 금속 물질, 특히 알루미늄(Al) 또는 알루미늄 합금(Al alloy) 등과 같은 알루미늄 계열의 금속 물질을 사용하는 것이 일반적이다. 그러나, 알루미늄 또는 알루미늄 합금의 배선은 물리적 또는 화학적인 특성이 약하기 때문에 접촉부에서 다른 도전 물질과 연결될 때 부식이 발생하여 반도체 소자의 특성을 저하시키는 문제점을 가지고 있다. 특히, 액정 표시 장치에서와 같이 투명한 도전 물질인 ITO(indium tin oxide)를 사용하여 화소 전극을 형성하는 경우에 ITO와 알루미늄 또는 알루미늄 합금의 배선과 접하는 접촉부에서 알루미늄 또는 알루미늄 합금의 배선이 부식되는 문제점이 발생하나다. 이러한 문제점을 해결하기 위해 ITO대신 알류미늄 계열의 배선과 접하더라도 부식이 발생하지 않는 IZO로 이용하여 화소 전극으로 형성하는 기술이 개발되었으나, IZO를 사용하는 경우에는 접촉부에서의 접촉 저항이 증가하는 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는 저저항 물질로 이루어진 동시에 저저항의 접촉 특성을 가지는 배선의 접촉 구조 및 그 제조 방법을 제공하는 것이다.
본 발명의 다른 과제는 우수한 접촉 특성을 가지는 배선의 접촉 구조를 포함하는 박막 트랜지스터 기판 및 그 제조 방법을 제조하는 방법을 제공하는 것이다.
도 1a 및 도 3e는 본 발명의 실시예에 배선의 접촉 구조를 도시한 도면이고,
도 4는 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판이고,
도 5는 도 4에 도시한 박막 트랜지스터 기판을 IV-IV 선을 따라 잘라 도시한 단면도이고,
도 6a, 7a, 8a 및 9a는 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 제조하는 중간 과정을 그 공정 순서에 따라 도시한 박막 트랜지스터 기판의 배치도이고,
도 6b는 도 6a에서 VIb-VIb' 선을 따라 절단한 단면도이고,
도 7b는 도 7a에서 VIIb-VIIb' 선을 따라 잘라 도시한 도면으로서 도 6b의 다음 단계를 도시한 단면도이고,
도 8b는 도 8a에서 VIIIb-VIIIb' 선을 따라 잘라 도시한 도면으로서 도 7b의 다음 단계를 도시한 단면도이고,
도 9b는 도 9a에서 IXb-IXb' 선을 따라 잘라 도시한 도면으로서 도 8b의 다음 단계를 도시한 단면도이고,
도 10은 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 주변 영역에 형성된 테스트 패턴의 접촉 저항을 측정하여 결과를 나타난 표이고,
도 11은 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고,
도 12 및 도 13은 도 11에 도시한 박막 트랜지스터 기판을 XII-XII' 선 및 XIII-XIII'선을 따라 잘라 도시한 단면도이고,
도 14a는 본 발명의 제2 실시예에 따라 제조하는 첫 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 14b 및 14c는 각각 도 14a에서 XIVb-XIVb' 선 및 XIVc-XIVc' 선을 따라 잘라 도시한 단면도이며,
도 15a 및 15b는 각각 도 14a에서 XIVb-XIVb' 선 및 XIVc-XIVc' 선을 따라 잘라 도시한 단면도로서, 도 14b 및 도 14c 다음 단계에서의 단면도이고,
도 16a는 도 15a 및 15b 다음 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 16b 및 16c는 각각 도 16a에서 XVIb-XVIb' 선 및 XVIc-XVIc' 선을 따라 잘라 도시한 단면도이며,
도 17a, 18a, 19a와 도 17b, 18b, 19b는 각각 도 16a에서 XVIb-XVIb' 선 및 XVIc-XVIc' 선을 따라 잘라 도시한 단면도로서 도 16b 및 16c 다음 단계들을 공정순서에 따라 도시한 것이고,
도 20a는 도 19a 및 도 19b의 다음 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 20b 및 20c는 각각 도 20a에서 XXb-XXb' 선 및 XXc-XXc' 선을 따라 잘라 도시한 단면도이다.
이러한 문제점을 해결하기 위하여 본 발명에서는 배선을 알루미늄 또는 알루미늄 합금의 도전막을 포함하여 형성하고 접촉부에서 접촉 구멍을 통하여 측벽이 드러나도록 형성하거나, 이중막 중 하나에 개구부를 형성하여 나머지 다른 막을 드러낸다.
이때, 접촉 구멍을 통하여 배선과 연결되는 IZO의 도전층이 접촉 구멍에서의 단차로 인하여 단선되지 않도록 접촉 구멍의 경계선과 이와 인접한 배선의 경계선 사이의 간격은 2㎛ 범위를 벗어나지 않는 것이 바람직하다.
우선, 본 발명에 따른 배선의 접촉 구조 및 그 제조 방법에서는, 기판 상부에 제1 도전층으로 배선을 형성하고, 그 상부에 절연막을 적층한다. 이어, 절연막을 패터닝하여 배선의 측벽을 드러내는 접촉 구멍을 형성하고, 절연막 상부에 접촉구멍을 통하여 배선의 측벽과 접촉하는 제2 도전층을 형성한다.
이때, 제1 도전층은 알루미늄 또는 알루미늄 합금의 상부막과 몰리브덴 또는 몰리브덴 합금 또는 크롬의 하부막으로 형성하는 것이 바람직하며, 제2 도전층은 IZO로 형성하는 것이 바람직하다.
또한, 배선의 밖에 위치하는 접촉 구멍의 경계선과 이와 인접한 배선의 경계선 간격은 2㎛ 이내가 되도록 접촉 구멍을 형성하는 것이 바람직하다.
또한, 본 발명에 따른 다른 배선의 접촉 구조 및 그 제조 방법에서는, 기판 상부에 개구부를 가지는 배선을 형성하고 배선을 덮는 절연막을 적층한다. 이어, 절연막을 패터닝하여 개구부를 드러내는 접촉 구멍을 형성하고, 절연막 상부에 접촉 구멍을 통하여 배선의 접촉하는 제1 도전층을 형성한다.
여기서, 배선은 알루미늄 또는 알루미늄 합금의 상부막과 몰리브덴 또는 몰리브덴 합금 또는 크롬의 하부막으로 이루어진 제2 도전층으로 형성하고, 제1 도전층은 IZO로 형성하는 것이 바람직하다. 이때, 개구부는 상부막에만 형성하고, 개구부는 4㎛×4㎛ 이하의 면적으로 형성하는 것이 좋다.
상부막과 하부막은 하나의 감광막 패턴을 이용한 사진 식각 공정으로 형성할 수 있다.
이러한 본 발명에 따른 배선의 접촉 구조 및 그 제조 방법은 박막 트랜지스터 기판 및 그 제조 방법에 적용할 수 있다.
본 발명에 따른 박막 트랜지스터 기판에는, 절연 기판 위에 게이트 배선이 형성되어 있고, 게이트 배선을 덮는 게이트 절연막 및 그 상부에 반도체층이 형성되어 있다. 게이트 절연막 상부에는 데이터 배선이 형성되어 있으며 그 상부에는 반도체층을 덮는 보호막이 형성되어 있다. 게이트 절연막 또는 보호막 상부에는 적어도 게이트 배선 또는 데이터 배선 밖에 일부의 경계선이 위치하고 있어 게이트 배선 또는 데이터 배선의 측벽을 드러내는 게이트 절연막 또는 보호막의 제1 접촉 구멍을 통하여 게이트 배선 또는 데이터 배선의 측벽과 접촉하고 있는 투명 도전막 패턴이 형성되어 있다.
여기서, 게이트 배선 또는 데이터 배선은 크롬 또는 몰리브덴 또는 몰리브덴 합금의 하부막과 알루미늄 또는 알루미늄 합금의 상부막으로 이루어지고 게이트 절연막 및 보호막은 질화 규소로 이루어지고 투명 도전막 패턴은 IZO로 이루어진 적이 바람직하다.
게이트 배선은 가로 방향으로 뻗어 있는 게이트선, 게이트선과 연결되어 있는 게이트 전극 및 외부로부터 주사 신호를 전달받아 게이트선으로 전달하는 게이트 패드를 포함하며, 데이터 배선은 세로 방향으로 뻗어 있는 데이터선, 데이터선과 연결되어 있는 소스 전극, 소스 전극과 분리되어 게이트 전극을 중심으로 소스 전극과 마주하며, 제1 접촉 구멍을 통하여 측벽이 드러나 있는 드레인 전극 및 외부로부터 영상 신호를 전달받을 데이터선으로 전달하는 데이터 패드를 포함한다.
이때, 보호막은 데이터 패드 및 게이트 절연막과 함께 게이트 패드를 드러내는 제2 및 제3 접촉 구멍을 가지며, 제1 내지 제3 접촉 구멍의 크기는 4㎛×4㎛ 이상이고 10㎛×10㎛ 이하인 것이 바람직하다. 투명 도전막 패턴은 드레인 전극의 측벽과 접촉되어 화소 전극, 제2 및 제3 접촉 구멍을 통하여 데이터 패드 및 게이트 패드와 각각 연결되어 있는 보조 데이터 패드 또는 보조 데이터 패드와 접촉되어 있다. 이때, 제2 또는 제3 접촉 구멍에서는 데이터 패드 또는 게이트 패드의 측벽이 드러나 있으며 보조 데이터 패드 또는 보조 데이터 패드는 적어도 데이터 패드 및 게이트 패드의 측벽과 접촉되어 있는 것이 바람직하다.
이러한 본 발명에 따른 박막 트랜지스터 기판의 제조 방법에서는, 우선 절연 기판 위에 게이트선, 게이트선과 연결되어 있는 게이트 전극을 포함하는 게이트 배선을 형성한다. 이어, 게이트 배선을 덮는 게이트 절연막 및 그 상부에 반도체층을 차례로 형성하고, 게이트선과 교차하는 데이터선, 데이터선과 연결되어 있으며 게이트 전극에 인접하는 소스 전극 및 게이트 전극에 대하여 소스 전극의 맞은 편에 위치하는 드레인 전극을 포함하는 데이터 배선을 형성한다. 이어, 보호막을 적층하고 패터닝하여 적어도 드레인 전극 밖에 경계선이 위치하여 드레인 전극의 측벽을 드러내는 제1 접촉 구멍을 형성하고, 보호막 상부에 적어도 드레인 전극의 측벽과 접촉하는 화소 전극을 형성한다.
여기서, 데이터 배선 및 반도체층은 부분적으로 두께가 다른 감광막 패턴을 이용한 사진 식각 공정으로 함께 형성할 수 있으며, 감광막 패턴은 제1 두께를 가지는 제1 부분, 제1 두께보다 두꺼운 제2 부분, 두께를 가지지 않으며 제1 및 제2 부분을 제외한 제3 부분을 포함하는 것이 바람직하다.
사진 식각 공정에서 감광막 패턴은 제1 영역, 제1 영역보다 낮은 투과율을 가지는 제2 영역 및 제1 영역보다 높은 투과율을 가지는 제3 영역을 포함하는 광마스크를 이용하여 형성하며, 사진 식각 공정에서 제1 부분은 소스 전극과 드레인 전극 사이, 제2 부분은 데이터 배선 상부에 위치하도록 형성하는 것이 바람직하다.
제1 내지 제3 영역의 투과율을 다르게 조절하기 위해서 광마스크에는 반투명막 또는 노광기의 분해능보다 작은 슬릿 패턴이 형성되어 있으며, 제1 부분의 두께는 제2 부분의 두께에 대하여 1/2 이하로 형성하는 것이 바람직하다.
반도체층과 데이터 배선 사이에 저항성 접촉층을 형성할 수 있으며, 데이터 배선과 접촉층 및 반도체층을 하나의 마스크를 사용하여 형성할 수 있다.
그러면, 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 배선의 접촉 구조 및 그 제조 방법과 이를 포함하는 박막 트랜지스터 기판 및 그 제조 방법에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
도 1a 및 도 3e는 본 발명의 실시예에 배선 및 접촉 구멍을 도시한 도면이다.
반도체 장치, 특히 신호를 전달하는 배선으로는 신호의 지연을 최소화하기 위하여 15μΩcm 이하의 낮은 비저항을 가지는 알루미늄 또는 알루미늄 합금의 금속 물질이 적합하다. 이때, 배선은 외부로부터 신호를 받거나, 외부로 신호를 전달하기 위해 다른 도전층과 연결되어야 하는데, 제조 과정에서 다른 도전 물질과 접촉할 때 접촉부에서 접촉 저항이 작아야 한다. 이를 위하여 본 발명의 실시예에 따른 배선의 접촉 구조 제조 방법에서는, 도 1a 및 도 1b에서 보는 바와 같이 기판(10) 상부에 몰리브덴 또는 몰리브덴 합금 또는 크롬 등과 같이 IZO와 낮은 접촉 저항을 가지는 도전 물질의 하부막(111)과 저저항을 가지는 알루미늄 또는 알루미늄 합금으로 이루어진 상부막(112)을 포함하는 제1 도전층(11)을 적층하고 패터닝하여 배선을 형성하고, 배선(11)을 덮는 절연막(12)을 적층한다. 이어, 절연막(12)을 패터닝하여 배선(11)을 드러내는 접촉 구멍(13)을 형성하고, 절연막(12)의 상부에 접촉 구멍(13)을 통하여 배선(11)과 직접 연결되며 IZO로 이루어진 제2 도전층(14)을 형성한다. 이때, 절연막(12)의 접촉 구멍(13)은 배선(11)의 측벽 경계면, 특히 하부막(111)의 측벽 경계면이 충분히 드러나도록 형성하여 IZO막(14)과 하부막(111)이 충분히 접하도록 접촉부를 형성한다. 여기서, 접촉 구멍(13)을 통하여 배선(11)과 연결되는 제2 도전층(14)이 접촉 구멍(13)의 단차 또는 배선(11) 하부의 언더 컷(under-cut)으로 인하여 단선되는 것을 방지할 수 있도록 접촉 구멍(13)에서 드러난 배선(11)의 경계선과 이와 인접한 접촉 구멍(13)의 경계선 사이의 간격(d)이 2㎛ 범위를 벗어나지 않도록 접촉 구멍(13)을 형성하는 것이 바람직하다. 또한, 본 발명의 다른 실시예에 따른 배선의 접촉 구조 및 그 제조 방법에서는 제1 도전층의 배선(11)의 상부막(112)에 적어도 하나 이상의 개구부(15)를 형성하고, 배선(11)을 덮는 절연막(12)을 패터닝하여 개구부(15)를 드러내 접촉 구멍(13)을 형성한다. 이어, 개구부(15)에서 배선(11)의 하부막(111)과 접촉하는 제2 도전층(14)을 형성한다. 이때, 개구부(15)는 4×4 ㎛이하의 면적으로 형성하는 것이 바람직하며, 이렇게 개구부(15)를 작게 하면 상부막(602)과 하부막(601)을 형성할 때 하나의 마스크만을 사용할 수 있다. 즉, 서로 다른 모양을 가지는 상부막(602)과 하부막(601)을 패터닝할 때 우선 사진 식각 공정에서 감광막 패턴을 식각 마스크로 하여 상부막(602)을 형성한다. 이어, 남은감광막 패턴 또는 상부막(602)를 식각 마스크로 하여 하부막(601)을 식각한다. 이때, 개구부(15)는 4×4 ㎛ 이하의 면적으로 매우 작기 때문에 개구부(15)에서는 식각이 진행되는 속도가 매우 느리므로 하부막(601)은 완전히 제거되지 않고 남게 된다. 이렇게 하면 서로 다른 모양을 가지는 상부막(601)과 하부막(601)을 하나의 감광막 패턴을 이용하는 사진 식각 공정으로 형성할 수 있다. 한편, 도 3a 및 도 3d에서 보는 바와 같이, 배선(11)과 접촉 구멍(13)의 오정렬의 마진(margin)을 가질 수 있도록 배선(11) 또는 접촉 구멍(13)을 다양하게 변형할 수 있으며, 도 3e에서 보는 바와 같이, 배선(11)의 개구부(15)를 다수로 형성할 수 있다.
이러한, 배선의 접촉 구조 및 그 제조 방법은 액정 표시 장치용 박막 트랜지스터 및 그 제조 방법에서도 적용할 수 있다.
그러면, 이러한 본 발명에 따른 배선의 접촉 구조를 포함하는 액정 표시 장치용 박막 트랜지스터 기판 및 제조 방법에 대하여 도면을 참조하여 상세하게 설명하기로 한다.
먼저, 도 4 및 도 5를 참고로 하여 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조에 대하여 상세히 설명한다.
도 4는 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판이고, 도 5는 도 4에 도시한 박막 트랜지스터 기판을 V-V' 선을 따라 잘라 도시한 단면도이다.
절연 기판(10) 위에 저저항을 가지는 알루미늄 또는 알루미늄 합금의 금속 물질로 이루어진 게이트 배선이 형성되어 있다. 게이트 배선은 가로 방향으로 뻗어 있는 게이트선(22), 게이트선(22)의 끝에 연결되어 있어 외부로부터의 게이트 신호를 인가받아 게이트선으로 전달하는 게이트 패드(24) 및 게이트선(22)에 연결되어 있는 박막 트랜지스터의 게이트 전극(26)을 포함한다.
기판(10) 위에는 질화 규소(SiNx) 따위로 이루어진 게이트 절연막(30)이 게이트 배선(22, 24, 26)을 덮고 있다.
게이트 전극(24)의 게이트 절연막(30) 상부에는 비정질 규소 등의 반도체로 이루어진 반도체층(40)이 섬 모양으로 형성되어 있으며, 반도체층(40)의 상부에는 실리사이드 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 저항 접촉층(55, 56)이 각각 형성되어 있다.
저항 접촉층(55, 56) 및 게이트 절연막(30) 위에는 알루미늄(Al) 또는 알루미늄 합금(Al alloy), 몰리브덴(Mo) 또는 몰리브덴-텅스텐(MoW) 합금, 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti) 등의 금속 또는 도전체로 이루어진 데이터 배선(62, 64, 66, 68)이 형성되어 있다. 데이터 배선은 세로 방향으로 형성되어 게이트선(22)과 교차하여 화소를 정의하는 데이터선(62), 데이터선(62)의 분지이며 저항 접촉층(54)의 상부까지 연장되어 있는 소스 전극(65), 데이터선(62)의 한쪽 끝에 연결되어 있으며 외부로부터의 화상 신호를 인가받는 데이터 패드(68), 소스 전극(65)과 분리되어 있으며 게이트 전극(26)에 대하여 소스 전극(65)의 반대쪽 저항 접촉층(56) 상부에 형성되어 있는 드레인 전극(66)을 포함한다.
데이터 배선(62, 65, 66, 68)은 알루미늄 또는 알루미늄 합금의 단일막으로형성하는 것이 바람직하지만, 이중층이상으로 형성될 수도 있다. 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질, 특히 IZO와 낮은 접촉 저항을 가지는 물질로 만드는 것이 바람직하다. 그 예로는 Al(또는 Al 합금)/Cr 또는 Al(또는 Al 합금)/Mo(또는 Mo 합금) 등을 들 수 있으며, 본 발명의 실시예에서 데이터 배선(62, 65, 66, 68)은 크롬의 하부막(601)과 알루미늄-네오디뮴 합금의 상부막(602)의 이중막으로 이루어져 있다.
데이터 배선(62, 65, 66, 68) 및 이들이 가리지 않는 반도체층(40) 상부에는 질화 규소로 이루어진 보호막(70)이 형성되어 있다.
보호막(70)에는 드레인 전극(66) 및 데이터 패드(68)를 각각 드러내는 접촉 구멍(76, 78)이 형성되어 있으며, 게이트 절연막(30)과 함께 게이트 패드(24)를 드러내는 접촉 구멍(74)이 형성되어 있다. 여기서, 접촉 구멍(76)은 드레인 전극(66)의 경계선이 드러나도록 형성되어 있어, 드레인 전극(68)의 하부막(601)과 상부막(602)의 측벽이 모두 접촉 구멍(76)을 통하여 드러나 있다. 이때, 접촉 구멍(76) 및 데이터 배선(66)은 도 3a 내지 도 3e에서와 같이 다양한 모양을 취할 수 있으며, 특히 드레인 전극(66)을 드러내는 접촉 구멍(76)은 10㎛×10㎛를 넘지 않으며 4㎛×4㎛ 이상인 것이 바람직하다. 또한, 패드(24, 68)를 드러내는 접촉 구멍(74, 78)도 패드의 경계선이 드러나도록 형성될 수 있으며 접촉부의 접촉 저항을 최소화하기 위해 접촉 구멍(76)보다 크게 형성하는 것이 바람직하다.
보호막(70) 위에는 접촉 구멍(76)을 통하여 드레인 전극(66)과 전기적으로 연결되어 있으며 화소에 위치하는 화소 전극(82)이 형성되어 있다. 이때, 화소 전극(82)은 접촉 구멍(76)에서 드러난 드레인 전극(66)의 측벽, 특히 드레인 전극(66)의 하부막(601)의 측벽과 충분히 접촉하고 있다. 이러한 본 발명의 실시예에 따른 구조에서 접촉부의 접촉 저항은 양호하게 측정되었으며, 이에 대해서는 이후의 제조 방법에서 구체적으로 설명하기로 한다.
또한, 보호막(70) 위에는 접촉 구멍(74, 78)을 통하여 각각 게이트 패드(24) 및 데이터 패드(68)와 연결되어 있는 보조 게이트 패드(86) 및 보조 데이터 패드(88)가 형성되어 있다. 화소 전극(82)과 보조 게이트 및 데이터 패드(86, 88)는 IZO(indium zinc oxide)로 이루어져 있다.
여기서, 화소 전극(82)은 도1 및 도 2에서 보는 바와 같이, 게이트선(22)과 중첩되어 유지 축전기를 이루며, 유지 용량이 부족한 경우에는 게이트 배선(22, 24, 26)과 동일한 층에 유지 용량용 배선을 추가할 수도 있다.
그러면, 이러한 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 대하여 도 4 및 도 5와 도 6a 내지 도 9b를 참고로 하여 상세히 설명한다.
먼저, 도 6a 및 6b에 도시한 바와 같이, 기판(10) 위에 저저항을 가지는 알루미늄 또는 알루미늄 합금의 금속 중, 2 at%의 Nd를 포함하는 Al-Nd를 포함하는 표적을 이용하여 2,500Å 정도의 두께로 150℃ 정도에서 스퍼터링(sputtering)으로 적층하고 패터닝하여 게이트선(22), 게이트 전극(26) 및 게이트 패드(24)를 포함하며 테이퍼 구조를 가지는 가로 방향의 게이트 배선을 형성한다.
다음, 도 7a 및 도 7b에 도시한 바와 같이, 질화 규소로 이루어진 게이트 절연막(30), 비정질 규소로 이루어진 반도체층(40), 도핑된 비정질 규소층(50)의 삼층막을 연속하여 적층하고 마스크를 이용한 패터닝 공정으로 반도체층(40)과 도핑된 비정질 규소층(50)을 패터닝하여 게이트 전극(24)과 마주하는 게이트 절연막(30) 상부에 반도체층(40)과 저항 접촉층(50)을 형성한다. 여기서, 게이트 절연막(30)은 질화 규소를 250~400℃ 온도 범위, 2,000∼5,000Å 정도의 두께로 적층하여 형성하는 것이 바람직하다.
다음, 도 8a 내지 도 8b에 도시한 바와 같이, 몰리브덴 또는 몰리브덴 합금 또는 크롬 등으로 이루어진 하부막(601)을 500Å 정도의 두께로, 저저항을 가지는 알루미늄 또는 알루미늄 합금의 금속 중, 2 at%의 Nd를 포함하는 Al-Nd 합금의 표적을 이용하여 상부막(602)을 150℃ 정도에서 2,500Å 정도의 두께로 스퍼터링(sputtering)을 통하여 차례로 적층한 후, 마스크를 이용한 사진 공정으로 패터닝하여 게이트선(22)과 교차하는 데이터선(62), 데이터선(62)과 연결되어 게이트 전극(26) 상부까지 연장되어 있는 소스 전극(65), 데이터선(62)은 한쪽 끝에 연결되어 있는 데이터 패드(68) 및 소스 전극(64)과 분리되어 있으며 게이트 전극(26)을 중심으로 소스 전극(65)과 마주하는 드레인 전극(66)을 포함하며 테이퍼 구조를 가지는 데이터 배선을 형성한다. 여기서, 상부막(602) 및 하부막(601)은 모두 습식 식각으로 식각할 수 있으며, 상부막(602)은 습식 식각으로 하부막(601)은 건식 식각으로 식각할 수 있으며, 하부막(601)이 몰리브덴 또는 몰리브덴 합금막인 경우에는 상부막(602)과 하나의 식각 조건으로 패터닝할 수 있다. 또한, 드레인 전극(66)의 상부막(602)에만 개구부를 형성하여 최종적으로 도 2a 및도 2b에서와 같이 접촉 구조를 형성할 수도 있으며, 이때 개구부는 4㎛×4㎛ 면적으로 작게 형성하여 마스크를 이용하는 사진 식각 공정을 별도로 추가하지 않는 것이 바람직하다.
이때, 이후에 형성되는 IZO막과 하부막(601)이 충분히 접촉되도록 하부막(601)이 상부막(602)의 하부로 언더 컷되는 것을 방지하거나 하부막(601)이 상부막(602) 밖으로 나오도록 형성하는 것이 바람직하다. 이를 위하여 몰리브텐 또는 몰리브덴 합금으로 하부막(601)을 형성하는 경우에는 하부막(601)과 상부막(602)의 두께의 비를 1:5 이상으로 적층하고 DIP 모드로 진행하여 전지 반응을 최적화하여 하부막이 언더 컷되는 것을 방지한다. 또한, 하부막(601)을 크롬으로 형성하는 경우에는 하부막(601)을 500Å 이하의 두께로 적층하고 세정 공정 또는 감광막을 제거하는 공정에서 알루미늄 또는 알루미늄 합금의 상부막(602) 일부를 제거하는 조건을 적용하여 크롬의 하부막(601)을 상부막(602) 밖으로 나오도록 형성한다.
이어, 데이터 배선(62, 65, 66, 68)으로 가리지 않는 도핑된 비정질 규소층 패턴(50)을 식각하여 게이트 전극(26)을 중심으로 양쪽으로 분리시키는 한편, 양쪽의 도핑된 비정질 규소층(55, 56) 사이의 반도체층 패턴(40)을 노출시킨다. 이어, 노출된 반도체층(40)의 표면을 안정화시키기 위하여 산소 플라스마를 실시하는 것이 바람직하다.
다음으로, 도 9a 및 도 9b에서 보는 바와 같이, 질화 규소와 같은 무기 절연막을 250~400℃ 범위에서 적층하여 보호막(70)을 형성하고, 마스크를 이용한 사진식각 공정으로 게이트 절연막(30)과 함께 건식 식각으로 패터닝하여, 게이트 패드(24), 드레인 전극(66) 및 데이터 패드(68)를 각각 드러내는 접촉 구멍(74, 76, 78)을 형성한다. 여기서, 접촉 구멍(74, 76, 78)을 형성할 때 식각 조건은 알루미늄 또는 알루미늄 합금의 금속막이 식각되지 않는 조건을 적용하는 것이 바람직하며, 식각 기체로는 F 계열의 기체를 이용할 수 있다. 이때, 접촉 구멍(76)은 드레인 전극(66)의 경계선 및 상부막(601)과 하부막(601)의 측벽이 드러나도록 접촉 구멍(76)에서 드레인 전극(66)의 경계선이 드러나도록 형성한다. 이때, 드레인 전극(66)의 밖에 위치하는 접촉 구멍(76)의 경계선과 이와 인접한 드레인 전극(66)의 경계선의 간격은 2㎛ 이내의 범위가 되도록 형성하는 것이 바람직하다. 이는 이후에 형성되는 화소 전극(82)과 드레인 전극(66) 사이의 접촉 저항을 최소화하고, 접촉 구멍(76)을 형성할 때 드레인 전극(66)의 하부에 언더 컷이 발생하는 것을 방지하기 위함이다. 즉, 드레인 전극(66)의 밖에 위치하는 접촉 구멍(76)의 경계선과 이와 인접한 드레인 전극(66)의 경계선의 간격이 3㎛ 이상이 되도록 접촉 구멍(76)을 크게 형성하면 접촉 구멍(76)을 형성할 때 드레인 전극(66)의 하부에서 게이트 절연막(30)이 과도하게 식각되어 언더 컷이 발생한다. 이렇게 되면, 게이트 절연막(30)의 단차로 인하여 이후에 형성되는 화소 전극(82)이 드레인 전극(66)의 하부에서 단선될 수 있으며, 이로 인하여 접촉부의 접촉 저항이 증가하게 된다. 하지만, 본 발명의 실시예에서와 같이 드레인 전극(66)의 밖에 위치하는 접촉 구멍(76)의 경계선과 이와 인접한 드레인 전극(66)의 경계선의 간격이 2㎛ 이내가 되도록 접촉 구멍(76)을 형성하면 드레인 전극(66)의 하부에서는 게이트절연막(30)은 과도하게 식각되지 않으면서, 드레인 전극(66)의 측벽 경사면이 완전히 드러나게 할 수 있다. 물론, 여기서 패드(24, 68)를 드러내는 접촉 구멍(74, 78)도 패드(24, 68)들의 경계선이 드러나도록 형성하여 도 1a 및 도 1b와 같이 접촉부를 형성할 수도 있다.
다음, 마지막으로 도 4 및 5에 도시한 바와 같이, IZO막을 스퍼터링으로 적층하고 마스크를 이용한 패터닝을 실시하여 접촉 구멍(76)을 통하여 드레인 전극(66)과 연결되는 화소 전극(82)과 접촉 구멍(74, 78)을 통하여 게이트 패드(24) 및 데이터 패드(68)와 각각 연결되는 보조 게이트 패드(86) 및 보조 데이터 패드(88)를 각각 형성한다. 이때, 화소 전극(82)은 드레인 전극(66)의 하부에서 언더 컷이 발생하지 않아 단선되지 않으며 IZO막과 낮은 접촉 저항을 가지는 하부막(601)과 충분히 접하고 있어 접촉부의 접촉 저항을 최소화할 수 있다. 본 발명의 실시예에서 IZO막(82, 86, 88)을 형성하기 위한 표적(target)은 이데미츠(idemitsu)사의 IDIXO(indium x-metal oxide)라는 상품을 사용하였으며, 표적은 In2O3및 ZnO를 포함하며, In+Zn에서 Zn의 함유량은 15-20 at% 범위인는 것이 바람직하다. 또한, 접촉 저항을 최소화하기 위해 IZO막은 250℃ 이하의 범위에서 적층하는 것이 바람직하다.
이러한 본 발명의 실시예에 따른 제조 공정에서 화소의 집합으로 이루어진 표시 영역 밖의 주변 영역에 화소 영역에 형성되어 있는 구조와 동일하게 테스트 패턴으로 접촉 구조를 형성하여 접촉부의 접촉 저항을 측정하였으며, 세 가지의 경우에 대하여 각각 측정하였다. 즉, 테스트 패턴은 접촉 구멍(76)을 드레인 전극(66) 상부에 형성하는 제1 경우, 드레인 전극(66)의 밖에 위치하는 접촉 구멍(76)의 경계선과 이와 인접한 드레인 전극(66)의 경계선의 간격이 3㎛ 이상이 되도록 접촉 구멍을 크게 형성하는 제2 경우 및 본 발명의 접촉 구조에서와 같이 드레인 전극(66)의 밖에 위치하는 접촉 구멍(76)의 경계선과 이와 인접한 드레인 전극(66)의 경계선의 간격이 2㎛ 이내의 범위가 되도록 형성하는 제3 경우에 대하여 테스트 패턴을 형성하여 200개의 테스트 패턴에 대하여 접촉 저항을 측정하였다. 그 결과 제1 및 제2 경우에서는 E7Ω이상으로 접촉 저항이 높게 측정되었으며, 제3 경우에서는 E6Ω이하로 접촉 저항이 양호하게 측정되었다.
한편, 제조 공정시 여러 가지의 공정 조건에 대하여 접촉부의 접촉 저항을 테스트 패턴을 통하여 측정하였다.
도 10은 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 주변 영역에 형성된 테스트 패턴의 접촉 저항을 측정하여 결과를 나타난 표이다.
이때, 테스트 패턴은 표시 영역 밖의 주변부에 형성하였으며, 도 1a 및 도 1b와 같이 데이터 배선용 금속층인 크롬의 하부막과 알루미늄 합금의 상부막으로 이루어진 배선, 접촉 구멍을 가지며 질화 규소로 이루어진 절연막 및 IZO막으로 이루어진 3층막의 구조로 단순화하여 접촉 저항을 200개의 접촉부를 형성하여 측정하였다. 여기서, 제1 패턴은 접촉 구멍의 경계선이 배선의 상부에만 위치하도록 접촉부를 형성한 경우이고, 제2 패턴은 본 발명의 실시예와 같이 배선의 측벽 경사면과 IZO막이 접촉하도록 접촉부를 형성한 경우이다. 절연막은 235℃ 및 310℃ 각각의 온도에서 2,000Å 및 3,000Å의 두께로 각각 보호막 및 게이트 절연막 적층 조건으로 달리하여 적층하고, 배선은 150℃ 및 50℃에서 각각 알루미늄 합금막을 달리하여 적층하는 경우에 대하여 각각 접촉 저항을 측정하였다. 또한, 배선을 1,500Å 및 3,000Å의 저항성 접촉층을 식각하는 기체에 대하여 노출되었을 경우와 63초 및 68초의 시간 동안 PE 모드로 절연막을 식각하여 접촉 구멍을 형성하는 경우와 1,000W 및 400W의 ICP 모드로 절연막을 식각하여 접촉 구멍을 형성하는 경우와 접촉 구멍을 통하여 드러난 배선을 세정하지 않거나 70초 동안 세정을 실시한 경우에 대하여 각각 접촉 저항을 측정하였다.
표 10에서 보는 바와 같이, 접촉 구멍을 10㎛×10㎛으로 형성한 경우에 제1 패턴의 접촉 저항은 5.3MΩ내지 4.0GΩ 범위로 크게 나타났으며, 제2 패턴의 접촉 저항은 14KΩ 내지 515KΩ범위로 E5Ω이하로 양호하게 측정되었다. 여기서, 제1 패턴의 접촉 저항이 60KΩ으로 양호하게 측정된 경우가 있어 구체적으로 검토한 결과 제1 패턴의 접촉 구조가 제2 패턴의 접촉 구조와 같이 배선의 경계선이 접촉 구멍에서 드러나도록 형성되어 IZO막과 배선의 측벽, 특히 하부막과 충분히 접촉되어 있는 구조를 취하고 있었다.
또한, 접촉 구멍을 7㎛×7㎛으로 형성한 경우에 제1 패턴의 접촉 저항은 12MΩ내지 7.9GΩ 범위로 크게 나타났으며, 제2 패턴의 접촉 저항은 18KΩ 내지 664KΩ범위로 E5Ω이하로 양호하게 측정되었다. 또한, 접촉 구멍을 4㎛×4㎛으로 형성한 경우에 제1 패턴의 접촉 저항은 48MΩ내지 85GΩ 범위로 크게 나타났으며, 제2 패턴의 접촉 저항은 30KΩ 내지 1.2MΩ범위로 양호하게 측정되었다.
이러한 본 발명의 실시예에 따른 박막 트랜지스터 어레이 기판의 구조는 게이트 배선(22, 24, 26) 및 데이터 배선(62, 64, 66, 68)이 저저항을 가지는 알루미늄 또는 알루미늄 합금의 도전막을 포함하고 있는 동시에 접촉부 특히 데이터 배선과 IZO막의 화소 전극(82)의 접촉 저항을 최소화할 수 있어 대화면 고정세의 액정 표시 장치에 적용할 수 있다.
이러한 방법은 앞에서 설명한 바와 같이, 5매의 마스크를 이용하는 제조 방법에 적용할 수 있지만, 4매 마스크를 이용하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에서도 동일하게 적용할 수 있다. 이에 대하여 도면을 참조하여 상세하게 설명하기로 한다.
먼저, 도 11 내지 도 13을 참고로 하여 본 발명의 실시예에 따른 4매 마스크를 이용하여 완성된 액정 표시 장치용 박막 트랜지스터 기판의 단위 화소 구조에 대하여 상세히 설명한다.
도 11은 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고, 도 12 및 도 13은 각각 도 8에 도시한 박막 트랜지스터 기판을 XII-XII' 선 및 XIII-XIII' 선을 따라 잘라 도시한 단면도이다.
먼저, 절연 기판(10) 위에 제1 실시예와 동일하게 알루미늄 또는 알루미늄 합금의 저저항 도전 물질로 이루어진 게이트선(22), 게이트 패드(24) 및 게이트 전극(26)을 포함하는 게이트 배선이 형성되어 있다. 그리고, 게이트 배선은 기판(10) 상부에 게이트선(22)과 평행하며 상판의 공통 전극에 입력되는 공통 전극 전압 따위의 전압을 외부로부터 인가받는 유지 전극(28)을 포함한다. 유지전극(28)은 후술할 화소 전극(82)과 연결된 유지 축전기용 도전체 패턴(68)과 중첩되어 화소의 전하 보존 능력을 향상시키는 유지 축전기를 이루며, 후술할 화소 전극(82)과 게이트선(22)의 중첩으로 발생하는 유지 용량이 충분할 경우 형성하지 않을 수도 있다.
게이트 배선(22, 24, 26, 28)은 마찬가지로 알루미늄 또는 알루미늄 합금으로 이루어진 단일층으로 형성될 수도 있지만, IZO와 낮은 접촉 저항을 가지는 크롬 또는 몰리브덴 또는 몰리브덴 합금 또는 탄탈륨 또는 티타늄으로 이루어진 하부막(201)과 알루미늄 또는 알루미늄 합금으로 이루어진 상부막(202)을 포함하는 이중막으로 형성되어 있다.
게이트 배선(22, 24, 26, 28) 위에는 질화 규소(SiNx) 따위로 이루어진 게이트 절연막(30)이 형성되어 게이트 배선(22, 24, 26, 28)을 덮고 있다.
게이트 절연막(30) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon) 따위의 반도체로 이루어진 반도체 패턴(42, 48)이 형성되어 있으며, 반도체 패턴(42, 48) 위에는 인(P) 따위의 n형 불순물로 고농도로 도핑되어 있는 비정질 규소 따위로 이루어진 저항성 접촉층(ohmic contact layer) 패턴 또는 중간층 패턴(55, 56, 58)이 형성되어 있다.
저항성 접촉층 패턴(55, 56, 58) 위에는 저저항을 가지는 알루미늄 또는 알루미늄 합금의 도전 물질로 이루어진 도전막을 포함하는 데이터 배선이 형성되어 있다. 데이터 배선은 세로 방향으로 형성되어 있는 데이터선(62), 데이터선(62)의한쪽 끝에 연결되어 외부로부터의 화상 신호를 인가받는 데이터 패드(68), 그리고 데이터선(62)의 분지인 박막 트랜지스터의 소스 전극(65)으로 이루어진 데이터선부를 포함하며, 또한 데이터선부(62, 68, 65)와 분리되어 있으며 게이트 전극(26) 또는 박막 트랜지스터의 채널부(C)에 대하여 소스 전극(65)의 반대쪽에 위치하는 박막 트랜지스터의 드레인 전극(66)과 유지 전극(28) 위에 위치하고 있는 유지 축전기용 도전체 패턴(64)도 포함한다. 유지 전극(28)을 형성하지 않을 경우 유지 축전기용 도전체 패턴(64) 또한 형성하지 않는다.
데이터 배선(62, 64, 65, 66, 68)도 게이트 배선(22, 24, 26, 28)과 마찬가지로 알루미늄 또는 알루미늄 합금의 금속으로 이루어진 단일층으로 형성될 수도 있지만, 제1 실시예와 동일하게 크롬 또는 몰리브덴 또는 몰리브덴 합금 또는 탄탈륨 또는 티타늄으로 이루어진 하부막(601)과 알루미늄 또는 알루미늄 합금으로 이루어진 상부막(602)을 포함하는 이중막으로 형성되어 있다.
접촉층 패턴(55, 56, 58)은 그 하부의 반도체 패턴(42, 48)과 그 상부의 데이터 배선(62, 64, 65, 66, 68)의 접촉 저항을 낮추어 주는 역할을 하며, 데이터 배선(62, 64, 65, 66, 68)과 완전히 동일한 형태를 가진다. 즉, 데이터선부 중간층 패턴(55)은 데이터선부(62, 68, 65)와 동일하고, 드레인 전극용 중간층 패턴(56)은 드레인 전극(66)과 동일하며, 유지 축전기용 중간층 패턴(58)은 유지 축전기용 도전체 패턴(64)과 동일하다.
한편, 반도체 패턴(42, 48)은 박막 트랜지스터의 채널부(C)를 제외하면 데이터 배선(62, 64, 65, 66, 68) 및 저항성 접촉층 패턴(55, 56, 58)과 동일한 모양을하고 있다. 구체적으로는, 유지 축전기용 반도체 패턴(48)과 유지 축전기용 도전체 패턴(64) 및 유지 축전기용 접촉층 패턴(58)은 동일한 모양이지만, 박막 트랜지스터용 반도체 패턴(42)은 데이터 배선 및 접촉층 패턴의 나머지 부분과 약간 다르다. 즉, 박막 트랜지스터의 채널부(C)에서 데이터선부(62, 68, 65), 특히 소스 전극(65)과 드레인 전극(66)이 분리되어 있고 데이터선부 중간층(55)과 드레인 전극용 접촉층 패턴(56)도 분리되어 있으나, 박막 트랜지스터용 반도체 패턴(42)은 이곳에서 끊어지지 않고 연결되어 박막 트랜지스터의 채널을 생성한다.
데이터 배선(62, 64, 65, 66, 68) 위에는 질화 규소로 이루어진 보호막(70)이 형성되어 있다.
보호막(70)은 드레인 전극(66), 데이터 패드(68) 및 유지 축전기용 도전체 패턴(64)을 드러내는 접촉구멍(76, 78, 72)을 가지고 있으며, 또한 게이트 절연막(30)과 함께 게이트 패드(24)를 드러내는 접촉 구멍(74)을 가지고 있다. 이때, 접촉 구멍(72, 74, 76, 78) 모두는 유지 축전기용 도전체 패턴(64), 게이트 패드(24)드레인 전극(66), 데이터 패드(68)의 측벽, 특히 각각의 IZO와 낮은 접촉 저항을 가지는 하부막(201, 601)이 드러나도록 형성되어 있다.
보호막(70) 위에는 박막 트랜지스터로부터 화상 신호를 받아 상판의 전극과 함께 전기장을 생성하는 화소 전극(82)이 형성되어 있다. 화소 전극(82)은 IZO(indium tin oxide) 따위의 투명한 도전 물질로 만들어지며, 접촉 구멍(76)을 통하여 드레인 전극(66)과 물리적·전기적으로 연결되어 화상 신호를 전달받는다. 화소 전극(82)은 또한 이웃하는 게이트선(22) 및 데이터선(62)과 중첩되어 개구율을 높이고 있으나, 중첩되지 않을 수도 있다. 또한 화소 전극(82)은 접촉 구멍(72)을 통하여 유지 축전기용 도전체 패턴(64)과도 연결되어 도전체 패턴(64)으로 화상 신호를 전달한다. 한편, 게이트 패드(24) 및 데이터 패드(68) 위에는 접촉 구멍(74, 78)을 통하여 각각 이들과 연결되는 보조 게이트 패드(86) 및 보조 데이터 패드(88)가 형성되어 있으며, 이들은 패드(24, 68)와 외부 회로 장치와의 접착성을 보완하고 패드를 보호하는 역할을 하는 것으로 필수적인 것은 아니며, 이들의 적용 여부는 선택적이다. 여기서도, 접촉부에서 IZO막(82, 86, 88)은 유지 축전기용 도전체 패턴(64), 게이트 패드(24)드레인 전극(66), 데이터 패드(68)의 측벽, 특히 IZO와 낮은 접촉 저항을 가지는 하부막(201, 601)과 접촉되어 있다.
여기에서는 화소 전극(82)의 재료의 예로 투명한 IZO를 들었으나, 투명한 도전성 폴리머(polymer) 등으로 형성할 수도 있으며, 반사형 액정 표시 장치의 경우 불투명한 도전 물질을 사용하여도 무방하다.
그러면, 도 11 내지 도 13의 구조를 가지는 액정 표시 장치용 박막 트랜지스터 기판을 4매 마스크를 이용하여 제조하는 방법에 대하여 상세하게 도 11 내지 도 13과 도 14a 내지 도 21c를 참조하여 설명하기로 한다.
먼저, 도 14a 내지 14c에 도시한 바와 같이, 알루미늄보다 IZO와 낮은 접촉 저항을 가지는 몰리브덴 또는 몰리브덴 합금 또는 크롬 등으로 이루어진 하부막(201)과 저저항을 가지는 알루미늄 또는 알루미늄 합금 중, 2 at%의 Nd를 포함하는 Al-Nd 합금의 표적을 이용하여 상부막(202)을 스퍼터링(sputtering)을 통하여 차례로 적층한 후, 1 마스크를 이용한 사진 식각 공정으로 기판(10) 위에 게이트선(22), 게이트 패드(24), 게이트 전극(26) 및 유지 전극(28)을 포함하는 게이트 배선을 테이퍼 구조로 형성한다. 여기서도, 이후에 형성되는 IZO막과 하부막(201)이 충분히 접촉되도록 하부막(201)이 상부막(202)의 하부로 언더 컷되는 것을 방지하거나 하부막이 상부막 밖으로 나오도록 형성하는 것이 바람직하다. 이를 위하여 몰리브덴 또는 몰리브덴 합금으로 하부막(201)을 형성하는 경우에는 하부막(201)과 상부막(202)의 두께의 비를 1:5 이상으로 적층하고 기판 전체를 식각액에 담가서 식각을 진행하는 DIP 모드로 식각을 진행하여 전지 반응을 최적화하여 하부막이 언더 컷되는 것을 방지한다. 또한, 하부막(201)을 크롬으로 형성하는 경우에는 하부막(201)을 500Å 이하의 두께로 적층하고 세정 공정 또는 감광막을 제거하는 공정에서 알루미늄 또는 알루미늄 합금의 상부막(202) 일부를 제거하는 조건을 적용하여 크롬의 하부막(201)을 상부막(202) 밖으로 나오도록 형성한다.
다음, 도 15a 및 15b에 도시한 바와 같이, 질화 규소로 이루어진 게이트 절연막(30), 반도체층(40), 중간층(50)을 화학 기상 증착법을 이용하여 각각 1,500 Å 내지 5,000 Å, 500 Å 내지 2,000 Å, 300 Å 내지 600 Å의 두께로 연속 증착하고, 이어 저저항을 가지는 알루미늄 또는 알루미늄 합금으로 이루어진 상부막(601)과 크롬 또는 몰리브덴 또는 몰리브덴 합금으로 이루어진 하부막(601)을 포함하는 도전체층(60)을 스퍼터링 등의 방법으로 1,500 Å 내지 3,000 Å의 두께로 증착한 다음 그 위에 감광막(110)을 1 μm 내지 2 μm의 두께로 도포한다.
그 후, 제2 마스크를 통하여 감광막(110)에 빛을 조사한 후 현상하여 도 16b 및 16c에 도시한 바와 같이, 감광막 패턴(112, 114)을 형성한다. 이때, 감광막 패턴(112, 114) 중에서 박막 트랜지스터의 채널부(C), 즉 소스 전극(65)과 드레인 전극(66) 사이에 위치한 제1 부분(114)은 데이터 배선부(A), 즉 데이터 배선(62, 64, 65, 66, 68)이 형성될 부분에 위치한 제2 부분(112)보다 두께가 작게 되도록 하며, 기타 부분(B)의 감광막은 모두 제거한다. 이 때, 채널부(C)에 남아 있는 감광막(114)의 두께와 데이터 배선부(A)에 남아 있는 감광막(112)의 두께의 비는 후에 후술할 식각 공정에서의 공정 조건에 따라 다르게 하여야 하되, 제1 부분(114)의 두께를 제2 부분(112)의 두께의 1/2 이하로 하는 것이 바람직하며, 예를 들면, 4,000 Å 이하인 것이 좋다.
이와 같이, 위치에 따라 감광막의 두께를 달리하는 방법으로 여러 가지가 있을 수 있으며, A 영역의 빛 투과량을 조절하기 위하여 주로 슬릿(slit)이나 격자 형태의 패턴을 형성하거나 반투명막을 사용한다.
이때, 슬릿 사이에 위치한 패턴의 선 폭이나 패턴 사이의 간격, 즉 슬릿의 폭은 노광시 사용하는 노광기의 분해능보다 작은 것이 바람직하며, 반투명막을 이용하는 경우에는 마스크를 제작할 때 투과율을 조절하기 위하여 다른 투과율을 가지는 박막을 이용하거나 두께가 다른 박막을 이용할 수 있다.
이와 같은 마스크를 통하여 감광막에 빛을 조사하면 빛에 직접 노출되는 부분에서는 고분자들이 완전히 분해되며, 슬릿 패턴이나 반투명막이 형성되어 있는 부분에서는 빛의 조사량이 적으므로 고분자들은 완전 분해되지 않은 상태이며, 차광막으로 가려진 부분에서는 고분자가 거의 분해되지 않는다. 이어 감광막을 현상하면, 고분자 분자들이 분해되지 않은 부분만이 남고, 빛이 적게 조사된 중앙 부분에는 빛에 전혀 조사되지 않은 부분보다 얇은 두께의 감광막이 남길 수 있다. 이때, 노광 시간을 길게 하면 모든 분자들이 분해되므로 그렇게 되지 않도록 해야 한다.
이러한 얇은 두께의 감광막(114)은 리플로우가 가능한 물질로 이루어진 감광막을 이용하고 빛이 완전히 투과할 수 있는 부분과 빛이 완전히 투과할 수 없는 부분으로 나뉘어진 통상적인 마스크로 노광한 다음 현상하고 리플로우시켜 감광막이 잔류하지 않는 부분으로 감광막의 일부를 흘러내리도록 함으로써 형성할 수도 있다.
이어, 감광막 패턴(114) 및 그 하부의 막들, 즉 도전체층(60), 중간층(50) 및 반도체층(40)에 대한 식각을 진행한다. 이때, 데이터 배선부(A)에는 데이터 배선 및 그 하부의 막들이 그대로 남아 있고, 채널부(C)에는 반도체층만 남아 있어야 하며, 나머지 부분(B)에는 위의 3개 층(60, 50, 40)이 모두 제거되어 게이트 절연막(30)이 드러나야 한다.
먼저, 도 14a 및 14b에 도시한 것처럼, 기타 부분(B)의 노출되어 있는 도전체층(60)을 제거하여 그 하부의 중간층(50)을 노출시킨다. 이 과정에서는 건식 식각 또는 습식 식각 방법을 모두 사용할 수 있으며, 이때 도전체층(60)은 식각되고 감광막 패턴(112, 114)은 거의 식각되지 않는 조건하에서 행하는 것이 좋다. 그러나, 건식 식각의 경우 도전체층(60)만을 식각하고 감광막 패턴(112, 114)은 식각되지 않는 조건을 찾기가 어려우므로 감광막 패턴(112, 114)도 함께 식각되는 조건하에서 행할 수 있다. 이 경우에는 습식 식각의 경우보다 제1 부분(114)의 두께를두껍게 하여 이 과정에서 제1 부분(114)이 제거되어 하부의 도전체층(60)이 드러나는 일이 생기지 않도록 한다.
도전체층(60)이 Mo 또는 MoW 합금, Al 또는 Al 합금, Ta 중 하나를 포함하는 경우에는 건식 식각이나 습식 식각 중 어느 것이라도 가능하다. 그러나 Cr은 건식 식각 방법으로는 잘 제거되지 않기 때문에 도전체층(60)이 Cr이라면 습식 식각만을 이용하는 것이 좋다. 도전체층(60)이 Cr인 습식 식각의 경우에는 식각액으로 CeNHO3을 사용할 수 있고, 도전체층(60)이 Mo나 MoW인 건식 식각의 경우의 식각 기체로는 CF4와 HCl의 혼합 기체나 CF4와 O2의 혼합 기체를 사용할 수 있으며 후자의 경우 감광막에 대한 식각비도 거의 비슷하다.
이렇게 하면, 도 17a 및 도 17b에 나타낸 것처럼, 채널부(C) 및 데이터 배선부(B)의 도전체층, 즉 소스/드레인용 도전체 패턴(67)과 유지 축전기용 도전체 패턴(64)만이 남고 기타 부분(B)의 도전체층(60)은 모두 제거되어 그 하부의 중간층(50)이 드러난다. 이때 남은 도전체 패턴(67, 64)은 소스 및 드레인 전극(65, 66)이 분리되지 않고 연결되어 있는 점을 제외하면 데이터 배선(62, 64, 65, 66, 68)의 형태와 동일하다. 또한 건식 식각을 사용한 경우 감광막 패턴(112, 114)도 어느 정도의 두께로 식각된다.
이어, 도 18a 및 18b에 도시한 바와 같이, 기타 부분(B)의 노출된 중간층(50) 및 그 하부의 반도체층(40)을 감광막의 제1 부분(114)과 함께 건식 식각 방법으로 동시에 제거한다. 이 때의 식각은 감광막 패턴(112, 114)과중간층(50) 및 반도체층(40)(반도체층과 중간층은 식각 선택성이 거의 없음)이 동시에 식각되며 게이트 절연막(30)은 식각되지 않는 조건하에서 행하여야 하며, 특히 감광막 패턴(112, 114)과 반도체층(40)에 대한 식각비가 거의 동일한 조건으로 식각하는 것이 바람직하다. 예를 들어, SF6과 HCl의 혼합 기체나, SF6과 O2의 혼합 기체를 사용하면 거의 동일한 두께로 두 막을 식각할 수 있다. 감광막 패턴(112, 114)과 반도체층(40)에 대한 식각비가 동일한 경우 제1 부분(114)의 두께는 반도체층(40)과 중간층(50)의 두께를 합한 것과 같거나 그보다 작아야 한다.
이렇게 하면, 도 18a 및 18b에 나타낸 바와 같이, 채널부(C)의 제1 부분(114)이 제거되어 소스/드레인용 도전체 패턴(67)이 드러나고, 기타 부분(B)의 중간층(50) 및 반도체층(40)이 제거되어 그 하부의 게이트 절연막(30)이 드러난다. 한편, 데이터 배선부(A)의 제2 부분(112) 역시 식각되므로 두께가 얇아진다. 또한, 이 단계에서 반도체 패턴(42, 48)이 완성된다. 도면 부호 57과 58은 각각 소스/드레인용 도전체 패턴(67) 하부의 중간층 패턴과 유지 축전기용 도전체 패턴(64) 하부의 중간층 패턴을 가리킨다.
이어 애싱(ashing)을 통하여 채널부(C)의 소스/드레인용 도전체 패턴(67) 표면에 남아 있는 감광막 찌꺼기를 제거한다.
다음, 도 19a 및 19b에 도시한 바와 같이 채널부(C)의 소스/드레인용 도전체 패턴(67) 및 그 하부의 소스/드레인용 중간층 패턴(57)을 식각하여 제거한다. 이 때, 식각은 소스/드레인용 도전체 패턴(67)과 중간층 패턴(57) 모두에 대하여 건식식각만으로 진행할 수도 있으며, 소스/드레인용 도전체 패턴(67)에 대해서는 습식 식각으로, 중간층 패턴(57)에 대해서는 건식 식각으로 행할 수도 있다. 전자의 경우 소스/드레인용 도전체 패턴(67)과 중간층 패턴(57)의 식각 선택비가 큰 조건하에서 식각을 행하는 것이 바람직하며, 이는 식각 선택비가 크지 않을 경우 식각 종점을 찾기가 어려워 채널부(C)에 남는 반도체 패턴(42)의 두께를 조절하기가 쉽지 않기 때문이다. 예를 들면, SF6과 O2의 혼합 기체를 사용하여 소스/드레인용 도전체 패턴(67)을 식각하는 것을 들 수 있다. 습식 식각과 건식 식각을 번갈아 하는 후자의 경우에는 습식 식각되는 소스/드레인용 도전체 패턴(67)의 측면은 식각되지만, 건식 식각되는 중간층 패턴(57)은 거의 식각되지 않으므로 계단 모양으로 만들어진다. 중간층 패턴(57) 및 반도체 패턴(42)을 식각할 때 사용하는 식각 기체의 예로는 앞에서 언급한 CF4와 HCl의 혼합 기체나 CF4와 O2의 혼합 기체를 들 수 있으며, CF4와 O2를 사용하면 균일한 두께로 반도체 패턴(42)을 남길 수 있다. 이때, 도 19b에 도시한 것처럼 반도체 패턴(42)의 일부가 제거되어 두께가 작아질 수도 있으며 감광막 패턴의 제2 부분(112)도 이때 어느 정도의 두께로 식각된다. 이때의 식각은 게이트 절연막(30)이 식각되지 않는 조건으로 행하여야 하며, 제2 부분(112)이 식각되어 그 하부의 데이터 배선(62, 64, 65, 66, 68)이 드러나는 일이 없도록 감광막 패턴이 두꺼운 것이 바람직함은 물론이다.
이렇게 하면, 소스 전극(65)과 드레인 전극(66)이 분리되면서 데이터 배선(62, 64, 65, 66, 68)과 그 하부의 접촉층 패턴(55, 56, 58)이 완성된다.
마지막으로 데이터 배선부(A)에 남아 있는 감광막 제2 부분(112)을 제거한다. 그러나, 제2 부분(112)의 제거는 채널부(C) 소스/드레인용 도전체 패턴(67)을 제거한 후 그 밑의 중간층 패턴(57)을 제거하기 전에 이루어질 수도 있다.
앞에서 설명한 것처럼, 습식 식각과 건식 식각을 교대로 하거나 건식 식각만을 사용할 수 있다. 후자의 경우에는 한 종류의 식각만을 사용하므로 공정이 비교적 간편하지만, 알맞은 식각 조건을 찾기가 어렵다. 반면, 전자의 경우에는 식각 조건을 찾기가 비교적 쉬우나 공정이 후자에 비하여 번거로운 점이 있다.
이와 같이 하여 데이터 배선(62, 64, 65, 66, 68)을 형성한 후, 도 20a 및 20b에 도시한 바와 같이 제1 실시예와 같이 질화 규소를 CVD 방법으로 250~400℃ 범위에서 증착하여 보호막(70)을 형성한다. 제3 마스크를 이용하여 보호막(70)을 게이트 절연막(30)과 함께 식각하여 드레인 전극(66), 게이트 패드(24), 데이터 패드(68) 및 유지 축전기용 도전체 패턴(64)의 하부막(201, 601)을 각각 드러내는 접촉 구멍(76, 74, 78, 72)을 형성한다.
마지막으로, 도 11 내지 도 13에 도시한 바와 같이, 제1 실시예와 같은 방법으로 400 Å 내지 500 Å 두께의 IZO층을 스퍼터링 방법으로 증착하고 제4 마스크를 사용하여 식각하여 드레인 전극(66) 및 유지 축전기용 도전체 패턴(64)과 연결된 화소 전극(82), 게이트 패드(24)와 연결된 보조 게이트 패드(86) 및 데이터 패드(68)와 연결된 보조 데이터 패드(88)를 형성한다. IZO를 패터닝하기 위한 식각액은 크롬(Cr)의 금속막을 식각하는데 사용하는 크롬 식각액을 사용하는데, 이는 알루미늄을 부식시키지 않아 데이터 배선 또는 게이트 배선이 부식되는 것을 방지할 수 있으며, 식각액으로 ( HNO3/(NH4)2Ce(NO3)6/H2O) 등을 들 수 있다.
이러한 본 발명의 제2 실시예에서는 제1 실시예에 따른 효과뿐만 아니라 데이터 배선(62, 64, 65, 66, 68)과 그 하부의 접촉층 패턴(55, 56, 58) 및 반도체 패턴(42, 48)을 하나의 마스크를 이용하여 형성하고 이 과정에서 소스 전극(65)과 드레인 전극(66)이 분리하여 제조 공정을 단순화할 수 있다.
이와 같이, 본 발명에 따르면 접촉부에서 배선의 측벽 경사면을 드러나게 하고 IZO막과 접촉 저항이 낮은 도전막과 IZO막과 접촉하도록 하여 배선과 IZO막의 접촉 저항을 최소화할 수 있어 접촉부의 신뢰성을 확보할 수 있다. 또한, 저저항의 알루미늄 또는 알루미늄 합금을 포함하는 도전막을 포함하는 배선을 형성함으로써 대화면 고정세의 제품의 특성을 향상시킬 수 있다. 또한, 제조 공정을 단순화하여 액정 표시 장치용 박막 트랜지스터 기판을 제조함으로 제조 공정을 단순화하고 제조 비용을 줄일 수 있다.

Claims (38)

  1. 기판 상부에 제1 도전층으로 배선을 형성하는 단계,
    상기 배선을 덮는 절연막을 적층하는 단계,
    상기 절연막을 패터닝하여 상기 배선의 측벽을 드러내는 접촉 구멍을 형성하는 단계 및
    상기 절연막 상부에 상기 접촉 구멍을 통하여 상기 배선의 상기 측벽과 접촉하는 제2 도전층을 형성하는 단계
    를 포함하는 배선의 접촉 구조 형성 방법.
  2. 제1항에서,
    상기 제1 도전층은 알루미늄 또는 알루미늄 합금의 상부막과 몰리브덴 또는 몰리브덴 합금 또는 크롬의 하부막으로 형성하는 배선의 접촉 구조 형성 방법.
  3. 제1항에서,
    상기 배선의 밖에 위치하는 상기 접촉 구멍의 경계선과 이와 인접한 상기 배선의 경계선 간격은 2㎛ 이내가 되도록 상기 접촉 구멍을 형성하는 배선의 접촉 구조 형성 방법.
  4. 제1항에서,
    상기 제2 도전층은 투명한 도전 물질로 형성하는 배선의 접촉 구조 형성 방법.
  5. 제4항에서,
    상기 도전 물질은 IZO인 배선의 접촉 구조 형성 방법.
  6. 기판 상부에 개구부를 가지는 배선을 형성하는 단계,
    상기 배선을 덮는 절연막을 적층하는 단계,
    상기 절연막을 패터닝하여 상기 개구부를 드러내는 접촉 구멍을 형성하는 단계 및
    상기 절연막 상부에 상기 접촉 구멍을 통하여 상기 배선의 접촉하는 제1 도전층을 형성하는 단계
    를 포함하는 배선의 접촉 구조 형성 방법.
  7. 제6항에서,
    상기 배선은 알루미늄 또는 알루미늄 합금의 상부막과 몰리브덴 또는 몰리브덴 합금 또는 크롬의 하부막으로 이루어진 제2 도전층으로 형성하는 배선의 접촉 구조 형성 방법.
  8. 제7항에서,
    상기 개구부는 상부막에만 형성되어 있는 배선의 접촉 구조 형성 방법.
  9. 제8항에서,
    상기 개구부는 4㎛×4㎛ 이하의 면적으로 형성하는 배선의 접촉 구조 형성 방법.
  10. 제9항에서,
    상기 상부막과 상기 하부막은 하나의 감광막 패턴을 이용한 사진 식각 공정으로 형성하는 배선의 접촉 구조 형성 방법
  11. 제6항에서,
    상기 제1 도전층은 IZO로 형성하는 배선의 접촉 구조 형성 방법.
  12. 기판 상부에 형성되어 있는 배선,
    상기 배선을 덮고 있으며, 적어도 상기 배선의 밖에 일부의 경계선이 형성되어 있어 상기 배선의 측벽을 드러내는 접촉 구멍을 가지는 절연막,
    상기 절연막에 상부에 IZO로 형성되어 있으며, 상기 접촉 구멍을 통하여 상기 배선의 측벽과 접촉하고 있는 도전층
    을 포함하는 배선의 접촉 구조.
  13. 제12항에서,
    상기 배선은 크롬 또는 몰리브덴 또는 몰리브덴 합금의 하부막과 알루미늄 또는 알루미늄 합금의 상부막으로 이루어진 배선의 접촉 구조.
  14. 기판 상부에 형성되어 있으며, 개구부를 가지는 배선,
    상기 배선을 덮고 있으며, 적어도 상기 개구부를 드러내는 접촉 구멍을 가지는 절연막,
    상기 절연막에 상부에 IZO로 형성되어 있으며, 상기 접촉 구멍 및 상기 개구부를 통하여 상기 배선과 접촉하고 있는 도전층
    을 포함하는 배선의 접촉 구조.
  15. 제14항에서,
    상기 배선은 크롬 또는 몰리브덴 또는 몰리브덴 합금의 하부막과 알루미늄 또는 알루미늄 합금의 상부막으로 이루어진 배선의 접촉 구조.
  16. 제15항에서,
    상기 개구부는 상기 상부막에만 형성되어 있는 배선의 접촉 구조.
  17. 제14항에서,
    상기 개구부는 상기 개구부는 4㎛×4㎛ 이하의 면적으로 형성되어 있는 배선의 접촉 구조.
  18. 절연 기판 위에 형성되어 있는 게이트 배선,
    상기 게이트 배선을 덮는 게이트 절연막,
    상기 게이트 절연막 상부에 형성되어 있는 반도체층,
    상기 게이트 절연막 상부에 형성되어 있는 데이터 배선,
    상기 데이터 배선을 덮고 있는 보호막,
    상기 게이트 절연막 또는 상기 보호막 상부에 형성되어 있으며, 적어도 상기 게이트 배선 또는 상기 데이터 배선 밖에 일부의 경계선이 위치하고 있어 상기 게이트 배선 또는 상기 데이터 배선의 측벽을 드러내는 상기 게이트 절연막 또는 상기 보호막의 제1 접촉 구멍을 통하여 상기 게이트 배선 또는 상기 데이터 배선의 측벽과 접촉하고 있는 투명 도전막 패턴
    을 포함하는 박막 트랜지스터 기판.
  19. 제18항에서,
    상기 게이트 배선 또는 상기 데이터 배선은 크롬 또는 몰리브덴 또는 몰리브덴 합금의 하부막과 알루미늄 또는 알루미늄 합금의 상부막으로 이루어진 박막 트랜지스터 기판.
  20. 제18항에서,
    상기 게이트 절연막 및 상기 보호막은 질화 규소로 이루어진 박막 트랜지스터 기판.
  21. 제18항에서,
    상기 투명 도전막 패턴은 IZO로 이루어진 박막 트랜지스터 기판.
  22. 제18항에서,
    상기 게이트 배선은 가로 방향으로 뻗어 있는 게이트선, 상기 게이트선과 연결되어 있는 게이트 전극 및 외부로부터 주사 신호를 전달받아 상기 게이트선으로 전달하는 게이트 패드를 포함하며,
    상기 데이터 배선은 세로 방향으로 뻗어 있는 데이터선, 상기 데이터선과 연결되어 있는 소스 전극, 상기 소스 전극과 분리되어 상기 게이트 전극을 중심으로 상기 소스 전극과 마주하며, 상기 제1 접촉 구멍을 통하여 측벽이 드러나 있는 드레인 전극 및 외부로부터 영상 신호를 전달받을 상기 데이터선으로 전달하는 데이터 패드를 포함하는 박막 트랜지스터 기판.
  23. 제22항에서,
    상기 보호막은 상기 데이터 패드 및 상기 게이트 절연막과 함께 상기 게이트 패드를 드러내는 제2 및 제3 접촉 구멍을 가지며,
    상기 제1 내지 제3 접촉 구멍의 크기는 4㎛×4㎛ 이상이고 10㎛×10㎛ 이하인 박막 트랜지스터 기판.
  24. 제23항에서,
    상기 투명 도전막 패턴은 상기 드레인 전극의 측벽과 접촉되어 화소 전극, 상기 제2 및 제3 접촉 구멍을 통하여 상기 데이터 패드 및 상기 게이트 패드와 각각 연결되어 있는 보조 데이터 패드 또는 보조 데이터 패드와 접촉되어 있는 박막 트랜지스터 기판.
  25. 제24항에서,
    상기 제2 또는 제3 접촉 구멍에서는 상기 데이터 패드 또는 상기 게이트 패드의 측벽이 드러나 있으며 상기 보조 데이터 패드 또는 보조 데이터 패드는 적어도 상기 데이터 패드 및 상기 게이트 패드의 측벽과 접촉되어 있는 박막 트랜지스터 기판.
  26. 절연 기판 위에 게이트선, 상기 게이트선과 연결되어 있는 게이트 전극을 포함하는 게이트 배선을 형성하는 단계,
    게이트 절연막을 적층하는 단계,
    반도체층을 형성하는 단계,
    상기 게이트선과 교차하는 데이터선, 상기 데이터선과 연결되어 있으며 상기 게이트 전극에 인접하는 소스 전극 및 상기 게이트 전극에 대하여 상기 소스 전극의 맞은 편에 위치하는 드레인 전극을 포함하는 데이터 배선을 형성하는 단계,
    보호막을 적층하는 단계,
    상기 보호막을 패터닝하여 적어도 상기 드레인 전극 밖에 경계선이 위치하여 상기 드레인 전극의 측벽을 드러내는 제1 접촉 구멍을 형성하는 단계,
    상기 보호막 상부에 적어도 상기 드레인 전극의 측벽과 접촉하는 화소 전극을 형성하는 단계
    를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  27. 제26항에서,
    상기 게이트 배선 또는 상기 데이터 배선은 크롬 또는 몰리브덴 또는 몰리브덴 합금의 하부막과 알루미늄 또는 알루미늄 합금의 상부막으로 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  28. 제26항에서,
    상기 게이트 절연막 및 상기 보호막은 질화 규소로 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  29. 제26항에서,
    상기 화소 전극은 IZO로 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  30. 제26항에서,
    상기 게이트 배선은 외부로부터 주사 신호를 전달받아 상기 게이트선으로 전달하는 게이트 패드를 더 포함하며,
    상기 데이터 배선은 외부로부터 영상 신호를 전달받을 상기 데이터선으로 전달하는 데이터 패드를 더 포함하며,
    상기 보호막은 상기 데이터 패드 및 상기 게이트 절연막과 함께 상기 게이트 패드를 드러내는 제2 및 제3 접촉 구멍을 가지며,
    상기 화소 전극과 동일한 층에 상기 제2 및 제3 접촉 구멍을 통하여 상기 게이트 패드 및 상기 데이터 패드와 전기적으로 연결되는 보조 게이트 패드와 보조 데이터 패드를 더 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  31. 제26항에서,
    상기 데이터 배선 및 상기 반도체층은 부분적으로 두께가 다른 감광막 패턴을 이용한 사진 식각 공정으로 함께 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  32. 제31항에서,
    상기 감광막 패턴은 제1 두께를 가지는 제1 부분, 상기 제1 두께보다 두꺼운 제2 부분, 두께를 가지지 않으며 상기 제1 및 제2 부분을 제외한 제3 부분을 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  33. 제32항에서,
    상기 사진 식각 공정에서 상기 감광막 패턴은 제1 영역, 상기 제1 영역보다 낮은 투과율을 가지는 제2 영역 및 상기 제1 영역보다 높은 투과율을 가지는 제3 영역을 포함하는 광마스크를 이용하여 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  34. 제33항에서,
    상기 사진 식각 공정에서 상기 제1 부분은 상기 소스 전극과 상기 드레인 전극 사이, 상기 제2 부분은 상기 데이터 배선 상부에 위치하도록 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  35. 제34항에서,
    상기 제1 내지 제3 영역의 투과율을 다르게 조절하기 위해서 상기 광마스크에는 반투명막 또는 노광기의 분해능보다 작은 슬릿 패턴이 형성되어 있는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  36. 제35항에서,
    상기 제1 부분의 두께는 상기 제2 부분의 두께에 대하여 1/2 이하로 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  37. 제21항에서,
    상기 반도체층과 상기 데이터 배선 사이에 저항성 접촉층을 형성하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  38. 제37항에서,
    상기 데이터 배선과 상기 접촉층 및 상기 반도체층을 하나의 마스크를 사용하여 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
KR1020010022648A 2001-04-26 2001-04-26 배선의 접촉 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법 KR20020083249A (ko)

Priority Applications (10)

Application Number Priority Date Filing Date Title
KR1020010022648A KR20020083249A (ko) 2001-04-26 2001-04-26 배선의 접촉 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법
PCT/KR2002/000582 WO2002089177A2 (en) 2001-04-26 2002-04-02 A contact structure of a wiring line and method manufacturing the same, and thin film transistor array substrate including the contact structure and method manufacturing the same
JP2002586379A JP4883878B2 (ja) 2001-04-26 2002-04-02 配線の接触構造及びその製造方法とこれを含む薄膜トランジスタ基板及びその製造方法
US10/475,903 US7303987B2 (en) 2001-04-26 2002-04-02 Contact structure of a wires and method manufacturing the same, and thin film transistor substrate including the contact structure and method manufacturing the same
CNB028126904A CN100388506C (zh) 2001-04-26 2002-04-02 引线的接触结构及其制造方法,包括该接触结构的薄膜晶体管阵列衬底及其制造方法
AU2002246410A AU2002246410A1 (en) 2001-04-26 2002-04-02 A contact structure of a wiring line and method manufacturing the same, and thin film transistor array substrate including the contact structure and method manufacturing the same
US11/947,204 US20080090404A1 (en) 2001-04-26 2007-11-29 Contact structure of a wires and method manufacturing the same, and thin film transistor substrate including the contact structure and method manufacturing the same
US12/333,973 US7659625B2 (en) 2001-04-26 2008-12-12 Contact structure of a wires and method manufacturing the same, and thin film transistor substrate including the contact structure and method manufacturing the same
JP2009114497A JP5138633B2 (ja) 2001-04-26 2009-05-11 配線の接触構造の製造方法
US12/645,458 US20100096176A1 (en) 2001-04-26 2009-12-22 Contact structure of a wires and method manufacturing the same, and thin film transistor substrate including the contact structure and method manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010022648A KR20020083249A (ko) 2001-04-26 2001-04-26 배선의 접촉 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20020083249A true KR20020083249A (ko) 2002-11-02

Family

ID=19708759

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010022648A KR20020083249A (ko) 2001-04-26 2001-04-26 배선의 접촉 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법

Country Status (6)

Country Link
US (4) US7303987B2 (ko)
JP (2) JP4883878B2 (ko)
KR (1) KR20020083249A (ko)
CN (1) CN100388506C (ko)
AU (1) AU2002246410A1 (ko)
WO (1) WO2002089177A2 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100796757B1 (ko) * 2001-11-29 2008-01-22 삼성전자주식회사 배선의 접촉 구조와 이를 포함하는 박막 트랜지스터 기판
KR100872494B1 (ko) * 2002-12-31 2008-12-05 엘지디스플레이 주식회사 액정 표시 장치용 어레이 기판의 제조 방법
KR100878238B1 (ko) * 2002-07-19 2009-01-13 삼성전자주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
US7615784B2 (en) 2002-07-19 2009-11-10 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof
KR101009677B1 (ko) * 2004-05-24 2011-01-19 엘지디스플레이 주식회사 액정표시장치 및 이의 제조방법
KR20140102564A (ko) * 2013-02-14 2014-08-22 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1394597B1 (en) * 2002-09-02 2011-03-23 Samsung Electronics Co., Ltd. Contact structure of semiconductor device, manufacturing method thereof, thin film transistor array panel including contact structure, and manufacturing method thereof
KR100925458B1 (ko) * 2003-01-17 2009-11-06 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US20040224241A1 (en) * 2003-02-03 2004-11-11 Samsung Electronics Co., Ltd. Thin film transistor array panel, manufacturing method thereof, and mask therefor
KR100947525B1 (ko) 2003-03-12 2010-03-12 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 이의 제조방법
TWI366054B (en) 2003-06-27 2012-06-11 Samsung Electronics Co Ltd Contact structure of conductive films and thin film transistor array panel including the same
KR101039022B1 (ko) * 2004-02-11 2011-06-03 삼성전자주식회사 접촉부 및 그의 제조 방법, 박막 트랜지스터 표시판 및그의 제조방법
CN101044627B (zh) 2004-09-15 2012-02-08 株式会社半导体能源研究所 半导体器件
JP2006222386A (ja) * 2005-02-14 2006-08-24 Toshiba Corp プリント配線板、プリント回路基板、電子機器
JP4895102B2 (ja) 2005-06-09 2012-03-14 三星電子株式会社 薄膜トランジスタ表示板
KR20070003250A (ko) * 2005-07-01 2007-01-05 삼성전자주식회사 표시 장치 및 이의 제조 방법
EP2924498A1 (en) 2006-04-06 2015-09-30 Semiconductor Energy Laboratory Co, Ltd. Liquid crystal desplay device, semiconductor device, and electronic appliance
KR100736576B1 (ko) * 2006-04-10 2007-07-06 엘지전자 주식회사 전계발광소자와 그 제조방법
TWI444731B (zh) 2006-05-16 2014-07-11 Semiconductor Energy Lab 液晶顯示裝置和半導體裝置
US7847904B2 (en) 2006-06-02 2010-12-07 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic appliance
KR101499227B1 (ko) * 2008-08-20 2015-03-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US8174021B2 (en) * 2009-02-06 2012-05-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
JP5271173B2 (ja) * 2009-06-26 2013-08-21 三菱電機株式会社 画像表示素子及びその製造方法
CN102034749B (zh) * 2009-09-25 2013-09-04 北京京东方光电科技有限公司 阵列基板及其制造方法
TWM397596U (en) * 2010-03-22 2011-02-01 Mao Bang Electronic Co Ltd Integrated circuit chip card
JP5420760B2 (ja) * 2010-04-22 2014-02-19 シャープ株式会社 アクティブマトリクス基板及び表示装置
JP5269253B2 (ja) * 2010-07-09 2013-08-21 シャープ株式会社 薄膜トランジスタ基板の製造方法
JP2012119664A (ja) * 2010-11-12 2012-06-21 Kobe Steel Ltd 配線構造
KR101764902B1 (ko) * 2010-12-06 2017-08-14 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조방법
JP5667868B2 (ja) * 2010-12-24 2015-02-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI429985B (zh) * 2011-04-13 2014-03-11 Au Optronics Corp 引線結構以及具有此引線結構的顯示面板
TWI516851B (zh) * 2011-05-05 2016-01-11 友達光電股份有限公司 液晶顯示面板的引線結構以及具有此引線結構的液晶顯示面板
CN102569416A (zh) * 2012-02-15 2012-07-11 华映光电股份有限公司 薄膜晶体管、薄膜晶体管基板及其制造方法
JP2014081421A (ja) * 2012-10-15 2014-05-08 Japan Display Inc 配線基板及び表示装置
TWI611567B (zh) * 2013-02-27 2018-01-11 半導體能源研究所股份有限公司 半導體裝置、驅動電路及顯示裝置
CN104241345B (zh) 2014-07-31 2017-11-28 京东方科技集团股份有限公司 铝电极、形成铝电极的方法及其电子设备
US10386684B2 (en) 2014-12-26 2019-08-20 Sharp Kabushiki Kaisha Semiconductor device, display apparatus, and method of manufacturing semiconductor device
CN105158939B (zh) * 2015-09-14 2019-02-22 武汉华星光电技术有限公司 一种背光供电焊盘和背光金手指的贴合方法及组件
CN106784015B (zh) * 2017-01-03 2019-12-03 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、显示基板及显示装置
CN109273483B (zh) 2017-07-17 2021-04-02 京东方科技集团股份有限公司 显示基板及其制备方法和显示装置
CN110211874B (zh) * 2019-05-13 2021-07-23 深圳市华星光电半导体显示技术有限公司 薄膜晶体管的制备方法及薄膜晶体管

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990000915A (ko) * 1997-06-11 1999-01-15 구자홍 액정 표시 장치 및 그 액정 표시 장치의 제조 방법
KR19990024531A (ko) * 1997-09-03 1999-04-06 구자홍 액정 표시 장치 제조 방법 및 그 제조 방법에 의한 구조
KR19990048817A (ko) * 1997-12-10 1999-07-05 구자홍 액정 표시 장치 제조 방법 및 그 구조
JPH11337976A (ja) * 1998-03-26 1999-12-10 Toshiba Corp 表示装置用アレイ基板及びこのアレイ基板を備えた平面表示装置
KR20010011323A (ko) * 1999-07-27 2001-02-15 윤종용 액정 표시 장치 및 그 제조 방법
KR20010017530A (ko) * 1999-08-12 2001-03-05 윤종용 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20010019666A (ko) * 1999-08-30 2001-03-15 윤종용 박막트랜지스터 액정표시장치

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6235645A (ja) * 1985-08-09 1987-02-16 Hitachi Ltd 半導体装置とその製造法
KR0156178B1 (ko) * 1995-10-20 1998-11-16 구자홍 액정표시 소자의 제조방법
JPH0222843A (ja) * 1988-07-11 1990-01-25 Toshiba Corp 半導体装置
KR0139346B1 (ko) * 1994-03-03 1998-06-15 김광호 박막 트랜지스터 액정표시장치의 제조방법
JPH0823028A (ja) * 1994-07-05 1996-01-23 Oki Electric Ind Co Ltd 多層配線を有する半導体素子及びその製造方法
JPH08186174A (ja) * 1994-12-27 1996-07-16 Nkk Corp 配線構造およびその形成方法
JP2930025B2 (ja) * 1996-08-29 1999-08-03 日本電気株式会社 半導体装置及びその製造方法
JP3782194B2 (ja) * 1997-02-28 2006-06-07 株式会社東芝 アクティブマトリクス型液晶表示装置
JPH1126581A (ja) * 1997-07-07 1999-01-29 Toshiba Corp 半導体装置及びその製造方法
US6060714A (en) 1998-01-23 2000-05-09 Ois Optical Imaging Systems, Inc. Large area imager with photo-imageable interface barrier layer
JPH11214504A (ja) * 1998-01-26 1999-08-06 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP3463006B2 (ja) * 1998-10-26 2003-11-05 シャープ株式会社 液晶表示装置の製造方法および液晶表示装置
US6255130B1 (en) * 1998-11-19 2001-07-03 Samsung Electronics Co., Ltd. Thin film transistor array panel and a method for manufacturing the same
JP2000330134A (ja) * 1999-03-16 2000-11-30 Furontekku:Kk 薄膜トランジスタ基板および液晶表示装置
KR100601170B1 (ko) 1999-04-26 2006-07-13 삼성전자주식회사 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
US6218221B1 (en) 1999-05-27 2001-04-17 Chi Mei Optoelectronics Corp. Thin film transistor with a multi-metal structure and a method of manufacturing the same
US6380559B1 (en) * 1999-06-03 2002-04-30 Samsung Electronics Co., Ltd. Thin film transistor array substrate for a liquid crystal display
US7411211B1 (en) * 1999-07-22 2008-08-12 Semiconductor Energy Laboratory Co., Ltd. Contact structure and semiconductor device
KR100333273B1 (ko) * 1999-08-02 2002-04-24 구본준, 론 위라하디락사 박막트랜지스터형 액정표시장치의 어레이기판과 그 제조방법
KR100366768B1 (ko) 2000-04-19 2003-01-09 삼성전자 주식회사 배선의 접촉부 및 그의 제조 방법과 이를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
JP4342711B2 (ja) * 2000-09-20 2009-10-14 株式会社日立製作所 液晶表示装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990000915A (ko) * 1997-06-11 1999-01-15 구자홍 액정 표시 장치 및 그 액정 표시 장치의 제조 방법
KR19990024531A (ko) * 1997-09-03 1999-04-06 구자홍 액정 표시 장치 제조 방법 및 그 제조 방법에 의한 구조
KR19990048817A (ko) * 1997-12-10 1999-07-05 구자홍 액정 표시 장치 제조 방법 및 그 구조
JPH11337976A (ja) * 1998-03-26 1999-12-10 Toshiba Corp 表示装置用アレイ基板及びこのアレイ基板を備えた平面表示装置
KR20010011323A (ko) * 1999-07-27 2001-02-15 윤종용 액정 표시 장치 및 그 제조 방법
KR20010017530A (ko) * 1999-08-12 2001-03-05 윤종용 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20010019666A (ko) * 1999-08-30 2001-03-15 윤종용 박막트랜지스터 액정표시장치

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100796757B1 (ko) * 2001-11-29 2008-01-22 삼성전자주식회사 배선의 접촉 구조와 이를 포함하는 박막 트랜지스터 기판
KR100878238B1 (ko) * 2002-07-19 2009-01-13 삼성전자주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
US7615784B2 (en) 2002-07-19 2009-11-10 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof
US7632723B2 (en) 2002-07-19 2009-12-15 Samsung Electronics Co., Ltd, Thin film transistor array panel and manufacturing method thereof
KR100872494B1 (ko) * 2002-12-31 2008-12-05 엘지디스플레이 주식회사 액정 표시 장치용 어레이 기판의 제조 방법
US7525630B2 (en) 2002-12-31 2009-04-28 Lg Display Co., Ltd. Method of manufacturing array substrate for liquid crystal display device
US7760318B2 (en) 2002-12-31 2010-07-20 Lg Display Co., Ltd. Method of manufacturing array substrate for liquid crystal display device with gate pad terminal acting as etching mask
KR101009677B1 (ko) * 2004-05-24 2011-01-19 엘지디스플레이 주식회사 액정표시장치 및 이의 제조방법
KR20140102564A (ko) * 2013-02-14 2014-08-22 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법

Also Published As

Publication number Publication date
US20040238825A1 (en) 2004-12-02
US20090096105A1 (en) 2009-04-16
JP4883878B2 (ja) 2012-02-22
US20100096176A1 (en) 2010-04-22
JP2005506683A (ja) 2005-03-03
JP5138633B2 (ja) 2013-02-06
US7303987B2 (en) 2007-12-04
US7659625B2 (en) 2010-02-09
JP2009182343A (ja) 2009-08-13
AU2002246410A1 (en) 2002-11-11
WO2002089177A2 (en) 2002-11-07
US20080090404A1 (en) 2008-04-17
WO2002089177A3 (en) 2003-03-13
CN1628389A (zh) 2005-06-15
CN100388506C (zh) 2008-05-14

Similar Documents

Publication Publication Date Title
KR20020083249A (ko) 배선의 접촉 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법
KR100366768B1 (ko) 배선의 접촉부 및 그의 제조 방법과 이를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
KR100720095B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
JP4928665B2 (ja) 配線の接触構造及びその形成方法並びにこれを含む薄膜トランジスタ基板及びその製造方法
KR100980008B1 (ko) 배선 구조, 이를 이용하는 박막 트랜지스터 기판 및 그제조 방법
US7649581B2 (en) Array substrate of an LCD comprising first and second gate insulating layers and method of fabricating the same
KR100646792B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR100372306B1 (ko) 박막트랜지스터의제조방법
US20070082434A1 (en) Manufacturing of thin film transistor array panel
KR100783702B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20050028531A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR100796757B1 (ko) 배선의 접촉 구조와 이를 포함하는 박막 트랜지스터 기판
KR100656899B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 및 그 정렬 키 구조
KR100750913B1 (ko) 배선의 제조 방법 및 그 배선을 포함하는 액정 표시장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100750914B1 (ko) 화소 전극용 투명 도전막 및 이를 포함하는 액정 표시장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100864490B1 (ko) 배선의 접촉부 및 이를 포함하는 박막 트랜지스터 기판
KR100635949B1 (ko) 저저항 배선 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법
KR100870009B1 (ko) 배선의 접촉부 및 그 제조 방법과 이를 포함하는 박막트랜지스터 어레이 기판 및 그 제조 방법
KR20010096804A (ko) 배선의 접촉 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법
KR100656917B1 (ko) 배선의 접촉 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법
KR100848110B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100375497B1 (ko) 배선의 접촉부 및 그의 제조 방법과 이를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
KR100709707B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR100848113B1 (ko) 배선의 접촉 구조 및 그 제조 방법과 이를 포함하는 박막트랜지스터 어레이 기판 및 그 제조 방법
KR100729776B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
AMND Amendment
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20080320

Effective date: 20081128