CN101552225A - 制备接触部分及薄膜晶体管阵列面板的方法 - Google Patents

制备接触部分及薄膜晶体管阵列面板的方法 Download PDF

Info

Publication number
CN101552225A
CN101552225A CNA2009100079807A CN200910007980A CN101552225A CN 101552225 A CN101552225 A CN 101552225A CN A2009100079807 A CNA2009100079807 A CN A2009100079807A CN 200910007980 A CN200910007980 A CN 200910007980A CN 101552225 A CN101552225 A CN 101552225A
Authority
CN
China
Prior art keywords
layer
contact
appears
contact hole
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2009100079807A
Other languages
English (en)
Other versions
CN101552225B (zh
Inventor
徐宗铉
洪雯杓
金大玉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101552225A publication Critical patent/CN101552225A/zh
Application granted granted Critical
Publication of CN101552225B publication Critical patent/CN101552225B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47J—KITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
    • A47J37/00—Baking; Roasting; Grilling; Frying
    • A47J37/04—Roasting apparatus with movably-mounted food supports or with movable heating implements; Spits
    • A47J37/045—Roasting apparatus with movably-mounted food supports or with movable heating implements; Spits with endless conveyors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47J—KITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
    • A47J37/00—Baking; Roasting; Grilling; Frying
    • A47J37/06—Roasters; Grills; Sandwich grills
    • A47J37/0611—Roasters; Grills; Sandwich grills the food being cooked between two heating plates, e.g. waffle-irons
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47J—KITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
    • A47J37/00—Baking; Roasting; Grilling; Frying
    • A47J37/06—Roasters; Grills; Sandwich grills
    • A47J37/07—Roasting devices for outdoor use; Barbecues
    • A47J37/0786—Accessories
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Food Science & Technology (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了制备接触部分及薄膜晶体管阵列面板的方法。本发明提供一种制备接触部分的方法，其包括：在衬底(110)上形成第一信号线；形成绝缘层(140)，该绝缘层覆盖第一信号线并具有显露第一信号线的接触孔(182，185)；在第一信号线通过该接触孔显露的表面上形成接触层(700)；以及，形成经该接触层连接到第一信号线的第二信号线(82，190)。其中，第一信号线是由Al或Al合金制备，第二信号线是由氧化铟锌或氧化铟锌制备。

Description

制备接触部分及薄膜晶体管阵列面板的方法
本申请是申请日为2005年2月11日，题为“接触部分及制备方法、薄膜晶体管阵列面板及制备方法”的第200580000195.9号发明专利申请的分案申请。
技术领域
本发明涉及接触部分及其制备方法、薄膜晶体管阵列面板及其制备方法。
背景技术
薄膜晶体管阵列面板被用作电路衬底来单独地驱动比如液晶显示器或有机电致发光显示器的每个像素。薄膜晶体管阵列面板包括以矩阵布置的多个像素，以及包括用于驱动像素的多条信号线，这比如用于传输扫描信号的栅极线和用于传输数据信号的数据线。每个像素包括像素电极和连接到栅极线和数据线的用于控制数据信号的薄膜晶体管(TFT)。
此时，比如栅极线和数据线的信号线包括金属材料，像素电极通常由比如氧化铟锡(ITO)和氧化铟锌(IZO)的透明导电材料制成。在液晶显示器中，ITO或IZO可以被用作接触辅助层，从而在将栅极线和数据线连接到外部驱动电路时增强接触特性。
为了防止信号延迟和失真，信号线通常由比如铝或铝合金的低电阻率的材料制成。但是，由于铝或铝合金的物理和化学性质并不佳，即，铝或铝合金易于氧化和断裂，所以当在接触部分连接其它导电材料时，半导体器件的特性被劣化了。而且，比如在液晶显示器中，ITO或IZO作为透明电极用于增强铝的接触部分。但是，由于铝或铝合金与ITO或IZO之间接触特性较差，所以在它们之间然后插入比如Ti、Cr、Mo的不同的材料。因此，制造方法复杂且产品成本增加。
而且，去除接触部分中的铝以显露具有良接触特性的材料层时，在接触部分的侧壁下经常由于对含铝金属的过蚀刻而产生底切结构。该底切造成了靠近该底切且随后形成的层断开或较差的轮廓，从而增加了接触部分的接触电阻。
发明内容
技术问题
所以，本发明的一个目的是提供具有由低电阻率制成的线路的良接触性质的接触结构，以及制备其的方法。
本发明的另一个目的是提供具有良接触性质的接触结构的薄膜晶体管阵列面板，以及制备其的方法。
本发明的另一个目的是简化制备液晶显示器的薄膜晶体管阵列面板的方法。
技术方案
提供了一种制备接触部分的方法，其包括：在衬底上形成第一信号线；形成绝缘层，该绝缘层覆盖第一信号线并具有显露第一信号线的接触孔；在第一信号线通过该接触孔显露的表面上形成接触层；以及，形成经该接触层连接到第一信号线的第二信号线。其中，第一信号线是由Al或Al合金制备，第二信号线是由氧化铟锌或氧化铟锌制备。
该衬底可以浸泡在包括导电材料的化学转化溶液中来形成接触层。
该化学转化溶液至少包括W、Zr、Mo和Cr中之一。
提供了一种制备薄膜晶体管阵列面板的方法，该方法包括：在衬底上形成栅极线；形成栅极绝缘层；形成半导体层；形成欧姆接触层；形成数据线和漏电极；形成具有显露漏电极的部分的第一接触孔的钝化层；以及在漏电极通过第一接触孔显露的表面上形成第一接触层。
该衬底可以浸泡在包括导电材料的化学转化溶液中来形成接触层。
该化学转化溶液至少包括W、Zr、Mo和Cr中之一。
显露数据线和数据线的端部的第二接触孔在形成钝化层的步骤中形成，并且第二接触层可以在形成第一接触层的步骤中形成在栅极线或数据线通过第二接触孔显露的表面上。
该方法还包括形成与栅极线在同一层的存储电极线的步骤。
该方法还包括在形成钝化层的步骤中形成显露存储电极线的端部的第二接触孔，以及在形成第一接触层的步骤中，在存储电极线通过第二接触孔显露的表面上形成第二接触层。
提供了一种接触部分，其包括：衬底；形成在衬底上的第一信号线；覆盖第一信号线并具有显露第一信号线的接触孔的绝缘层；在第一信号线通过接触孔显露的表面上的接触层；以及第二信号线，该第二信号线形成在绝缘层上并经接触层连接到第一信号线。其中，第一信号线是由Al或Al合金制备，第二信号线是由氧化铟锌或氧化铟锌制备。
该接触层可以包括W、Zr、Mo、Cr以及W、Zr、Mo、Cr的合金中的至少一种。
该接触部分还可以包括形成在第一信号线之下的下层，以及该下层是包括Cr、Ti、Mo和MoW合金中的至少一种的导电层。
提供了一种薄膜晶体管阵列面板，其包括：衬底；形成在衬底上的栅极线；覆盖栅极线的栅极绝缘层；形成在栅极绝缘层上的半导体层；数据线，该数据线与栅极线相交并具有重叠半导体层的部分的源电极；重叠半导体层的部分的漏电极；钝化层，该钝化层覆盖数据线和漏电极，并具有显露漏电极的部分的第一接触孔；第一接触层，该第一接触层形成在漏电极经第一接触孔显露的表面上，并且由导电氧化物层制成；以及像素电极，该像素电极形成在钝化层上并经第一接触层连接到漏电极。
该面板还可以包括形成在数据线和漏电极上的滤色器。
该面板还可以包括形成在与栅极线同一层上的存储电极线。
该存储电极线包括Al或Al合金。
该钝化层和栅极绝缘层具有显露存储电极线的部分的第二接触孔，该面板还包括形成在存储电极线经接触孔显露的表面上的第二接触层；以及经第二接触层连接到存储电极线的显露部分的接触辅助。
该钝化层和栅极绝缘层具有显露栅极线或数据线的部分的第三接触孔，该面板还包括形成在栅极线或数据线通过第三接触孔显露的表面上的第三接触层；以及经第三接触层连接到栅极线或数据线的显露部分的接触辅助。
该面板还包括形成在栅极线和数据线、以及半导体层之间的欧姆接触层，该欧姆接触层具有与数据线和漏电极的相同的平面形状，并且半导体层具有与数据线和漏电极的相同的平面形状，除在漏电极和源电极之间的沟道区域之外。
第一接触层可以包括W、Zr、Mo、Cr以及W、Zr、Mo、Cr的合金中的至少一种，并且栅极线可以包括Al或Al合金。
数据线可以包括由Al或Al合金制成的第一导电层，并且数据线还可以包括形成在第一导电层之下的第二导电层。
该第二导电层是由包括Cr、Ti、Mo和MoW合金中至少一种的导电层制成。
发明效果
根据本发明实施例的TFT阵列面板中，通过形成接触层可以很容易地应用由低电阻率的Al或Al合金制成的信号线，使得提供了大尺寸和高细度的TFT阵列面板。
附图说明
通过参考附图对本发明的实施例进行详细地说明，本发明将变得更加清楚，在附图中：
图1是根据本发明实施例的用于LCD的示范性TFT阵列面板的布图；
图2是图1所示的TFT阵列面板沿线II-II’的截面视图；
图3、5、7和9是根据本发明实施例的图1-2所示的TFT阵列面板在其制备方法的中间步骤中的布图；
图4、6、8和10分别是图3、5、7和9所示的TFT阵列面板沿线IIIB-IIIB’、IVB-IVB’、VB-VB’以及VI-VI’的截面视图；
图11是在图10所示的步骤之后的TFT阵列面板的截面视图；
图12是根据本发明另一实施例的用于LCD的示范性TFT阵列面板的布图；
图13是图12所示的TFT阵列面板沿线IX-IX’的截面视图；
图14、18和20是根据本发明另一实施例的图12和图13所示的TFT阵列面板在其制备方法的中间步骤中的布图；
图15是图14所示的TFT阵列面板沿线XB-XB’的截面视图；
图16是图15所示的步骤之后的TFT阵列面板的截面视图；
图17是图16所示的步骤之后的TFT阵列面板的截面视图；
图19是图18所示的TFT阵列面板沿线XIIIB-XIIIB’的截面视图；
图21是图20所示的TFT阵列面板沿线XIVB-XIVB’的截面视图；
图22是图21所示的步骤之后的TFT阵列面板的截面视图；
图23是根据本发明另一实施例的用于LCD的示范性TFT阵列面板的布图；
图24是图23所示的TFT阵列面板沿线XVII-XVII’的截面视图；
图25和27是根据本发明另一实施例的图23和24所示的TFT阵列面板在其制备方法的中间步骤中的布图；
图26是图25所示的TFT阵列面板沿线XVIIIB-XVIIIB’的截面视图；
图28是图27所示的TFT阵列面板沿线XIXB-XIXB’的截面视图；
图29是图28所示的步骤之后的TFT阵列面板的截面视图。
附图标记说明：
110：绝缘衬底；
121：栅极线；
124：栅电极；
131：存储电极线；
140：栅绝缘层；
151、154：半导体层；
161、163、165：欧姆接触层；
171：数据线；
173：源电极；
175：漏电极；
700：接触层；
180：钝化层；
181、182、185：接触孔；
190：像素电极；
81、82：接触辅助。
具体实施方式
下面将参考附图对本发明的进行更加全面的说明，在附图中示出了本发明的优选实施例。但是，本发明可以以许多不同形式的实施例实现，并且不应该解释为限于这里所阐述的实施例。
在附图中，为了清楚起见，夸大了层、膜和区域的厚度。全篇中类似的标号指代类似的元件。应该理解，当提及比如层、膜和区域的元件位于另外的元件“上”时，它可以直接位于该另外的元件上，或者也可以有插入其间的元件存在。相比而言，当提及元件“直接”在另外的元件“上”时，则没有插入其间的元件存在。
现在，将参考附图对根据本发明实施例的TFT阵列面板及其制备方法进行说明。
(实施例1)
图1是根据本发明实施例的用于LCD的示范性TFT阵列面板的布图；图2是图1所示的TFT阵列面板沿线II-II’的横截面视图。
多条用于传输栅极信号的栅极线121和多条存储电极线131形成在由玻璃或透明柔性绝缘体制成的透明绝缘衬底110上。
每条栅极线121基本上于横向上延伸，每条栅极线121的多个部分形成了薄膜晶体管的多个栅电极124。每个栅电极124可以从栅极线121以各种形状突出。
每条存储电极线131基本上于横向上延伸。每条存储电极线131可以包括形成存储电极的多个突出。存储电极线131上提供有比如公共电压的预定电压，该电压提供至LCD的公共电极面板(未示出)的公共电极。
栅极线121和存储线优选地由低电阻金属制成以减少信号延迟或电压降，该低电阻金属包括比如Al或Al合金的含Al金属。
栅极绝缘层140优选地由氮化硅(SiNx)制成，形成在栅极线121和存储线131上。
多个半导体条151优选地由氢化非晶硅(简称“a-Si”)制成，并且形成在栅极绝缘层140上。每个半导体条151基本上在纵向上延伸，并具有向栅电极124分出的多个突出154。每个半导体条151的宽度在栅极线121附近变大，使得半导体条151覆盖栅极线121较大的面积。
多个欧姆接触条和岛161和165优选地由硅化物或重掺杂有n型杂质的n+氢化a-Si制成，并且形成在半导体条151上。每个欧姆接触条161具有多个突出163，该突出163和欧姆接触岛165成对地位于半导体条151的突出154上。
半导体条151和欧姆接触161和165的横向侧面是渐薄的，其倾斜角度优选地在30-80度的范围内。
多条数据线171和多个漏电极175彼此隔开，并形成在欧姆接触161和165和栅极绝缘层140上。
用于传输数据电压的数据线171基本上在纵向上延伸，并且与栅极线121和存储电极线131相交叉。
每个漏电极175位于欧姆接触165上，并且它与数据线171隔开。漏电极175对于栅电极124与数据线171的部分相对地设置，并且与存储电极线131重叠。
数据线171包括多个突出，使得该突出形成与漏电极175相对设置的源电极173。每组栅电极124、源电极173、漏电极175以及半导体条151的突出154形成了具有沟道的TFT，该沟道形成在设置于源电极173和漏电极175之间的半导体突出154中。
欧姆接触161和165仅插入于在下的半导体条151和在上的数据线171和在上的漏电极175之间，并且减少了其间的接触电阻。半导体条151包括多个未被数据线171和漏电极175覆盖的显露部分，比如位于源电极173和漏电极175之间的部分。虽然半导体条151在大部分位置都要比数据线171窄，但是半导体条151的宽度如上所述在栅极线附近变大，以平滑表面轮廓，由此防止数据线171的断开。半导体条151的部分可以扩展到存储电极线131上。
此时，数据线171可以具有面积较大的端部，以与另外的层或外部设备接触。
数据线171和漏电极175也是由比如Al或Al合金的材料制成。
钝化层180形成在数据线171和漏电极175上，以及半导体条151未被数据线171和漏电极175覆盖的显露部分上。
钝化层180优选地由如下材料制成：比如通过等离子体增强化学气相沉积(PECVD)形成的a-Si:C:O和a-Si:O:F的低介电绝缘材料、由平坦特性好的感光有机材料制成的有机绝缘体、或比如氮化硅或氧化硅的无机绝缘体。钝化层180可以具有包括下无机薄膜和上有机薄膜的双层结构，以防止半导体条151的沟道部分与有机材料直接接触。
钝化层180具有分别显露数据线171和漏电极175的多个接触孔182和185。钝化层180和栅极绝缘层140具有显露栅极线121的端部的多个接触孔181。接触孔181、182和185可以具有比如多边形和圆形的各种形状。接触孔181、182和185的侧壁以大约30-85的角度倾斜，或具有阶梯状的轮廓。
多个接触层700形成在数据线171、漏电极175和栅极线121分别通过接触孔181、182和185显露的部分上。接触层700防止数据线171、漏电极175和栅极线121的Al层通过接触孔181、182和185显露于空气中，使得数据线171、漏电极175和栅极线121的该部分不会被腐蚀。
接触层700是由与其它材料有良接触特性的材料制成，更优选地由与ITO或IZO具有良接触特性的比如包括Zr、Mo、W或Cr的氧化导电材料的导电材料制成。
接触层700的边界与接触孔181、182和185的相同，因为接触层700仅仅形成在数据线171、漏电极175和栅极线121的Al层分别通过接触孔181、182和185显露的部分上。
优选地由ITO或IZO制成的多个像素电极190和多个接触辅助82和81形成在钝化层180上。
优选地由比如ITO或IZO的透明导电材料或比如Al或Ag的反射导电材料制成的多个像素电极190和多个接触辅助82和81形成在钝化层180上。
像素电极190物理和电气上经由接触层700通过接触孔185连接到漏电极175，使得像素电极190接受来自漏电极175数据电压。提供有数据电压的像素电极190在公共电极面板(未示出)上的公共电极的共同作用下产生电场，该电场使设置于它们之间的LCD层中的LC分子重新取向。与LC电容器CLC并连的存储电容提供来增强电压存储能力。存储电容器通过将像素电极190与存储电极线131重叠来实现。存储电容器的容量，即存储电容通过将漏电极175与存储电极线重叠而得以增加。
像素电极190与栅极线121和数据线171重叠，通过将低介电绝缘材料的钝化层180插入其间来增加开口率。
接触辅助82和81分别经由接触层700连接到栅极线121和数据线171通过接触孔181和182显露的部分。接触辅助82和81不是必需的，但优选地保护栅极线121和数据线171的端部，并且补充端部和外部设备的粘结性。
此时，接触部分是数据线171、漏电极175和栅极线121通过接触孔181、182和185显露的部分、其上的接触层700、像素电极190的部分、以及接触辅助81和82，其连接到接触层700。
(第一实施例方法)
参考图3至图7以及图1和图2，对根据本发明的实施例的图1-2所示的TFT阵列面板的制备方法进行详细地说明。
图3、5、7和9是根据本发明实施例的图1-2所示的TFT阵列面板在其制备方法的中间步骤中的布图；图4、6、8和10分别是图3、5、7和9所示的TFT阵列面板沿线IIIB-IIIB’、IVB-IVB’、VB-VB’以及VI-VI’的截面视图，图11是在图10所示的步骤之后的TFT阵列面板的截面视图。
导电膜溅镀到比如透明玻璃的绝缘衬底110上。该导电膜优选地由比如Al或Al合金的含Al金属制成。
参考图3和图4，将该导电膜构图来形成多条包括多个栅电极124的栅极线121，和多条存储电极线131。
参考图5和图6，在顺序沉积栅极绝缘层140、本征a-Si层和非本征a-Si层之后，将非本征a-Si层和本征a-Si层光刻来在栅极绝缘层140上形成多个非本征半导体条164和包括多个突出154的多个本征半导体条151。
顺序溅镀两层导电膜：上导电膜和下导电膜。下导电膜优选地由Ti、Ta、Mo、Mo合金或Cr制成，并优选地具有大约的厚度。优选的是，上导电膜具有大约
Figure A20091000798000122
的厚度，并且用于上导电膜的溅镀靶包括纯Al或Al合金。
参考图7和图8，将上导电膜和下导电膜分别进行湿法蚀刻或干法蚀刻，或将两层膜都湿法蚀刻来形成包括多个源电极173的多条数据线171和多个漏电极175。当下膜是由Mo或Mo合金制成时，上、下层可以在相同的条件下被蚀刻。数据线171和漏电极175包括由纯Al或Al合金制成的上膜171b和175b，以及由Ti、Ta、Mo、Mo合金或Cr制成的下膜171a和175a。
之后，将漏电极175以及未由数据线171覆盖的非本征半导体条164的部分移除以完成多个欧姆接触岛165和包括多个突出163的欧姆接触条161，并且显露本征半导体条151的部分。之后由氧等离子体处理以稳定半导体条151显露的表面。
接下来，通过沉积氮化硅、通过比如a-Si:C:O和a-Si:O:F的低介电材料的PECVD或通过涂覆平坦特性好的感光有机绝缘材料来形成钝化层180。参考图9和图10，将钝化层180以及栅极绝缘层140光蚀刻来形成多个接触孔181、182和185。当形成感光有机绝缘材料时，将光致抗蚀剂图案用作蚀刻掩模并不是必须的，使用光掩模在光工艺中将钝化层曝光和显影。
接下来参考图11，绝缘衬底110浸泡在化学转化溶液中来在通过接触孔181、182和185显露的栅极线121和数据线171的端部以及漏电极175的部分上形成多个接触层700。化学转化溶液优选的包括比如Zr、Mo、Cr、W的金属材料。
在蚀刻钝化层180以形成接触孔181、182和185之后，由于暴露于空气中，所以在栅极线121和数据线171以及漏电极175显露的部分上形成氧化铝层。该氧化铝层劣化了同其它随后的层的电接触特性。
下面，将绝缘衬底110浸泡在化学转化溶液中，氧化铝层的Al金属替换了化学转化溶液中比如Zr、Mo、Cr、W的金属材料。因此，包括Zr、Mo、Cr、W的接触层700形成在栅极线121和数据线171的端部以及漏电极175的部分上，并将该氧化铝层去除。
接触层700是导电氧化物层，接触层700的主要成分根据化学转化溶液的金属元素而变化，比如是氧化锆、氧化钨或氧化铬。例如，包括Na2ZrO4、NaWO3和F-的化学转化溶液用来形成由氧化锆制成的接触层。
因为接触层700在接触孔181、182和185之后形成，所以接触层700具有几乎与接触孔181、182和185相同平面形状。
最后，如图1和图2所示，溅镀厚度在约至约
Figure A20091000798000132
之间的ITO或IZO，并将其光蚀刻来形成多个像素电极190和多个接触辅助81和82。此时，像素电极190和多个接触辅助81和82分别经由接触层700连接到漏电极175、栅极线121和数据线171的端部。
在根据本发明实施例的TFT阵列面板中，当形成Al或Al合金的栅极线121和数据线171，通过形成接触700可以省略插入不同的材料来提高接触特性的工艺。因此，可以简化TFT阵列面板的制造工艺，并且可以容易地制造大尺寸和高细度的TFT阵列面板。
而且，包括铝的信号线由多层结构形成不是必须的，因此比如可以在溅镀工艺中最小化比如面板沿纵向弯曲的问题。
此外，由于在接触孔181、182和185中没有底切的问题，因此防止了接触部分中接触劣化。所以，接触部分的可靠性得以提高，接触部分的接触电阻得以最小化。
此时，氧化锆层的厚度小于0.2μm，并且接触层具有小于35,000欧姆/平方cm2的薄膜电阻。
(第二实施例结构)
将参考图12和图13详细地说明根据本发明另一实施例的用于LCD的TFT阵列面板。
图12是根据本发明另一实施例的用于LCD的示范性TFT阵列面板的布图，且图13是图12所示的TFT阵列面板沿线IX-IX’的截面视图。
如图12和图13所示，根据该实施例的LCD的TFT阵列面板几乎与图1和图2所示的相同。即，多条存储电极线131和包括多个栅电极124的栅极线121形成在衬底110上，栅极绝缘层140、包括多个突出154的多个半导体条151、包括突出163的多个欧姆接触条161、以及多个欧姆接触岛165依次形成在其上。包括多个源电极173的数据线171和多个漏电极175形成在欧姆接触161和165上，并且钝化层180形成在其上。多个接触孔181、182和185设置在钝化层180和/或栅极绝缘层140中，多个像素电极190和多个接触辅助81和82形成在钝化层180上。
与图1和图2所示的TFT阵列面板不同，半导体条151具有与数据线171和漏电极175，以及在下的欧姆接触161和165几乎相同的平面形状，除设置有TFT的突出154之外。即，半导体条151包括未由数据线171和漏电极175覆盖的一些显露部分，比如位于源电极173和漏电极175之间的部分。
(第二实施例方法)
将参考图14、15以及图12和图13，对根据本发明的实施例的图12和图13所示的TFT阵列面板的制备方法进行详细的说明。
图14、18和20是根据本发明另一实施例的图12和图13所示的TFT阵列面板在其制备方法的中间步骤中的布图；图15是图14所示的TFT阵列面板沿线XB-XB’的截面视图；图16是图15所示的步骤之后的TFT阵列面板的截面视图；图17是图16所示的步骤之后的TFT阵列面板的截面视图；图19是图18所示的TFT阵列面板沿线XIIIB-XIIIB’的截面视图；图21是图20所示的TFT阵列面板沿线XIVB-XIVB’的截面视图；和图22是图21所示的步骤之后的TFT阵列面板的截面视图。
参考图14和15，包括多个栅电极124的多条栅极线121，和多条存储电极线131通过光刻形成在衬底110上。
如图16所示，通过CVD依次沉积栅极绝缘层140、本征a-Si层150和非本征a-Si层160。通过溅镀沉积包括Al或Al合金制成的下膜170a和由比如Cr、Ti、Ta、Mo及它们的合金的金属制成的上膜170b的导电层170，厚度大约为1-2微米的光致抗蚀剂膜涂覆在导电层170。
通过曝光掩模(未示出)将该光致抗蚀剂膜曝光，并且显影，使得经显影的光致抗蚀剂具有位置依赖厚度。
如图16所示的光致抗蚀剂包括多个厚度减少的第一到第三部分。位于线路区域A的第一部分和位于沟道区域B的第二部分分别由附图标记52和54指示，由于位于其余区域C上的第三部分具有基本上为零的厚度以显露导电层170在下的部分，因此对于它们没有分配附图标记。第二部分54对第一部分51的厚度比率根据随后处理步骤中的处理条件而调整。
光致抗蚀剂的位置依赖厚度通过几种技术获得，例如通过在曝光掩模上提供半透明的区域以及透明区域和阻光非透明区域。半透明区域可以具有狭缝图案、网格图案、具有中等透光度或中等厚度的薄膜。当使用狭缝图案时，优选的是狭缝的宽度或狭缝之间的距离小于用于光刻法的曝光器的分辨率。另外的实例是使用可回流的光致抗蚀剂。具体而言，一旦由可回流的材料制成的光致抗蚀剂图案通过使用通常仅具有透明部分和非透明部分的曝光掩模而形成时，它被回流工艺流动到不具有光致抗蚀剂的区域上，由此形成薄的部分。
光致抗蚀剂52和54不同的厚度允许在使用适当的工艺条件时能够选择性蚀刻在下的层。所以包括源电极173的多条数据线171和漏电极，以及包括多个突出163的多个欧姆接触条161、多个欧姆接触岛165、和包括多个突出154的多个半导体条151可以通过一系列蚀刻步骤获得，如图18和图19所示。
为了叙述，位于线路区域A上的部分导电层170、非本征a-Si层160、本征a-Si层150被称为第一部分，位于沟道区域B上的部分导电层170、非本征a-Si层160、本征a-Si层150被称为第二部分，在其余区域C上的部分导电层170、非本征a-Si层160、本征a-Si层150被称为第三部分。
形成这样结构的示例性顺序如下：
(1)去除在其余区域C上的部分导电层170、非本征a-Si层160、本征a-Si层150的第三部分；
(2)去除光致抗蚀剂的第二部分54；
(3)去除在沟道区域B上的部分导电层170、非本征a-Si层160、本征a-Si层150的第二部分；
(4)去除光致抗蚀剂的第一部分52。
另一个示范性顺序是：
(1)去除导电层170的第三部分；
(2)去除光致抗蚀剂的第二部分54；
(3)去除非本征a-Si层160、本征a-Si层150的第三部分；
(4)去除导电层170的第二部分；
(5)去除光致抗蚀剂的第一部分52；
(6)去除非本征a-Si层160的第二部分。
第一实例详述如下。
参考图17，通过湿法蚀刻或干法蚀刻去除在区域C上的导电层170的第三部分，从而显露非本征a-Si层160在下的第三部分。
附图标记174指示包括彼此相连的数据线171和漏电极175的部分导电层，其上、下膜分别由附图标记174a和174b指示。干法蚀刻可以蚀刻掉光致抗蚀剂52和54的顶部。
下面，在区域C上的非本征a-Si层160的第三部分，以及本征a-Si层150的第三部分优选通过干法蚀刻去除，将光致抗蚀剂的第二部分54去除以显露导体174的第二部分。去除光致抗蚀剂的第二部分54与去除非本征a-Si层160的第三部分和本征a-Si层150的第三部分可以同时进行或可以独立地进行。通过灰化(ashing)去除光致抗蚀剂的第二部分54保留在沟道区域B上的残留物。
在该步骤中完成了半导体条151，附图标记164指示包括相互连接的欧姆接触条和岛161和165的部分非本征a-Si层160，这被称为“非本征半导体条”。
导电层170的下膜170a、非本征a-Si层160、本征a-Si层150被顺序蚀刻以简化制造工艺。在该情形中，三层膜和层170a、160和150的干法蚀刻可以在单个蚀刻室中原位地进行。
参考图18和图19，去除在沟道区域B上的导体174和非本征a-Si层160的第二部分，以及光致抗蚀剂的第一部分52。
在去除光致抗蚀剂膜之后，使用数据线171和漏电极175作为蚀刻掩模，去除非本征半导体条164显露的部分。
此时，在沟道区域上的本征半导体条151的突出154的顶部可以被去除来使得厚度减少。
如此，每个导体174被划分为待完成的数据线171和多个漏电极175，每个非本征半导体条164被划分为待完成的欧姆接触条161和多个欧姆接触岛165。
参考图20和21，通过氮化硅膜的CVD、通过丙稀有机绝缘薄膜的涂覆、或比如a-Si:C:O和a-Si:O:F的低介电化学转化溶液绝缘材料的PECVD形成钝化层180。之后，将钝化层180和栅极绝缘层140光蚀刻来形成多个接触孔181、182和185。
参考图22，以如前面的实施例中相同的方法将绝缘衬底110浸泡在化学转化溶液中，以在通过接触孔181、182和185显露的栅极线121和数据线171的端部以及漏电极175的部分上形成多个接触层700。
最后如图12和13所示，通过溅镀和光蚀刻ITO或IZO层，在钝化层180上形成多个像素电极190和多个接触辅助81和82。
当钝化层180包括低介电常数的有机材料时，像素电极190扩展到数据线170上以增加开口率。
此时，存储电极线131可以具有接触部分以接收来自外部设备比如公共电压的信号。该接触部分包括显露部分存储电极线131的接触孔、连接到存储电极线131的接触辅助和接触层，该接触层由导电氧化物层制成并设置在接触辅助和部分存储电极线131之间。
另一方面，TFT阵列面板可以包括多个栅极驱动电路以将扫描信号施加至栅极线121。此时，该栅极驱动电路可以通过与像素区域的薄膜晶体管相同的制造方法而形成，并且该栅极驱动电路的分层结构几乎与像素的薄膜晶体管的相同。
由该栅极驱动电路构成的多个薄膜晶体管经多个信号线彼此电连接，该信号线包括由栅极线121或数据线171的分层结构制成的导电层。此时，信号线也可以具有将位于不同层的导电层彼此连接的接触部分。该接触部分包括显露栅极线的部分导电层的接触孔、连接到信号线的接触辅助和接触层，该接触层由导电氧化物层制成并设置在接触辅助和部分信号线之间。
(第三实施例结构)
与上述TFT阵列面板不同，根据该实施例的TFT阵列面板还可以包括多个滤色器。
参考图23和24对根据本发明的该实施例的用于LCD的TFT阵列面板进行详细的说明。
图23是根据本发明另一实施例的用于LCD的示范性TFT阵列面板的布图；图24是图23所示的TFT阵列面板沿线XVII-XVII’的截面视图。
如图23和24所示，根据该实施例的LCD的TFT阵列面板的分层结构几乎与图1和图2所示的相同。
与前面的实施例不同，多个红、绿和蓝滤色器条230R、230G和230B形成在覆盖数据线171和漏电极175的钝化层180上。每个滤色器条230R、230G和230B设置于基本在相邻的两条数据线171之间，并沿纵向延伸。滤色器条230R、230G和230B可以划分为设置在由栅极线121和数据线171限定的各个像素区域中的多个滤色器。虽然相邻滤色器条230R、230G和230B的边缘正好相互匹配，但是滤色器条230R、230G和230B彼此重叠以阻挡像素区域之间的光泄漏。在数据线171上的像素区域之间彼此重叠三个滤色器。
滤色器条230R、230G和230B并不设置在提供有栅极线121和数据线171的接触部分的外围区域上。
层间绝缘层801形成在相邻的滤色器条230R、230G和230B上。层间绝缘层801防止滤色器条230R、230G和230B的树脂渗入像素电极190，可以省略层间绝缘层801。
在该实施例中，与TFT阵列面板相对的公共电极面板的黑矩阵仅形成在与薄膜晶体管对应的位置上，使得像素的开口率增加。
(第三实施例方法)
现在，参考图25-29以及图23和24详细地说明根据本发明实施例的图23和图24所示的TFT阵列面板的制造方法。
图25和27是根据本发明另一实施例的图23和24所示的TFT阵列面板在其制备方法的中间步骤中的布图；图26是图25所示的TFT阵列面板沿线XVIIIB-XVIIIB’的截面视图；图28是图27所示的TFT阵列面板沿线XIXB-XIXB’的截面视图；图29是图28所示的步骤之后的TFT阵列面板的截面视图。
参考图3至图8，在绝缘衬底110上形成多条栅极线121、多条存储电极线131、栅极绝缘层140、多个半导体条151、多个欧姆接触条和岛161和165、包括多个源电极173的多条数据线171、多个漏电极175。
参考图25至图26，沉积了比如氮化硅或氧化硅的无机材料制备的钝化层180之后，三种感光膜依次涂覆在绝缘衬底110的上表面上。三种负性感光膜是分别含有包括光聚合引发剂、单体、粘合剂等可光聚合感光组分以及红、绿和蓝色素中一种的水溶性分散溶液。之后，感光薄膜分别通过滤色器的掩模曝光，以形成多个滤色器条230R、230G和230B。每个滤色器条230R、230G和230B都具有多个显露部分漏电极175的接触孔235。
参考图27和28，通过涂覆介电常数低于4.0的有机绝缘膜，或通过a-Si:C:O和a-Si:O:F的低介电绝缘材料的PECVD形成层间绝缘层801。之后，将层间绝缘层801光蚀刻来形成分别显露在接触孔235内的部分漏电极175和数据线171的端部的多个接触孔182和185。
下面，参考图29，将绝缘衬底110浸泡在化学转化溶液中以在数据线171的端部和部分漏电极175上形成多个接触层700，与前面的实施例类似。
最后，如图23和图24所示，将ITO或IZO层溅镀并光蚀刻来形成多个像素电极190和多个接触辅助82。
在根据本发明实施例的TFT阵列面板中，由低电阻率的Al或Al合金制成的信号线可以通过形成接触层很容易地应用，使得能够提供大尺寸和高细度的TFT阵列面板。
尽管已经参考优选实施例对本发明进行了详细地说明，但是本领域的普通技术人员将理解，可以进行各种修改和替换，而不脱离权利要求书所阐述的本发明的范围和精神。

Claims (9)

1、一种制备接触部分的方法，该方法包括：
在衬底上形成第一信号线；
形成绝缘层，所述绝缘层覆盖所述第一信号线并具有显露所述第一信号线的接触孔；
通过将所述衬底浸泡在包括导电材料的化学转化溶液中，在所述第一信号线通过所述接触孔显露的表面上形成接触层；
形成经所述接触层连接到所述第一信号线的第二信号线；
其中，所述第一信号线是由Al或Al合金制备，所述第二信号线是由氧化铟锡或氧化铟锌制备。
2、根据权利要求1的方法，其中，所述化学转化溶液至少包括W、Zr、Mo和Cr中之一。
3、一种制备薄膜晶体管阵列面板的方法，该方法包括：
在衬底上形成栅极线；
形成栅极绝缘层；
形成半导体层；
形成欧姆接触层；
形成数据线和漏电极；
形成具有显露所述漏电极的部分的第一接触孔的钝化层；以及
通过将所述衬底浸泡在包括导电材料的化学转化溶液中，在所述漏电极通过所述第一接触孔显露的表面上形成第一接触层。
4、根据权利要求3的方法，其中，所述化学转化溶液至少包括W、Zr、Mo和Cr中之一。
5、如权利要求3的方法，其中，显露所述栅极线或所述数据线的端部的第二接触孔在形成钝化层的步骤中形成。
6、如权利要求5的方法，其中，第二接触层在形成所述第一接触层的步骤中形成在所述栅极线或所述数据线的所述端部的通过所述第二接触孔显露的表面上。
7、如权利要求3的方法，还包括形成与所述栅极线在同一层的存储电极线的步骤。
8、如权利要求7的方法，其中，在形成所述钝化层的步骤中，形成显露所述存储电极线的端部的第二接触孔。
9、如权利要求8的方法，其中，在形成所述第一接触层的步骤中，在所述存储电极线通过所述第二接触孔显露的表面上形成第二接触层。
CN2009100079807A 2004-02-11 2005-02-11 制备接触部分及薄膜晶体管阵列面板的方法 Active CN101552225B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020040008956 2004-02-11
KR1020040008956A KR101039022B1 (ko) 2004-02-11 2004-02-11 접촉부 및 그의 제조 방법, 박막 트랜지스터 표시판 및그의 제조방법
KR10-2004-0008956 2004-02-11

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNA2005800001959A Division CN1771595A (zh) 2004-02-11 2005-02-11 接触部分及制备方法、薄膜晶体管阵列面板及制备方法

Publications (2)

Publication Number Publication Date
CN101552225A true CN101552225A (zh) 2009-10-07
CN101552225B CN101552225B (zh) 2011-02-23

Family

ID=36751966

Family Applications (2)

Application Number Title Priority Date Filing Date
CNA2005800001959A Pending CN1771595A (zh) 2004-02-11 2005-02-11 接触部分及制备方法、薄膜晶体管阵列面板及制备方法
CN2009100079807A Active CN101552225B (zh) 2004-02-11 2005-02-11 制备接触部分及薄膜晶体管阵列面板的方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CNA2005800001959A Pending CN1771595A (zh) 2004-02-11 2005-02-11 接触部分及制备方法、薄膜晶体管阵列面板及制备方法

Country Status (5)

Country Link
US (1) US7507594B2 (zh)
JP (1) JP5096006B2 (zh)
KR (1) KR101039022B1 (zh)
CN (2) CN1771595A (zh)
WO (1) WO2005078790A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102986012A (zh) * 2010-07-09 2013-03-20 夏普株式会社 薄膜晶体管基板及其制造方法和液晶显示面板

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101061844B1 (ko) * 2004-06-29 2011-09-02 삼성전자주식회사 박막 표시판의 제조 방법
KR101293573B1 (ko) * 2006-10-02 2013-08-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101911386B1 (ko) * 2008-09-19 2018-12-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
JP5612503B2 (ja) * 2011-02-17 2014-10-22 パナソニック株式会社 有機発光装置
JP6019329B2 (ja) * 2011-03-31 2016-11-02 株式会社Ｊｏｌｅｄ 表示装置および電子機器
KR101903671B1 (ko) * 2011-10-07 2018-10-04 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN102891106A (zh) * 2012-10-19 2013-01-23 深圳市华星光电技术有限公司 薄膜晶体管阵列制作方法
KR102032962B1 (ko) 2012-10-26 2019-10-17 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR102265753B1 (ko) * 2014-06-13 2021-06-17 삼성디스플레이 주식회사 유기 발광 표시 장치
WO2016128860A1 (ja) 2015-02-12 2016-08-18 株式会社半導体エネルギー研究所 表示装置
CN106338866B (zh) * 2016-10-18 2019-08-02 武汉华星光电技术有限公司 一种液晶面板的焊盘区域结构
CN108231674A (zh) * 2018-02-05 2018-06-29 深圳市华星光电半导体显示技术有限公司 薄膜晶体管阵列基板及其制造方法
US10553614B2 (en) 2018-02-05 2020-02-04 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Thin-film transistor array substrate and manufacturing method for the same
CN110061058A (zh) * 2018-04-17 2019-07-26 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
CN110673414B (zh) * 2019-09-25 2021-09-03 Tcl华星光电技术有限公司 一种阵列基板及其制备方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3281167B2 (ja) * 1994-03-17 2002-05-13 富士通株式会社 薄膜トランジスタの製造方法
WO2000044043A1 (fr) * 1999-01-22 2000-07-27 Hitachi, Ltd. Dispositif a semi-conducteurs et son procede de fabrication
US6861670B1 (en) 1999-04-01 2005-03-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having multi-layer wiring
US6524876B1 (en) * 1999-04-08 2003-02-25 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
JP3538073B2 (ja) * 1999-07-29 2004-06-14 Ｎｅｃ液晶テクノロジー株式会社 Ｔｆｔを搭載する基板側に色層を有するアクティブマトリクス型液晶表示装置及びその製造方法
JP2001164375A (ja) * 1999-12-03 2001-06-19 Sony Corp 無電解メッキ浴および導電膜の形成方法
KR100750913B1 (ko) * 1999-12-31 2007-08-22 삼성전자주식회사 배선의 제조 방법 및 그 배선을 포함하는 액정 표시장치용 박막 트랜지스터 기판 및 그 제조 방법
TW451447B (en) * 1999-12-31 2001-08-21 Samsung Electronics Co Ltd Contact structures of wirings and methods for manufacturing the same, and thin film transistor array panels including the same and methods for manufacturing the same
KR100623988B1 (ko) * 2000-04-14 2006-09-13 삼성전자주식회사 배선의 접촉 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법
US6885064B2 (en) * 2000-01-07 2005-04-26 Samsung Electronics Co., Ltd. Contact structure of wiring and a method for manufacturing the same
US6639265B2 (en) * 2000-01-26 2003-10-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
KR100366768B1 (ko) * 2000-04-19 2003-01-09 삼성전자 주식회사 배선의 접촉부 및 그의 제조 방법과 이를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
KR20020083249A (ko) * 2001-04-26 2002-11-02 삼성전자 주식회사 배선의 접촉 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법
KR20030016051A (ko) * 2001-08-20 2003-02-26 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20030018667A (ko) * 2001-08-30 2003-03-06 엘지.필립스 엘시디 주식회사 액정 표시소자의 데이터 배선 형성방법
KR100801153B1 (ko) * 2001-12-31 2008-02-05 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
KR20030073006A (ko) * 2002-03-08 2003-09-19 삼성전자주식회사 저유전율 절연막을 사용하는 박막 트랜지스터 기판 및 그제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102986012A (zh) * 2010-07-09 2013-03-20 夏普株式会社 薄膜晶体管基板及其制造方法和液晶显示面板
CN102986012B (zh) * 2010-07-09 2014-07-30 夏普株式会社 薄膜晶体管基板及其制造方法和液晶显示面板

Also Published As

Publication number Publication date
KR20050080825A (ko) 2005-08-18
KR101039022B1 (ko) 2011-06-03
CN1771595A (zh) 2006-05-10
JP5096006B2 (ja) 2012-12-12
WO2005078790A1 (en) 2005-08-25
US20060258059A1 (en) 2006-11-16
JP2007522670A (ja) 2007-08-09
CN101552225B (zh) 2011-02-23
US7507594B2 (en) 2009-03-24

Similar Documents

Publication Publication Date Title
CN101552225B (zh) 制备接触部分及薄膜晶体管阵列面板的方法
KR101061850B1 (ko) 박막 트랜지스터 표시판 및 그 제조방법
CN1519955B (zh) 薄膜晶体管阵列面板及其制造方法和用于该面板的掩膜
US7767478B2 (en) Thin film transistor array panel and method for manufacturing the same
CN100465704C (zh) 触点结构及制造方法，薄膜晶体管阵列面板及制造方法
CN100399169C (zh) 薄膜晶体管阵列面板及其制造方法
JP2001005038A (ja) 表示装置用薄膜トランジスタ基板及びその製造方法
JP2002076366A (ja) 薄膜トランジスタ、多層膜構造、薄膜トランジスタの製造方法、および多層膜構造の製造方法
CN100419552C (zh) 薄膜晶体管阵列面板
KR100264757B1 (ko) 액티브 매트릭스 lcd 및 그 제조 방법
JPH11258625A (ja) 表示装置用アレイ基板及びその製造方法
US20170104017A1 (en) Thin film transistor array substrate and method of manufacturing the same
KR101061844B1 (ko) 박막 표시판의 제조 방법
KR20090078527A (ko) 표시 기판
US20100264417A1 (en) Thin-film treansistor array panel and method of fabricating the same
KR20010056591A (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
KR100660812B1 (ko) 액정 표시장치 및 그 제조방법
CN101221925B (zh) 液晶显示器的制造方法
CN100429573C (zh) 薄膜晶体管阵列面板
US20060054889A1 (en) Thin film transistor array panel
KR100870009B1 (ko) 배선의 접촉부 및 그 제조 방법과 이를 포함하는 박막트랜지스터 어레이 기판 및 그 제조 방법
KR100910566B1 (ko) 박막 트랜지스터 표시판의 제조 방법 및 이를 위한 마스크
KR100729776B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100920352B1 (ko) 박막 트랜지스터 표시판
KR20070039294A (ko) 박막 트랜지스터 기판의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMSUNG MONITOR CO., LTD.

Free format text: FORMER OWNER: SAMSUNG ELECTRONICS CO., LTD.

Effective date: 20121026

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121026

Address after: Gyeonggi Do, South Korea

Patentee after: SAMSUNG DISPLAY Co.,Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung Electronics Co.,Ltd.

TR01 Transfer of patent right

Effective date of registration: 20220831

Address after: 9-2, Guangdong Province, Shenzhen Guangming Tang Ming Road

Patentee after: TCL China Star Optoelectronics Technology Co.,Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: SAMSUNG DISPLAY Co.,Ltd.

TR01 Transfer of patent right