KR20090078527A - 표시 기판 - Google Patents

표시 기판 Download PDF

Info

Publication number
KR20090078527A
KR20090078527A KR1020080004401A KR20080004401A KR20090078527A KR 20090078527 A KR20090078527 A KR 20090078527A KR 1020080004401 A KR1020080004401 A KR 1020080004401A KR 20080004401 A KR20080004401 A KR 20080004401A KR 20090078527 A KR20090078527 A KR 20090078527A
Authority
KR
South Korea
Prior art keywords
substrate
closed curve
wiring layer
pad
display substrate
Prior art date
Application number
KR1020080004401A
Other languages
English (en)
Inventor
김병범
윤필상
닝홍롱
정창오
이제훈
박홍식
윤주애
배양호
이병진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080004401A priority Critical patent/KR20090078527A/ko
Priority to US12/331,138 priority patent/US8044398B2/en
Priority to CNA2009100018979A priority patent/CN101487960A/zh
Publication of KR20090078527A publication Critical patent/KR20090078527A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

표시기판은 절연기판, 박막트랜지스터, 화소전극, 신호배선 및 패드부를 포함한다. 상기 절연기판은 표시 영역 및 상기 표시 영역을 포위하는 외부 영역을 포함한다. 상기 박막트랜지스터는 상기 절연기판의 상기 표시영역 내에 형성된다. 상기 화소전극은 상기 절연기판의 상기 표시영역 내에 형성되고 상기 박막트랜지스터에 연결된다. 상기 신호배선은 상기 절연기판 상에서 상기 외부 영역으로부터 상기 표시영역 쪽으로 연장된다. 상기 패드부는 상기 외부영역 내에 형성되고 상기 절연기판의 트랜치 안에 매립되며 상기 절연기판을 노출하는 폐곡선을 포함하고 상기 신호배선에 연결된다. 따라서, 제1 배선층의 베이스 기판에 대한 접착 안정성이 증가된다.

Description

표시 기판{DISPLAY SUBSTRATE}
본 발명은 표시 기판에 관한 것으로, 보다 상세히 설명하면 평판 표시장치용 표시 기판에 관한 것이다.
일반적으로, 영상을 표시하는 표시 장치의 하나인 액정표시패널은 표시기판, 표시기판과 대향하도록 결합된 컬러필터 기판 및 두 기판 사이에 배치된 액정층을 포함한다.
표시기판은 다수의 화소들을 독립적으로 구동시키기 위하여 절연 기판 상에 형성된 신호 배선, 박막 트랜지스터 및 화소 전극 등을 포함하며, 컬러필터 기판은 적색(R), 녹색(G), 청색(B)의 컬러필터들을 포함하는 컬러필터층, 및 화소 전극에 대향하는 공통 전극 등을 포함한다.
액정표시패널의 크기가 점차로 대형화함에 따라서, 배선의 길이가 길어지고, 또한 고해상도화함에 따라서 배선의 폭이 점차로 감소되어, 배선의 저항 증가에 따른 신호의 감쇄 및 신호의 지연이 문제화되었다. 이를 해결하기 위해서, 구리와 같은 저저항 금속을 이용하여 배선을 형성하게 되었다.
이렇게 구리를 이용하여 배선을 형성하는 방법에는 상감 공정(또는 다마신 공정(damascene process))을 이용할 수 있다. 즉, 베이스 기판에 트렌치를 형성하고 트렌치 내부에 구리가 전기 도금된다. 그런데, 전기 도금하는 과정에서 발생되는 기체로 인해 형성된 구리배선이 베이스 기판에 들떠서 접착안정성이 떨어지는 문제가 있다.
본 발명의 목적은 배선패턴 형성 시에 발생되는 가스의 배출을 원활하게 하여 배선패턴의 들뜸을 방지하고, 기판과의 접촉면적을 증가시켜 배선패턴의 안정성이 향상된 표시 기판을 제공하는 것이다.
상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른 표시기판은 절연기판, 박막트랜지스터, 화소전극, 신호배선 및 패드부를 포함한다. 상기 절연기판은 표시 영역 및 상기 표시 영역을 포위하는 외부 영역을 포함한다. 상기 박막트랜지스터는 상기 절연기판의 상기 표시영역 내에 형성된다. 상기 화소전극은 상기 절연기판의 상기 표시영역 내에 형성되고 상기 박막트랜지스터에 연결된다. 상기 신호배선은 상기 절연기판 상에서 상기 외부 영역으로부터 상기 표시영역 쪽으로 연장된다. 상기 패드부는 상기 외부영역 내에 형성되고 상기 절연기판의 트랜치 안에 매립되며 상기 절연기판을 노출하는 폐곡선을 포함하고 상기 신호배선에 연결된다.
상기 폐곡선은 슬릿 또는 아일랜드 형상을 가질 수 있다.
상기 슬릿은 상기 신호배선과 동일한 방향으로 연장될 수 있다.
상기 외부 영역 내에 형성되고 상기 신호배선에 연결되며 상기 절연기판을 노출하는 폐곡선을 포함하는 가드링을 더 포함할 수 있다.
상기 가드링은 상기 패드부와 동일한 층으로부터 형성될 수 있다.
상기 가드링은 상기 신호배선을 기준으로 상기 패드부의 반대쪽에 배치될 수 있다.
상기 가드링의 외곽과 상기 폐곡선 사이의 거리는 200μm이하일 수 있다.
상기 목적을 달성하기 위한 본 발명의 다른 실시예에 따른 표시 기판은 베이스 기판, 제1 배선층, 절연층, 제2 배선층, 박막트랜지스터 및 화소전극을 포함한다. 상기 베이스 기판은 제1 폐곡선과 상기 제1 폐곡선 내부에 형성되는 적어도 하나의 제2 폐곡선 사이의 영역에 트렌치(trench) 패턴이 형성된다. 상기 제1 배선층은 상기 베이스 기판의 트렌치 패턴에 형성된다. 상기 절연층은 상기 제1 배선층이 형성된 베이스 기판상에 상기 제1 배선층을 커버하도록 형성된다. 상기 제2 배선층은 상기 절연층 상부에 형성된다. 상기 박막트랜지스터는 상기 베이스 기판 상에 형성되고 상기 제1 배선층 및 상기 제2 배선층에 연결된다. 상기 화소전극은 상기 베이스 기판 상에 형성되고 상기 박막트랜지스터에 연결된다.
상기 제1 배선층은 구리, 은 또는 그들의 합금을 포함할 수 있다.
상기 제1 배선층은 상기 트랜치의 저면 상에 배치되는 시드층 및 상기 시드층 상에 배치되는 도전층을 포함할 수 있다.
상기 시드층은 구리(Cu), 몰리브덴(Mo), 티타늄(Ti), 산화티타늄(TiO), 탄탈 륨(Ta), 이들의 산화물 또는 이들의 질화물을 포함할 수 있다.
상기 제1 배선층은 상기 베이스 기판의 외부 영역에 형성된 게이트 패드 및 상기 게이트 패드에 연결된 게이트 라인을 포함하고, 상기 제2 배선층은 상기 외부 영역에 형성된 소오스패드 및 상기 소오스 패드에 연결된 소오스 라인을 포함할 수 있다.
상기 제1 배선층은 상기 게이트 패드의 맞은편에 배치되고, 복수의 게이트 라인들에 연결되는 가드링을 더 포함할 수 있다.
상기 제1 폐곡선과 상기 제2 폐곡선 사이의 거리는200μm이하일 수 있다.
상기 트랜치의 깊이는 5,000Å 이하일 수 있다.
상기 게이트 패드의 형상을 정의하는 상기 제1 폐곡선 내부에는 병렬로 나열된 다수의 슬릿 형상을 정의하는 다수의 제2 폐곡선이 형성되어, 게이트 패드 내부에 다수의 슬릿 형상으로 상기 베이스 기판을 노출시킬 수 있다.
상기 슬릿형상을 정의 하는 다수의 제2 폐곡선의 폭은 약 20μm이고, 제2 폐곡선의 이격거리는 약 40μm일 수 있다.
상기 제1 배선층은 상기 외부 영역에 형성된 소오스 패드를 포함하고, 상기 제2 배선층은 상기 외부 영역에 형성된 게이트 패드를 포함할 수 있다.
상기 제1 폐곡선은 상기 소오스 패드의 형상을 정의하고, 상기 제2 폐곡선은 상기 소오스 라인의 길이방향을 따라서 연장되어, 상기 소오스 패드 내부에 상기 소오스 라인의 길이방향을 따라서 상기 베이스 기판을 노출시킬 수 있다.
상기 다수의 제2 폐곡선의 폭은 약 20μm이고, 제2 폐곡선의 이격거리는 약 40μm일 수 있다.
상술한 본 발명에 따르면, 표시 기판의 배선패턴 형성 시에 발생되는 가스의 배출을 원활하게 하여 배선패턴의 들뜸을 방지하고, 기판과의 접촉면적을 증가시켜 배선패턴의 안정성을 향상시킬 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예들에 대해 상세히 설명한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조 부호를 유사한 구성 요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다.
제1, 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성 요소는 제2 구성 요소로 명명될 수 있고, 유사하게 제2 구성 요소도 제1 구성 요소로 명명될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시예들을 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하 도면을 중심으로 본 발명을 설명한다.
도 1은 본 발명에 의한 액정 표시패널의 개략도이다.
도 1을 참조하면, 본 발명에 의한 액정 표시패널(100)은 표시영역(DA) 및 상기 표시영역(DA)을 포위하는 외부 영역(OA)을 포함한다. 매트릭스 형상으로 배열되는 다수의 화소가 표시영역(DA)내에 배치된다. 예컨대, 표시영역(DA) 내에 게이트 라인(130)과 소오스 라인(140)이 형성될 수 있다.
각각의 화소는 상기 게이트 라인(130) 및 소오스 라인(140)과 전기적으로 연결된 스위칭 소자(TFT), 상기 스위칭 소자(TFT)와 전기적으로 연결된 액정 캐패시 터(Clc), 및 상기 액정 캐패시터(Clc)와 병렬적으로 연결된 스토리지 캐패시터(Cst)를 포함한다.
스위칭 소자(TFT)는 게이트 전극(G), 소오스 전극(S) 및 드레인 전극(D)을 포함한다. 상기 게이트 전극(G)은 게이트 라인(130)과 전기적으로 연결되고, 상기 소오스 전극(S)은 소오스 라인(140)과 전기적으로 연결되며, 드레인 전극(D)은 소오스 전극(S)과 이격되어 액정 캐패시터(Clc) 및 스토리지 캐패시터(Cst)와 연결된다.
상기 게이트 라인(130)의 일단부에는 외부로부터 게이트 신호를 인가받기 위해서 외부장치와 연결되는 게이트 패드(110)이 형성되고, 상기 소오스 라인(140)의 일단부에는 외부로부터 소오스 신호를 인가받기 위해서 외부장치와 연결되는 소오스 패드(120)이 형성된다. 게이트 패드(110) 및 소오스 패드(120)는 외부 영역(OA) 내에 배치된다.
게이트 라인(130)에 게이트 전압이 인가되면, 상기 게이트 라인(130)에 연결된 스위칭 소자(TFT)가 턴온되고, 소오스 라인(140)을 통해서 전달된 화소전압이 액정 캐패시터(Clc)에 인가되고, 액정 캐패시터(Clc)의 마주보는 두 전극인 화소전극(도시안됨)과 공통전극(도시안됨) 사이에 배치된 액정의 분자 배열을 바꾸어 투과율을 조절함으로써 영상이 표시된다.
이러한 액정 표시패널(100)은 다수개가 모기판에서 제작된 후, 커팅되어 분리되는데, 제조 공정상에서 발생되는 정전기로부터 액정 표시패널(100)을 보호하기 위해서, 액정 표시패널(100)의 게이트 라인(130)과 소오스 라인(140)은 가드 링(150)에 연결되어 접지될 수 있다. 본 실시예에서, 편의상 상기 가드링(150)을 액정 표시패널(100)에 도시하고 있으나, 실제로는 모기판에서 분리되기 전에만 존재할 뿐이다. 가드링(150)은 외부영역(OA) 내에 배치된다. 본원 발명의 특징적 사항은 이러한 액정 표시패널(100)의 배선구조에 있는바, 이하 도면을 중심으로 보다 상세히 설명한다.
도 2는 본 발명의 일 실시예에 의한 마스크의 일부를 도시한 평면도이다.
도 2를 참조하면, 본 발명의 일 실시예에 의한 마스크(200)는 투명기판(201)과 투명기판 상부에 형성된 광패턴(202)를 포함한다. 상기 패턴(202)는 배선에 대응하는 제1 부분(210)과 배선 이외의 부분에 대응하는 제2 부분(220)을 포함한다. 즉, 제1 부분(210)은 금속패턴이 형성되는 부분에 대응하고, 제2 부분(220)은 금속패턴이 형성되지 않는 부분에 대응한다.
제1 부분(210) 및 제2 부분(220) 중 어느 하나는 광 투과부이고 나머지 하나는 광 차단부이다. 이것은 도 11a 및 11b를 참고로 설명될 포토레지스트 필름(111)이 포지티브타입인지 네거티브타입인지에 따라서 결정된다.
예컨대, 상기 제1 부분(210) 내부에 형성된 제2 부분(220)의 폭(d2)는 약 20μm이고, 제1 부분(210) 외부의 제2 부분(220)과 제1 부분(210) 내부에 형성된 제2 부분(220)의 이격거리(d1)는 약 40μm이다.
도 3은 도1의 액정표시장치에 포함된 표시기판에서 A영역에 도 2에 의해 제조된 가드링의 일 실시예를 도시한 평면도이다.
도 3을 참조하면, 가드링(150)은 제1 폐곡선(L1)과 상기 제1 폐곡선(L1) 내부에 정의되는 제2 폐곡선(L2) 사이의 영역(AR)에 형성된다.
여기서, '폐곡선'은 수학적으로 닫힌 폐곡선 뿐만 아니라, 기판의 단부에서 시작하거나 종료되어 실제로 닫힌 곡선이 아닌 것도 포함한다.
본 실시예에서, 가드링(150)의 외곽과 제2 폐곡선(L2)에 의해 형성된 아일랜드(Ir)의 엣지부 사이의 거리는 200μm이하일 수 있다. 예를 들어, 가드링(150)의 외곽과 제2 폐곡선(L2)에 의해 형성된 아일랜드(Ir)의 엣지부 사이의 거리가 100μm 또는 150μm일 수도 있다. 다른 실시예로서, 가드링이 아일렌드 없이 300μm의 폭을 가지며 트랜치의 깊이가 5,000Å인 경우, 부분적으로 금속패턴이 기판(101)으로부터 박리되는 리프팅(Lifting)이 발생하였다.
도 4는 도3의 절단선 I-I'을 따라 절단한 단면도이고, 도 5는 도3의 절단선 II-II'을 따라 절단한 단면도이다.
도 4 및 5를 참조하면, 상기 가드링(150)은 베이스 기판(101)에 형성된 트렌치(trench) 내에 형성된다. 또한, 트랜치의 깊이가 5,000Å이하 일 수 있다.
이러한 가드링(150)은 시드층(151) 및 도전층(152)을 포함한다. 시드층(151)은 도전층(152)을 무전해 도금법(Electroless plating: ELP)을 이용하기 위한 층으로, 제조공정에 대한 설명에서 보다 상세히 설명한다. 상기 도전층(152)은 예컨대 도전율이 우수한 구리(Cu), 은(Ag) 또는 그들의 합금을 포함한다. 따라서, 표시장치 화면의 대형화에 따른 배선 길이 증가와 화소 증가에 따른 배선 폭의 감소에 기인한 신호 지연(RC delay)을 해소할 수 있다.
또한, 상기 가드링(150)은 내부에 상기 제2 폐곡선(L2)으로 정의되는 아일랜드(Ir)를 포함하여, 베이스 기판(101)과의 접촉면적을 증가시킨다. 따라서, 가드링(150)의 베이스 기판(101)에 대한 접착 안정성이 증대된다.
도 4 및 5에서는 가드링(150)의 구조가 시드층(151) 및 도전층(152)의 2개 층으로 도시되어 있으나, 배선의 특성 향상을 위해서 3개 이상의 층을 갖는 다층구조로 형성될 수도 있다.
도 3 내지 5에서, 가드링(150)을 예로써 설명하였으나, 기판 바로 위에 형성되는 어떠한 형태의 배선에도 적용될 수 있음을 물론이다.
예컨대, 도 1에서 도시된 스위칭 소자(TFT)가 바텀 게이트 방식을 채택하는 경우, 게이트 전극(G)이 베이스 기판(101) 위에 형성되고, 게이트 전극(G)과 연결된 게이트 라인(130)에 도 4 내지 5의 구조가 적용될 수 있다. 또한 게이트라인과 동일한 물질로 형성된 신호배선의 경우 도 3 내지 5의 구조가 적용될 수 있다. 반대로, 스위칭 소자(TFT)가 탑 게이트 방식을 채택하는 경우, 소오스 전극(S)과 드레인 전극(D)이 베이스 기판(101) 바로 위에 형성되므로, 소오스 전극(S)과 연결된 소오스 라인(140)에 도 4 내지 5의 구조가 적용될 수 있다. 또한 소오스라인과 동일한 물질로 형성된 신호배선의 경우 도 3 내지 5의 구조가 적용될 수 있다.
도 6은 도 1의 액정표시장치에 포함된 표시기판에서 B영역에 형성된 게이트 패드의 일 실시예를 도시한 평면도이다.
도 6을 참조하면, 게이트 패드(110a)는 제1 폐곡선(L1)과 상기 제1 폐곡선(L1) 내부에 슬릿형상으로 형성되는 다수의 제2 폐곡선(L2) 사이의 영역으로 정 의된다.
상기 제2 폐곡선(L2)은 예컨대, 게이트 라인과 실질적으로 평행하다. 그러나, 제2 폐곡선(L2)은 게이트 라인과 실질적으로 수직하게, 즉 도면상에서 수직한 방향으로 형성될 수 있다.
도면으로 도시하지는 않았으나, 당업자는 도 4를 참조하면 상기 게이트 패드(110a)의 형상을 이해할 수 있을 것이다. 즉, 제2 폐곡선(L2) 내부는 도 4에서의 아일랜드(Ir)에 대응하고, 제2 폐곡선(L2) 외부와 제1 폐곡선(L1) 내부로 정의되는 영역은 기판에 형성된 트렌치 패턴 안에 시드층과 도전층이 형성된다.
이렇게 형성되는 게이트 패드(110a)는, 앞서 설명한 바와 같이, 베이스 기판(101)과의 접착력을 증가시켜 베이스 기판(101)에의 접착 안정성을 향상시킨다.
도 6에서 설명된 게이트 패드(110a)는 앞서 설명한 바텀 게이트 방식에서의 게이트 패드(110)에 대응한다. 도 1에서 도시된 액정 표시패널이 탑 게이트 방식의 스위칭 소자(TFT)를 채용하는 경우, 도 6에서 도시된 패드(110a)는 도 1의 소오스 패드에 대응한다.
도 7은 도 1의 액정 표시패널에 포함된 표시기판에서 B영역에 형성된 게이트 패드의 다른 실시예를 도시한 평면도이고, 도 8은 도 1의 액정 표시패널에 포함된 표시기판에서 B영역에 형성된 게이트 패드의 또다른 실시예를 도시한 평면도이다. 도 7 내지 8에서 각각 도시된 게이트 패드(110b, 110c)는 제2 폐곡선(L2)으로 정의 되는 아일랜드의 형상 및 배열을 제외하면 도 6에서 도시된 게이트 패드(110a)와 실질적으로 동일하다. 따라서, 동일 또는 유사한 부분에 대한 설명은 생략한다.
도 7 및 8을 참조하면, 제2 폐곡선(L2)으로 정의되는 아일랜드는 사각형 형상을 갖는다. 도 7에서 상기 제2 폐곡선(L2)으로 정의되는 아일랜드는 규칙적으로 배열되나, 도 8에서 보이는 바와 같이, 불규칙적으로 배열될 수도 있다.
또한, 상기 제2 폐곡선(L2)으로 정의되는 아일랜드는 예컨대 사각형 형상을 갖지만 임의의 형상을 갖을 수도 있음은 자명하다.
도 9는 도1의 액정 표시패널에 포함된 표시기판에서 C영역의 스위칭 소자의 일 실시예를 도시한 단면도이다. 도 9에서 도시된 스위칭 소자(TFT)는 바텀 게이트 방식의 스위칭 소자의 일 예를 도시한 것이다.
도 9를 참조하면, 베이스 기판(101)의 트렌치에는 아일랜드를 갖지 않는 게이트 전극(G)이 형성된다. 편의상 게이트 전극(G)은 도 4 및 5에서 도시된 시드층(151)은 도시하지 아니한다. 본 실시예에서, 아일렌드 구조는 가드링, 신호배선부 등과 같이 선폭이 300μm이상으로 두꺼운 부분에서, 수소발생에 의한 배선의 접착력불량이 발생되는 문제를 해결하기 위하여 사용된다. 따라서, 표시영역 내에 형성되는 게이트 라인, 게이트 전극(G) 등은 슬릿 또는 아일렌드 구조를 포함하지 않는다.
게이트 전극(G)이 형성된 베이스 기판(101) 위에는 상기 게이트 전극(G)을 커버하도록 절연층(910)이 형성된다. 상기 절연층(910)은 예컨대, 실리콘 나이트라이드(SiNx)나 실리콘 옥사이드(SiOx)를 포함한다.
상기 절연층(910) 위에는 반도체 층(920)이 형성된다. 상기 반도체 층(920)은 액티브층(921)과 오믹콘택층(922)이 형성된다. 상기 액티브층(921)은 예컨대 아몰퍼스 실리콘(a-Si)을 포함하고, 상기 오믹콘택층(922)은 고농도의 불순물이 도핑된 아몰퍼스 실리콘(n+ a-Si)을 포함한다.
상기 오믹콘택층(922) 위에는, 일부분이 상기 게이트 전극(G)과 오버랩되도록 드레인 전극(D)과 소오스 전극(S)이 형성된다.
도 10은 도1의 액정 표시패널에 포함된 표시기판에서 C영역의 스위칭 소자의 다른 실시예를 도시한 단면도이다. 도 10에서 도시된 스위칭 소자(TFT)는 탑 게이트 방식의 스위칭 소자의 일 예를 도시한 것이다.
도 10을 참조하면, 베이스 기판(101)의 트렌치에는 각각 드레인 전극(D)과 소오스 전극(S)이 서로 이격되도록 형성된다. 본 실시예에서, 표시영역 내에 형성되는 소오스 라인, 드레인 전극(D), 소오스 전극(S) 등은 슬릿 또는 아일렌드 구조를 포함하지 않는다.
드레인 전극(D)과 소오스 전극(S)이 형성된 베이스 기판(101) 위에는 반도체층(1020)이 형성된다. 상기 오믹콘택층(1022)은 상기 반도체층(1020)은 서로 이격되어 각각 드레인 전극(D)과 소오스 전극(S) 상부에 형성된다.
상기 액티브층(1021)은 오믹콘택층(1022)이 형성된 베이스 기판(101) 위에는 오믹콘택층(1022) 및 상기 드레인 전극(D)과 소오스 전극(S) 사이로 노출되는 베이스 기판(101)을 커버하도록 형성된다.
상기 액티브층(1021) 상부에는 드레인 전극(D)과 소오스 전극(S)과 일부가 오버랩 되도록 게이트 전극(G)이 형성된다.
도 11a 내지 11f는 도 4에서 도시된 가드링의 제조공정을 도시한 단면도들이다.
도 11a를 참조하면, 베이스기판(101') 상부에 차단막(112)이 형성되고, 그 위에 다시 포토레지스트 필름(111)이 형성된다. 상기 차단막(112)은 금속물질을 포함할 수 있으며, 예컨대, 몰리브덴(Mo)을 포함할 수 있다. 이러한 차단막(112)은 불소(또는 플루오르화수소:HF)에 대해서 견디는 내불화성을 갖는다.
도 11b를 참조하면, 도 2에서 도시된 마스크(200)를 이용한 포토리소그래피 공정을 통해서 포토레지스트 필름을 패터닝하여 포토레지스트 패턴(111')을 형성한다.
도 11c를 참조하면, 상기 포토레지스트 패턴(111')을 이용하여 차단막을 에칭하여 차단막 패턴(112')을 형성한다. 예컨대, 차단막 패턴(112')의 형성을 위해서 습식 식각방법이 사용될 수 있다.
도 11d를 참조하면, 포토레지스트 패턴(111')을 제거하고 차단막 패턴(112')을 이용하여 베이스 기판(101)을 에칭하여 트렌치(Tr)를 형성한다. 베이스 기판(101)은 예컨대, 유리나 석영을 잘 부식시키는 플루오르화수소(또는 불산: HF)가 사용될 수 있다.
최근 개발되고 있는 내불산성을 갖는 포토레지스트필름을 이용하는 경우, 차단막 패턴(112', 112)을 형성하는 공정을 생략하고, 내불산성 포토레지스트 패턴을 이용하여 곧바로 베이스 기판(101)에 트렌치를 형성할 수도 있다.
도 11e를 참조하면, 차단막 패턴(112')을 제거하고, 베이스 기판(101)의 트렌치(Tr)에 시드층(151)을 형성한다. 상기 시드층(151)은 예컨대, 구리(Cu), 몰리브덴(Mo), 티타늄(Ti), 산화티타늄(TiO), 탄탈륨(Ta), 등을 포함할 수 있다. 이때, 상기 시드층(151)이 상기 금속들의 질화물 또는 산화물을 포함할 수도 있다. 예를 들어, 상기 시드층(151)이 질화몰리브덴(MoN), 질화티타늄(TiN), 질화탄탈륨(TaN), 등을 포함할 수도 있다. 상기 시드층(151)은 예컨대, 화학기상증착법(CVD)이나, 진공증착법 또는 스퍼터링과 같은 물리적 증착법(PVD) 등의 기상증착법을 이용하여 형성될 수 있다.
도 11f를 참조하면, 베이스 기판(101)의 트렌치(Tr)에 도전층(152)을 형성하여 가드링(150)을 완성한다. 이러한 도전층(152)은 예컨대 무전해 도금법(ELP)을 이용하여 형성된다. 무전해 도금법은 증착속도가 높고, 생성된 도선의 특성이 우수해서 널리 사용된다. 즉, 건식증착에 의한 방법보다 낮은 1.8μΩcm 정도의 비저항과 200nm/min이상의 높은 증착속도를 갖는다. 또한 이러한 무전해 도금법은 전해액 내의 유기 첨가제의 도입으로 홀을 완전히 매립하는 하부선증착(bottom-up filling) 방식이 가능하다.
이때 발생하는 가스는 주로 베이스 기판의 트렌치 측벽을 타고 이동하며 배출되는 것으로 관측되는데, 트렌치 중심에서 트렌치 측벽까지의 거리가 먼 경우, 상대적으로 발생가스의 배출이 원활하지 못하다. 그러나 본원 발명에서와 같이 트렌치 내부에 아일랜드(Ir)를 형성하는 경우, 트렌치의 중심에서 트렌치 측벽까지의 거리가 감소되어 발생되는 가스의 배출경로가 단축된다.
따라서 도전층(152)의 들뜸이 방지되고, 아일랜드(Ir)로 인해 도전층(152)과 베이스 기판(101)의 접촉 면적이 증대되어 도전층(152)의 베이스 기판(101)에 대한 접착안정성이 증대된다.
이상에서는 가드링(150)을 예로 들어 베이스 기판(101) 표면에 배선 패턴을 형성하는 과정을 설명하였으나, 본 기술이 속하는 당업자에게 베이스 기판 위에 형성되는 제1 배선층(예컨대. 바텀 게이트 방식의 스위칭 소자를 채택하는 경우, 각종 신호라인, 게이트 전극, 게이트 라인 및 게이트 패드, 혹은 탑 게이트 방식의 스위칭 소자를 채택하는 경우, 드레인 전극, 소오스 전극, 소오스 라인 및 소오스 패드)에도 동일한 공정이 적용될 수 있음은 자명할 것이다.
또한, 위에서 설명된 제1 배선층의 형성은 예시적일 뿐, 상기 제1 배선층이 제1 폐곡선과 상기 제1 폐곡선 내부에 정의되는 제2 폐곡선 사이의 영역에 형성되는 한, 어떠한 형성방법을 적용할 수도 있음은 자명하다.
본 발명은 예컨대 액정 표시패널을 예를 들어 설명하고 있으나, PDP, FED, OLED 등의 기판위에 금속 패턴을 갖는 다른 평판 디스플레이 패널에도적용될 수 있다.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 본 발명에 의한 액정 표시패널의 개략도이다.
도 2는 본 발명의 일 실시예에 의한 마스크의 일부를 도시한 평면도이다.
도 3은 도1의 액정 표시패널에 포함된 표시기판에서 A영역에 도 2에 의해 제조된 가드링의 일 실시예를 도시한 평면도이다.
도 4는 도3의 절단선 I-I'을 따라 절단한 단면도이다.
도 5는 도3의 절단선 II-II'을 따라 절단한 단면도이다.
도 6은 도 1의 액정 표시패널에 포함된 표시기판에서 B영역에 형성된 게이트 패드의 일 실시예를 도시한 평면도이다.
도 7은 도 1의 액정 표시패널에 포함된 표시기판에서 B영역에 형성된 게이트 패드의 다른 실시예를 도시한 평면도이다.
도 8은 도 1의 액정 표시패널에 포함된 표시기판에서 B영역에 형성된 게이트 패드의 또 다른 실시예를 도시한 평면도이다.
도 9는 도1의 액정 표시패널에 포함된 표시기판에서 C영역의 스위칭 소자의 일 실시예를 도시한 단면도이다.
도 10은 도1의 액정 표시패널에 포함된 표시기판에서 C영역의 스위칭 소자의 다른 실시예를 도시한 단면도이다.
도 11a 내지 11f는 도 4에서 도시된 가드링의 제조공정을 도시한 단면도들이다.
<도면의 주요부분에 대한 간단한 설명>
100: 액정 표시패널 101: 베이스 기판
110: 게이트 패드 111: 포토레지스트 필름
112: 차단막 120: 소오스 패드
130: 게이트 라인 140: 소오스 라인
150: 가드링 151: 시드층
152: 도전층 200: 마스크
201: 투명기판 202: 광패턴
210: 제1 부분 220: 제2 부분
910: 절연층 920: 반도체층
921: 액티브층 922: 오믹콘택층

Claims (20)

  1. 표시 영역 및 상기 표시 영역을 포위하는 외부 영역을 포함하는 절연기판;
    상기 절연기판의 상기 표시영역 내에 형성된 박막트랜지스터;
    상기 절연기판의 상기 표시영역 내에 형성되고 상기 박막트랜지스터에 연결된 화소전극;
    상기 절연기판 상에서 상기 외부 영역으로부터 상기 표시영역 쪽으로 연장된 신호배선; 및
    상기 외부영역 내에 형성되고 상기 절연기판의 트랜치 안에 매립되며 상기 절연기판을 노출하는 폐곡선을 포함하고 상기 신호배선에 연결되는 패드부를 포함하는 표시기판.
  2. 제1항에 있어서, 상기 폐곡선은 슬릿 또는 아일랜드 형상을 갖는 것을 특징으로 하는 표시기판.
  3. 제2항에 있어서, 상기 슬릿은 상기 신호배선과 동일한 방향으로 연장되는 것을 특징으로 하는 표시기판.
  4. 제1항에 있어서, 상기 외부 영역 내에 형성되고 상기 신호배선에 연결되며 상기 절연기판을 노출하는 폐곡선을 포함하는 가드링을 더 포함하는 것을 특징으로 하는 표시기판.
  5. 제4항에 있어서, 상기 가드링은 상기 패드부와 동일한 층으로부터 형성되는 것을 특징으로 하는 표시기판.
  6. 제5항에 있어서, 상기 가드링은 상기 신호배선을 기준으로 상기 패드부의 반대쪽에 배치되는 것을 특징으로 하는 표시기판.
  7. 제4항에 있어서, 상기 가드링의 외곽과 상기 폐곡선 사이의 거리는 200μm이하인 것을 특징으로 하는 표시기판.
  8. 제1 폐곡선과 상기 제1 폐곡선 내부에 형성되는 적어도 하나의 제2 폐곡선 사이의 영역에 트렌치(trench) 패턴이 형성된 베이스 기판;
    상기 베이스 기판의 트렌치 패턴에 형성된 제1 배선층;
    상기 제1 배선층이 형성된 베이스 기판상에 상기 제1 배선층을 커버하도록 형성된 절연층;
    상기 절연층 상부에 형성된 제2 배선층;
    상기 베이스 기판 상에 형성되고 상기 제1 배선층 및 상기 제2 배선층에 연결되는 박막트랜지스터; 및
    상기 베이스 기판 상에 형성되고 상기 박막트랜지스터에 연결되는 화소전극 을 포함하는 표시 기판.
  9. 제8 항에 있어서, 상기 제1 배선층은 구리, 은 또는 그들의 합금을 포함하는 것을 특징으로 하는 표시 기판.
  10. 제9항에 있어서, 상기 제1 배선층은 상기 트랜치의 저면 상에 배치되는 시드층 및 상기 시드층 상에 배치되는 도전층을 포함하는 것을 특징으로 하는 표시 기판.
  11. 제10항에 있어서, 상기 시드층은 구리(Cu), 몰리브덴(Mo), 티타늄(Ti), 산화티타늄(TiO), 탄탈륨(Ta), 이들의 산화물 또는 이들의 질화물을 포함하는 것을 특징으로 하는 표시기판.
  12. 제 8항에 있어서, 상기 제1 배선층은 상기 베이스 기판의 외부 영역에 형성된 게이트 패드 및 상기 게이트 패드에 연결된 게이트 라인을 포함하고,
    상기 제2 배선층은 상기 외부 영역에 형성된 소오스패드 및 상기 소오스 패드에 연결된 소오스 라인을 포함하는 것을 특징으로 하는 표시기판.
  13. 제12항에 있어서, 상기 제1 배선층은 상기 게이트 패드의 맞은편에 배치되고, 복수의 게이트 라인들에 연결되는 가드링을 더 포함하는 것을 특징으로 하는 표시기판.
  14. 제8항에 있어서, 상기 제1 폐곡선과 상기 제2 폐곡선 사이의 거리는200μm이하인 것을 특징으로 하는 표시기판.
  15. 제14항에 있어서, 상기 트랜치의 깊이는 5,000Å 이하인 것을 특징으로 하는 표시기판.
  16. 제14 항에 있어서, 상기 게이트 패드의 형상을 정의하는 상기 제1 폐곡선 내부에는 병렬로 나열된 다수의 슬릿 형상을 정의하는 다수의 제2 폐곡선이 형성되어, 게이트 패드 내부에 다수의 슬릿 형상으로 상기 베이스 기판을 노출시키는 것을 특징으로 하는 표시 기판.
  17. 제16 항에 있어서, 상기 슬릿형상을 정의 하는 다수의 제2 폐곡선의 폭은 약 20μm이고, 제2 폐곡선의 이격거리는 약 40μm인 것을 특징으로 하는 표시 기판.
  18. 제8 항에 있어서, 상기 제1 배선층은 상기 외부 영역에 형성된 소오스 패드를 포함하고,
    상기 제2 배선층은 상기 외부 영역에 형성된 게이트 패드를 포함하는 것을 특징으로 하는 표시 기판.
  19. 제18 항에 있어서, 상기 제1 폐곡선은 상기 소오스 패드의 형상을 정의하고,
    상기 제2 폐곡선은 상기 소오스 라인의 길이방향을 따라서 연장되어, 상기 소오스 패드 내부에 상기 소오스 라인의 길이방향을 따라서 상기 베이스 기판을 노출시키는 것을 특징으로 하는 표시기판.
  20. 제19 항에 있어서, 상기 다수의 제2 폐곡선의 폭은 약 20μm이고, 제2 폐곡선의 이격거리는 약 40μm인 것을 특징으로 하는 표시 기판.
KR1020080004401A 2008-01-15 2008-01-15 표시 기판 KR20090078527A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020080004401A KR20090078527A (ko) 2008-01-15 2008-01-15 표시 기판
US12/331,138 US8044398B2 (en) 2008-01-15 2008-12-09 Display substrate
CNA2009100018979A CN101487960A (zh) 2008-01-15 2009-01-14 显示基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080004401A KR20090078527A (ko) 2008-01-15 2008-01-15 표시 기판

Publications (1)

Publication Number Publication Date
KR20090078527A true KR20090078527A (ko) 2009-07-20

Family

ID=40849859

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080004401A KR20090078527A (ko) 2008-01-15 2008-01-15 표시 기판

Country Status (3)

Country Link
US (1) US8044398B2 (ko)
KR (1) KR20090078527A (ko)
CN (1) CN101487960A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10916596B2 (en) 2019-03-08 2021-02-09 Samsung Display Co., Ltd. Display cell, display device, and method of manufacturing a display cell
US11545079B2 (en) 2021-04-14 2023-01-03 Samsung Display Co., Ltd. Display device and manufacturing method of the same

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201240169A (en) * 2011-03-18 2012-10-01 Lextar Electronics Corp Semiconductor devices
KR102116483B1 (ko) * 2013-10-18 2020-05-29 삼성디스플레이 주식회사 터치 스크린 패널 및 그 제조방법
US9362239B2 (en) * 2014-10-21 2016-06-07 Globalfoundries Inc. Vertical breakdown protection layer
KR102439308B1 (ko) * 2015-10-06 2022-09-02 삼성디스플레이 주식회사 표시장치

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7639321B2 (en) * 2005-06-01 2009-12-29 Lg. Display Co., Ltd. Method of manufacturing a color filter substrate with trenches for a black matrix
US8040444B2 (en) * 2005-06-03 2011-10-18 Samsung Electronics Co., Ltd. Display device, method of manufacturing the same and mask for manufacturing the same
JP2007123773A (ja) * 2005-10-31 2007-05-17 Fuji Electric Holdings Co Ltd 薄膜トランジスタ、及びその製造方法
KR100801623B1 (ko) * 2006-06-23 2008-02-11 삼성전자주식회사 표시장치의 제조방법과 이에 사용되는 표시장치의 제조장치및 이에 의하여 제조된 표시장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10916596B2 (en) 2019-03-08 2021-02-09 Samsung Display Co., Ltd. Display cell, display device, and method of manufacturing a display cell
US11730044B2 (en) 2019-03-08 2023-08-15 Samsung Display Co., Ltd. Display cell and display device with power line having slit pattern in cut-off area
US11545079B2 (en) 2021-04-14 2023-01-03 Samsung Display Co., Ltd. Display device and manufacturing method of the same

Also Published As

Publication number Publication date
US20090179203A1 (en) 2009-07-16
CN101487960A (zh) 2009-07-22
US8044398B2 (en) 2011-10-25

Similar Documents

Publication Publication Date Title
JP5106762B2 (ja) 薄膜トランジスタ表示板及びその製造方法
US20090224257A1 (en) Thin film transistor panel and manufacturing method of the same
KR101434452B1 (ko) 표시장치용 어레이 기판 및 그의 제조방법
US7811868B2 (en) Method for manufacturing a signal line, thin film transistor panel, and method for manufacturing the thin film transistor panel
JP2007294951A (ja) 薄膜トランジスタ表示板及びその製造方法
US8324003B2 (en) Method for manufacturing a thin film transistor array panel
JP4888629B2 (ja) 薄膜トランジスタ表示板の製造方法
US20060258059A1 (en) Contact portion and manufacturing method thereof, thin film transistor array panel and manufacturing method thereof
KR20060125066A (ko) 개구율이 향상된 어레이 기판 및 이의 제조방법
US10825840B2 (en) Thin-film transistor panel
US20070040954A1 (en) Wire structure, a method for fabricating a wire, a thin film transistor substrate, and a method for fabricating the thin film transistor substrate
US7932965B2 (en) Thin film transistor array panel and method for manufacturing the same
KR20080053541A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
WO2017051791A1 (ja) 半導体装置およびその製造方法
KR20090128681A (ko) 표시 장치 및 그 제조 방법
KR101171187B1 (ko) 박막 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는액정 표시 장치
US20100038642A1 (en) Thin film transistor array panel and method of manufacturing the same
KR20120099009A (ko) Ｍｏｆｅｔ을 위한 마스크 레벨 감소
KR20090078527A (ko) 표시 기판
KR101626899B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR20080024812A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101085450B1 (ko) 박막트랜지스터 기판과 그 제조방법
WO2018163944A1 (ja) 半導体装置、半導体装置の製造方法、及び、液晶表示装置
KR20070073296A (ko) 액정 표시 장치와 이의 제조 방법
US11996414B2 (en) Semiconductor devices

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid