JP2007294951A - 薄膜トランジスタ表示板及びその製造方法 - Google Patents
薄膜トランジスタ表示板及びその製造方法 Download PDFInfo
- Publication number
- JP2007294951A JP2007294951A JP2007104062A JP2007104062A JP2007294951A JP 2007294951 A JP2007294951 A JP 2007294951A JP 2007104062 A JP2007104062 A JP 2007104062A JP 2007104062 A JP2007104062 A JP 2007104062A JP 2007294951 A JP2007294951 A JP 2007294951A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- layer
- gate
- semiconductor
- drain electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 70
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 238000000034 method Methods 0.000 title claims description 16
- 239000004065 semiconductor Substances 0.000 claims abstract description 101
- 239000010408 film Substances 0.000 claims abstract description 96
- 238000005530 etching Methods 0.000 claims abstract description 87
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 239000010410 layer Substances 0.000 claims description 147
- 230000000903 blocking effect Effects 0.000 claims description 78
- 230000001681 protective effect Effects 0.000 claims description 31
- 229910052751 metal Inorganic materials 0.000 claims description 28
- 239000002184 metal Substances 0.000 claims description 28
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 26
- 239000003990 capacitor Substances 0.000 claims description 22
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 20
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 20
- 238000003860 storage Methods 0.000 claims description 20
- 239000004020 conductor Substances 0.000 claims description 19
- 238000005192 partition Methods 0.000 claims description 18
- 238000001259 photo etching Methods 0.000 claims description 15
- 238000000059 patterning Methods 0.000 claims description 9
- 238000004380 ashing Methods 0.000 claims description 7
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- 239000011241 protective layer Substances 0.000 claims 1
- 238000002161 passivation Methods 0.000 abstract description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 14
- 229910052782 aluminium Inorganic materials 0.000 description 13
- 229910045601 alloy Inorganic materials 0.000 description 12
- 239000000956 alloy Substances 0.000 description 12
- 239000011651 chromium Substances 0.000 description 12
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 11
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 11
- 229910052804 chromium Inorganic materials 0.000 description 11
- 229910052750 molybdenum Inorganic materials 0.000 description 11
- 239000011733 molybdenum Substances 0.000 description 11
- 239000000463 material Substances 0.000 description 10
- 229910004205 SiNX Inorganic materials 0.000 description 9
- 239000004973 liquid crystal related substance Substances 0.000 description 8
- 239000011810 insulating material Substances 0.000 description 7
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 5
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 239000011368 organic material Substances 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 229910052715 tantalum Inorganic materials 0.000 description 5
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 5
- 229910052719 titanium Inorganic materials 0.000 description 5
- 206010034972 Photosensitivity reaction Diseases 0.000 description 4
- 229920001609 Poly(3,4-ethylenedioxythiophene) Polymers 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 230000036211 photosensitivity Effects 0.000 description 4
- 239000003870 refractory metal Substances 0.000 description 4
- 229910000838 Al alloy Inorganic materials 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 229920000172 poly(styrenesulfonic acid) Polymers 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229920001621 AMOLED Polymers 0.000 description 1
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 235000002597 Solanum melongena Nutrition 0.000 description 1
- 244000061458 Solanum melongena Species 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
Abstract
【課題】エッチストッパ型の薄膜トランジスタ表示板の製造工程を単純化することのできる薄膜トランジスタ表示板及びその製造方法を提供する。
【解決手段】絶縁基板と、前記絶縁基板上に形成され、ゲート電極を含むゲート線と、前記ゲート線上に形成されるゲート絶縁膜と、前記ゲート絶縁膜上に形成される半導体と、前記半導体上に部分的に形成されるエッチング遮断部材と、前記エッチング遮断部材上に形成され、少なくとも一部が前記半導体と接触するオーミックコンタクト層と、前記オーミックコンタクト層上に形成され、オーミックコンタクト層のパターンと実質的に同一の形状の平面パターンを有するデータ配線層と、前記データ配線層上に形成され、コンタクトホールを有する保護膜と、前記保護膜上に形成され、前記データ配線層の一部と前記コンタクトホールを通じて接続される画素電極とを有する。
【選択図】 図２
【解決手段】絶縁基板と、前記絶縁基板上に形成され、ゲート電極を含むゲート線と、前記ゲート線上に形成されるゲート絶縁膜と、前記ゲート絶縁膜上に形成される半導体と、前記半導体上に部分的に形成されるエッチング遮断部材と、前記エッチング遮断部材上に形成され、少なくとも一部が前記半導体と接触するオーミックコンタクト層と、前記オーミックコンタクト層上に形成され、オーミックコンタクト層のパターンと実質的に同一の形状の平面パターンを有するデータ配線層と、前記データ配線層上に形成され、コンタクトホールを有する保護膜と、前記保護膜上に形成され、前記データ配線層の一部と前記コンタクトホールを通じて接続される画素電極とを有する。
【選択図】 図２
Description
本発明は、表示装置用の薄膜トランジスタ表示板及びその製造方法に関し、特に、エッチストッパ型の薄膜トランジスタ表示板及びその製造方法に関する。
液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）は、現在最も広く使用されている平板表示装置（Ｆｌａｔ Ｐａｎｅｌ Ｄｉｓｐｌａｙ）のうちの一つであって、電極が形成されている二枚の基板と、その間に挿入されている液晶層とからなり、電極に電圧を印加して液晶層の液晶分子を再配列させることによって透過する光の量を調節する表示装置である。
液晶表示装置の中でも、現在、主に用いられているものは電界生成電極が二つの表示板に各々備えられている構造である。この中でも、一つの表示板には複数の画素電極が行列状に配列されており、他の表示板には一つの共通電極が表示板の全面を覆っている構造の形態が主流である。
液晶表示装置の中でも、現在、主に用いられているものは電界生成電極が二つの表示板に各々備えられている構造である。この中でも、一つの表示板には複数の画素電極が行列状に配列されており、他の表示板には一つの共通電極が表示板の全面を覆っている構造の形態が主流である。
このような液晶表示装置における画像の表示は、各画素電極に別途の電圧を印加することによって行われる。そのために画素電極に印加される電圧をスイッチングするための三端子素子である薄膜トランジスタを各画素電極に接続し、この薄膜トランジスタを制御するための信号を伝達するゲート線と、画素電極に印加される電圧を伝達するデータ線とを表示板に形成する。
薄膜トランジスタは、ゲート線を通じて伝えられる走査信号によってデータ線を通じて伝えられる画像信号を、画素電極に伝達または遮断するスイッチング素子としての役割を果たす。このような薄膜トランジスタは、自発光素子である能動型有機発光表示素子（ＡＭ−ＯＬＥＤ）においても各発光素子を個別的に制御するスイッチング素子として役割を果たす。
このような薄膜トランジスタは、その構造によってボトム（ｂｏｔｔｏｍ）ゲート型とトップ（ｔｏｐ）ゲート型に分類され、ボトムゲート型は、更にエッチバック（ｅｔｃｈ ｂａｃｋ）型とエッチストッパ（ｅｔｃｈ ｓｔｏｐｐｅｒ）型に分類される。
このうちのボトムゲート型は、主に非晶質シリコンを半導体として用いる薄膜トランジスタに適用される。
このうちのボトムゲート型は、主に非晶質シリコンを半導体として用いる薄膜トランジスタに適用される。
エッチバック型薄膜トランジスタの場合、製造工程がエッチストッパ型に比べて相対的に単純であるが、信頼性と電荷移動度（ｍｏｂｉｌｉｔｙ）が低い。
反対に、エッチストッパ型は、信頼性と電荷移動度はエッチバック型に比べて優れているが、エッチストッパを形成するために製造工程が追加されるという問題点がある。
反対に、エッチストッパ型は、信頼性と電荷移動度はエッチバック型に比べて優れているが、エッチストッパを形成するために製造工程が追加されるという問題点がある。
そこで、本発明は上記従来の薄膜トランジスタにおける問題点に鑑みてなされたものであって、本発明の目的は、エッチストッパ型の薄膜トランジスタ表示板の製造工程を単純化することのできる薄膜トランジスタ表示板及びその製造方法を提供することにある。
上記目的を達成するためになされた本発明による薄膜トランジスタ表示板は、絶縁基板と、前記絶縁基板上に形成され、ゲート電極を含むゲート線と、前記ゲート線上に形成されるゲート絶縁膜と、前記ゲート絶縁膜上に形成される半導体と、前記半導体上に部分的に形成されるエッチング遮断部材と、前記エッチング遮断部材上に形成され、少なくとも一部が前記半導体と接触するオーミックコンタクト層と、前記オーミックコンタクト層上に形成され、オーミックコンタクト層のパターンと実質的に同一の形状の平面パターンを有するデータ配線層と、前記データ配線層上に形成され、コンタクトホールを有する保護膜と、前記保護膜上に形成され、前記データ配線層の一部と前記コンタクトホールを通じて接続される画素電極とを有することを特徴とする。
前記データ配線層は、ソース電極を含み、前記ゲート線と交差するデータ線と、前記ゲート電極上で前記ソース電極と対向するドレイン電極と、前記ゲート線と重畳するストレージキャパシタ用導電体とを含むことが好ましい。
前記半導体は、前記データ線の下に形成される線状部と、該線状部から前記ソース電極と前記ドレイン電極との間まで延長される突出部とを含み、前記エッチング遮断部材は、前記半導体の突出部上に形成される突出部を含み、前記エッチング遮断部材の突出部は、少なくとも前記ソース電極と前記ドレイン電極との間に位置する前記半導体を覆っていることが好ましい。
前記エッチング遮断部材は、前記半導体の線状部上に形成される線状部をさらに含み、前記エッチング遮断部材は、前記半導体の外辺がなす閉曲線の内部に位置することが好ましい。
前記半導体は非晶質シリコンからなり、前記エッチング遮断部材は窒化ケイ素からなることが好ましい。
前記半導体は、前記データ線の下に形成される線状部と、該線状部から前記ソース電極と前記ドレイン電極との間まで延長される突出部とを含み、前記エッチング遮断部材は、前記半導体の突出部上に形成される突出部を含み、前記エッチング遮断部材の突出部は、少なくとも前記ソース電極と前記ドレイン電極との間に位置する前記半導体を覆っていることが好ましい。
前記エッチング遮断部材は、前記半導体の線状部上に形成される線状部をさらに含み、前記エッチング遮断部材は、前記半導体の外辺がなす閉曲線の内部に位置することが好ましい。
前記半導体は非晶質シリコンからなり、前記エッチング遮断部材は窒化ケイ素からなることが好ましい。
上記目的を達成するためになされた本発明による薄膜トランジスタ表示板の製造方法は、絶縁基板上にゲート電極を含むゲート線を形成する段階と、前記ゲート線上にゲート絶縁膜、半導体層、及びエッチング遮断層を順次に形成する段階と、前記エッチング遮断層及び前記半導体層を共にフォトエッチングしてパターニングする段階と、前記エッチング遮断層及び前記半導体層を共にフォトエッチングしてパターニングする段階で用いられた感光膜パターンをアッシング（ａｓｈｉｎｇ）して一部除去する段階と、前記感光膜パターンを一部除去することによって露出する前記エッチング遮断層をエッチングしてエッチング遮断部材を形成する段階と、前記エッチング遮断部材上にオーミックコンタクト層及びデータ金属層を形成する段階と、前記オーミックコンタクト層及びデータ金属層を共にフォトエッチングして、ソース電極を含むデータ線と、前記ソース電極と所定間隔を有して対向するドレイン電極と、それらと共にその下のオーミックコンタクト部材とを形成する段階と、前記データ線及びドレイン電極上に保護膜を形成する段階と、前記保護膜上に前記ドレイン電極と接続される画素電極を形成する段階とを有することを特徴とする。
前記オーミックコンタクト部材は、その上の前記データ線及びドレイン電極と実質的に同一の平面パターンを有することが好ましい。
また、上記目的を達成するためになされた本発明による薄膜トランジスタ表示板は、絶縁基板と、前記絶縁基板上に形成され、第１ゲート電極を含むゲート線と、前記絶縁基板上に形成される第２ゲート電極及び維持電極と、前記ゲート線、第２ゲート電極、及び維持電極上に形成されるゲート絶縁膜と、前記ゲート絶縁膜上に形成される第１及び第２半導体と、前記第１及び第２半導体上に各々部分的に形成される第１及び第２エッチング遮断部材と、前記第１及び第２エッチング遮断部材上に形成され、少なくとも一部が前記半導体と接触するオーミックコンタクト層と、前記オーミックコンタクト層上に形成され、オーミックコンタクト層と共にパターニングされることによって実質的に同一の平面パターンを有するデータ配線層と、前記データ配線層上に形成され、複数のコンタクトホールを有する保護膜と、前記保護膜上に形成され、前記データ配線層の一部と前記コンタクトホールを通じて接続される画素電極とを有することを特徴とする。
前記データ配線層は、第１ソース電極を含んで前記ゲート線と交差するデータ線と、前記第１ゲート電極上で前記第１ソース電極と対向する第１ドレイン電極と、第２ソース電極を含んで前記ゲート線と交差する電源線と、前記第２ゲート電極上で前記第２ソース電極と対向する第２ドレイン電極とを含み、前記第１ドレイン電極と前記第２ゲート電極とを接続する接続部材をさらに含むことが好ましい。
前記第１半導体は、前記データ線の下に形成される線状部と、該線状部から前記第１ソース電極と前記第１ドレイン電極との間まで延長される第１チャネル部とを含み、前記第２半導体は、前記維持電極と重畳する維持電極部と、前記第２ソース電極と前記第２ドレイン電極との間まで延長される第２チャネル部とを含み、前記第１エッチング遮断部材は、少なくとも前記第１ソース電極と前記第１ドレイン電極との間の前記第１半導体を覆っており、前記第２エッチング遮断部材は、少なくとも前記第２ソース電極と前記第２ドレイン電極との間の前記第２半導体を覆っていることが好ましい。
前記第１及び第２半導体は非晶質シリコンからなり、前記第１及び第２エッチング遮断部材は窒化ケイ素からなることが好ましい。
前記画素電極上に形成されている隔壁と、前記隔壁が形成する枠組の内部に充填される発光層と、前記発光層上に形成される共通電極とをさらに有することが好ましい。
前記第１半導体は、前記データ線の下に形成される線状部と、該線状部から前記第１ソース電極と前記第１ドレイン電極との間まで延長される第１チャネル部とを含み、前記第２半導体は、前記維持電極と重畳する維持電極部と、前記第２ソース電極と前記第２ドレイン電極との間まで延長される第２チャネル部とを含み、前記第１エッチング遮断部材は、少なくとも前記第１ソース電極と前記第１ドレイン電極との間の前記第１半導体を覆っており、前記第２エッチング遮断部材は、少なくとも前記第２ソース電極と前記第２ドレイン電極との間の前記第２半導体を覆っていることが好ましい。
前記第１及び第２半導体は非晶質シリコンからなり、前記第１及び第２エッチング遮断部材は窒化ケイ素からなることが好ましい。
前記画素電極上に形成されている隔壁と、前記隔壁が形成する枠組の内部に充填される発光層と、前記発光層上に形成される共通電極とをさらに有することが好ましい。
また、上記目的を達成するためになされた本発明による薄膜トランジスタ表示板の製造方法は、絶縁基板上に第１ゲート電極を含むゲート線、第２ゲート電極、及び維持電極を形成する段階と、前記ゲート線、第２ゲート電極、及び維持電極上にゲート絶縁膜、半導体層、及びエッチング遮断層を順次に形成する段階と、前記エッチング遮断層及び前記半導体層を共にフォトエッチングしてパターニングする段階と、前記エッチング遮断層及び前記半導体層を共にフォトエッチングしてパターニングする段階で用いられた感光膜パターンをアッシングして一部除去する段階と、前記感光膜パターンを一部除去することによって露出する前記エッチング遮断層をエッチングし、第１及び第２エッチング遮断部材を形成する段階と、前記第１及び第２エッチング遮断部材上にオーミックコンタクト層及びデータ金属層を形成する段階と、前記オーミックコンタクト層及びデータ金属層を共にフォトエッチングして、第１ソース電極を含むデータ線と、前記第１ソース電極と所定の間隔を有して対向する第１ドレイン電極と、第２ソース電極を含む電源線と、前記第２ソース電極と所定の間隔を有して対向する第２ドレイン電極と、それらと共にその下のオーミックコンタクト部材とを形成する段階と、前記データ線、第１ドレイン電極、電源線、及び第２ドレイン電極上に保護膜を形成する段階と、前記保護膜上に、前記ドレイン電極と接続される画素電極と、前記第１ドレイン電極と前記第２ゲート線とを接続する接続部材とを形成する段階とを有することを特徴とする。
前記オーミックコンタクト部材は、その上の前記データ線、第１ドレイン電極、電源線、及び第２ドレイン電極と実質的に同一の平面パターンを有することが好ましい。
前記画素電極上に隔壁を形成する段階と、前記隔壁が形成する枠組の内部を満たす有機発光層を形成する段階と、前記有機発光層上に共通電極を形成する段階とをさらに有することが好ましい。
前記画素電極上に隔壁を形成する段階と、前記隔壁が形成する枠組の内部を満たす有機発光層を形成する段階と、前記有機発光層上に共通電極を形成する段階とをさらに有することが好ましい。
本発明に係る薄膜トランジスタ表示板及びその製造方法によれば、エッチング遮断部材を非晶質シリコン層のパターニングに用いた感光膜を利用して形成し、オーミックコンタクト層とデータ線層を共にパターニングすることによって、エッチストッパ型の薄膜トランジスタの形成工程を簡素化することができるという効果がある。
次に、本発明に係る薄膜トランジスタ表示板及びその製造方法を実施するための最良の形態の具体例を図面を参照しながら説明する。
図面において、種々の層及び領域を明確に表現するために厚さを拡大して示した。明細書全体にわたって類似する部分については同一の図面符号を付けた。層、膜、領域、板などの部分が他の部分の“上”にあるとする時、これは他の部分の“すぐ上”にある場合だけでなく、その中間に他の部分がある場合も含む。逆に、ある部分が他の部分の“すぐ上”にあるとする時には、中間に他の部分がないことを意味する。
まず、図１及び図２を参照して、本発明の一実施形態による薄膜トランジスタ表示板の構造について詳細に説明する。
図１は本発明の一実施形態による薄膜トランジスタ表示板の構造を示す配置図であり、図２は図１の薄膜トランジスタ表示板のＩＩ−ＩＩ’線に沿った断面図である。
図１は本発明の一実施形態による薄膜トランジスタ表示板の構造を示す配置図であり、図２は図１の薄膜トランジスタ表示板のＩＩ−ＩＩ’線に沿った断面図である。
図１及び図２に示すように、透明なガラスなどからなる絶縁基板１１０上に、ゲート信号を伝達する複数のゲート線１２１が形成されている。ゲート線１２１は横方向にのびていて、各ゲート線１２１の一部は複数のゲート電極１２４をなす。また、各ゲート線１２１の他の一部は下方向に突出して複数の拡張部（ｅｘｐａｎｓｉｏｎ）１２７を形成し、他の一部は外部回路と接続するためのゲート線の端部１２９を形成する。
ゲート電極１２４、ソース電極１７３及びドレイン電極１７５は、線状半導体１５１の突出部１５４と共に薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ、ＴＦＴ）を構成し、薄膜トランジスタのチャネルは、ソース電極１７３とドレイン電極１７５の間の突出部１５４に形成されている。ストレージキャパシタ用導電体１７７はゲート線１２１の拡張部１２７と重畳している。
ゲート線１２１は、アルミニウム（Ａｌ）やアルミニウム合金などのアルミニウム系金属、銀（Ａｇ）や銀合金などの銀系金属、銅（Ｃｕ）や銅合金などの銅系金属、モリブデン（Ｍｏ）やモリブデン合金などのモリブデン系金属、クロム（Ｃｒ）、タンタル（Ｔａ）及びチタニウム（Ｔｉ）などで作ることができる。しかし、これらは物理的性質の異なる二つの導電膜（図示せず）を含む多重膜構造を有することもできる。このうちの一つの導電膜は、信号遅延や電圧降下を減らすことができるように比抵抗（ｒｅｓｉｓｔｉｖｉｔｙ）の低い金属、例えば、アルミニウム系金属、銀系金属、銅系金属などで作られる。
これとは異なって、他の導電膜は、他の物質、特にＩＴＯ（ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ）及びＩＺＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ）との物理的、化学的、電気的接触特性に優れた物質、例えばモリブデン系金属、クロム、タンタル、チタニウムなどで作られる。このような組み合わせの良い例としては、クロム下部膜とアルミニウム（合金）上部膜、及びアルミニウム（合金）下部膜とモリブデン（合金）上部膜がある。
ゲート線１２１の側面は、絶縁基板１１０面に対して約３０〜８０度で傾斜している。
ゲート線１２１上には窒化ケイ素（ＳｉＮｘ）などからなるゲート絶縁膜（ｇａｔｅ ｉｎｓｕｌａｔｉｎｇ ｌａｙｅｒ）１４０が形成されている。
ゲート絶縁膜１４０の上部には、水素化非晶質シリコン（ｈｙｄｒｏｇｅｎａｔｅｄ ａｍｏｒｐｈｏｕｓ ｓｉｌｉｃｏｎ）などからなる複数の線状半導体１５１が形成されている。線状半導体１５１は縦方向にのびていて、これから複数の突出部（ｅｘｔｅｎｓｉｏｎ）１５４がゲート電極１２４に向かってのび出ている。また、線状半導体１５１はゲート線１２１と合う地点の付近で幅が大きくなり、ゲート線１２１の広い面積を覆っている。
ゲート線１２１上には窒化ケイ素（ＳｉＮｘ）などからなるゲート絶縁膜（ｇａｔｅ ｉｎｓｕｌａｔｉｎｇ ｌａｙｅｒ）１４０が形成されている。
ゲート絶縁膜１４０の上部には、水素化非晶質シリコン（ｈｙｄｒｏｇｅｎａｔｅｄ ａｍｏｒｐｈｏｕｓ ｓｉｌｉｃｏｎ）などからなる複数の線状半導体１５１が形成されている。線状半導体１５１は縦方向にのびていて、これから複数の突出部（ｅｘｔｅｎｓｉｏｎ）１５４がゲート電極１２４に向かってのび出ている。また、線状半導体１５１はゲート線１２１と合う地点の付近で幅が大きくなり、ゲート線１２１の広い面積を覆っている。
線状半導体１５１の上には、窒化ケイ素（ＳｉＮｘ）などからなるエッチング遮断部材（１１２、１１３）が形成されている。エッチング遮断部材（１１２、１１３）は、線状半導体１５１に沿って形成されている線状部１１３と、線状半導体１５１の突出部１５４上に形成されている突出部１１２とを含む。エッチング遮断部材（１１２、１１３）は線状半導体１５１より狭い幅を有し、線状半導体１５１の辺からエッチング遮断部材１１２、１１３の辺までの距離（エッチング遮断部材（１１２、１１３）によって覆われていない線状半導体１５１の幅）は、どの位置においてもほとんど同一である。したがって、エッチング遮断部材（１１２、１１３）は、線状半導体１５１の辺がなす閉曲線の内部に位置する。
エッチング遮断部材（１１２、１１３）上には、ｎ型不純物が高濃度にドーピングされているｎ＋水素化非晶質シリコンなどの物質からなる複数の線状及び島型オーミックコンタクト部材（ｏｈｍｉｃ ｃｏｎｔａｃｔ）１６１、１６５が形成されている。線状オーミックコンタクト部材１６１は複数の突出部１６３を有しており、線状オーミックコンタクト部材１６１の突出部１６３と島型オーミックコンタクト部材１６５とは対をなして線状半導体１５１の突出部１５４上に位置する。
線状オーミックコンタクト部材１６１の突出部１６３と島型オーミックコンタクト部材１６５は、エッチング遮断部材の突出部１１２によって覆われない線状半導体１５１の突出部１５４と接触している。線状オーミックコンタクト部材１６１は線状半導体１５１より幅が広いことで、線状半導体１５１の突出部１５４を除いた部分で線状半導体１５１を完全に覆っている。しかし、線状オーミックコンタクト部材１６１の幅は、線状半導体１５１と同一の幅となるようにしても良い。
オーミックコンタクト部材（１６３、１６５）の上には、複数のデータ線１７１、複数のドレイン電極１７５、及び複数のストレージキャパシタ用導電体（ｓｔｏｒａｇｅ ｃａｐａｃｉｔｏｒ ｃｏｎｄｕｃｔｏｒ）１７７が形成されている。
データ線１７１は、縦方向にのびてゲート線１２１と交差し、データ電圧を伝達する。各データ線１７１からドレイン電極１７５に向かってのびた複数の分岐がソース電極１７３をなす。一対のソース電極１７３とドレイン電極１７５とは互いに分離されており、ゲート電極１２４に対して互いに反対側に位置している。
データ線１７１は、縦方向にのびてゲート線１２１と交差し、データ電圧を伝達する。各データ線１７１からドレイン電極１７５に向かってのびた複数の分岐がソース電極１７３をなす。一対のソース電極１７３とドレイン電極１７５とは互いに分離されており、ゲート電極１２４に対して互いに反対側に位置している。
ソース電極１７３を含むデータ線１７１、ドレイン電極１７５、及びストレージキャパシタ用導電体１７７の平面形状は、その下の線状オーミックコンタクト部材１６１及び島型オーミックコンタクト部材１６５と実質的に一致する。これは、製造工程上、オーミックコンタクト部材（１６１、１６５）とデータ線１７１、ドレイン電極１７５、及びストレージキャパシタ用導電体１７７が一回のフォトエッチング工程によって同時にパターニングされるためである。
データ線１７１、ドレイン電極１７５、及びストレージキャパシタ用導電体１７７は、モリブデン、クロム、タンタル及びチタニウムなどの耐火性金属（ｒｅｆｒａｃｔｏｒｙ ｍｅｔａｌ）またはこれらの合金で作ることが好ましく、耐火性金属膜（図示せず）と低抵抗導電膜（図示せず）を含む多重膜構造を有することができる。多重膜構造の例としては、クロムまたはモリブデン（合金）下部膜とアルミニウム（合金）上部膜の二重膜、モリブデン（合金）下部膜とアルミニウム（合金）中間膜とモリブデン（合金）上部膜の三重膜がある。しかし、データ線１７１、ドレイン電極１７５、及びストレージキャパシタ用導電体１７７は、その他にも多様な金属または導電体で作ることができる。
データ線１７１、ドレイン電極１７５、及びストレージキャパシタ用導電体１７７の側面は、約３０〜８０度の傾斜角を有するように形成されている。
データ線１７１、ドレイン電極１７５、及びストレージキャパシタ用導電体１７７の側面は、約３０〜８０度の傾斜角を有するように形成されている。
オーミックコンタクト部材（１６１、１６５）は、その下部の線状半導体１５１の突出部１５４とその上部のソース電極１７３及びドレイン電極１７５との間に存在し、接触抵抗を低くする役割を果たす。
エッチング遮断部材の突出部１１２は、ソース電極１７３とドレイン電極１７５との間をはじめとして、データ線１７１及びドレイン電極１７５によって覆われずに露出した部分を有している。
エッチング遮断部材の突出部１１２は、ソース電極１７３とドレイン電極１７５との間をはじめとして、データ線１７１及びドレイン電極１７５によって覆われずに露出した部分を有している。
データ線１７１、ドレイン電極１７５、ストレージキャパシタ用導電体１７７、及び露出した線状半導体１５１上には、平坦化特性が優れていて感光性（ｐｈｏｔｏｓｅｎｓｉｔｉｖｉｔｙ）を有する有機物質、プラズマ化学気相蒸着（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ、ＰＥＣＶＤ）によって形成されるａ−Ｓｉ：Ｃ：Ｏ、ａ−Ｓｉ：Ｏ：Ｆなどの低誘電率絶縁物質、または無機物質である窒化ケイ素（ＳｉＮｘ）などからなる保護膜（ｐａｓｓｉｖａｔｉｏｎ ｌａｙｅｒ）１８０が単一層または複数層で形成されている。
保護膜１８０には、ドレイン電極１７５、ストレージキャパシタ用導電体１７７、及びデータ線１７１の端部１７９を各々露出させる複数のコンタクトホール（ｃｏｎｔａｃｔｈｏｌｅ）１８５、１８７、１８２が形成されている。また、保護膜１８０とゲート絶縁膜１４０には、ゲート線１２１の端部１２９を露出するコンタクトホール１８１も形成されている。
保護膜１８０上には、ＩＴＯまたはＩＺＯからなる複数の画素電極（ｐｉｘｅｌ ｅｌｅｃｔｒｏｄｅ）１９０、及び複数の接触補助部材（ｃｏｎｔａｃｔ ａｓｓｉｓｔａｎｔ）８１、８２が形成されている。
保護膜１８０上には、ＩＴＯまたはＩＺＯからなる複数の画素電極（ｐｉｘｅｌ ｅｌｅｃｔｒｏｄｅ）１９０、及び複数の接触補助部材（ｃｏｎｔａｃｔ ａｓｓｉｓｔａｎｔ）８１、８２が形成されている。
画素電極１９０は、コンタクトホール１８５、１８７を通じてドレイン電極１７５、ストレージキャパシタ用導電体１７７、及びデータ線１７１と各々物理的、電気的に接続されてドレイン電極１７５からデータ電圧の印加を受け、ストレージキャパシタ用導電体１７７にデータ電圧を伝達する。
データ電圧が印加された画素電極１９０は、共通電圧（ｃｏｍｍｏｎ ｖｏｌｔａｇｅ）の印加を受ける他の表示板（図示せず）の共通電極（図示せず）と共に電場を生成することにより、液晶層の液晶分子を再配列させる。
データ電圧が印加された画素電極１９０は、共通電圧（ｃｏｍｍｏｎ ｖｏｌｔａｇｅ）の印加を受ける他の表示板（図示せず）の共通電極（図示せず）と共に電場を生成することにより、液晶層の液晶分子を再配列させる。
また、上述したように、画素電極１９０と共通電極（図示せず）は液晶キャパシタ（ｌｉｑｕｉｄ ｃｒｙｓｔａｌ ｃａｐａｃｉｔｏｒ）を構成し、薄膜トランジスタが遮断（ｔｕｒｎ ｏｆｆ）された後にも印加された電圧を維持するが、電圧維持能力を強化するために液晶キャパシタと並列に接続された他のキャパシタを設け、これを“ストレージキャパシタ（ｓｔｏｒａｇｅ ｅｌｅｃｔｒｏｄｅ）”という。ストレージキャパシタは、画素電極１９０及びこれと隣接するゲート線１２１［これを“前段ゲート線（ｐｒｅｖｉｏｕｓ ｇａｔｅ ｌｉｎｅ）”という］の重畳などによって形成され、ストレージキャパシタの静電容量、つまり、保持容量を増やすためにゲート線１２１を拡張した拡張部１２７を備えて重畳面積を大きくする一方、画素電極１９０と接続され、拡張部１２７と重畳するストレージキャパシタ用導電体１７７を、保護膜１８０の下に設けて両者の間の距離を短くする。
一方、ストレージキャパシタを形成するために、前段ゲート線と画素電極とを重畳させる代わりに、別途の維持電極線を画素電極と重畳するように形成することもできる。
低誘電率有機物質で保護膜１８０を形成する場合には、画素電極１９０を隣接するゲート線１２１及びデータ線１７１と重畳して開口率（ａｐｅｒｔｕｒｅ ｒａｔｉｏ）を高めることができる。
低誘電率有機物質で保護膜１８０を形成する場合には、画素電極１９０を隣接するゲート線１２１及びデータ線１７１と重畳して開口率（ａｐｅｒｔｕｒｅ ｒａｔｉｏ）を高めることができる。
接触補助部材８１、８２は、コンタクトホール１８１、１８２を通じてゲート線１２１の端部１２９及びデータ線１７１の端部１７９と各々接続される。接触補助部材８１、８２は、ゲート線１２１及びデータ線１７１の端部と駆動集積回路のような外部装置との接着性を補完し、これらを保護する。
次に、図１及び図２に示す薄膜トランジスタ表示板を本発明の一実施形態によって製造する方法について、図３〜図１２と図１、図２を参照して詳細に説明する。
図３、図５、図７、図９及び図１１は、図１及び図２に示す薄膜トランジスタ表示板を本発明の一実施形態によって製造する方法の中間段階における薄膜トランジスタ表示板を順次に示した配置図であり、図４は図３のＩＩＩｂ−ＩＩＩｂ’線に沿った断面図であり、図６は図５のＩＶｂ−ＩＶｂ’線に沿った断面図であり、図８は図７のＶｂ−Ｖｂ’線に沿った断面図であり、図１０は図９のＶＩｂ−ＶＩｂ’線に沿った断面図であり、図１２は図１１のＶＩＩｂ−ＶＩＩｂ’線に沿った断面図である。
まず、図３及び図４に示すように、透明ガラスなどの絶縁基板１１０上にアルミニウム（Ａｌ）やアルミニウム合金などのゲート金属を蒸着し、ゲート金属層をフォトエッチングして複数のゲート電極１２４、複数の拡張部１２７、及び外部回路と接続するためのゲート線の端部１２９を含むゲート線１２１が形成される。この時、ゲート線１２１はクロムとアルミニウムの二重層に形成することができ、この場合にはクロム層は５００Å、アルミニウム層は２、５００Åの厚さに形成することができる。
次に、図５及び図６に示すように、ゲート電極１２４を含むゲート線１２１を覆うように、窒化ケイ素（ＳｉＮｘ）または酸化ケイ素（ＳｉＯ２）を蒸着してゲート絶縁膜１４０を形成する。そして、ゲート絶縁膜１４０上に、真性非晶質シリコン層（ｉｎｔｒｉｎｓｉｃ ａｍｏｒｐｈｏｕｓ ｓｉｌｉｃｏｎ）及び窒化ケイ素などからなるエッチング遮断層を連続して蒸着し、エッチング遮断層と真性非晶質シリコン層をフォトエッチングして、複数の突出部１５４を含む線状半導体１５１とエッチング遮断部材のプレパターン１１６を形成する。
ゲート絶縁膜１４０、非晶質シリコン層、エッチング遮断層の厚さは、各々４５００Å、５００Å、１５００Åとすることができる。また、ゲート絶縁膜１４０は、酸化ケイ素（ＳｉＯ２）と窒化ケイ素の二重層とすることができ、この場合には酸化シリコン膜１５００Å、窒化シリコン膜２０００Åの厚さに形成することができる。図６において、ＰＲはフォトエッチングに用いられた感光膜を示す。
ゲート絶縁膜１４０、非晶質シリコン層、エッチング遮断層の厚さは、各々４５００Å、５００Å、１５００Åとすることができる。また、ゲート絶縁膜１４０は、酸化ケイ素（ＳｉＯ２）と窒化ケイ素の二重層とすることができ、この場合には酸化シリコン膜１５００Å、窒化シリコン膜２０００Åの厚さに形成することができる。図６において、ＰＲはフォトエッチングに用いられた感光膜を示す。
次に、図７及び図８に示すように、感光膜ＰＲをアッシング（ａｓｈｉｎｇ）して一部を除去すれば、感光膜ＰＲの厚さが減ると共に感光膜ＰＲの幅も減少して、エッチング遮断部材のプレパターン１１６が一部露出する。露出したエッチング遮断部材のプレパターン１１６をエッチングしてエッチング遮断部材（１１２、１１３）を完成する。ここで、感光膜ＰＲのアッシング程度は、形成するエッチング遮断部材（１１２、１１３）の幅を考慮して調節する。感光膜ＰＲを十分にアッシングすれば、エッチング遮断部材（１１２、１１３）の線状部１１３が形成されないこともある。
次に、残っている感光膜ＰＲを除去する。
次に、残っている感光膜ＰＲを除去する。
次に、エッチング遮断部材（１１２、１１３）上にｎ型不純物が高濃度にドーピングされているｎ＋水素化非晶質シリコンなどの物質を蒸着して接触部材層を形成し、その上にモリブデン、クロム、タンタル及びチタニウムなど耐火性金属またはこれらの合金からなるデータ金属層を蒸着する。ここで、接触部材層とデータ金属層の厚さは各々５００Åと１５００Åであり得る。
次に、データ金属層と接触部材層を共にフォトエッチングして、図９及び図１０に示すように、オーミックコンタクト部材（１６１、１６５）とデータ線１７１、ドレイン電極１７５、及びストレージキャパシタ用導電体１７７を形成する。
これにより、図１０に示すように、複数の突出部１６３を各々含む複数の線状オーミックコンタクト部材１６１と、複数の島型オーミックコンタクト部材１６５を完成する。
これにより、図１０に示すように、複数の突出部１６３を各々含む複数の線状オーミックコンタクト部材１６１と、複数の島型オーミックコンタクト部材１６５を完成する。
次に、図１１及び図１２に示すように、平坦化特性が優れていて感光性を有する有機物質、プラズマ化学気相蒸着（ＰＥＣＶＤ）によって形成されるａ−Ｓｉ：Ｃ：Ｏ、ａ−Ｓｉ：Ｏ：Ｆなどの低誘電率絶縁物質、または無機物質である窒化ケイ素（ＳｉＮｘ）などを単一層または複数層で形成して保護膜１８０を形成する。窒化ケイ素で保護膜１８０を形成する場合には、その厚さを２０００Åとすることができる。
次に、保護膜１８０とゲート絶縁膜１４０をフォトエッチングして、複数のコンタクトホール１８１、１８５、１８７、１８２を形成する。
次に、保護膜１８０とゲート絶縁膜１４０をフォトエッチングして、複数のコンタクトホール１８１、１８５、１８７、１８２を形成する。
次に、図１及び図２に示すように、基板上にＩＴＯまたはＩＺＯをスパッタリングによって積層し、写真エッチング工程によって複数の画素電極１９０と複数の接触補助部材８１、８２を形成する。
以下、有機発光表示素子用薄膜トランジスタ表示板について、図１３〜図２７を参照して詳細に説明する。
図１３は本発明の一実施形態による有機発光表示素子の構造を示す配置図であり、図１４及び図１５は図１３の薄膜トランジスタ表示板のＩＸａ−ＩＸａ’線及びＩＸｂ−ＩＸｂ’線に沿った断面図である。
図１３は本発明の一実施形態による有機発光表示素子の構造を示す配置図であり、図１４及び図１５は図１３の薄膜トランジスタ表示板のＩＸａ−ＩＸａ’線及びＩＸｂ−ＩＸｂ’線に沿った断面図である。
図１３〜図１５を参照すると、ガラス基板からなる絶縁基板１１０上にゲート信号を伝達する複数のゲート線１２１が形成されている。ゲート線１２１は横方向にのびており、各ゲート線１２１の一部は突出して複数の第１ゲート電極１２４ａをなす。また、ゲート線１２１と同一層で第２ゲート電極１２４ｂが形成されており、第２ゲート電極１２４ｂには縦方向にのびた維持電極１３３が接続されている。
ゲート線１２１と維持電極１３３の側面は傾斜しており、傾斜角は絶縁基板１１０に対して３０〜８０度をなす。
ゲート線１２１上には窒化ケイ素（ＳｉＮｘ）などからなるゲート絶縁膜１４０が形成されている。ゲート絶縁膜１４０は、酸化ケイ素と窒化ケイ素の二重層に形成することもできる。
ゲート線１２１と維持電極１３３の側面は傾斜しており、傾斜角は絶縁基板１１０に対して３０〜８０度をなす。
ゲート線１２１上には窒化ケイ素（ＳｉＮｘ）などからなるゲート絶縁膜１４０が形成されている。ゲート絶縁膜１４０は、酸化ケイ素と窒化ケイ素の二重層に形成することもできる。
ゲート絶縁膜１４０の上部には、水素化非晶質シリコンなどからなる複数の線状半導体１５１と、島型半導体１５４ｂが形成されている。線状半導体１５１は縦方向にのびており、これから複数の突出部（ｅｘｔｅｎｓｉｏｎ）１５４ａが第１ゲート電極１２４ａに向かって延出し、第１ゲート電極１２４ａと重畳する第１チャネル部を形成している。また、線状半導体１５１はゲート線１２１と合う地点の付近で幅が拡張されている。島型半導体１５４ｂは、第２ゲート電極１２４ｂと交差する第２チャネル部を含み、維持電極１３３と重畳する維持電極部１５７を有する。
線状半導体１５１及び島型半導体１５４ｂの上には、窒化ケイ素（ＳｉＮｘ）などからなるエッチング遮断部材（１１４、１１５）が形成されている。エッチング遮断部材（１１４、１１５）は、線状半導体１５１の突出部１５４ａ上に形成されている第１エッチング遮断部材１１４と、島型半導体１５４ｂ上に形成されている第２エッチング遮断部材１１５とを含む。
エッチング遮断部材（１１４、１１５）は、線状半導体１５１の突出部１５４ａ及び島型半導体１５４ｂより狭い幅を有し、線状半導体１５１の突出部１５４ａ及び島型半導体１５４ｂの辺からエッチング遮断部材（１１４、１１５）の辺までの距離（エッチング遮断部材１１４、１１５によって覆われていない線状半導体１５１の突出部１５４ａ及び島型半導体１５４ｂの幅）は、どの位置においてもほとんど同一である。
エッチング遮断部材（１１４、１１５）は、線状半導体１５１の突出部１５４ａ及び島型半導体１５４ｂより狭い幅を有し、線状半導体１５１の突出部１５４ａ及び島型半導体１５４ｂの辺からエッチング遮断部材（１１４、１１５）の辺までの距離（エッチング遮断部材１１４、１１５によって覆われていない線状半導体１５１の突出部１５４ａ及び島型半導体１５４ｂの幅）は、どの位置においてもほとんど同一である。
エッチング遮断部材（１１４、１１５）の上には、ｎ型不純物が高濃度にドーピングされているｎ＋水素化非晶質シリコンなどの物質からなる複数の線状及び島型オーミックコンタクト部材（１６１、１６５ａ、１６３ｂ、１６５ｂ）が形成されている。線状オーミックコンタクト部材１６１は複数の突出部１６３ａを有しており、この突出部１６３ａと島型オーミックコンタクト部材１６５ａとは対をなして線状半導体１５１の突出部１５４ａ上に位置する。また、複数の突出部１６３ｂ及び島型オーミックコンタクト部材１６５ｂは、第２ゲート電極１２４ｂを中心に対向して対をなして島型半導体１５４ｂの上部に位置する。突出部１６３ａと島型オーミックコンタクト部材１６５ａは、第１エッチング遮断部材１１４によって覆われない線状半導体１５１の突出部１５４ａと接触し、複数の突出部１６３ｂ及び島型オーミックコンタクト部材１６５ｂは、第２エッチング遮断層１１５によって覆われない島型半導体１５４ｂと接触する。
線状及び島型オーミックコンタクト部材（１６１、１６５ａ、１６３ｂ、１６５ｂ）の上には、各々複数のデータ線１７１、複数の第１ドレイン電極１７５ａ、複数の電源線１７２、及び第２ドレイン電極１７５ｂが形成されている。
データ線１７１及び電源線１７２は縦方向にのびてゲート線１２１と交差し、データ電圧と電源電圧を各々伝達する。各データ線１７１から第１ドレイン電極１７５ａに向かってのびた複数の分岐が第１ソース電極１７３ａをなし、各電源線１７２から第２ドレイン電極１７５ｂに向かってのびた複数の分岐が第２ソース電極１７３ｂをなす。一対の第１及び第２ソース電極１７３ａ、１７３ｂと第１及び第２ドレイン電極１７５ａ、１７５ｂとは互いに分離されており、それぞれ第１及び第２ゲート電極１２４ａ、１２４ｂに対して互いに反対側に位置している。
データ線１７１及び電源線１７２は縦方向にのびてゲート線１２１と交差し、データ電圧と電源電圧を各々伝達する。各データ線１７１から第１ドレイン電極１７５ａに向かってのびた複数の分岐が第１ソース電極１７３ａをなし、各電源線１７２から第２ドレイン電極１７５ｂに向かってのびた複数の分岐が第２ソース電極１７３ｂをなす。一対の第１及び第２ソース電極１７３ａ、１７３ｂと第１及び第２ドレイン電極１７５ａ、１７５ｂとは互いに分離されており、それぞれ第１及び第２ゲート電極１２４ａ、１２４ｂに対して互いに反対側に位置している。
データ線１７１、第１ドレイン電極１７５ａ、電源線１７２、及び第２ドレイン電極１７５ｂの平面形状は、その下の線状及び島型オーミックコンタクト部材（１６１、１６５ａ、１６３ｂ、１６５ｂ）と実質的に一致する。これは、製造工程上、オーミックコンタクト部材（１６１、１６５ａ、１６３ｂ、１６５ｂ）と、データ線１７１、第１ドレイン電極１７５ａ、電源線１７２、及び第２ドレイン電極１７５ｂが一回のフォトエッチング工程によって同時にパターニングされるためである。
第１ゲート電極１２４ａ、第１ソース電極１７３ａ、及び第１ドレイン電極１７５ａは、線状半導体１５１の突出部１５４ａと共にスイッチング用薄膜トランジスタを構成し、第２ゲート電極１２４ｂ、第２ソース電極１７３ｂ、及び第２ドレイン電極１７５ｂは、島型半導体１５４ｂと共に駆動用薄膜トランジスタを構成する。この時、電源線１７２は島型半導体１５４ｂの維持電極部１５７と重畳している。
データ線１７１、第１及び第２ドレイン電極１７５ａ、１７５ｂ、及び電源線１７２も、ゲート線１２１と同様にその側面が約３０〜８０度の角度で各々傾斜している。
データ線１７１、第１及び第２ドレイン電極１７５ａ、１７５ｂ、及び電源線１７２も、ゲート線１２１と同様にその側面が約３０〜８０度の角度で各々傾斜している。
オーミックコンタクト部材（１６１、１６３ｂ、１６５ａ、１６５ｂ）は、その下部の線状半導体１５１及び島型半導体１５４ｂと、その上部のデータ線１７１、第１及び第２ドレイン電極１７５ａ、１７５ｂ、及び電源線１７２との間に存在し、接触抵抗を低くする役割を果たす。
第１エッチング遮断部材１１４は、第１ソース電極１７３ａと第１ドレイン電極１７５ａとの間で、データ線１７１及び第１ドレイン電極１７５ａによって覆われずに露出した部分を有しており、第２エッチング遮断部材１１５は、第２ソース電極１７３ｂと第２ドレイン電極１７５ｂとの間で、電源線１７２及び第２ドレイン電極１７５ｂによって覆われずに露出した部分を有している。
第１エッチング遮断部材１１４は、第１ソース電極１７３ａと第１ドレイン電極１７５ａとの間で、データ線１７１及び第１ドレイン電極１７５ａによって覆われずに露出した部分を有しており、第２エッチング遮断部材１１５は、第２ソース電極１７３ｂと第２ドレイン電極１７５ｂとの間で、電源線１７２及び第２ドレイン電極１７５ｂによって覆われずに露出した部分を有している。
データ線１７１、第１及び第２ドレイン電極１７５ａ、１７５ｂ、電源線１７２、及び露出した線状及び島型半導体１５１、１５４ｂ部分の上には、窒化ケイ素などの無機絶縁膜や、平坦化特性が優れていて感光性を有する有機物質、またはプラズマ化学気相蒸着（ＰＥＣＶＤ）によって形成されるａ−Ｓｉ：Ｃ：Ｏ、ａ−Ｓｉ：Ｏ：Ｆなどの低誘電率絶縁物質などからなる保護膜１８０が形成されている。
保護膜１８０には、第１ドレイン電極１７５ａ、第２ドレイン電極１７５ｂ、及びデータ線の端部１７９を各々露出する複数のコンタクトホール１８１、１８５、１８２が形成されている。また、保護膜１８０とゲート絶縁膜１４０には、第２ゲート電極１２４ｂとゲート線の端部１２９を各々露出する複数のコンタクトホール１８３、１８９が形成されている。
保護膜１８０には、第１ドレイン電極１７５ａ、第２ドレイン電極１７５ｂ、及びデータ線の端部１７９を各々露出する複数のコンタクトホール１８１、１８５、１８２が形成されている。また、保護膜１８０とゲート絶縁膜１４０には、第２ゲート電極１２４ｂとゲート線の端部１２９を各々露出する複数のコンタクトホール１８３、１８９が形成されている。
保護膜１８０上には、ＩＴＯまたはＩＺＯからなる複数の画素電極１９０、複数の接続部材１９２、及び複数の接触補助部材８１、８２が形成されている。
画素電極１９０は、コンタクトホール１８５を通じて第２ドレイン電極１７５ｂと各々物理的、電気的に接続されており、接続部材１９２は、コンタクトホール１８１、１８３を通じて第１ドレイン電極１７５ａと第２ゲート電極１２４ｂとを接続する。接触補助部材８１、８２は、コンタクトホール１８９、１８２を通じてゲート線の端部１２９及びデータ線の端部１７９に各々接続されている。
画素電極１９０は、コンタクトホール１８５を通じて第２ドレイン電極１７５ｂと各々物理的、電気的に接続されており、接続部材１９２は、コンタクトホール１８１、１８３を通じて第１ドレイン電極１７５ａと第２ゲート電極１２４ｂとを接続する。接触補助部材８１、８２は、コンタクトホール１８９、１８２を通じてゲート線の端部１２９及びデータ線の端部１７９に各々接続されている。
保護膜１８０の上部には、有機絶縁物質または無機絶縁物質からなっていて、有機発光セルを分離させるための隔壁８０３が形成されている。隔壁８０３は画素電極１９０の周縁周辺を取り囲むことで有機発光層７０が充填される領域を限定する。
隔壁８０３によって取り囲まれた画素電極１９０上の領域には発光層７０が形成されている。発光層７０は、赤色（Ｒ）、緑色（Ｇ）及び青色（Ｂ）のうちのいずれか一つの光を出す有機物質からなり、赤色（Ｒ）、緑色（Ｇ）及び青色（Ｂ）の発光材料が順次に反復的に配置されている。
または、隔壁８０３によって取り囲まれた画素電極１９０上の領域に正孔注入層（図示せず）を形成した後、正孔注入層上に発光層７０が形成することもできる。この場合、正孔注入層は、ポリ（３、４−エチレンジオキシチオフェン）／ポリ（スチレンスルホン酸）（ＰＥＤＯＴ／ＰＳＳ）から形成されることができる。
隔壁８０３によって取り囲まれた画素電極１９０上の領域には発光層７０が形成されている。発光層７０は、赤色（Ｒ）、緑色（Ｇ）及び青色（Ｂ）のうちのいずれか一つの光を出す有機物質からなり、赤色（Ｒ）、緑色（Ｇ）及び青色（Ｂ）の発光材料が順次に反復的に配置されている。
または、隔壁８０３によって取り囲まれた画素電極１９０上の領域に正孔注入層（図示せず）を形成した後、正孔注入層上に発光層７０が形成することもできる。この場合、正孔注入層は、ポリ（３、４−エチレンジオキシチオフェン）／ポリ（スチレンスルホン酸）（ＰＥＤＯＴ／ＰＳＳ）から形成されることができる。
隔壁８０３上には、隔壁８０３と同一の形状のパターンからなっていて、低い比抵抗を有する導電物質からなる補助電極２７２が形成されている。補助電極２７２は、以降に形成される共通電極２７０と接触して共通電極２７０の抵抗を減少させる役割を果たす。
隔壁８０３、発光層７０、及び補助電極２７２上には共通電極２７０が形成されている。共通電極２７０はアルミニウム（Ａｌ）などの低い抵抗性を有する金属からなる。本実施形態においては、背面発光型有機発光表示素子を例示しているが、前面発光型有機発光表示素子または両面発光型有機発光表示素子の場合には、共通電極２７０をＩＴＯまたはＩＺＯなどの透明な導電物質から形成することもできる。
隔壁８０３、発光層７０、及び補助電極２７２上には共通電極２７０が形成されている。共通電極２７０はアルミニウム（Ａｌ）などの低い抵抗性を有する金属からなる。本実施形態においては、背面発光型有機発光表示素子を例示しているが、前面発光型有機発光表示素子または両面発光型有機発光表示素子の場合には、共通電極２７０をＩＴＯまたはＩＺＯなどの透明な導電物質から形成することもできる。
以下、図１３〜図１５に示す有機発光表示素子を製造する方法について、図１６〜図２７を参照して詳細に説明する。
まず、図１６〜図１８に示すように、透明ガラスまたはプラスチック素材などからなる絶縁基板１１０上に、アルミニウム（Ａｌ）やアルミニウム合金などのゲート金属を蒸着し、ゲート金属層をフォトエッチングして第１ゲート電極１２４ａを含むゲート線１２１、第２ゲート電極１２４ｂ、及び維持電極１３３を形成する。この時、ゲート線１２１、第２ゲート電極１２４ｂ、及び維持電極１３３は、クロムとアルミニウムの二重層で形成することができ、この場合にはクロム層は５００Å、アルミニウム層は２５００Åの厚さに形成することができる。
まず、図１６〜図１８に示すように、透明ガラスまたはプラスチック素材などからなる絶縁基板１１０上に、アルミニウム（Ａｌ）やアルミニウム合金などのゲート金属を蒸着し、ゲート金属層をフォトエッチングして第１ゲート電極１２４ａを含むゲート線１２１、第２ゲート電極１２４ｂ、及び維持電極１３３を形成する。この時、ゲート線１２１、第２ゲート電極１２４ｂ、及び維持電極１３３は、クロムとアルミニウムの二重層で形成することができ、この場合にはクロム層は５００Å、アルミニウム層は２５００Åの厚さに形成することができる。
次に、図１９〜図２１に示すように、窒化ケイ素（ＳｉＮｘ）または酸化ケイ素（ＳｉＯ２）を蒸着してゲート絶縁膜１４０を形成し、真性非晶質シリコン層及び窒化ケイ素などからなるエッチング遮断層を連続して積層する。次に、エッチング遮断層と真性非晶質シリコン層をフォトエッチングして、複数のエッチング遮断部材のプレパターン１１７と複数の突出部１５４ａを各々含む線状半導体１５１及び島型半導体１５４ｂを形成する。 ゲート絶縁膜１４０の材料としては、窒化ケイ素（ＳｉＮｘ）が好ましく、積層温度は約２５０〜５００℃、厚さは約２０００〜５０００Åの程度が好ましい。図２０及び図２１におけるＰＲはフォトエッチングに用いられた感光膜を示す。
次に、図２２〜図２４に示すように、感光膜ＰＲをアッシングして一部を除去すれば、感光膜ＰＲの厚さが減ると共に感光膜ＰＲの幅も減少してエッチング遮断部材のプレパターン１１７が一部露出する。露出したエッチング遮断部材のプレパターン１１７をエッチングしてエッチング遮断部材１１４、１１５を完成し、感光膜ＰＲを除去する。
次に、エッチング遮断部材１１４、１１５上に、ｎ型不純物が高濃度にドーピングされているｎ＋水素化非晶質シリコンなどの物質を蒸着してオーミックコンタクト部材層を形成し、その上にモリブデン、クロム、タンタル及びチタニウムなどの耐火性金属またはこれらの合金からなるデータ金属層を蒸着する。ここで、オーミックコンタクト部材層とデータ金属層の厚さは各々５００Åと１５００Åとすることができる。
次に、データ金属層とオーミックコンタクト部材層を共にフォトエッチングして、図２５〜図２７に示すように、オーミックコンタクト部材（１６１、１６５ａ、１６３ｂ、１６５ｂ）、データ線１７１、複数の第１ドレイン電極１７５ａ、複数の電源線１７２、及び第２ドレイン電極１７５ｂを形成する。
次に、図１３〜図１５に示すように、有機絶縁物質または無機絶縁物質を塗布して保護膜１８０を形成し、保護膜１８０及びゲート絶縁膜１４０をフォトエッチングして複数のコンタクトホール１８１、１８５、１８３、１８９、１８２を形成する。コンタクトホール１８１、１８５、１８３、１８９、１８２は、第１及び第２ドレイン電極１７５ａ、１７５ｂ、第２ゲート電極１２４ｂの一部、ゲート線の端部１２９、及びデータ線の端部１７９を露出させる。
次に、画素電極１９０、接続部材１９２、及び接触補助部材８１、８２をＩＴＯまたはＩＺＯで形成する。
次に、一つのマスクを利用した写真エッチング工程によって隔壁８０３と補助電極２７２を形成する。
次に、画素電極１９０、接続部材１９２、及び接触補助部材８１、８２をＩＴＯまたはＩＺＯで形成する。
次に、一つのマスクを利用した写真エッチング工程によって隔壁８０３と補助電極２７２を形成する。
次に、隔壁８０３によって取り囲まれた画素電極１９０上に、正孔注入層（図示せず）としてポリ（３、４−エチレンジオキシチオフェン）／ポリ（スチレンスルホン酸）（ＰＥＤＯＴ／ＰＳＳ）をスピンコーティング（ｓｐｉｎ ｃｏａｔｉｎｇ）またはプリンティング（ｐｒｉｎｔｉｎｇ）方法によって形成する。
次に、正孔注入層（図示せず）上に発光層７０を形成する。
最後に、発光層７０上に共通電極２７０を形成する。
次に、正孔注入層（図示せず）上に発光層７０を形成する。
最後に、発光層７０上に共通電極２７０を形成する。
以上の方法を通じて形成したエッチストッパ型薄膜トランジスタは、その特性安定性が従来のエッチバック型薄膜トランジスタに比べて優れている。これは、エッチングバック型薄膜トランジスタの場合、オーミックコンタクト層のエッチング過程でチャネル部の非晶質シリコン層まで一部がエッチングされ、エッチング用プラズマによってチャネル部の非晶質シリコン層が損傷を受ける反面、本発明の実施形態による薄膜トランジスタの場合、データ金属層とオーミックコンタクト層をエッチングする際に、エッチング遮断部材がチャネル部の非晶質シリコン層を覆って保護するためである。
その結果、電荷移動度も本発明の実施形態による薄膜トランジスタの場合０．８Ｖ／ｃｍ２ｓｅｃであって、エッチングバック型薄膜トランジスタの０．３Ｖ／ｃｍ２ｓｅｃに比べて高い。
また、本発明の実施形態によれば、従来のエッチストッパ型薄膜トランジスタ表示板の製造方法に比べ、１回少ないフォトエッチング工程によって薄膜トランジスタ表示板を製造することができる。
また、本発明の実施形態によれば、従来のエッチストッパ型薄膜トランジスタ表示板の製造方法に比べ、１回少ないフォトエッチング工程によって薄膜トランジスタ表示板を製造することができる。
尚、本発明は、上述の実施形態に限られるものではない。本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。
７０ 発光層
８１、８２ 接触補助部材
１１０ 絶縁基板
１１２、１１３ エッチング遮断部材（突出部、線状部）
１１４、１１５ （第１及び第２）エッチング遮断部材
１２１ ゲート線
１２４ ゲート電極
１２４ａ、１２４ｂ （第１及び第２）ゲート電極
１３３ 維持電極
１４０ ゲート絶縁膜
１５１ 線状半導体
１５４ａ 線状半導体の突出部
１５４ｂ 島型半導体
１５７ 維持電極部
１６１ 線状オーミックコンタクト部材
１６３、１６３ａ、１６３ｂ 線状オーミックコンタクト部材の突出部
１６５、１６５ａ、１６５ｂ 島型オーミックコンタクト部材
１７１ データ線
１７２ 電源線
１７３ ソース電極
１７３ａ、１７３ｂ （第１及び第２）ソース電極
１７５ ドレイン電極
１７５ａ、１７５ｂ （第１及び第２）ドレイン電極
１７７ ストレージキャパシタ用導電体
１８０ 保護膜
１８１、１８２、１８３、１８５、１８７、１８９ コンタクトホール
１９０ 画素電極
１９２ 接続部材
２７０ 共通電極
２７２ 補助電極
８０３ 隔壁
８１、８２ 接触補助部材
１１０ 絶縁基板
１１２、１１３ エッチング遮断部材（突出部、線状部）
１１４、１１５ （第１及び第２）エッチング遮断部材
１２１ ゲート線
１２４ ゲート電極
１２４ａ、１２４ｂ （第１及び第２）ゲート電極
１３３ 維持電極
１４０ ゲート絶縁膜
１５１ 線状半導体
１５４ａ 線状半導体の突出部
１５４ｂ 島型半導体
１５７ 維持電極部
１６１ 線状オーミックコンタクト部材
１６３、１６３ａ、１６３ｂ 線状オーミックコンタクト部材の突出部
１６５、１６５ａ、１６５ｂ 島型オーミックコンタクト部材
１７１ データ線
１７２ 電源線
１７３ ソース電極
１７３ａ、１７３ｂ （第１及び第２）ソース電極
１７５ ドレイン電極
１７５ａ、１７５ｂ （第１及び第２）ドレイン電極
１７７ ストレージキャパシタ用導電体
１８０ 保護膜
１８１、１８２、１８３、１８５、１８７、１８９ コンタクトホール
１９０ 画素電極
１９２ 接続部材
２７０ 共通電極
２７２ 補助電極
８０３ 隔壁
Claims (15)
- 絶縁基板と、
前記絶縁基板上に形成され、ゲート電極を含むゲート線と、
前記ゲート線上に形成されるゲート絶縁膜と、
前記ゲート絶縁膜上に形成される半導体と、
前記半導体上に部分的に形成されるエッチング遮断部材と、
前記エッチング遮断部材上に形成され、少なくとも一部が前記半導体と接触するオーミックコンタクト層と、
前記オーミックコンタクト層上に形成され、オーミックコンタクト層のパターンと実質的に同一の形状の平面パターンを有するデータ配線層と、
前記データ配線層上に形成され、コンタクトホールを有する保護膜と、
前記保護膜上に形成され、前記データ配線層の一部と前記コンタクトホールを通じて接続される画素電極とを有することを特徴とする薄膜トランジスタ表示板。 - 前記データ配線層は、ソース電極を含み、前記ゲート線と交差するデータ線と、
前記ゲート電極上で前記ソース電極と対向するドレイン電極と、
前記ゲート線と重畳するストレージキャパシタ用導電体とを含むことを特徴とする請求項１に記載の薄膜トランジスタ表示板。 - 前記半導体は、前記データ線の下に形成される線状部と、該線状部から前記ソース電極と前記ドレイン電極との間まで延長される突出部とを含み、
前記エッチング遮断部材は、前記半導体の突出部上に形成される突出部を含み、
前記エッチング遮断部材の突出部は、少なくとも前記ソース電極と前記ドレイン電極との間に位置する前記半導体を覆っていることを特徴とする請求項２に記載の薄膜トランジスタ表示板。 - 前記エッチング遮断部材は、前記半導体の線状部上に形成される線状部をさらに含み、
前記エッチング遮断部材は、前記半導体の外辺がなす閉曲線の内部に位置することを特徴とする請求項３に記載の薄膜トランジスタ表示板。 - 前記半導体は非晶質シリコンからなり、前記エッチング遮断部材は窒化ケイ素からなることを特徴とする請求項１に記載の薄膜トランジスタ表示板。
- 絶縁基板上にゲート電極を含むゲート線を形成する段階と、
前記ゲート線上にゲート絶縁膜、半導体層、及びエッチング遮断層を順次に形成する段階と、
前記エッチング遮断層及び前記半導体層を共にフォトエッチングしてパターニングする段階と、
前記エッチング遮断層及び前記半導体層を共にフォトエッチングしてパターニングする段階で用いられた感光膜パターンをアッシング（ａｓｈｉｎｇ）して一部除去する段階と、
前記感光膜パターンを一部除去することによって露出する前記エッチング遮断層をエッチングしてエッチング遮断部材を形成する段階と、
前記エッチング遮断部材上にオーミックコンタクト層及びデータ金属層を形成する段階と、
前記オーミックコンタクト層及びデータ金属層を共にフォトエッチングして、ソース電極を含むデータ線と、前記ソース電極と所定間隔を有して対向するドレイン電極と、それらと共にその下のオーミックコンタクト部材とを形成する段階と、
前記データ線及びドレイン電極上に保護膜を形成する段階と、
前記保護膜上に前記ドレイン電極と接続される画素電極を形成する段階とを有することを特徴とする薄膜トランジスタ表示板の製造方法。 - 前記オーミックコンタクト部材は、その上の前記データ線及びドレイン電極と実質的に同一の平面パターンを有することを特徴とする請求項６に記載の薄膜トランジスタ表示板の製造方法。
- 絶縁基板と、
前記絶縁基板上に形成され、第１ゲート電極を含むゲート線と、
前記絶縁基板上に形成される第２ゲート電極及び維持電極と、
前記ゲート線、第２ゲート電極、及び維持電極上に形成されるゲート絶縁膜と、
前記ゲート絶縁膜上に形成される第１及び第２半導体と、
前記第１及び第２半導体上に各々部分的に形成される第１及び第２エッチング遮断部材と、
前記第１及び第２エッチング遮断部材上に形成され、少なくとも一部が前記半導体と接触するオーミックコンタクト層と、
前記オーミックコンタクト層上に形成され、オーミックコンタクト層と共にパターニングされることによって実質的に同一の平面パターンを有するデータ配線層と、
前記データ配線層上に形成され、複数のコンタクトホールを有する保護膜と、
前記保護膜上に形成され、前記データ配線層の一部と前記コンタクトホールを通じて接続される画素電極とを有することを特徴とする薄膜トランジスタ表示板。 - 前記データ配線層は、第１ソース電極を含んで前記ゲート線と交差するデータ線と、
前記第１ゲート電極上で前記第１ソース電極と対向する第１ドレイン電極と、
第２ソース電極を含んで前記ゲート線と交差する電源線と、
前記第２ゲート電極上で前記第２ソース電極と対向する第２ドレイン電極とを含み、
前記第１ドレイン電極と前記第２ゲート電極とを接続する接続部材をさらに含むことを特徴とする請求項８に記載の薄膜トランジスタ表示板。 - 前記第１半導体は、前記データ線の下に形成される線状部と、該線状部から前記第１ソース電極と前記第１ドレイン電極との間まで延長される第１チャネル部とを含み、
前記第２半導体は、前記維持電極と重畳する維持電極部と、前記第２ソース電極と前記第２ドレイン電極との間まで延長される第２チャネル部とを含み、
前記第１エッチング遮断部材は、少なくとも前記第１ソース電極と前記第１ドレイン電極との間の前記第１半導体を覆っており、
前記第２エッチング遮断部材は、少なくとも前記第２ソース電極と前記第２ドレイン電極との間の前記第２半導体を覆っていることを特徴とする請求項９に記載の薄膜トランジスタ表示板。 - 前記第１及び第２半導体は非晶質シリコンからなり、前記第１及び第２エッチング遮断部材は窒化ケイ素からなることを特徴とする請求項１０に記載の薄膜トランジスタ表示板。
- 前記画素電極上に形成されている隔壁と、
前記隔壁が形成する枠組の内部に充填される発光層と、
前記発光層上に形成される共通電極とをさらに有することを特徴とする請求項１０に記載の薄膜トランジスタ表示板。 - 絶縁基板上に第１ゲート電極を含むゲート線、第２ゲート電極、及び維持電極を形成する段階と、
前記ゲート線、第２ゲート電極、及び維持電極上にゲート絶縁膜、半導体層、及びエッチング遮断層を順次に形成する段階と、
前記エッチング遮断層及び前記半導体層を共にフォトエッチングしてパターニングする段階と、
前記エッチング遮断層及び前記半導体層を共にフォトエッチングしてパターニングする段階で用いられた感光膜パターンをアッシングして一部除去する段階と、
前記感光膜パターンを一部除去することによって露出する前記エッチング遮断層をエッチングし、第１及び第２エッチング遮断部材を形成する段階と、
前記第１及び第２エッチング遮断部材上にオーミックコンタクト層及びデータ金属層を形成する段階と、
前記オーミックコンタクト層及びデータ金属層を共にフォトエッチングして、第１ソース電極を含むデータ線と、前記第１ソース電極と所定の間隔を有して対向する第１ドレイン電極と、第２ソース電極を含む電源線と、前記第２ソース電極と所定の間隔を有して対向する第２ドレイン電極と、それらと共にその下のオーミックコンタクト部材とを形成する段階と、
前記データ線、第１ドレイン電極、電源線、及び第２ドレイン電極上に保護膜を形成する段階と、
前記保護膜上に、前記ドレイン電極と接続される画素電極と、前記第１ドレイン電極と前記第２ゲート線とを接続する接続部材とを形成する段階とを有することを特徴とする薄膜トランジスタ表示板の製造方法。 - 前記オーミックコンタクト部材は、その上の前記データ線、第１ドレイン電極、電源線、及び第２ドレイン電極と実質的に同一の平面パターンを有することを特徴とする請求項１３に記載の薄膜トランジスタ表示板の製造方法。
- 前記画素電極上に隔壁を形成する段階と、
前記隔壁が形成する枠組の内部を満たす有機発光層を形成する段階と、
前記有機発光層上に共通電極を形成する段階とをさらに有することを特徴とする請求項１３に記載の薄膜トランジスタ表示板の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2006-0036719 | 2006-04-24 | ||
| KR1020060036719A KR101240652B1 (ko) | 2006-04-24 | 2006-04-24 | 표시 장치용 박막 트랜지스터 표시판 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007294951A true JP2007294951A (ja) | 2007-11-08 |
| JP5190578B2 JP5190578B2 (ja) | 2013-04-24 |
Family
ID=38765194
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007104062A Active JP5190578B2 (ja) | 2006-04-24 | 2007-04-11 | 薄膜トランジスタ表示板の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US20080044982A1 (ja) |
| JP (1) | JP5190578B2 (ja) |
| KR (1) | KR101240652B1 (ja) |
| CN (1) | CN101064318B (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101499233B1 (ko) * | 2008-09-03 | 2015-03-06 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
| JP2018081322A (ja) * | 2009-02-20 | 2018-05-24 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| CN110459505A (zh) * | 2018-05-07 | 2019-11-15 | 京东方科技集团股份有限公司 | 过孔连接结构及阵列基板的制造方法、阵列基板 |
| JP2020096191A (ja) * | 2008-07-31 | 2020-06-18 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2284605A3 (en) * | 1999-02-23 | 2017-10-18 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device and fabrication method thereof |
| TWI373141B (en) | 2007-12-28 | 2012-09-21 | Au Optronics Corp | Liquid crystal display unit structure and the manufacturing method thereof |
| TWI409556B (zh) * | 2008-01-09 | 2013-09-21 | Chunghwa Picture Tubes Ltd | 畫素結構與主動元件陣列基板 |
| KR101510903B1 (ko) * | 2008-12-19 | 2015-04-10 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판과 이를 이용한 유기전계발광표시장치 |
| KR101628254B1 (ko) * | 2009-09-21 | 2016-06-09 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그의 제조 방법 |
| KR101272892B1 (ko) * | 2009-11-11 | 2013-06-11 | 엘지디스플레이 주식회사 | 어레이 기판 |
| KR101094285B1 (ko) * | 2009-12-04 | 2011-12-19 | 삼성모바일디스플레이주식회사 | 박막트랜지스터 및 이를 포함하는 표시장치 |
| WO2011087514A1 (en) * | 2010-01-18 | 2011-07-21 | Applied Materials, Inc. | Etch stop microcrystalline thin film transistor |
| KR101783352B1 (ko) * | 2010-06-17 | 2017-10-10 | 삼성디스플레이 주식회사 | 평판 표시 장치 및 그 제조 방법 |
| KR101764902B1 (ko) * | 2010-12-06 | 2017-08-14 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판 및 그 제조방법 |
| KR101843181B1 (ko) | 2011-05-02 | 2018-03-28 | 엘지디스플레이 주식회사 | 평판 표시장치용 박막 트랜지스터 기판 및 그 제조 방법 |
| KR101841770B1 (ko) * | 2011-09-02 | 2018-03-26 | 엘지디스플레이 주식회사 | 산화물 박막 트랜지스터를 구비한 평판 표시장치 및 그의 제조방법 |
| TWI489560B (zh) * | 2011-11-24 | 2015-06-21 | Au Optronics Corp | 畫素結構及其製作方法 |
| JP2013115098A (ja) * | 2011-11-25 | 2013-06-10 | Sony Corp | トランジスタ、トランジスタの製造方法、表示装置および電子機器 |
| US9853164B2 (en) * | 2012-10-03 | 2017-12-26 | Sharp Kabushiki Kaisha | Semiconductor device and display device |
| KR20140088810A (ko) * | 2013-01-03 | 2014-07-11 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| KR101566593B1 (ko) * | 2013-12-11 | 2015-11-05 | 주식회사 동부하이텍 | 반도체 패키지 |
| KR102167136B1 (ko) * | 2013-12-31 | 2020-10-16 | 엘지디스플레이 주식회사 | 박막 트랜지스터 어레이 기판을 구비한 표시장치 및 그 제조방법 |
| CN103760728B (zh) * | 2014-01-29 | 2016-08-17 | 北京京东方显示技术有限公司 | 一种阵列基板及其显示装置 |
| CN104091785A (zh) * | 2014-07-22 | 2014-10-08 | 深圳市华星光电技术有限公司 | Tft背板的制作方法及tft背板结构 |
| CN105470279B (zh) * | 2014-09-11 | 2020-02-14 | 乐金显示有限公司 | 有机发光显示装置及其制造方法 |
| CN104392928A (zh) * | 2014-11-20 | 2015-03-04 | 深圳市华星光电技术有限公司 | 薄膜晶体管的制造方法 |
| CN105304650A (zh) * | 2015-11-04 | 2016-02-03 | 深圳市华星光电技术有限公司 | 薄膜晶体管阵列基板及其制备方法、显示装置 |
| CN105572997A (zh) * | 2016-02-26 | 2016-05-11 | 武汉华星光电技术有限公司 | 显示面板及其信号线 |
| KR20170106607A (ko) * | 2016-03-11 | 2017-09-21 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| KR102567716B1 (ko) * | 2016-06-01 | 2023-08-17 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| CN109791893A (zh) * | 2016-09-28 | 2019-05-21 | 夏普株式会社 | 薄膜晶体管基板、薄膜晶体管基板的制造方法以及显示装置 |
| KR102587728B1 (ko) * | 2016-10-07 | 2023-10-12 | 삼성디스플레이 주식회사 | 박막 트랜지스터 어레이 기판 및 그의 제조방법 |
| CN106941111A (zh) * | 2017-03-14 | 2017-07-11 | 合肥鑫晟光电科技有限公司 | 阵列基板、阵列基板的制造方法以及显示装置 |
| CN106876415B (zh) * | 2017-03-20 | 2019-09-10 | 上海天马微电子有限公司 | 一种薄膜晶体管阵列基板及其制造方法 |
| KR102458848B1 (ko) * | 2017-11-28 | 2022-10-24 | 엘지디스플레이 주식회사 | 유기발광표시패널 및 이를 이용한 유기발광표시장치 |
| CN108364960B (zh) * | 2018-02-22 | 2021-01-22 | 京东方科技集团股份有限公司 | 一种阵列基板、显示面板、显示装置及制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006080171A (ja) * | 2004-09-08 | 2006-03-23 | Casio Comput Co Ltd | 薄膜トランジスタパネルの製造方法 |
| JP2006080505A (ja) * | 2004-09-08 | 2006-03-23 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板及びその製造方法 |
| JP2006106658A (ja) * | 2004-10-01 | 2006-04-20 | Samsung Electronics Co Ltd | マスク及びこれを用いる液晶表示装置用表示板の製造方法 |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5352907A (en) * | 1991-03-29 | 1994-10-04 | Casio Computer Co., Ltd. | Thin-film transistor |
| KR940008124A (ko) | 1992-09-22 | 1994-04-28 | 이헌조 | 박막트랜지스터 제조방법 |
| JPH07218931A (ja) | 1994-02-08 | 1995-08-18 | Fujitsu Ltd | 液晶表示装置の製造方法 |
| KR960006080A (ko) | 1994-07-26 | 1996-02-23 | 이헌조 | 박막트랜지스터 제조방법 |
| JPH08321621A (ja) | 1995-05-25 | 1996-12-03 | Sharp Corp | 薄膜トランジスタ |
| KR100225098B1 (ko) * | 1996-07-02 | 1999-10-15 | 구자홍 | 박막트랜지스터의 제조방법 |
| KR100196336B1 (en) | 1996-07-27 | 1999-06-15 | Lg Electronics Inc | Method of manufacturing thin film transistor |
| CN1148600C (zh) * | 1996-11-26 | 2004-05-05 | 三星电子株式会社 | 薄膜晶体管基片及其制造方法 |
| KR100272272B1 (ko) | 1997-06-30 | 2000-11-15 | 김영환 | 박막 트랜지스터 및 그의 제조방법 |
| JP3288615B2 (ja) * | 1997-10-21 | 2002-06-04 | 株式会社アドバンスト・ディスプレイ | 薄膜トランジスタの製造方法 |
| KR100646792B1 (ko) * | 2000-07-27 | 2006-11-17 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
| KR100697374B1 (ko) * | 2000-12-28 | 2007-03-20 | 비오이 하이디스 테크놀로지 주식회사 | 박막트랜지스터의 어레이기판 제조방법 |
| KR20030032242A (ko) | 2001-10-17 | 2003-04-26 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시장치의 제조방법 |
| JP4012405B2 (ja) | 2002-02-01 | 2007-11-21 | 達碁科技股▲ふん▼有限公司 | 薄膜トランジスタ液晶表示装置の製造方法 |
| US7167217B2 (en) * | 2002-08-23 | 2007-01-23 | Lg.Philips Lcd Co., Ltd. | Liquid crystal display device and method for manufacturing the same |
| KR100522436B1 (ko) | 2003-02-05 | 2005-10-20 | 장 진 | 덮개층을 이용한 다결정 실리콘 박막 소자 제조 방법 |
| JP2005108931A (ja) | 2003-09-29 | 2005-04-21 | Sony Corp | 表示装置の製造方法および表示装置 |
| KR100957585B1 (ko) * | 2003-10-15 | 2010-05-13 | 삼성전자주식회사 | 광 감지부를 갖는 전자 디스플레이 장치 |
| TWI282969B (en) * | 2004-04-29 | 2007-06-21 | Au Optronics Corp | Thin film transistor array and fabricating method thereof |
| KR101112538B1 (ko) * | 2004-07-27 | 2012-03-13 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| CN1313876C (zh) * | 2005-01-19 | 2007-05-02 | 广辉电子股份有限公司 | 薄膜晶体管液晶显示器的像素结构的制造方法 |
| KR101277218B1 (ko) * | 2006-06-29 | 2013-06-24 | 엘지디스플레이 주식회사 | 박막 트랜지스터 제조방법 및 액정표시소자의 제조방법 |
-
2006
- 2006-04-24 KR KR1020060036719A patent/KR101240652B1/ko active IP Right Grant
-
2007
- 2007-01-26 US US11/627,683 patent/US20080044982A1/en not_active Abandoned
- 2007-02-13 CN CN2007100057279A patent/CN101064318B/zh active Active
- 2007-04-11 JP JP2007104062A patent/JP5190578B2/ja active Active
-
2009
- 2009-08-27 US US12/548,834 patent/US7947539B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006080171A (ja) * | 2004-09-08 | 2006-03-23 | Casio Comput Co Ltd | 薄膜トランジスタパネルの製造方法 |
| JP2006080505A (ja) * | 2004-09-08 | 2006-03-23 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板及びその製造方法 |
| JP2006106658A (ja) * | 2004-10-01 | 2006-04-20 | Samsung Electronics Co Ltd | マスク及びこれを用いる液晶表示装置用表示板の製造方法 |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020096191A (ja) * | 2008-07-31 | 2020-06-18 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US10930792B2 (en) | 2008-07-31 | 2021-02-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| KR101499233B1 (ko) * | 2008-09-03 | 2015-03-06 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
| JP2018081322A (ja) * | 2009-02-20 | 2018-05-24 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US10586811B2 (en) | 2009-02-20 | 2020-03-10 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor, method for manufacturing the same, and semiconductor device |
| US11011549B2 (en) | 2009-02-20 | 2021-05-18 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor, method for manufacturing the same, and semiconductor device |
| JP2022002319A (ja) * | 2009-02-20 | 2022-01-06 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP7165796B2 (ja) | 2009-02-20 | 2022-11-04 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US11824062B2 (en) | 2009-02-20 | 2023-11-21 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor, method for manufacturing the same, and semiconductor device |
| CN110459505A (zh) * | 2018-05-07 | 2019-11-15 | 京东方科技集团股份有限公司 | 过孔连接结构及阵列基板的制造方法、阵列基板 |
| CN110459505B (zh) * | 2018-05-07 | 2022-01-11 | 京东方科技集团股份有限公司 | 过孔连接结构及阵列基板的制造方法、阵列基板 |
| US11302869B2 (en) | 2018-05-07 | 2022-04-12 | Boe Technology Group Co., Ltd. | Manufacturing method of via-hole connection structure, array substrate and manufacturing method thereof, display device and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101064318B (zh) | 2010-09-01 |
| JP5190578B2 (ja) | 2013-04-24 |
| KR101240652B1 (ko) | 2013-03-08 |
| US7947539B2 (en) | 2011-05-24 |
| CN101064318A (zh) | 2007-10-31 |
| KR20070105012A (ko) | 2007-10-30 |
| US20080044982A1 (en) | 2008-02-21 |
| US20090311814A1 (en) | 2009-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5190578B2 (ja) | 薄膜トランジスタ表示板の製造方法 | |
| JP5240964B2 (ja) | 薄膜トランジスタ表示板及びその製造方法 | |
| US7632723B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
| US7352004B2 (en) | Thin film transistor array panel and method for manufacturing the same | |
| JP5106762B2 (ja) | 薄膜トランジスタ表示板及びその製造方法 | |
| US20090224257A1 (en) | Thin film transistor panel and manufacturing method of the same | |
| US20060175610A1 (en) | Signal line, thin film transistor array panel with the signal line, and method for manufacturing the same | |
| KR20080109998A (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 | |
| JP5107504B2 (ja) | 薄膜トランジスタ表示板とその製造方法 | |
| US20060073645A1 (en) | Manufacturing method of a thin film transistor array panel | |
| KR20060083743A (ko) | 박막 트랜지스터 표시판 및 박막 트랜지스터 표시판의제조 방법 | |
| KR101261609B1 (ko) | 박막 트랜지스터, 표시판 및 그 제조 방법 | |
| JP4977450B2 (ja) | 薄膜トランジスタ表示板及びその製造方法 | |
| JP2006018281A (ja) | 薄膜トランジスタ表示板の製造方法 | |
| JP4731897B2 (ja) | 薄膜トランジスタ表示板とその製造方法 | |
| KR20070006070A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR20080076459A (ko) | 박막 트랜지스터 표시판 및 박막 트랜지스터 표시판의 제조방법 | |
| JP2005062889A (ja) | 薄膜トランジスタ表示板及びその製造方法 | |
| US20060043365A1 (en) | Thin film transistor array panel and manufacturing method thereof | |
| US20070128551A1 (en) | Manufacturing method of thin film transistor array panel | |
| KR20080000788A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR20060102172A (ko) | 박막 트랜지스터 표시판 | |
| KR20110058355A (ko) | 어레이 기판 및 이의 제조방법 | |
| KR20050017900A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR20060020895A (ko) | 박막 트랜지스터 표시판의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100409 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110401 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120731 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121031 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121127 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20121213 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121211 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5190578 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160208 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |