KR101434452B1 - 표시장치용 어레이 기판 및 그의 제조방법 - Google Patents

표시장치용 어레이 기판 및 그의 제조방법 Download PDF

Info

Publication number
KR101434452B1
KR101434452B1 KR1020120078151A KR20120078151A KR101434452B1 KR 101434452 B1 KR101434452 B1 KR 101434452B1 KR 1020120078151 A KR1020120078151 A KR 1020120078151A KR 20120078151 A KR20120078151 A KR 20120078151A KR 101434452 B1 KR101434452 B1 KR 101434452B1
Authority
KR
South Korea
Prior art keywords
gate
electrode
layer
forming
drain
Prior art date
Application number
KR1020120078151A
Other languages
English (en)
Other versions
KR20140011623A (ko
Inventor
문태형
이규황
이경하
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020120078151A priority Critical patent/KR101434452B1/ko
Priority to US13/717,006 priority patent/US8791459B2/en
Priority to CN201210585106.3A priority patent/CN103579220B/zh
Publication of KR20140011623A publication Critical patent/KR20140011623A/ko
Application granted granted Critical
Publication of KR101434452B1 publication Critical patent/KR101434452B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Abstract

본 발명은 표시장치용 어레이 기판 및 그 제조방법에 관한 것으로, 본 발명의 어레이 기판은 절연 기판과; 상기 기판 상에 형성된 게이트 배선; 상기 게이트 배선과 교차하여 화소 영역을 정의하는 데이터 배선; 상기 게이트 배선과 상기 데이터 배선에 연결되고, 게이트 전극과 소스 전극 및 드레인 전극을 포함하는 박막 트랜지스터; 상기 게이트 배선과 상기 데이터 배선 및 상기 박막 트랜지스터를 덮으며, 상기 드레인 전극을 노출하는 드레인 콘택홀을 갖는 보호막; 그리고 상기 보호막 상부의 상기 화소 영역에 형성되고 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하는 화소 전극을 포함하고, 상기 데이터 배선과 상기 소스 전극 및 상기 드레인 전극의 각각은 구리를 포함하는 하부층과 상기 하부층의 상면 및 측면들을 덮으며 상기 하부층보다 얇은 두께의 상부층을 포함한다.

Description

표시장치용 어레이 기판 및 그의 제조방법{ARRAY SUBSTRATE FOR DISPLAY DEVICE AND METHOD OF FABRICATING THE SAME}
본 발명은 표시장치용 어레이 기판에 관한 것으로, 더욱 상세하게는 박막트랜지스터를 포함하는 표시장치용 어레이 기판 및 그 제조방법에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 액정표시장치(liquid crystal display: LCD), 플라즈마표시장치(plasma display panel: PDP), 유기발광표시장치(organic light emitting diode: OLED)와 같은 여러 가지 평판표시장치(flat panel display: FPD)가 활용되고 있다.
이들 평판표시장치 중에서, 액정표시장치는 소형화, 경량화, 박형화, 저전력 구동의 장점을 가지고 있어 현재 널리 사용되고 있다.
이러한 평판표시장치는 서로 교차하는 게이트 배선 및 데이터 배선에 의하여 정의되는 화소 영역이 매트릭스 형태로 배치되고, 각 화소 영역에는 박막트랜지스터(thin film transistor: TFT)와 같은 스위칭 소자와 화소 전극이 형성되며, 각 화소 영역에 인가되는 데이터 신호가 스위칭 소자에 의하여 제어되는 액티브 매트릭스(active matrix) 타입이 널리 사용되고 있다.
이러한 액티브 매트릭스 타입 표시장치는, 게이트 배선, 데이터 배선, 스위칭 소자 및 화소 전극이 형성되는 어레이 기판을 포함하는데, 이에 대하여 도면을 참조하여 설명한다.
도 1은 종래의 표시장치용 어레이 기판의 단면도이다.
도 1에 도시한 바와 같이, 기판(10) 상부에는 게이트 배선(22)과 게이트 전극(24) 그리고 게이트 패드(26)가 형성된다. 게이트 전극(24)은 게이트 배선(22)과 연결되며, 게이트 패드(26)는 게이트 배선(22)의 일끝에 위치한다.
게이트 배선(22)과 게이트 전극(24) 및 게이트 패드(26) 상부에는 게이트 절연막(30)이 형성된다.
게이트 전극(24)에 대응되는 게이트 절연막(30) 상부에는 진성 실리콘(intrinsic silicon)으로 이루어지는 액티브층(42)이 형성되고, 액티브층(42) 상부에는 불순물이 도핑된 실리콘(impurity-doped silicon)으로 이루어지는 오믹 콘택층(44)이 형성된다.
그리고, 오믹 콘택층(44) 상부에는 데이터 배선(52), 소스 전극(54), 드레인 전극(56) 그리고 데이터 패드(58)가 형성된다. 소스 전극(54)은 데이터 배선(52)과 연결되고, 드레인 전극(56)은 소스 전극(54)과 이격되어 있으며, 데이터 패드(58)는 데이터 배선(52)의 일끝에 위치한다.
데이터 배선(52)과 소스 전극(54), 드레인 전극(56) 및 데이터 패드(58) 상부에는 보호막(60)이 형성된다. 보호막(60)은 드레인 전극(56)을 노출하는 드레인 콘택홀(60a)과 게이트 패드(26)를 노출하는 게이트 패드 콘택홀(60b), 그리고 데이터 패드(58)를 노출하는 데이터 패드 콘택홀(60c)을 포함한다. 여기서, 게이트 패드 콘택홀(60b)은 게이트 절연막(30)을 관통하여 형성된다.
보호막(60) 상부에는 화소 전극(72)과 게이트 패드 터미널(74) 및 데이터 패드 터미널(76)이 형성된다. 화소 전극(72)은 드레인 콘택홀(60a)을 통하여 드레인 전극(56)에 연결되고, 게이트 패드 터미널(74)은 게이트 패드 콘택홀(60b)을 통하여 게이트 패드(26)에 연결되며, 데이터 패드 터미널(76)은 데이터 패드 콘택홀(60c)을 통하여 데이터 패드(58)에 연결된다.
최근, 표시장치가 대면적화 되고 고해상도가 요구됨에 따라, 게이트 배선(22) 및 데이터 배선(52)과 같은 표시장치의 배선 길이도 길어지게 되었다. 이로 인해, 배선의 저항이 증가하게 되어 신호 지연이 발생하는 문제가 있다. 또한, 구동 속도가 높아짐에 따라 배선에 가해지는 부하(load)가 커지는 문제가 있다.
따라서, 이러한 문제를 해결하기 위해, 비교적 비저항이 작은 금속 물질을 게이트 배선(22)이나 데이터 배선(52)의 재료로 사용하고 있으며, 일례로, 구리(copper)가 사용될 수 있다.
그런데, 구리를 배선 재료로 사용할 경우, 구리는 식각액에 영향을 받기가 쉽기 때문에 콘택홀(60a, 60b, 60c)을 형성하는 과정에서, 위치에 따라 제거되어야 하는 절연막의 두께가 달라 배선 표면이 손상을 입게 된다. 보다 상세하게, 드레인 콘택홀(60a)과 데이터 패드 콘택홀(60c)은 보호층(60)만을 식각하여 형성되는 반면, 게이트 패드 콘택홀(60b)은 보호층(60)과 게이트 절연막(30)을 식각하여 형성된다. 따라서, 게이트 절연막(30)이 식각되어 게이트 패드 콘택홀(60b)이 형성되는 동안, 이미 드러난 드레인 전극(56)과 데이터 패드(58)는 식각액에 의해 손상되며, 이로 인해 화소 전극(72)과 드레인 전극(56) 사이 그리고 데이터 패드 터미널(76)과 데이터 패드(58) 사이의 접촉 저항이 증가되는 문제가 있다.
이와 유사한 기술로써 본 발명의 배경이 되는 기술은 한국 공개특허공보 제10-2002-0037144(2002.05.18)에 개시되어 있다.
본 발명은 상기한 종래의 문제점을 해결하기 위해 안출된 것으로, 본 발명의 목적은 전극 간 접촉 저항을 개선할 수 있는 표시장치용 어레이 기판 및 그 제조 방법을 제공하는 것이다.
또한, 본 발명의 다른 목적은 박막트랜지스터의 신뢰성을 확보할 수 있는 표시장치용 어레이 기판 및 그 제조 방법을 제공하는 것이다.
상기의 목적을 달성하기 위하여, 본 발명의 표시장치용 어레이 기판은 절연 기판과; 상기 기판 상에 형성된 게이트 배선; 상기 게이트 배선과 교차하여 화소 영역을 정의하는 데이터 배선; 상기 게이트 배선과 상기 데이터 배선에 연결되고, 게이트 전극과 소스 전극 및 드레인 전극을 포함하는 박막 트랜지스터; 상기 게이트 배선과 상기 데이터 배선 및 상기 박막 트랜지스터를 덮으며, 상기 드레인 전극을 노출하는 드레인 콘택홀을 갖는 보호막; 그리고 상기 보호막 상부의 상기 화소 영역에 형성되고 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하는 화소 전극을 포함하고, 상기 데이터 배선과 상기 소스 전극 및 상기 드레인 전극의 각각은 구리를 포함하는 하부층과 상기 하부층의 상면 및 측면들을 덮으며 상기 하부층보다 얇은 두께의 상부층을 포함한다.
본 발명의 어레이 기판은 상기 게이트 배선의 일끝에 위치하는 게이트 패드와; 상기 데이터 배선의 일끝에 위치하는 데이터 패드를 더 포함하고, 상기 보호막은 상기 데이터 패드를 노출하는 데이터 패드 콘택홀 및 상기 게이트 배선을 덮는 게이트 절연막과 함께 상기 게이트 패드를 노출하는 게이트 패드 콘택홀을 더 포함한다.
상기 상부층은 300Å 보다 크거나 같고 900Å 보다 작거나 같은 두께를 가진다.
상기 박막트랜지스터는 상기 게이트 전극과 상기 소스 및 드레인 전극 사이에 산화물 반도체층과 에치 스토퍼를 포함한다.
상기 게이트 배선과 상기 게이트 전극의 각각은 구리를 포함하는 하부층과 상기 게이트 배선과 상기 게이트 전극의 하부층의 상면 및 측면들을 덮으며 상기 게이트 배선과 상기 게이트 전극의 하부층보다 얇은 두께의 상부층을 포함한다.
본 발명에 따른 표시장치용 어레이 기판의 제조 방법은 절연 기판 상부에 게이트 배선과 게이트 전극을 형성하는 단계와; 상기 게이트 배선 및 상기 게이트 전극을 덮는 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 상부에 반도체층을 형성하는 단계와; 상기 반도체층 상부에 데이터 배선과 소스 전극 및 드레인 전극을 형성하는 단계와; 상기 데이터 배선과 상기 소스 전극 및 상기 드레인 전극을 덮으며, 상기 드레인 전극을 노출하는 드레인 콘택홀을 갖는 보호막을 형성하는 단계; 그리고 상기 보호막 상부에 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하는 화소 전극을 형성하는 단계를 포함하고, 상기 데이터 배선과 상기 소스 전극 및 상기 드레인 전극을 형성하는 단계는 금속 물질을 증착하고 패터닝하여 구리를 포함하는 하부층을 형성하는 단계와, 도금 방법으로 상기 하부층의 상면 및 측면들을 덮으며 상기 하부층보다 얇은 두께를 가지는 상부층을 형성하는 단계를 포함한다.
상기 게이트 배선과 상기 게이트 전극을 형성하는 단계는 상기 게이트 배선의 일끝에 위치하는 게이트 패드를 형성하는 단계를 포함하고, 상기 데이터 배선과 상기 소스 전극 및 상기 드레인 전극을 형성하는 단계는 상기 데이터 배선의 일끝에 위치하는 데이터 패드를 형성하는 단계를 포함하며, 상기 보호막을 형성하는 단계는 상기 데이터 패드를 노출하는 데이터 패드 콘택홀 및 상기 게이트 절연막과 함께 상기 게이트 패드를 노출하는 게이트 패드 콘택홀을 형성하는 단계를 포함한다.
상기 상부층은 300Å 보다 크거나 같고 900Å 보다 작거나 같은 두께를 가진다.
상기 반도체층을 형성하는 단계 다음에 에치 스토퍼를 형성하는 단계를 더 포함하며, 상기 반도체층은 산화물 반도체 물질로 이루어진다.
상기 게이트 배선과 상기 게이트 전극을 형성하는 단계는 금속 물질을 증착하고 패터닝하여 구리를 포함하는 하부층을 형성하는 단계와, 도금 방법으로 상기 게이트 배선과 상기 게이트 전극의 하부층의 상면 및 측면들을 덮으며 상기 게이트 배선과 상기 게이트 전극의 하부층보다 얇은 두께를 가지는 상부층을 형성하는 단계를 포함한다.
본 발명에 따른 표시장치용 어레이 기판 및 그 제조 방법에서는, 소스 전극 및 드레인 전극을 구리로 이루어진 하부층과 니켈 도금의 상부층으로 형성한다.
따라서, 배선 저항을 줄이고 신호 지연을 방지하면서, 게이트 패드 콘택홀을 형성하는 동안 이미 노출된 드레인 전극이 식각액에 의해 손상되는 것을 방지하여 전극 사이의 접촉 특성을 높일 수 있다
또한, 산화물 반도체를 갖는 박막트랜지스터를 구비한 어레이 기판에 있어서, 열처리를 실시하더라도 니켈 도금의 상부층이 구리로 이루어진 하부층을 보호하여 산화를 방지하므로, 소스 및 드레인 전극이 벗겨지는 것을 막을 수 있다.
도 1은 종래의 표시장치용 어레이 기판의 단면도이다.
도 2는 본 발명의 실시예에 따른 표시장치용 어레이 기판의 평면도이다.
도 3은 도 2의 절단선 Ⅲ-Ⅲ에 따른 단면도이다.
도 4a 내지 도 4f는 본 발명의 실시예에 따른 어레이 기판의 제조 과정에서 어레이 기판을 도시한 단면도이다.
도 5는 본 발명의 다른 실시예에 따른 어레이 기판을 도시한 단면도이다.
도 6a 내지 도 6g는 본 발명의 다른 실시예에 따른 어레이 기판의 제조 과정에서 어레이 기판을 도시한 단면도이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 표시장치용 어레이 기판 및 그의 제조 방법에 대하여 상세히 설명한다.
도 2는 본 발명의 실시예에 따른 표시장치용 어레이 기판의 평면도이고, 도 3은 도 2의 절단선 Ⅲ-Ⅲ에 따른 단면도이다.
도시한 바와 같이, 투명한 절연 기판(110) 위에 도전성 물질로 이루어진 제1방향의 게이트 배선(122)과, 게이트 배선(122)으로부터 연장된 게이트 전극(124), 그리고 게이트 배선(122)의 일끝에 위치하는 게이트 패드(126)가 형성되어 있다. 게이트 배선(122)과 게이트 전극(124) 및 게이트 패드(126)의 각각은 하부층(122a, 124a, 126a)과 상부층(122b, 124b, 126b)을 포함한다. 상부층(122b, 124b, 126b)은 하부층(122a, 124a, 126a)보다 얇으며, 상부층(122b, 124b, 126b)은 하부층(122a, 124a, 126a)의 상면 및 측면들과 접촉하여 하부층(122a, 124a, 126a)을 덮고 있다. 여기서, 하부층(122a, 124a, 126a)은 구리로 이루어지고, 상부층(122b, 124b, 126b)은 니켈로 이루어질 수 있으며, 상부층(122b, 124b, 126b)은 도금 방법으로 형성된다.
게이트 배선(122)과 게이트 전극(124) 그리고 게이트 패드(126)의 상부에는 실리콘 질화막이나 실리콘 산화막으로 이루어진 게이트 절연막(130)이 형성되어 이들을 덮고 있다.
게이트 전극(124) 상부의 게이트 절연막(130) 위에는 진성 비정질 실리콘으로 이루어진 액티브층(142)이 형성되어 있고, 그 위에 불순물이 도핑된 비정질 실리콘으로 이루어진 오믹 콘택층(144)이 형성되어 있다.
오믹 콘택층(144) 상부에는 도전성 물질로 이루어진 데이터 배선(152)과 소스 전극(154) 및 드레인 전극(156), 그리고 데이터 패드(158)가 형성되어 있다. 데이터 배선(152)은 제1방향에 수직한 제2방향으로 형성되어 게이트 배선(122)과 교차하여 화소 영역(P)을 정의한다. 소스 전극(154)은 데이터 배선(152)으로부터 연장되어 있으며, 드레인 전극(156)은 게이트 전극(124)을 중심으로 소스 전극(154)과 이격하여 마주 대하고 있다. 데이터 패드(158)는 데이터 배선(152)의 일끝에 위치한다.
데이터 배선(152)과 소스 및 드레인 전극(154, 156) 그리고 데이터 패드(158)의 각각은 하부층(152a, 154a, 156a, 158a)과 상부층(152b, 154b, 156b, 158b)을 포함한다. 상부층(152b, 154b, 156b, 158b)은 하부층(152a, 154a, 156a, 158a) 보다 얇으며, 상부층(152b, 154b, 156b, 158b)은 하부층(152a, 154a, 156a, 158a)의 상면 및 측면들과 접촉하여 하부층(152a, 154a, 156a, 158a)을 덮고 있다. 여기서, 하부층(152a, 154a, 156a, 158a)은 구리로 이루어지고, 상부층(152b, 154b, 156b, 158b)은 니켈로 이루어질 수 있으며, 상부층(152b, 154b, 156b, 158b)은 도금 방법으로 형성된다.
소스 및 드레인 전극(154, 156)은 액티브층(142) 및 게이트 전극(124)과 함께 박막 트랜지스터(T)를 이루며, 소스 및 드레인 전극(154, 156) 사이의 드러난 액티브층(142)은 박막 트랜지스터(T)의 채널이 된다.
데이터 배선(152)과 소스 및 드레인 전극(154, 156) 그리고 데이터 패드(158) 상부에는 실리콘 질화막이나 실리콘 산화막 또는 유기 절연막으로 이루어진 보호막(160)이 형성된다. 보호막(160)은 드레인 전극(156)을 드러내는 드레인 콘택홀(160a)과, 게이트 패드(126)를 드러내는 게이트 패드 콘택홀(160b), 그리고 데이터 패드(158)를 드러내는 데이터 패드 콘택홀(160c)을 포함한다. 여기서, 게이트 패드 콘택홀(160b)은 게이트 절연막(130)을 관통하여 형성된다.
보호막(160) 상부에는 투명 도전 물질로 이루어진 화소 전극(172)과 게이트패드 터미널(174) 및 데이터 패드 터미널(176)이 형성된다. 화소 전극(172)은 화소 영역(P)에 위치하고, 드레인 콘택홀(160a)을 통해 드레인 전극(156)에 연결된다. 게이트 패드 터미널(174)은 게이트 패드 콘택홀(160b)을 통해 게이트 패드(126)에 연결되며, 데이터 패드 터미널(176)은 데이터 패드 콘택홀(160c)을 통해 데이터 패드(158)에 연결된다. 실질적으로, 화소 전극(172)은 드레인 전극(156)의 상부층(156b)과 접촉하고, 게이트 패드 터미널(174)은 게이트 패드(126)의 상부층(126b)과 접촉하며, 데이터 패드 터미널(176)은 데이터 패드(158)의 상부층(158b)과 접촉한다.
또한, 화소 전극(172)은 게이트 배선(122)과 중첩하여 스토리지 커패시터(storage capacitor)를 형성한다. 한편, 도시하지 않았지만, 게이트 배선(122) 상부의 게이트 절연막(130) 위에 데이터 배선(152)과 동일 물질로 이루어진 금속 패턴을 더 형성하고, 금속 패턴을 화소 전극(172)과 접촉하도록 함으로써, 금속 패턴과 게이트 배선(122)에 의해 스토리지 커패시터를 형성할 수도 있다.
이와 같이, 본 발명의 실시예에서는 구리를 배선 재료로 사용하여 배선 저항을 줄이면서, 구리층을 덮는 니켈 도금층을 형성함으로써, 콘택홀을 형성하는 과정에서 게이트 패드(126)를 노출하는 동안, 이미 노출된 드레인 전극(156)과 데이터 패드(158)가 식각액에 의해 손상되는 것을 방지할 수 있다. 따라서, 신호 지연을 방지하고 부하를 줄일 수 있으며, 화소 전극(172)과 드레인 전극(156) 사이, 그리고 데이터 패드 터미널(176)과 데이터 패드(158) 사이의 접촉 특성을 향상시킬 수 있다.
이러한 어레이 기판의 제조 방법에 대하여 도 4a 내지 도 4f와 도 3을 참조하여 상세히 설명한다. 도 4a 내지 도 4f는 본 발명의 실시예에 따른 어레이 기판의 제조 과정에서 어레이 기판을 도시한 단면도이다.
먼저, 도 4a에 도시한 바와 같이, 유리나 플라스틱과 같은 투명한 절연 기판(110) 상에 금속과 같은 도전 물질을 스퍼터링(sputtering)과 같은 방법으로 증착하고 노광 마스크를 이용한 사진식각 공정을 통해 패터닝하여, 게이트 배선과 게이트 전극 및 게이트 패드의 하부층(122a, 124a, 126a)을 형성한다.
게이트 배선과 게이트 전극 및 게이트 패드의 하부층(122a, 124a, 126a)은 비교적 낮은 비저항을 가지는 구리를 이용하여 형성함으로써, 배선 저항을 낮추고 신호 지연을 방지할 수 있다. 게이트 배선과 게이트 전극 및 게이트 패드의 하부층(122a, 124a, 126a)은 구리를 포함하는 단일층 구조일 수 있으나, 절연 기판(110)과의 계면 특성을 향상시키기 위해 구리층 하부에 몰리브덴(molybdenum)이나 티타늄(titanium), 탄탈륨(tantalum) 또는 이들의 합금으로 버퍼층(buffer layer)을 형성하여, 이중층 구조를 가질 수도 있다.
다음, 도 4b에 도시한 바와 같이, 게이트 배선과 게이트 전극 및 게이트 패드의 하부층(122a, 124a, 126a)이 형성된 기판(110)에 대하여 도금 공정을 진행함으로써, 게이트 배선과 게이트 전극 및 게이트 패드의 하부층(122a, 124a, 126a)의 상면 및 측면들을 덮는 상부층(122b, 124b, 126b)을 형성하여, 게이트 배선(122)과 게이트 전극(124) 및 게이트 패드(126)를 완성한다. 이때, 도금되는 상부층(122b, 124b, 126b)은 니켈로 이루질 수 있으며, 무전해 도금법(electroless-plating)이 사용될 수 있다.
도시하지 않았지만, 게이트 배선(122)은 제1방향을 따라 형성되고, 게이트 전극(124)은 게이트 배선(122)에서 연장되며, 게이트 패드(126)는 게이트 배선(122)의 일끝에 위치한다.
여기서, 게이트 배선(122)과 게이트 전극(124) 및 게이트 패드(126)의 상부층(122b, 124b, 126b)은 하부층(122a, 124a, 126a)보다 그 두께가 얇은 것이 바람직하며, 상부층(122b, 124b, 126b)의 두께가 너무 두꺼울 경우, 높은 단차에 의해 이후 형성되는 후속층이 단차를 따라 연결되지 않고 끊어질 수 있으며, 셀 갭의 균일도에 있어 문제가 발생할 수 있다. 따라서, 하부층(122a, 124a, 126a)의 두께는 2000Å 보다 크거나 같고 3㎛보다 작거나 같으며, 상부층(122b, 124b, 126b)의 두께는 300Å 보다 크거나 같고 900Å 보다 작거나 같은 것이 바람직하다.
도 4c에 도시한 바와 같이, 게이트 배선(122)과 게이트 전극(124) 및 게이트 패드(126) 상부에 게이트 절연막(130)과 진성 실리콘층(도시하지 않음) 및 불순물이 도핑된 실리콘층(도시하지 않음)을 순차적으로 형성하고, 마스크를 이용한 사진 식각 공정으로 불순물이 도핑된 실리콘층과 진성 실리콘층을 패터닝하여 액티브층(142)과 오믹콘택패턴(144a)을 형성한다. 여기서, 게이트 절연막(130)과 진성 실리콘층 및 불순물이 도핑된 실리콘층은 화학기상증착(chemical vapor deposition: CVD)법으로 형성될 수 있다. 게이트 절연막(130)은 실리콘 질화막(silicon nitride: SiNx)이나 실리콘 산화막(silicon oxide: SiO2)으로 이루어질 수 있고, 진성 실리콘층은 진성 비정질 실리콘(intrinsic amorphous silicon)으로 이루어질 수 있으며, 불순물이 도핑된 실리콘층은 붕소(boron)나 인(phosphorus)이 도핑된 비정질 실리콘으로 이루어질 수 있다.
다음, 도 4d에 도시한 바와 같이, 금속과 같은 도전 물질을 스퍼터링과 같은 방법으로 증착하고 노광 마스크를 이용한 사진식각 공정을 통해 패터닝하여, 데이터 배선과 소스 전극, 드레인 전극 및 데이터 패드의 하부층(152a, 154a, 156a, 158a)을 형성한다. 이어, 소스 및 드레인 전극의 하부층(154a, 156a) 사이로 노출된 오믹콘택패턴(도 4c의 144a)을 제거하여 오믹콘택층(144)을 형성한다.
데이터 배선과 소스 전극, 드레인 전극 및 데이터 패드의 하부층(152a, 154a, 156a, 158a)은 비교적 낮은 비저항을 가지는 구리를 이용하여 형성함으로써, 배선 저항을 낮추고 신호 지연을 방지할 수 있다. 데이터 배선과 소스 전극, 드레인 전극 및 데이터 패드의 하부층(152a, 154a, 156a, 158a)은 구리를 포함하는 단일층 구조일 수 있으나, 불순물이 도핑된 실리콘층으로 이루어진 오믹콘택패턴(도 4c의 144a)의 실리콘 성분과 구리가 반응하는 것을 방지하기 위해, 구리층 하부에 몰리브덴(molybdenum)이나 티타늄(titanium), 탄탈륨(tantalum) 또는 이들의 합금으로 버퍼층(buffer layer)을 형성하여, 이중층 구조를 가질 수도 있다.
다음, 도 4e에 도시한 것처럼, 데이터 배선과 소스 전극, 드레인 전극 및 데이터 패드의 하부층(152a, 154a, 156a, 158a)이 형성된 기판(110)에 대하여 도금 공정을 진행함으로써, 데이터 배선과 소스 전극, 드레인 전극 및 데이터 패드의 하부층(152a, 154a, 156a, 158a)의 상면 및 측면들을 덮는 상부층(152b, 154b, 156b, 158b)을 형성하여, 데이터 배선(152)과 소스 전극(154), 드레인 전극(156) 및 데이터 패드(158)을 완성한다. 이때, 도금되는 상부층(152b, 154b, 156b, 158b)은 니켈로 이루질 수 있으며, 무전해 도금법(electroless-plating)이 사용될 수 있다.
도시하지 않았지만, 데이터 배선(152)은 제2방향을 따라 형성되고, 게이트 배선(122)과 교차하여 화소 영역(P)을 정의하며, 데이터 패드(156)은 데이터 배선의 일끝에 위치한다. 소스 전극(154)은 데이터 배선(152)에서 연장되며, 드레인 전극(156)은 게이트 전극(124)을 중심으로 소스 전극(154)과 이격되어 마주 대한다.
여기서, 데이터 배선(152)과 소스 전극(154), 드레인 전극(156) 및 데이터 패드(158)의 상부층(152b, 154b, 156b, 158b)은 하부층(152a, 154a, 156a, 158a)보다 그 두께가 얇은 것이 바람직하며, 상부층(152b, 154b, 156b, 158b)의 두께가 너무 두꺼울 경우, 높은 단차에 의해 이후 형성되는 후속층이 단차를 따라 연결되지 않고 끊어질 수 있으며, 셀 갭의 균일도에 있어 문제가 발생할 수 있다. 따라서, 하부층(152a, 154a, 156a, 158a)의 두께는 2000Å 보다 크거나 같고 3㎛보다 작거나 같으며, 상부층(152b, 154b, 156b, 158b)의 두께는 300Å 보다 크거나 같고 900Å 보다 작거나 같은 것이 바람직하다.
이어, 도 4f에 도시한 바와 같이, 실리콘 질화막이나 실리콘 산화막과 같은 무기 절연막을 증착하여 보호막(160)을 형성한 후, 노광 마스크를 이용한 사진식각 공정을 통해 보호막(160)을 패터닝하여 드레인 콘택홀(160a)과, 게이트 패드 콘택홀(160b) 및 데이터 패드 콘택홀(160c)을 형성한다. 이때, 게이트 패드 콘택홀(160b)에 대응하는 게이트 절연막(130)도 함께 제거된다. 드레인 콘택홀(160a)은 드레인 전극(156)을 드러내고, 게이트 패드 콘택홀(160b)은 게이트 패드(126)를 드러내며, 데이터 패드 콘택홀(160c)은 데이터 패드(158)를 드러낸다.
본 발명의 실시예에서는, 보호막(160)을 제거하여 드레인 콘택홀(160a)과 데이터 패드 콘택홀(160c)을 형성하고 게이트 패드(126) 상부의 게이트 절연막(130)을 노출한 후, 계속해서 노출된 게이트 절연막(130)을 제거하여 게이트 패드 콘택홀(160b)을 형성하는데, 드레인 콘택홀(160a)과 데이터 패드 콘택홀(160c)을 통해 각각 노출된 드레인 전극(156) 및 데이터 패드(158)는 니켈 도금으로 형성된 상부층(156b, 158b)을 포함하며, 니켈은 절연막의 식각액에 영향을 받지 않으므로, 게이트 절연막(130)을 제거하는 동안 식각액에 의해 손상되는 것을 방지할 수 있다.
한편, 보호막(160)은 아크릴과 같은 유기 절연막으로 형성될 수도 있으며, 이러한 경우, 보호막(160)의 표면은 평탄하게 형성된다.
다음, 도 3에 도시한 바와 같이, 투명 도전 물질을 증착하고 마스크를 이용한 사진식각 공정을 통해 패터닝하여 화소 전극(172)과 게이트 패드 터미널(174) 및 데이터 패드 터미널(176)을 형성한다. 화소 전극(172)은 화소 영역(P)의 보호막(160) 상부에 위치하는데, 드레인 콘택홀(160a)을 통해 드레인 전극(156)과 접촉한다. 또한, 화소 전극(172)은 게이트 배선(122)과 중첩하여 스토리지 커패시터를 형성한다. 게이트 패드 터미널(174)은 게이트 패드 콘택홀(160b)을 통해 게이트 패드(126)와 접촉하고, 데이터 패드 터미널(176)은 데이터 패드 콘택홀(160c)을 통해 데이터 패드(158)와 접촉한다. 여기서, 투명 도전 물질은 인듐-틴-옥사이드(indium-tin-oxide: ITO)나 인듐-징크-옥사이드(indium-zinc-oxide: IZO)와 같은 물질로 이루어질 수 있다.
이와 같이, 본 발명에서는, 게이트 배선(122)과 게이트 전극(124) 및 게이트 패드(126)를 구리로 이루어진 하부층(122a, 124a, 126a)과 니켈 도금의 상부층(122b, 124b, 126b)으로 형성하고, 데이터 배선(152)과 소스 전극(154), 드레인 전극(156) 및 데이터 패드(158)를 구리로 이루어진 하부층(152a, 154a, 156a, 158a)과 니켈 도금의 상부층(152b, 154b, 156b, 158b)으로 형성하여, 콘택홀을 형성하는 과정에서 드레인 전극(156)과 데이터 패드(158)의 손상을 방지하고, 접촉 특성을 높일 수 있다.
만약, 니켈을 증착하여 게이트 배선(122)과 게이트 전극(124) 및 게이트 패드(126)의 상부층(122b, 124b, 126b)과 데이터 배선(152)과 소스 전극(154), 드레인 전극(156) 및 데이터 패드(158)의 상부층(152b, 154b, 156b, 158b)을 형성할 경우, 구리와 니켈을 차례대로 증착한 후 식각액을 이용하여 패터닝해야 하는데, 구리와 니켈의 식각선택비가 달라 구리가 더 빨리 식각된다. 따라서, 하부층(122a, 124a, 126a, 152a, 154a, 156a, 158a)이 상부층(122b, 124b, 126b, 152b, 154b, 156b, 158b)보다 좁은 폭을 가지는 오버행 구조가 형성될 수 있으며, 이로 인해 이후 형성되는 막들의 갈라짐이나 끊어짐 등을 초래할 수 있다.
여기서, 게이트 배선(122)과 게이트 전극(124) 및 게이트 패드(126)의 상부층(122b, 124b, 126b)은 생략될 수도 있다.
한편, 최근에는 오믹 콘택층을 포함하지 않으며 이동도(mobility)가 우수한 산화물 반도체층을 갖는 박막트랜지스터를 구비한 어레이 기판이 제안되어 왔다. 이러한 산화물 반도체층을 갖는 박막트랜지스터는 소스 및 드레인 전극 형성시 산화물 반도체층이 식각액에 노출되지 않도록 하기 위해 실리콘 산화막의 에치 스토퍼(etch stopper)를 포함하며, 실리콘 산화막은 수소에 취약하다. 그런데, 소스 및 드레인 전극의 패터닝 공정시 과산화수소를 사용하므로 수소가 발생하여 실리콘 산화막이 영향을 받게 된다. 따라서, 수소를 제거하기 위해, 소스 및 드레인 전극 형성 후 열처리를 실시해야 한다. 그러나, 구리를 소스 및 드레인 전극 재료로 이용할 경우, 열처리 과정에서 구리가 산화되어 실리콘 산화막으로부터 벗겨지게 된다. 본 발명의 다른 실시예에서는, 산화물 반도체층을 갖는 박막트랜지스터를 포함하는 어레이 기판에 있어서, 소스 및 드레인 전극을 구리로 이루어진 하부층과 니켈 도금의 상부층으로 형성하여, 열처리 과정에서 구리의 산화를 방지한다.
이하, 본 발명의 다른 실시예에 따른 어레이 기판에 대하여 첨부한 도면을 참조하여 상세히 설명한다.
도 5는 본 발명의 다른 실시예에 따른 어레이 기판을 도시한 단면도로, 산화물 반도체층을 갖는 박막트랜지스터를 포함한다. 여기서, 산화물 반도체층을 갖는 박막트랜지스터를 포함하는 어레이 기판은 앞선 도 3의 어레이 기판과 박막트랜지스터의 구조만 다르므로, 게이트 패드 및 데이터 패드의 구조는 생략하고 박막트랜지스터 구조를 중심으로 설명한다.
도 5에 도시한 바와 같이, 투명한 절연 기판(210) 위에 도전성 물질로 이루어진 게이트 전극(224)이 형성된다. 게이트 전극(224)은 하부층(224a)과 상부층(224b)을 포함하는데, 상부층(224b)은 하부층(224a)보다 얇으며 하부층(224a)의 상면 및 측면들과 접촉하여 하부층(224a)을 덮고 있다. 여기서, 하부층(224a)은 구리로 이루어지고, 상부층(224b)은 니켈로 이루어질 수 있으며, 상부층(224b)은 도금 방법으로 형성된다.
게이트 전극(224)의 상부에는 실리콘 산화막으로 이루어진 게이트 절연막(230)이 형성되어 게이트 전극(224)을 덮고 있다.
게이트 전극(224) 상부의 게이트 절연막(230) 위에는 산화물 반도체층(242)이 형성되어 있으며, 산화물 반도체층(242) 상부에는 산화물 반도체층(242)의 중앙에 대응하여 에치 스토퍼(246)가 형성되어 있다. 산화물 반도체층(242)은 인듐-갈륨-징크-옥사이드(indium-galium-zinc-oxide: IGZO)로 이루어질 수 있으며, 에치 스토퍼(246)는 실리콘 산화막으로 이루어질 수 있다.
에치 스토퍼(246) 및 산화물 반도체층(242) 상부에는 소스 전극(254) 및 드레인 전극(256)이 형성되어 있다. 소스 및 드레인 전극(254, 256)은 게이트 전극(224)을 중심으로 이격되어 서로 마주 대하고 있다. 소스 및 드레인 전극(254, 256)의 각각은 하부층(254a, 256a)과 상부층(254b, 256b)을 포함하는데, 상부층(254b, 256b)은 하부층(254a, 256a) 보다 얇으며 하부층(254a, 256a)의 상면 및 측면들과 접촉하여 하부층(254a, 256a)을 덮고 있다. 여기서, 하부층(254a, 256a)은 구리로 이루어지고, 상부층(254b, 256b)은 니켈로 이루어질 수 있으며, 상부층(254b, 256b)은 도금 방법으로 형성된다.
소스 및 드레인 전극(254, 256) 상부에는 보호막(260)이 형성되며, 보호막(260)은 드레인 전극(256)을 드러내는 드레인 콘택홀(260a)을 포함한다. 보호막(260)은 실리콘 산화막으로 이루어질 수 있다.
보호막(260) 상부에는 투명 도전 물질로 이루어진 화소 전극(272)이 형성되며, 화소 전극(272)은 드레인 콘택홀(260a)을 통해 드레인 전극(256)에 연결된다.
본 발명의 다른 실시예에 따른 어레이 기판의 제조 방법에 대하여 도 6a 내지 도 6g와 도 5를 참조하여 상세히 설명한다. 도 6a 내지 도 6g는 본 발명의 다른 실시예에 따른 어레이 기판의 제조 과정에서 어레이 기판을 도시한 단면도이다.
먼저, 도 6a에 도시한 바와 같이, 유리나 플라스틱과 같은 투명한 절연 기판(210) 상에 금속과 같은 도전 물질을 스퍼터링(sputtering)과 같은 방법으로 증착하고 노광 마스크를 이용한 사진식각 공정을 통해 패터닝하여, 게이트 전극의 하부층(224a)을 형성한다.
게이트 전극의 하부층(224a)은 비교적 낮은 비저항을 가지는 구리를 이용하여 형성함으로써, 배선 저항을 낮추고 신호 지연을 방지할 수 있다. 여기서, 게이트 전극의 하부층(224a)은 구리를 포함하는 단일층 구조일 수 있으나, 절연 기판(210)과의 계면 특성을 향상시키기 위해 구리층 하부에 몰리브덴(molybdenum)이나 티타늄(titanium), 탄탈륨(tantalum) 또는 이들의 합금으로 버퍼층(buffer layer)을 형성하여, 이중층 구조를 가질 수도 있다.
다음, 도 6b에 도시한 바와 같이, 게이트 전극의 하부층(224a)이 형성된 기판(210)에 대하여 도금 공정을 진행함으로써, 게이트 전극의 하부층(224a)의 상면 및 측면들을 덮는 상부층(224b)을 형성하여, 게이트 전극(224)을 완성한다. 이때, 도금되는 상부층(224b)은 니켈로 이루질 수 있으며, 무전해 도금법이 사용될 수 있다.
여기서, 게이트 전극(224)의 상부층(224b)은 하부층(224a)보다 그 두께가 얇은 것이 바람직하며, 상부층(224b)의 두께가 너무 두꺼울 경우, 높은 단차에 의해 이후 형성되는 후속층이 단차를 따라 연결되지 않고 끊어질 수 있으며, 셀 갭의 균일도에 있어 문제가 발생할 수 있다. 따라서, 하부층(224a)의 두께는 2000Å 보다 크거나 같고 3㎛보다 작거나 같으며, 상부층(224b)의 두께는 300Å 보다 크거나 같고 900Å 보다 작거나 같은 것이 바람직하다.
도 6c에 도시한 바와 같이, 게이트 전극(224) 상부에 게이트 절연막(230)과 산화물 반도체 물질층(도시하지 않음)을 순차적으로 형성하고, 마스크를 이용한 사진 식각 공정으로 산화물 반도체 물질층을 패터닝하여 산화물 반도체층(242)을 형성한다. 여기서, 게이트 절연막(230)은 실리콘 산화막(silicon oxide: SiO2)의 단일층 구조일 수 있으며, 또는 하부의 실리콘 질화막(silicon nitride: SiNx)과 상부의 실리콘 산화막의 이중층 구조일 수도 있다. 산화물 반도체층(230)은 인듐-갈륨-징크-옥사이드(indium-gallium-zinc-oxide; IGZO)로 이루어질 수 있다.
다음, 도 6d에 도시한 바와 같이, 실리콘 산화막을 증착한 후 마스크를 이용한 사진 식각 공정으로 패터닝하여 에치 스토퍼(246)를 형성한다. 에치 스토퍼(246)는 산화물 반도체층(242)의 중앙에 대응하여 위치한다.
도 6e에 도시한 바와 같이, 금속과 같은 도전 물질을 스퍼터링과 같은 방법으로 증착하고 노광 마스크를 이용한 사진식각 공정을 통해 패터닝하여, 소스 전극 및 드레인 전극의 하부층(254a, 256a)을 형성한다.
소스 및 드레인 전극의 하부층(254a, 256a)은 비교적 낮은 비저항을 가지는 구리를 이용하여 형성함으로써, 배선 저항을 낮추고 신호 지연을 방지할 수 있다. 소스 및 드레인 전극의 하부층(254a, 256a)은 구리를 포함하는 단일층 구조일 수 있으나, 구리층 하부에 몰리브덴(molybdenum)이나 티타늄(titanium), 탄탈륨(tantalum) 또는 이들의 합금으로 버퍼층(buffer layer)을 형성하여, 이중층 구조를 가질 수도 있다.
다음, 도 6f에 도시한 것처럼, 소스 및 드레인 전극의 하부층(254a, 256a)이 형성된 기판(210)에 대하여 도금 공정을 진행함으로써, 소스 및 드레인 전극의 하부층(254a, 256a)의 상면 및 측면들을 덮는 상부층(254b, 256b)을 형성하여, 소스 전극(254)과 드레인 전극(256)을 완성한다. 소스 및 드레인 전극(254, 256)은 게이트 전극(224)을 중심으로 이격되어 서로 마주 대하고 있다. 이때, 도금되는 상부층(254b, 256b)은 니켈로 이루질 수 있으며, 무전해 도금법이 사용될 수 있다.
여기서, 소스 전극(254)과 드레인 전극(256)의 상부층(254b, 256b)은 하부층(254a, 256a)보다 그 두께가 얇은 것이 바람직하며, 상부층(254b, 256b)의 두께가 너무 두꺼울 경우, 높은 단차에 의해 이후 형성되는 후속층이 단차를 따라 연결되지 않고 끊어질 수 있으며, 셀 갭의 균일도에 있어 문제가 발생할 수 있다. 따라서, 하부층(254a, 256a)의 두께는 2000Å 보다 크거나 같고 3㎛보다 작거나 같으며, 상부층(254b, 256b)의 두께는 300Å 보다 크거나 같고 900Å 보다 작거나 같은 것이 바람직하다.
이어, 소스 및 드레인 전극(254, 256)의 패터닝시 발생한 수소를 제거하기 위해, 소스 및 드레인 전극(254, 256)을 포함하는 기판(210)에 대해 열처리를 실시한다. 이때, 구리를 포함하는 소스 및 드레인 전극(254, 256)의 하부층(254a, 256a)은 니켈 도금의 상부층(254b, 25b)에 의해 보호되므로 열처리 공정을 실시하더라도 산화되지 않는다. 따라서, 하부막으로부터 벗겨지는 것이 방지된다.
다음, 도 6g에 도시한 바와 같이, 실리콘 산화막과 같은 무기 절연막을 증착하여 보호막(260)을 형성한 후, 노광 마스크를 이용한 사진식각 공정을 통해 보호막(260)을 패터닝하여 드레인 전극(256)을 노출하는 드레인 콘택홀(260a)을 형성한다.
다음, 도 5에 도시한 바와 같이, 투명 도전 물질을 증착하고 마스크를 이용한 사진식각 공정을 통해 패터닝하여 화소 전극(272)을 형성한다. 화소 전극(272)은 드레인 콘택홀(260a)을 통해 드레인 전극(256)에 연결된다. 실질적으로, 화소 전극(272)은 드레인 전극(256)의 상부층(256b)과 접촉한다. 여기서, 투명 도전 물질은 인듐-틴-옥사이드(indium-tin-oxide: ITO)나 인듐-징크-옥사이드(indium-zinc-oxide: IZO)와 같은 물질일 수 있다.
이와 같이, 본 발명의 다른 실시예에서는, 소스 전극(254) 및 드레인 전극(256)을 구리로 이루어진 하부층(254a, 256a)과 니켈 도금의 상부층(252b, 254b)으로 형성하여, 소스 및 드레인 전극(252, 254) 형성 후 열처리시 구리의 산화에 의해 소스 및 드레인 전극(252, 254)이 벗겨지고 박막트랜지스터가 열화되는 것을 방지할 수 있다.
여기서, 게이트 전극(224)의 상부층(224b)은 생략될 수도 있다.
본 발명은 상기한 실시예에 한정되지 아니하며, 본 발명의 정신을 벗어나지 않는 이상 다양한 변화와 변형이 가능하다.
110: 절연 기판 122: 게이트 배선
124: 게이트 전극 126: 게이트 패드
130: 게이트 절연막 142: 액티브층
144: 오믹콘택층 152: 데이터 배선
154: 소스 전극 156: 드레인 전극
158: 데이터 패드 160: 보호막
160a: 드레인 콘택홀 160b: 게이트 패드 콘택홀
160c: 데이터 패드 콘택홀 172: 화소 전극
174: 게이트 패드 터미널 176: 데이터 패드 터미널

Claims (10)

  1. 절연 기판과;
    상기 기판 상에 형성된 게이트 배선;
    상기 게이트 배선과 교차하여 화소 영역을 정의하는 데이터 배선;
    상기 게이트 배선과 상기 데이터 배선에 연결되고, 게이트 전극과 소스 전극 및 드레인 전극을 포함하는 박막 트랜지스터;
    상기 게이트 배선과 상기 데이터 배선 및 상기 박막 트랜지스터를 덮으며, 상기 드레인 전극을 노출하는 드레인 콘택홀을 갖는 보호막; 그리고
    상기 보호막 상부의 상기 화소 영역에 형성되고 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하는 화소 전극
    을 포함하고,
    상기 데이터 배선과 상기 소스 전극 및 상기 드레인 전극의 각각은 구리를 포함하는 하부층과 상기 하부층의 상면 및 측면들을 덮으며 상기 하부층보다 얇은 두께의 상부층을 포함하는 것을 특징으로 하는 표시장치용 어레이 기판.
  2. 청구항 1에 있어서,
    상기 게이트 배선의 일끝에 위치하는 게이트 패드와;
    상기 데이터 배선의 일끝에 위치하는 데이터 패드를 더 포함하고,
    상기 보호막은 상기 데이터 패드를 노출하는 데이터 패드 콘택홀 및 상기 게이트 배선을 덮는 게이트 절연막과 함께 상기 게이트 패드를 노출하는 게이트 패드 콘택홀을 더 포함하는 표시장치용 어레이 기판.
  3. 청구항 1에 있어서,
    상기 상부층은 300Å 보다 크거나 같고 900Å 보다 작거나 같은 두께를 가지는 표시장치용 어레이 기판.
  4. 청구항 1에 있어서,
    상기 박막트랜지스터는 상기 게이트 전극과 상기 소스 및 드레인 전극 사이에 산화물 반도체층과 에치 스토퍼를 포함하는 표시장치용 어레이 기판.
  5. 청구항 1에 있어서,
    상기 게이트 배선과 상기 게이트 전극의 각각은 구리를 포함하는 하부층과 상기 게이트 배선과 상기 게이트 전극의 하부층의 상면 및 측면들을 덮으며 상기 게이트 배선과 상기 게이트 전극의 하부층보다 얇은 두께의 상부층을 포함하는 것을 특징으로 하는 표시장치용 어레이 기판.
  6. 절연 기판 상부에 게이트 배선과 게이트 전극을 형성하는 단계와;
    상기 게이트 배선 및 상기 게이트 전극을 덮는 게이트 절연막을 형성하는 단계와;
    상기 게이트 절연막 상부에 반도체층을 형성하는 단계와;
    상기 반도체층 상부에 데이터 배선과 소스 전극 및 드레인 전극을 형성하는 단계와;
    상기 데이터 배선과 상기 소스 전극 및 상기 드레인 전극을 덮으며, 상기 드레인 전극을 노출하는 드레인 콘택홀을 갖는 보호막을 형성하는 단계; 그리고
    상기 보호막 상부에 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하는 화소 전극을 형성하는 단계
    를 포함하고,
    상기 데이터 배선과 상기 소스 전극 및 상기 드레인 전극을 형성하는 단계는 금속 물질을 증착하고 패터닝하여 구리를 포함하는 하부층을 형성하는 단계와, 도금 방법으로 상기 하부층의 상면 및 측면들을 덮으며 상기 하부층보다 얇은 두께를 가지는 상부층을 형성하는 단계를 포함하는 것을 특징으로 하는 표시장치용 어레이 기판의 제조 방법.
  7. 청구항 6에 있어서,
    상기 게이트 배선과 상기 게이트 전극을 형성하는 단계는 상기 게이트 배선의 일끝에 위치하는 게이트 패드를 형성하는 단계를 포함하고,
    상기 데이터 배선과 상기 소스 전극 및 상기 드레인 전극을 형성하는 단계는 상기 데이터 배선의 일끝에 위치하는 데이터 패드를 형성하는 단계를 포함하며,
    상기 보호막을 형성하는 단계는 상기 데이터 패드를 노출하는 데이터 패드 콘택홀 및 상기 게이트 절연막과 함께 상기 게이트 패드를 노출하는 게이트 패드 콘택홀을 형성하는 단계를 포함하는 표시장치용 어레이 기판의 제조 방법.
  8. 청구항 6에 있어서,
    상기 상부층은 300Å 보다 크거나 같고 900Å 보다 작거나 같은 두께를 가지는 표시장치용 어레이 기판의 제조 방법.
  9. 청구항 6에 있어서,
    상기 반도체층을 형성하는 단계 다음에 에치 스토퍼를 형성하는 단계를 더 포함하며, 상기 반도체층은 산화물 반도체 물질로 이루어지는 것을 특징으로 하는 표시장치용 어레이 기판의 제조 방법.
  10. 청구항 6에 있어서,
    상기 게이트 배선과 상기 게이트 전극을 형성하는 단계는 금속 물질을 증착하고 패터닝하여 구리를 포함하는 하부층을 형성하는 단계와, 도금 방법으로 상기 게이트 배선과 상기 게이트 전극의 하부층의 상면 및 측면들을 덮으며 상기 게이트 배선과 상기 게이트 전극의 하부층보다 얇은 두께를 가지는 상부층을 형성하는 단계를 포함하는 것을 특징으로 하는 표시장치용 어레이 기판의 제조 방법.
KR1020120078151A 2012-07-18 2012-07-18 표시장치용 어레이 기판 및 그의 제조방법 KR101434452B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020120078151A KR101434452B1 (ko) 2012-07-18 2012-07-18 표시장치용 어레이 기판 및 그의 제조방법
US13/717,006 US8791459B2 (en) 2012-07-18 2012-12-17 Array substrate, manufacturing method of the same, and fabricating method of display device including the array substrate
CN201210585106.3A CN103579220B (zh) 2012-07-18 2012-12-28 阵列基板及其制造方法和包括其的显示装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120078151A KR101434452B1 (ko) 2012-07-18 2012-07-18 표시장치용 어레이 기판 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20140011623A KR20140011623A (ko) 2014-01-29
KR101434452B1 true KR101434452B1 (ko) 2014-08-26

Family

ID=49945805

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120078151A KR101434452B1 (ko) 2012-07-18 2012-07-18 표시장치용 어레이 기판 및 그의 제조방법

Country Status (3)

Country Link
US (1) US8791459B2 (ko)
KR (1) KR101434452B1 (ko)
CN (1) CN103579220B (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102101167B1 (ko) 2012-02-03 2020-04-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US10347769B2 (en) * 2013-03-25 2019-07-09 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with multi-layer source/drain electrodes
JP6376788B2 (ja) 2013-03-26 2018-08-22 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
KR20150005327A (ko) * 2013-07-05 2015-01-14 삼성디스플레이 주식회사 표시 기판 및 표시 기판의 제조 방법
CN106292094A (zh) * 2015-05-28 2017-01-04 鸿富锦精密工业（深圳）有限公司 电连接结构及其制作方法
CN105047568B (zh) 2015-09-07 2018-01-09 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示面板
KR102555392B1 (ko) 2016-03-18 2023-07-14 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
JP6982958B2 (ja) * 2017-01-13 2021-12-17 株式会社ジャパンディスプレイ 表示装置
CN110914960B (zh) * 2017-07-12 2023-06-27 夏普株式会社 Tft基板、具备tft基板的扫描天线以及tft基板的制造方法
KR20200094750A (ko) * 2017-12-08 2020-08-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP2019134032A (ja) * 2018-01-30 2019-08-08 シャープ株式会社 Ｔｆｔ基板、ｔｆｔ基板を備えた走査アンテナ、およびｔｆｔ基板の製造方法
KR102509111B1 (ko) * 2018-05-17 2023-03-13 삼성디스플레이 주식회사 표시 장치
CN109817641B (zh) * 2019-01-16 2020-11-06 南京中电熊猫液晶显示科技有限公司 一种阵列基板及其制造方法
CN112490282B (zh) * 2020-12-03 2022-07-12 Tcl华星光电技术有限公司 薄膜晶体管及其制备方法
CN114497333A (zh) * 2021-12-21 2022-05-13 镭昱光电科技(苏州)有限公司 Micro-LED微显示芯片及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030090210A (ko) * 2002-05-21 2003-11-28 삼성전자주식회사 박막 트랜지스터 기판 및 그의 제조방법
KR20070018263A (ko) * 2005-08-09 2007-02-14 삼성전자주식회사 표시 장치용 신호선, 이를 포함하는 박막 트랜지스터표시판 및 그 제조 방법
KR20100125924A (ko) * 2009-05-22 2010-12-01 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100971950B1 (ko) * 2003-06-30 2010-07-23 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
KR20110133251A (ko) * 2010-06-04 2011-12-12 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20130061420A (ko) * 2011-12-01 2013-06-11 삼성디스플레이 주식회사 박막 트랜지스터 표시판

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030090210A (ko) * 2002-05-21 2003-11-28 삼성전자주식회사 박막 트랜지스터 기판 및 그의 제조방법
KR20070018263A (ko) * 2005-08-09 2007-02-14 삼성전자주식회사 표시 장치용 신호선, 이를 포함하는 박막 트랜지스터표시판 및 그 제조 방법
KR20100125924A (ko) * 2009-05-22 2010-12-01 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판

Also Published As

Publication number Publication date
US8791459B2 (en) 2014-07-29
CN103579220A (zh) 2014-02-12
CN103579220B (zh) 2016-04-06
US20140021475A1 (en) 2014-01-23
KR20140011623A (ko) 2014-01-29

Similar Documents

Publication Publication Date Title
KR101434452B1 (ko) 표시장치용 어레이 기판 및 그의 제조방법
JP4543385B2 (ja) 液晶表示装置の製造方法
US20090224257A1 (en) Thin film transistor panel and manufacturing method of the same
US7479416B2 (en) Thin film transistor array panel and manufacturing method thereof
US7811868B2 (en) Method for manufacturing a signal line, thin film transistor panel, and method for manufacturing the thin film transistor panel
JP2007212699A (ja) 反射型ｔｆｔ基板及び反射型ｔｆｔ基板の製造方法
KR101976057B1 (ko) 표시장치용 어레이 기판 및 그의 제조방법
KR20140074479A (ko) 표시 기판의 제조 방법
KR102050401B1 (ko) 디스플레이 장치 및 그 제조방법
JP2007114360A (ja) 薄膜トランジスタを備えた液晶表示装置及びその製造方法
JPWO2012011258A1 (ja) 基板及びその製造方法、表示装置
KR20120075048A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR20090078527A (ko) 표시 기판
KR101594471B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20110053721A (ko) 어레이 기판 및 이의 제조방법
KR101518851B1 (ko) 어레이 기판의 제조방법
KR101085450B1 (ko) 박막트랜지스터 기판과 그 제조방법
KR100303443B1 (ko) 액정표시장치용박막트랜지스터기판및그제조방법
KR100897487B1 (ko) 액정표시소자의 어레이 기판 및 그 제조방법
JP2002189226A (ja) 液晶表示装置およびその製造方法
TWI754323B (zh) 元件陣列基板及其製作方法
JP2000029071A (ja) 表示装置用アレイ基板、及びその製造方法
KR102035004B1 (ko) 액정표시장치용 어레이 기판 및 이의 제조방법
KR100777698B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20050055384A (ko) 액정표시패널 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170713

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190723

Year of fee payment: 6