KR20030090210A - 박막 트랜지스터 기판 및 그의 제조방법 - Google Patents
박막 트랜지스터 기판 및 그의 제조방법 Download PDFInfo
- Publication number
- KR20030090210A KR20030090210A KR1020020028224A KR20020028224A KR20030090210A KR 20030090210 A KR20030090210 A KR 20030090210A KR 1020020028224 A KR1020020028224 A KR 1020020028224A KR 20020028224 A KR20020028224 A KR 20020028224A KR 20030090210 A KR20030090210 A KR 20030090210A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- gate
- data
- pad
- electrode
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
- G02F1/136295—Materials; Compositions; Manufacture processes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
Abstract
본 발명은 도금법을 이용하여 박막 트랜지스터 기판 및 그의 제조방법에 관한 것으로, 본 발명에 따른 박막 트랜지스터는 절연 기판과, 절연 기판 위에 게이트선, 게이트선의 일부인 게이트 전극, 게이트선의 일단에 연결되어 있는 게이트 패드를 포함하는 게이트 배선과, 기판 위에 형성되어 있는 게이트 절연층, 게이트 전극과 대응되는 게이트 절연층 위에 형성되어 있는 반도체층과, 반도체층 위에 일정거리 이격되어 대향되도록 형성되어 있는 저항성 접촉층과, 게이트 절연층 위에 게이트선과 수직하게 교차하도록 형성되어 있는 데이터선, 데이터선의 분지이며 저항성 접촉층의 일측과 연결되도록 형성되어 있는 드레인 전극, 드레인 전극과 대향되며 저항성 접촉층 위에 형성되어 있는 소스 전극, 데이터선의 일단에 연결되어 있는 데이터 패드를 포함하는 데이터 배선과, 데이터 배선 위에 형성되어 있으며 제1 내지 제3 접촉구를 포함하는 보호층과, 보호층 위에 형성되어 있으며 제1 접촉구를 통해 드레인 전극과 연결되는 화소 전극과, 제2 접촉구를 통해 게이트 패드와 연결되는 보조 게이트 패드 및 제3 접촉구를 통해 데이터 패드와 연결되는 보조 데이터 패드를 포함하고, 게이트 배선 및 상기 데이터 배선 중 적어도 일부는 씨드층 및 도금층의 이중층으로 이루어진다.
Description
본 발명은 박막 트랜지스터 기판 및 그의 제조 방법에 관한 것이다.
박막 트랜지스터(Thin Film Transistor, TFT) 기판은 액정 표시 장치나 유기 EL(Electro Luminescence) 표시 장치 등에서 각 화소를 독립적으로 구동하기 위한 회로 기판으로써 사용된다. 박막 트랜지스터 기판은 주사 신호를 전달하는 주사 신호 배선 또는 게이트 배선과 화상 신호를 전달하는 화상 신호선 또는 데이터 배선이 형성되어 있고, 게이트 배선 및 데이터 배선과 연결되어 있는 박막 트랜지스터, 박막 트랜지스터와 연결되어 있는 화소 전극, 게이트 배선을 덮어 절연하는 게이트 절연층 및 박막 트랜지스터와 데이터 배선을 덮어 절연하는 층간 절연층 등으로 이루어져 있다.
이러한 박막 트랜지스터는 게이트 배선을 통하여 전달되는 주사 신호에 따라 데이터 배선을 통하여 전달되는 화상 신호를 화소 전극에 전달 또는 차단하는 스위칭 소자이다.
박막 트랜지스터에서 게이트선, 게이트 전극, 게이트 패드 등을 포함하는 게이트 배선 및 데이터선, 데이터 전극, 데이터 패드, 소스/드레인 전극 등을 포함하는 데이터 배선은 종래에 탄탈륨(Ta), 알루미늄(Al), 몰리브덴(Mo) 등의 금속 재료로형성한다. 그러나 이러한 금속 재료들은 액정 표시 장치의 대면적화 및 정밀화로 인한 배선의 저항 증가가 무시할 수 없을 정도이다. 따라서 이러한 금속 배선의 저항을 감소시키기 위해 저저항 금속인 구리를 이용하고 있다.
그러나 이러한 금속 재료를 이용한 배선은 스퍼터링 또는 화학 기상 증착(CVD)법 등의 건식 퇴적 기술에 의해서 형성되기 때문에 절연 기판의 크기가 점점 대형화 할 경우, 진공 챔버(chamber)의 대형화, 장비의 고가화로 인해 절연 기판의 대형화에 능동적이지 못하다.
본 발명은 상기한 문제점을 해결하기 위한 것으로써 금속 배선의 형성 공정을 단순화하여 박막 트랜지스터 기판의 제조 방법을 단순화하고 제조 비용을 절감하는 것을 목적으로 한다.
도 1은 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판의 배치도이다.
도 2는 도 1의 Ⅱ-Ⅱ′선에 대한 단면도이다.
도 3a 내지 도 6b는 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판의 제조 방법을 공정 순서에 따라 도시한 단면도이다.
도 7은 본 발명의 제2 실시예에 따른 박막 트랜지스터 기판의 배치도이다.
도 8a, 8b는 도 7의 ⅤIII-ⅤIII′, ⅤIII′-ⅤIII″선에 대한 단면도이다.
도 9a 내지 도 15c는 본 발명의 제2 실시예에 따른 박막 트랜지스터 기판의 제조 방법을 공정 순서에 따라 도시한 단면도이다.
※도면의 주요 부분에 대한 부호의 설명※
95 : 보조 게이트 패드 97 : 보조 데이터 패드
110 : 절연 기판 121 : 게이트선
123 : 게이트 전극 125 : 게이트 패드
131 : 유지 전극선 140 : 게이트 절연층
151, 153, 157, 159 : 반도체층 161, 162, 163, 165, 167 : 저항성 접촉층
171 : 데이터 선 173 : 소스 전극
175 : 드레인 전극 177 : 유지 용량용 전극
179 : 데이터 패드 190 : 화소 전극
이러한 목적을 달성하기 위해 본 발명의 박막 트랜지스터는 절연 기판과, 절연 기판 위에 게이트선, 게이트선의 일부인 게이트 전극, 게이트선의 일단에 연결되어 있는 게이트 패드를 포함하는 게이트 배선과, 기판 위에 형성되어 있는 게이트 절연층, 게이트 전극과 대응되는 게이트 절연층 위에 형성되어 있는 반도체층과, 반도체층 위에 일정거리 이격되어 대향되도록 형성되어 있는 저항성 접촉층과, 게이트 절연층 위에 게이트선과 수직하게 교차하도록 형성되어 있는 데이터선, 데이터선의 분지이며 저항성 접촉층의 일측과 연결되도록 형성되어 있는 드레인 전극, 드레인 전극과 대향되며 저항성 접촉층 위에 형성되어 있는 소스 전극, 데이터선의일단에 연결되어 있는 데이터 패드를 포함하는 데이터 배선과, 데이터 배선 위에 형성되어 있으며 제1 내지 제3 접촉구를 포함하는 보호층과, 보호층 위에 형성되어 있으며 제1 접촉구를 통해 드레인 전극과 연결되는 화소 전극과, 제2 접촉구를 통해 게이트 패드와 연결되는 보조 게이트 패드 및 제3 접촉구를 통해 데이터 패드와 연결되는 보조 데이터 패드를 포함하고, 게이트 배선 및 상기 데이터 배선 중 적어도 일부는 씨드층 및 도금층의 이중층으로 형성되어 있다.
또는 절연 기판과, 절연 기판 위에 게이트선, 게이트선의 일부인 게이트 전극, 게이트선의 일단에 연결되어 있는 게이트 패드를 포함하는 게이트 배선과, 게이트 배선 위에 형성되어 있는 게이트 절연층과, 게이트 절연층 위의 소정 영역에 형성되어 있는 반도체층과, 반도체층 위의 소정 영역을 제외하고 반도체층과 동일한 패턴으로 형성되어 있는 저항성 접촉층과, 저항성 접촉층 위에 저항성 접촉층과 동일한 패턴으로 형성되어 있는 소스 전극, 드레인 전극, 데이터선, 데이터 패드를 포함하는 데이터 배선과, 데이터 배선 위에 형성되어 있으며 제1 내지 제3 접촉구를 포함하는 보호층과, 보호층 위에 형성되어 있으며, 제1 접촉구를 통해 상기 드레인 전극과 연결되는 화소전극과, 상기 제2 접촉구를 통해 게이트 패드와 연결되는 보조 게이트 패드와, 제3 접촉구를 통해 데이터 패드와 연결되는 보조 데이터 패드를 포함하고, 게이트 배선 및 데이터 배선 중의 적어도 일부는 씨드층 및 도금층의 이중층으로 형성되어 있다.
기술된 두 박막 트랜지스터의 데이터 배선 중의 드레인 전극은 씨드층으로 이루어지고, 드레인 전극을 제외한 데이터 배선은 씨드층 및 도금층의 이중층으로 형성되어 있는 것이 바람직한다.
또한, 도금층은 도금법을 사용할 수 있는 금속인 구리, 은 금, 알루미늄, 크롬, 니켈, 백금 중 선택된 하나의 금속으로 형성한 것이 바람직하다.
이러한 박막 트랜지스터를 제조하는 방법은 절연 기판 위에 게이트선, 게이트 전극, 게이트 패드를 포함하는 게이트 배선을 형성하는 단계, 게이트 배선 위에 게이트 절연층, 불순물이 도핑되지 않은 반도체층, 불순물이 도핑된 반도체층을 순차적으로 적층하는 단계, 반도체층을 사진 식각 공정으로 패터닝하여 게이트 전극과 대응되는 게이트 절연층 위에 반도체층 및 저항성 접촉층을 형성하는 단계, 저항성 접촉층 위에 형성한 소스 전극 및 드레인 전극, 게이트 절연층 위에 형성한 데이터 선, 데이터 패드를 포함하는 데이터 배선을 형성하는 단계, 데이터 배선 위에 보호층을 형성하는 단계, 보호층에 드레인 전극을 노출하는 제1 접촉구, 게이트 패드를 노출하는 제2 접촉구, 데이터 패드를 노출하는 제3 접촉구를 형성하는 단계, 보호층 위에 제1 접촉구를 통해 상기 드레인 영역과 연결되는 화소 전극, 제2 접촉구를 통해 게이트 패드와 연결되는 보조 게이트 패드, 제3 접촉구를 통해 상기 데이터 패드와 연결되는 보조 데이터 패드를 형성하는 단계를 포함하고, 상기 게이트 배선 또는 상기 데이터 배선 중 적어도 하나의 배선은 도금법으로 형성하는 단계로 이루어진다.
여기서 도금법은 금속층을 형성한 후 패터닝하여 씨드층을 형성하고, 씨드층을 전극으로 사용하여 씨드층 위에 도금층을 전해 도금하여 형성하는 것이 바람직하다.
이러한 도금법으로 도금층을 형성할 수 있는 금속으로는 구리, 은, 금, 알루미늄, 크롬, 니켈, 백금 중 선택된 하나의 금속을 사용하는 것이 바람직하고, 금속층을 형성하는 금속은 하부층과의 접합성을 강화할 수 있는 금속인 몰리브덴, 크롬, 티타늄, 탄탈륨 중 선택된 하나의 금속으로 형성하는 것이 바람직하다.
다른 방법으로는 절연 기판 위에 게이트선, 게이트 전극, 게이트 패드를 포함하는 게이트 배선을 형성하는 단계, 게이트 배선 위에 게이트 절연층, 불순물이 도핑되지 않은 반도체층, 불순물이 도핑된 반도체층, 금속층을 순차적으로 적층하는 단계, 금속층, 불순물이 도핑된 반도체층, 불순물이 도핑되지 않은 반도체층을 식각하여 데이터 배선용 씨드층, 씨드층과 동일한 패턴의 저항성 접촉층, 소스 및 드레인 전극과 대응되는 소정 영역을 제외하고 저항성 접촉층과 동일한 패턴의 반도체층을 형성하는 단계, 데이터 배선용 씨드층을 전극으로 사용하여 데이터 배선용 씨드층 위에 전해 도금으로 도금층을 형성하여 씨드층과 도금층의 이중층인 소스 및 드레인 전극, 데이터선, 데이터 패드를 포함하는 데이터 배선을 형성하는 단계, 데이터 배선 위에 보호층을 형성하는 단계, 데이터 배선 위에 드레인 전극을 노출하는 제1 접촉구, 게이트 패드를 노출하는 제2 접촉구 및 상기 데이터 패드를 노출하는 제3 접촉구를 가지는 보호층을 형성하는 단계, 보호층 위에 제1 접촉구를 통해 드레인 전극과 연결되는 화소 전극, 제2 접촉구를 통해 게이트 패드와 연결되는 보조 게이트 패드 및 제3 접촉구를 통해 데이터 패드와 연결되는 보조 데이터 패드를 형성하는 단계로 이루어진다.
여기서 게이터 배선을 형성하는 단계는 금속층을 형성한 후 패터닝하여 씨드층을 형성하고, 씨드층을 전극으로 사용하여 씨드층 위에 도금층을 전해 도금법으로 형성하는 것이 바람직하다.
금속층은 무전해 도금법 또는 스퍼터링 방법으로 형성하는 것이 바람직하다. 그리고 금속층은 몰리브덴, 크롬, 티타늄, 탄탈륨 중 선택된 하나의 금속으로 형성하고, 도금층은 구리, 은, 금, 알루미늄, 크롬, 니켈, 백금 중 선택된 하나의 금속으로 형성하는 것이 바람직하다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 위에 있다고 할 때, 이는 다른 부분 바로 위에 있는 경우 뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 바로 위에 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 실시예에 따른 박막 트랜지스터 기판 및 그의 제조방법에 대하여 도면을 참고로 하여 상세하게 설명한다.
[제1 실시예]
도 1은 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판을 도시한 배치도이고, 도 2는 도 1의 Ⅱ-Ⅱ′선에 대한 단면도이다.
도 1 내지 도 2에 도시한 바와 같이, 투명한 절연 기판(110) 위에 제1 씨드층(seed layer)(211, 231, 251)과 제1 도금층(212, 232, 252)의 이중층으로 이루어지는 게이트 배선(121, 123, 125)이 형성되어 있다. 제1 씨드층(211, 231, 251)은 제1 도금층(212, 232, 252)과 절연 기판(110) 사이의 접합을 강화한다.
게이트 배선(121, 123, 125)은 가로방향으로 길게 형성되어 있는 게이트선(121), 게이트선(121)의 일단에 연결되어 있으며 외부로부터 게이트 신호를 인가 받아 게이트선(121)으로 전달하는 게이트 패드(125), 게이트선(121)의 일부분인 게이트 전극(123)을 포함한다.
그리고 게이트 배선(121, 123, 125)을 포함하는 기판 전면에 게이트 절연층(140)이 형성되어 있다.
게이트 전극(123)과 대응되는 부분의 게이트 절연층(140) 위에는 비정질 규소와 같은 반도체 물질로 형성한 반도체층(151)과, 비정질 규소와 같은 반도체 물질에 n형 불순물을 고농도로 도핑하여 형성한 저항성 접촉층(161, 163, 165)이 형성되어 있다.
저항성 접촉층(161, 163, 165) 및 게이트 절연층(140) 위에는 데이터 배선(171, 173, 175, 177, 179)이 형성되어 있다.
데이터 배선(171, 173, 175, 177, 179)은 게이트선(121)과 수직하게 교차하여 화소 영역을 정의하는 데이터선(171), 데이터선(171)의 분지이며 저항성 접촉층(163)에도 연결되는 소스 전극(173), 데이터선(171)의 일단에 연결되어 있으며 외부로부터의 화상신호를 인가받는 데이터 패드(179), 소스 전극(173)과 분리되어 있으며 게이트 전극(123)에 대하여 소스 전극(173)의 반대 저항성 접촉층(165) 위에 형성되어 있는 드레인 전극(175), 유지 용량을 향상시키기 위해 게이트선(121)과 중첩되어 있는 유지 용량용 전극(177)을 포함한다.
이러한 데이터 배선들은 제2 씨드층과 제2 도금층의 복수층으로 이루어지나 드레인 전극은 제2 씨드층의 단일층으로만 이루어진다.
데이터 배선을 이루는 제2 씨드층은 제2 도금층과 저항성 접촉층 사이의 접합을 강화한다.
데이터 배선(171, 173, 175, 177, 179)을 포함한 기판 위에 드레인 전극(175)을 노출하는 제1 접촉구(181), 게이트 패드(125)를 노출하는 제2 접촉구(182), 데이터 패드(125)를 노출하는 제3 접촉구(183), 유지 용량용 전극(177)을 노출하는 제4 접촉구(184)를 가지는 보호층(180)이 형성되어 있다.
그리고 보호층(180) 위에는 제1 및 제4 접촉구(181, 184)를 통해 각각 드레인 전극(175) 및 유지 용량용 전극(177)과 연결되는 화소 전극(190), 제2 접촉구(182)를 통해 게이트 패드(125)와 연결되는 보조 게이트 패드(95) 및 제3 접촉구(183)를 통해 데이터 패드(179)와 연결되는 보조 데이터 패드(97)가 형성되어 있다.
이러한 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판을 제조하는 방법을 도3a 내지 도 6b를 참조하여 상세히 설명한다.
도 3a, 도 3b에 도시한 바와 같이, 투명한 절연 기판(140) 위에 금속층을 형성한 후 사진 식각 공정으로 패터닝하여 제1 씨드층(211, 231, 251)을 형성한다(제1마스크).
금속층은 스퍼터링 또는 무전해 도금법을 이용하여 형성한다. 이때 사용되는 금속은 절연 기판과 접합성이 좋은 금속들로, 스퍼터링 또는 무전해 도금이 가능한 금속이며, 예를 들어 크롬(Cr), 티타늄(Ti), 몰리브덴(Mo), 탄탈륨(Ta) 등이 있다.
도 3c에 도시한 바와 같이, 제1 씨드층(211, 231, 251) 위에 제1 도금층(212, 232, 252)을 형성하여 제1 씨드층 및 제1 도금층으로 이루어지는 게이트 배선(121, 123, 125)을 형성한다.
제1 도금층은 도금이 가능한 구리, 은, 금, 알루미늄, 크롬, 니켈, 백금 중 선택된 하나의 금속을 전해 도금법으로 형성한다. 예를 들어 구리로 제1 도금층을 형성할 경우 황산동을 주성분으로 하는 도금액에 기판을 접촉시킨 후 전류를 흘려주어 제1 씨드층(211, 231, 251) 바로 위에 구리가 도금되도록 한다.
전해 도금시 기판에 전류를 흘려주기 위해 기판의 게이트 패드는 마이너스 전극과 연결한다. 따라서 전압을 인가할 경우 도금액 내에 포함된 구리 이온이 기판 위의 제1 씨드층(212, 232, 252) 바로 위에 자기 정렬(Self-align)로 형성된다.
이와 같이 전해 도금법으로 도금층을 형성할 경우 도금층을 형성하기 위한 사진 식각 공정이 추가되지 않는다. 따라서 도금층을 식각하기 위하여 사용하는 습식 식각에서 발생할 수 있는 식각 오차의 발생을 원천적으로 방지할 수 있다.
도 4a, 도 4b에 도시한 바와 같이, 게이트 배선(123, 125, 125)을 포함하는 기판 위에 질화 규소 또는 산화 규소를 도포하여 게이트 절연층(140)을 형성한다.
이후 게이트 절연층(140) 위에 불순물이 도핑되지 않은 반도체층 및 n형 불순물이 고농도로 도핑된 반도체층을 형성한다. 이때 사용되는 반도체 물질로는 비정질 규소가 있다. 그리고 사진 식각 공정으로 불순물이 도핑된 반도체층 및 불순물이 도핑되지 않은 반도체층을 식각하여 게이트 전극(123)과 대응되는 게이트 절연층(140) 바로 위에 반도체층(151, 153)과 저항성 접촉층(161, 163, 165)을 형성한다. (제2 마스크)
도 5a, 도 5b에 도시한 바와 같이, 저항성 접촉층(161, 163, 165)을 포함하는 기판 위에 금속층을 형성한 후 패터닝하여 제2 씨드층(731, 175, 771, 791)을 형성한다. 제2 씨드층을 형성하는 방법은 제1 씨드층을 형성하는 방법과 동일하다.(제3 마스크)
이후 제2 씨드층(731, 771, 791) 바로 위에 제2 도금층(732, 772, 792)을 형성한다. 이때 제2 씨드층(731, 175, 771, 791) 중 데이터 패드에 해당되는 부분(791)에 마이너스 전극을 연결하여 전류를 흘려주게 되므로 이 부분(791)과 전기적으로 연결되지 않은 제2 씨드층, 즉 드레인 전극(175) 위에는 도금층이 형성되지 않는다. (제3 마스크)
드레인 전극(175)은 이미 형성한 제2 씨드층만으로도 드레인 전극(175)의 역할을 충분히 발휘한다.
제2 도금층(732, 772, 792)을 형성하는 방법은 제1 도금층(212, 232, 252)을 형성하는 방법과 동일하다.
소스 전극(173)의 일부는 반도체층을 벗어나 형성되고, 소스와 드레인 전극(173, 175) 사이에 있는 반도체층은 채널부(151)가 된다. 채널부(151)는 소스및 드레인 전극(173, 175)을 형성한 후 소스 및 드레인 전극(173, 175)을 식각 마스크로하여 저항성 접촉층(160)을 식각하여 제거함으로써 완성된다. 이때 반도체층(150)의 상층부도 일정 부분이 식각될 수 있다.
도 6a, 도 6b에 도시한 바와 같이, 데이터 배선(171, 173, 175, 177, 179)을 포함하는 기판 전면에 절연 물질을 도포하여 보호층(180)을 형성한다. 그리고 사진 식각 공정으로 식각하여 제1 내지 제4 접촉구(181 내지 184)를 형성한다.(제4 마스크)
이후, 제1 내지 제4 접촉구(181 내지 184)를 포함하는 기판 위에 투명 도전층을 형성한 후 패터닝하여 화소 전극(190), 보조 게이트 패드(95) 및 보조 데이터 패드(97)를 형성한다. (제5 마스크)(도 1 및 도 2 참조)
[제2 실시예]
도 7은 본 발명의 제2 실시예에 따른 박막 트랜지스터 기판의 배치도이고, 도 8a는 도 7의 ⅤIII-ⅤIII′선, 도 8b는 도 7의 ⅤIII′-ⅤIII″ 선으로 절단한 단면도이다.
도 7 내지 도 8b에 도시한 바와 같이, 투명한 절연 기판(110) 바로 위에 제1 씨드층(231, 251, 311)과 제1 도금층(232, 252, 312)의 복수층으로 이루어지는 게이트 배선(121, 123, 125) 및 유지 전극선(131)이 형성되어 있다. 제1 씨드층(231, 251, 311)은 제1 도금층(232, 252, 312)과 절연 기판(110)과의 접합을 강화한다.
게이트 배선(121, 123, 125)은 게이트선(121), 게이트 패드(125), 게이트 전극(123)을 포함한다. 유지 전극선(131)은 후술할 화소 전극(190)과 연결된 유지용량용 전극(177)과 중첩되어 화소의 전하 보존 능력을 향상시키는 유지 축전기를 이루며, 화소 전극(190)과 게이트선(121)의 중첩으로 발생하는 유지 용량이 충분할 경우 형성하지 않을 수도 있다.
게이트 배선(121, 123, 125) 및 유지 전극선(131) 위에 게이트 절연층(140)이 형성되어 있고, 게이트 절연층(140)위에 반도체층(151, 153, 157, 159)과 저항성 접촉층(161, 163, 162, 169)이 형성되어 있다.
그리고 저항성 접촉층(161, 163, 162, 169) 위에 데이터 배선(171, 173, 175, 177, 179)이 형성되어 있다. 데이터 배선(171, 173, 175, 177, 179)은 데이터선(171), 데이터 패드(179), 소스 전극(173), 드레인 전극(175) 및 유지 용량용 전극(177)을 포함한다. 유지 용량용 전극(177)은 유지 전극선(131)을 형성하지 않을 경우 형성하지 않는다.
이러한 데이터 배선의 다른 부분은 제2 씨드층 및 제2 도금층의 복수층으로 이루어지나, 드레인 전극은 제2 씨드층(175)의 단일층으로 이루어진다.
데이터 배선(171, 173, 175, 177, 179)과 저항성 접촉층(161, 163, 162, 169)은 동일한 패턴으로 형성되며, 반도체층(151, 153, 157, 159)은 채널부(151)를 제외하면 동일한 패턴으로 형성되어 있다. 즉, 채널부(151)에서 소스 전극(173)과 드레인 전극(175)이 분리되고, 소스 및 드레인 전극(173, 175) 아래에 위치한 저항성 접촉층(163, 165)도 분리되어 있으나, 반도체층은 분리되지 않고 연결되어 박막 트랜지스터의 채널을 생성한다.
데이터 배선(171, 173, 175, 177, 179) 위에는 제1 내지 제4 접촉구(181 내지184)를 포함하는 보호층(180)이 형성되어 있다. 제1 접촉구(181)는 드레인 전극(175)을 노출하고, 제2 접촉구(182)는 유지 용량용 전극(177)을 노출하고, 제3 접촉구(183)는 게이트 패드(125)를 노출하고, 제4 접촉구(184)는 데이터 패드(179)를 노출한다.
그리고 보호층(180) 위에는 제1 접촉구(181), 제4 접촉구(184)를 통해 드레인 전극(175) 및 유지 용량용 전극(177)과 각각 연결되는 화소 전극(190), 제2 접촉구(182)를 통해 게이트 패드(125)와 연결되는 보조 게이트 패드(95) 및 제3 접촉구(183)를 통해 데이터 패드(179)와 연결되는 보조 데이터 패드(97)가 형성되어 있다.
이와 같은 구조를 가지는 박막 트랜지스터를 제조하는 방법을 도 9a 내지 도 15c를 참조하여 상세히 설명한다.
도 9a 내지 도 9c에 도시한 바와 같이, 투명한 절연 기판 바로 위에 금속층을 형성한 후 사진 식각 공정으로 패터닝하여 제1 씨드층(231, 251, 311)을 형성한다. (제1 마스크)
금속층은 스퍼터링 또는 무전해 도금법으로 형성한다. 그리고 제1 씨드층(211, 231, 251, 311)을 형성하는 금속은 절연 기판(140)과 접합성이 우수한 금속으로, 예를 들어 크롬, 티타늄, 탄탈륨, 니켈등이 있다.
도 10a, 도 10b에 도시한 바와 같이, 제1 씨드층(211, 231, 251, 311) 바로 위에 제1 도금층(212, 232, 252, 312)을 형성하여 제1 씨드층(211, 231, 251, 311) 및 제1 도금층(212, 232, 252, 312)으로 이루어지는 게이트 배선(121, 123, 125)및 유지 전극선(131)을 완성한다.
제1 도금층은 도금이 가능한 구리, 은, 금, 알루미늄, 크롬, 니켈, 백금 중 선택된 하나의 금속을 전해 도금법으로 형성한다. 예를 들어 구리로 제1 도금층을 형성할 경우 황산동을 주성분으로 하는 도금액에 기판을 접촉시킨 후 전류를 흘려주어 제1 씨드층(211, 231, 251, 311) 바로 위에 구리가 도금되도록 한다. 이때 제1 도금층(212, 232, 252, 312)은 제1 씨드층(211, 231, 251, 311) 바로 위에 자기 정렬되어 형성되므로 추가적인 사진 식각 공정이 필요 없다.
도 11a 내지 도 11b에 도시한 바와 같이, 게이트 배선(121, 123, 125) 및 유지 전극선(131) 위에 질화 규소로 이루어진 게이트 절연층(140), 불순물이 도핑되지 않은 비정질 규소층(150), 불순물이 도핑된 반도체층(160)을 화학 기상 증착법으로 순차적으로 적층한다. 그리고 불순물이 도핑된 반도체층(150) 위에 데이터 배선을 형성하기 위한 제2 씨드용 금속층(701)을 형성한다.
이때 금속층(701)은 불순물이 도핑된 반도체층(160)과 접합이 용이한 금속인 크롬, 티타늄, 몰리브덴, 탄탈륨등을 스퍼터링 또는 전해 도금법으로 형성한다.
도 12a, 도 12b에 도시한 바와 같이, 금속층(701) 바로 위에 감광층을 형성한 후 노광 및 현상하여 감광층 패턴(P/R)을 형성한다. 감광층 패턴(P/R)은 박막 트랜지스터의 채널부(151)가 될 소스 전극(173)과 드레인 전극(175) 사이의 제1 부분(A)은 데이터 배선이 형성 될 부분인 제2 부분(B) 보다 두께가 얇게 되도록 하며, 다른 부분의 감광층은 모두 제거하여 금속층(701)을 노출한다.
이와 같은 감광층의 두께를 조절하는 방법은 슬릿이나 격자 형태의 패턴을 형성하거나 반 투명층을 사용하여 형성할 수 있으며, 필요에 따라 선택하여 사용한다. 이러한 감광층의 두께를 조절하는 방법들은 이미 공지된 것들로 구체적인 설명은 생략한다. (제2 마스크)
도 13a 내지 도 13c에 도시한 바와 같이, 감광층 패턴(P/R)을 마스크로 하여 금속층, 불순물이 도핑된 반도체층(160), 불순물이 도핑되지 않은 반도체층(150)을 순차적으로 식각하여 데이터 배선용 씨드층인 제2 씨드층(711, 731, 751, 771, 791), 저항성 접촉층(161, 162, 163, 165, 169), 반도체층(151, 153, 157, 159)을 형성한다.
좀더 구체적으로 설명하면, 감광층 패턴을 마스크로 하는 식각은 다단계로 이루어진다. 먼저 감광층 패턴이 형성되지 않은 영역(제3 부분 : C)을 건식 또는 습식 식각하여 금속층(701)을 제거함으로써 불순물이 도핑된 반도체층(160)을 노출한다.
이후 제1 부분(A)의 감광층과 함께 제3 부분(C)의 불순물이 도핑된 반도체층(160) 및 불순물이 도핑되지 않은 반도체층(150)을 건식 식각하여 반도체층(151, 153, 157, 159)을 완성하고 채널부가 분리되지 않은 저항성 접촉층(161, 162, 163, 165, 169)을 형성한다.
이때 제2 부분(B)의 감광층도 일부 식각 된다.
다음, 감광층을 애싱하여 제1 부분(A)을 제거함으로써 채널부 상부의 금속층(701)을 노출한다.
이어서, 제1 부분(A), 금속층(701), 불순물이 도핑된 반도체층(163, 165)을 식각하여 제2 씨드층(711, 731, 751, 771, 791) 및 저항성 접촉층(161, 162, 163, 165, 169)을 형성한다. 이때 제1 부분(A)의 반도체층 및 제2 부분(B)의 감광층의 일부가 식각될 수 있다.
다음으로 제2 부분의 감광층을 제거하여 저항성 접촉층(161, 162, 163, 165, 169), 반도체층(151, 153, 157, 159), 제2 씨드층(711, 731, 751, 771, 791)을 완성한다
도14a, 14b에 도시한 바와 같이, 제2 씨드층 위에 도금으로 제2 도금층(712, 732, 772, 792)을 형성하여 데이터 배선(171, 173, 175, 177, 179)을 형성한다. 이때 제2 씨드층(711, 731, 771, 791) 중 데이터 패드에 해당되는 부분(791)에 마이너스 전극을 연결하여 전류를 흘려주게 되므로 이 부분(791)과 전기적으로 연결되지 않은 제2 씨드층, 즉 드레인 전극(175) 위에는 도금층이 형성되지 않는다.
드레인 전극(175)은 이미 형성한 제2 씨드층만으로도 드레인 전극(175)의 역할을 충분히 발휘한다.
제2 도금층(712, 732, 772, 792)을 형성하는 방법은 제1 도금층(212, 232, 252)을 형성하는 방법과 동일하다.
도 15a 내지 15c에 도시한 바와 같이, 데이터 배선(171, 173, 175, 177, 179) 위에 보호층(180)을 형성한 후 사진 식각 공정으로 제1 내지 제4 접촉구(181 내지 184)를 형성한다(제3 마스크)
이후, 제1 내지 제4 접촉구(181 내지 184)를 포함하는 기판 전면에 투명한 도전 물질인 ITO, 또는 IZO등으로 도전층을 형성한 후 패터닝하여 화소 전극(190),보조 게이트 패드(95) 및 보조 데이터 패드(97)를 형성한다(제4 마스크).
화소 전극(190)은 제1 및 제4 접촉구(181, 184)를 통해 드레인 전극(175) 및 유지 용량용 전극(177)과 연결되고, 보조 게이트 패드(95)는 제2 접촉구(182)를 통해 게이트 패드(125)와 연결되며, 보조 데이터 패드(97)는 제3 접촉구(183)를 통해 데이터 패드(179)와 연결된다(도7 내지 도8b참조).
기술된 바와 같이 구리 배선을 이용하여 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구 범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
이상 기술된 바와 같이, 박막 트랜지스터 기판을 제조하기 위해서 게이트 배선 또는 데이터 배선을 도금법을 이용하여 형성할 경우, 스퍼터링을 이용하는 종래에 비해 공정을 간략화 할 수 있어, 제조 시간을 확실히 줄일 수 있다.
따라서 종래의 스퍼터링으로 배선을 형성함으로써 스퍼터링 기계의 대형화 및 고비용의 어려움을 극복할 수 있으므로 제조시간 및 비용을 절감할 수 있다.
Claims (14)
- 절연 기판 위에 게이트선, 게이트 전극, 게이트 패드를 포함하는 게이트 배선을 형성하는 단계;상기 게이트 배선 위에 게이트 절연층, 불순물이 도핑되지 않은 반도체층, 불순물이 도핑된 반도체층을 순차적으로 적층하는 단계;상기 반도체층을 사진 식각 공정으로 패터닝하여 상기 게이트 전극과 대응되는 상기 게이트 절연층 위에 반도체층 및 저항성 접촉층을 형성하는 단계;상기 저항성 접촉층 위에 형성한 소스 전극 및 드레인 전극, 상기 게이트 절연층 위에 형성한 데이터 선, 데이터 패드를 포함하는 데이터 배선을 형성하는 단계;상기 데이터 배선 위에 보호층을 형성하는 단계;상기 보호층에 드레인 전극을 노출하는 제1 접촉구, 게이트 패드를 노출하는 제2 접촉구, 데이터 패드를 노출하는 제3 접촉구를 형성하는 단계;상기 보호층 상에 상기 제1 접촉구를 통해 상기 드레인 영역과 연결되는 화소 전극, 상기 제2 접촉구를 통해 상기 게이트 패드와 연결되는 보조 게이트 패드, 상기 제3 접촉구를 통해 상기 데이터 패드와 연결되는 보조 데이터 패드를 형성하는 단계를 포함하고,상기 게이트 배선 또는 상기 데이터 배선 중 적어도 하나의 배선은 도금법으로 형성하는 단계인 박막 트랜지스터 기판의 제조 방법.
- 제1항에서, 상기 도금법은 금속층을 형성한 후 패터닝하여 씨드층을 형성하고, 상기 씨드층을 전극으로 사용하여 상기 씨드층 위에 도금층을 전해 도금법으로 형성하는 단계인 박막 트랜지스터 기판의 제조 방법.
- 제2항에서, 상기 도금층은 구리, 은, 금, 알루미늄, 크롬, 니켈, 백금 중 선택된 하나의 금속으로 형성하는 박막 트랜지스터 기판의 제조 방법.
- 제2항에서, 상기 금속층은 몰리브덴, 크롬, 티타늄, 탄탈륨 중 선택된 하나의 금속으로 형성하는 박막 트랜지스터 기판의 제조 방법.
- 제2항에서, 상기 금속층은 무전해 도금법 또는 스퍼터링 방법으로 형성하는 박막 트랜지스터 기판의 제조 방법.
- 절연 기판 위에 게이트선, 게이트 전극, 게이트 패드를 포함하는 게이트 배선을 형성하는 단계;상기 게이트 배선 위에 게이트 절연층, 불순물이 도핑되지 않은 반도체층, 불순물이 도핑된 반도체층, 금속층을 순차적으로 적층하는 단계;상기 금속층, 불순물이 도핑된 반도체층, 불순물이 도핑되지 않은 반도체층을 식각하여 데이터 배선용 씨드층, 상기 씨드층과 동일한 패턴의 저항성 접촉층, 상기 소스 및 드레인 전극과 대응되는 소정 영역을 제외하고 상기 저항성 접촉층과동일한 패턴의 반도체층을 형성하는 단계;상기 데이터 배선용 씨드층을 전극으로 사용하여 상기 데이터 배선용 씨드층 위에 전해 도금으로 도금층을 형성하여 상기 씨드층과 상기 도금층의 이중층인 소스 및 드레인 전극, 데이터선, 데이터 패드를 포함하는 데이터 배선을 형성하는 단계;상기 데이터 배선 위에 보호층을 형성하는 단계;상기 데이터 배선 위에 상기 드레인 전극을 노출하는 제1 접촉구, 상기 게이트 패드를 노출하는 제2 접촉구 및 상기 데이터 패드를 노출하는 제3 접촉구를 가지는 보호층을 형성하는 단계;상기 보호층 위에 상기 제1 접촉구를 통해 상기 드레인 전극과 연결되는 화소 전극, 상기 제2 접촉구를 통해 상기 게이트 패드와 연결되는 보조 게이트 패드 및 상기 제3 접촉구를 통해 상기 데이터 패드와 연결되는 보조 데이터 패드를 형성하는 단계를 포함하는 박막 트랜지스터 기판의 제조 방법.
- 제6항에서, 상기 게이터 배선을 형성하는 단계는 금속층을 형성한 후 패터닝하여 씨드층을 형성하고, 상기 씨드층을 전극으로 사용하여 상기 씨드층 위에 전해도금으로 도금층을 형성하는 단계인 박막 트랜지스터 기판의 제조 방법.
- 제6 또는 제7항에서, 상기 금속층은 무전해 도금법 또는 스퍼터링 방법으로 형성하는 박막 트랜지스터 기판의 제조 방법.
- 제6항 또는 제7항에서, 상기 금속층은 몰리브덴, 크롬, 티타늄, 탄탈륨 중 선택된 하나의 금속으로 형성하는 박막 트랜지스터 기판의 제조 방법.
- 제6항 또는 제7항에 있어서, 상기 도금층은 구리, 은, 금, 알루미늄, 크롬, 니켈, 백금 중 선택된 하나의 금속으로 형성하는 박막 트랜지스터 기판의 제조 방법.
- 절연 기판;상기 절연 기판 위에 게이트선, 상기 게이트선의 일부인 게이트 전극, 상기 게이트선의 일단에 연결되어 있는 게이트 패드를 포함하는 게이트 배선;상기 기판 위에 형성되어 있는 게이트 절연층;상기 게이트 전극과 대응되는 상기 게이트 절연층 위에 형성되어 있는 반도체층;상기 반도체층 위에 일정거리 이격되어 대향되도록 형성되어 있는 저항성 접촉층;상기 게이트 절연층 위에 상기 게이트선과 수직하게 교차하도록 형성되어 있는 데이터선, 상기 데이터선의 분지이며 상기 저항성 접촉층의 일측과 연결되도록 형성되어 있는 소스 전극, 상기 소스 전극과 대향되며 상기 저항성 접촉층의 타측에 형성되어 있는 드레인 전극, 상기 데이터선의 일단에 연결되어 있는 데이터 패드를 포함하는 데이터 배선;상기 데이터 배선 위에 형성되어 있으며 제1 내지 제3 접촉구를 포함하는 보호층;상기 보호층 위에 형성되어 있으며, 상기 제1 접촉구를 통해 상기 드레인 전극과 연결되는 화소 전극, 상기 제2 접촉구를 통해 상기 게이트 패드와 연결되는 보조 게이트 패드, 상기 제3 접촉구를 통해 상기 데이터 패드와 연결되는 보조 데이터 패드를 포함하고, 상기 게이트 배선 및 상기 데이터 배선 중의 적어도 일부는 씨드층 및 도금층의 이중층으로 형성되어 있는 박막 트랜지스터 기판.
- 절연 기판;상기 절연 기판 위에 게이트선, 상기 게이트선의 일부인 게이트 전극, 상기 게이트선의 일단에 연결되어 있는 게이트 패드를 포함하는 게이트 배선;상기 게이트 배선 위에 형성되어 있는 게이트 절연층;상기 게이트 절연층 위의 소정 영역에 형성되어 있는 반도체층;상기 반도체층 위의 소정 영역을 제외하고 상기 반도체층과 동일한 패턴으로 형성되어 있는 저항성 접촉층;상기 저항성 접촉층 위에 상기 저항성 접촉층과 동일한 패턴으로 형성되어 있는 소스 전극, 드레인 전극, 데이터선, 데이터 패드를 포함하는 데이터 배선;상기 데이터 배선 위에 형성되어 있으며 제1 내지 제3 접촉구를 포함하는 보호층;상기 보호층 위에 형성되어 있으며, 상기 제1 접촉구를 통해 상기 드레인 전극과 연결되는 화소전극, 상기 제2 접촉구를 통해 상기 게이트 패드와 연결되는 보조 게이트 패드, 상기 제3 접촉구를 통해 상기 데이터 패드와 연결되는 보조 데이터 패드를 포함하고,상기 게이트 배선 및 상기 데이터 배선 중의 적어도 일부는 씨드층 및 도금층의 이중층으로 형성되어 있는 박막 트랜지스터 기판.
- 제12항 또는 제13항에서, 상기 데이터 배선 중 드레인 전극은 씨드층으로 이루어지고, 상기 드레인 전극을 제외한 상기 데이터 배선은 상기 씨드층 및 도금층의 이중층으로 형성되어 있는 박막 트랜지스터 기판.
- 제12항 또는 제13항에 있어서, 상기 도금층은 구리, 은, 금, 알루미늄, 크롬, 니켈, 백금 중 선택된 하나의 금속으로 형성한 박막 트랜지스터 기판.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020028224A KR100848100B1 (ko) | 2002-05-21 | 2002-05-21 | 박막 트랜지스터 기판 및 그의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020028224A KR100848100B1 (ko) | 2002-05-21 | 2002-05-21 | 박막 트랜지스터 기판 및 그의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030090210A true KR20030090210A (ko) | 2003-11-28 |
| KR100848100B1 KR100848100B1 (ko) | 2008-07-24 |
Family
ID=32383832
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020028224A KR100848100B1 (ko) | 2002-05-21 | 2002-05-21 | 박막 트랜지스터 기판 및 그의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100848100B1 (ko) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101051015B1 (ko) * | 2004-10-28 | 2011-07-21 | 삼성전자주식회사 | 금속 배선, 이의 제조 방법, 이를 포함하는 어레이 기판및 이를 포함하는 액정 표시 패널 |
| KR101244895B1 (ko) * | 2006-04-06 | 2013-03-18 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판의 제조 방법 |
| KR20130053965A (ko) * | 2011-11-16 | 2013-05-24 | 엘지디스플레이 주식회사 | 횡전계 방식 액정표시장치 제조방법 |
| KR101285535B1 (ko) * | 2006-06-30 | 2013-07-18 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판 및 그 제조방법 |
| KR101434452B1 (ko) * | 2012-07-18 | 2014-08-26 | 엘지디스플레이 주식회사 | 표시장치용 어레이 기판 및 그의 제조방법 |
| KR101533098B1 (ko) * | 2008-06-04 | 2015-07-02 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20130139438A (ko) | 2012-06-05 | 2013-12-23 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05303111A (ja) * | 1992-04-24 | 1993-11-16 | Kyocera Corp | アクティブマトリックス基板およびその製造方法 |
| JPH07140475A (ja) * | 1993-11-16 | 1995-06-02 | Rohm Co Ltd | 液晶表示装置の配線構造 |
| JP2001094238A (ja) * | 1999-07-16 | 2001-04-06 | Sharp Corp | 金属配線の製造方法およびその金属配線を備えた配線基板 |
| KR100313125B1 (ko) * | 1999-12-08 | 2001-11-07 | 김순택 | 박막 트랜지스터의 제조 방법 |
-
2002
- 2002-05-21 KR KR1020020028224A patent/KR100848100B1/ko active IP Right Grant
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101051015B1 (ko) * | 2004-10-28 | 2011-07-21 | 삼성전자주식회사 | 금속 배선, 이의 제조 방법, 이를 포함하는 어레이 기판및 이를 포함하는 액정 표시 패널 |
| KR101244895B1 (ko) * | 2006-04-06 | 2013-03-18 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판의 제조 방법 |
| KR101285535B1 (ko) * | 2006-06-30 | 2013-07-18 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판 및 그 제조방법 |
| KR101533098B1 (ko) * | 2008-06-04 | 2015-07-02 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
| KR20130053965A (ko) * | 2011-11-16 | 2013-05-24 | 엘지디스플레이 주식회사 | 횡전계 방식 액정표시장치 제조방법 |
| KR101434452B1 (ko) * | 2012-07-18 | 2014-08-26 | 엘지디스플레이 주식회사 | 표시장치용 어레이 기판 및 그의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100848100B1 (ko) | 2008-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7947539B2 (en) | Thin film transistor array panel for a display device and a method of manufacturing the same | |
| US5828433A (en) | Liquid crystal display device and a method of manufacturing the same | |
| US7767478B2 (en) | Thin film transistor array panel and method for manufacturing the same | |
| US7888674B2 (en) | Thin-film transistor substrate and method of manufacturing the same | |
| US20060175610A1 (en) | Signal line, thin film transistor array panel with the signal line, and method for manufacturing the same | |
| JP2001356372A (ja) | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 | |
| US8405082B2 (en) | Thin film transistor array substrate and manufacturing method thereof | |
| US8187929B2 (en) | Mask level reduction for MOSFET | |
| KR20040043864A (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR20030016051A (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100848100B1 (ko) | 박막 트랜지스터 기판 및 그의 제조방법 | |
| KR100783702B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR20000051370A (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100848506B1 (ko) | 픽셀 구조체 제조방법 | |
| KR20020037845A (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR100330097B1 (ko) | 액정표시장치용박막트랜지스터기판및그제조방법 | |
| KR20020092722A (ko) | 액정표시소자의 어레이 기판 및 그 제조방법 | |
| KR20020092719A (ko) | 액정표시소자용 어레이기판 및 그 제조방법 | |
| KR100870009B1 (ko) | 배선의 접촉부 및 그 제조 방법과 이를 포함하는 박막트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR100783696B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR20020028005A (ko) | 배선의 구조 및 그 형성 방법과 이를 이용한 박막트랜지스터 기판 및 그 제조 방법 | |
| CN115714129A (zh) | 具有阻光图案的显示设备 | |
| KR101002937B1 (ko) | 박막트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR20040004855A (ko) | 박막 트랜지스터 어레이 기판의 제조 방법 | |
| KR20030090828A (ko) | 박막 트랜지스터 기판 및 그의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130628 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20140701 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20150701 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20160629 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20170704 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20180702 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20190701 Year of fee payment: 12 |