KR20000051370A - 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 - Google Patents
액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20000051370A KR20000051370A KR1019990001787A KR19990001787A KR20000051370A KR 20000051370 A KR20000051370 A KR 20000051370A KR 1019990001787 A KR1019990001787 A KR 1019990001787A KR 19990001787 A KR19990001787 A KR 19990001787A KR 20000051370 A KR20000051370 A KR 20000051370A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- gate
- data line
- electrode
- line
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 34
- 239000010409 thin film Substances 0.000 title claims abstract description 26
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 239000010410 layer Substances 0.000 claims abstract description 126
- 239000010408 film Substances 0.000 claims abstract description 53
- 239000004065 semiconductor Substances 0.000 claims abstract description 44
- 230000001681 protective effect Effects 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims abstract description 14
- 239000004020 conductor Substances 0.000 claims description 18
- 238000002161 passivation Methods 0.000 claims description 16
- 239000012044 organic layer Substances 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 9
- 238000003860 storage Methods 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 3
- 239000011241 protective layer Substances 0.000 abstract 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 14
- 239000000463 material Substances 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229910000838 Al alloy Inorganic materials 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
기판 위에 게이트선, 게이트 패드, 게이트 전극을 포함하는 게이트 배선을 형성하고, 게이트 절연막, 반도체층, 접촉층 및 도전체층을 연속 증착한 다음 그 위에 리플로우가 가능한 유기막을 도포한다. 마스크를 이용한 패터닝 공정으로 유기막 패턴을 형성하고, 이를 마스크로 도전체층 및 접촉층을 식각하여 소스 전극과 드레인 전극, 데이터선 및 데이터 패드를 포함하는 데이터 배선 및 그 하부에 접촉층 패턴을 형성한다. 다음, 유기막 패턴을 리플로우시켜 소스 및 드레인 전극 사이 및 데이터 배선의 가장자리에 인접한 반도체층을 덮은 보호막을 형성한 다음, 보호막으로 가리지 않은 반도체층을 차례로 식각한다. 이어, 감광막을 사용한 사진 공정으로 드레인 전극, 게이트 패드 및 데이터 패드를 노출시킨 다음, 이들과 각각 연결되는 화소 전극, 보조 게이트 패드 및 보조 데이터 패드를 형성한다.
Description
본 발명은 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층으로 이루어져, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이다.
액정 표시 장치 중에서도 현재 주로 사용되는 것은 두 기판에 전극이 각각 형성되어 있고 전극에 인가되는 전압을 스위칭하는 박막 트랜지스터를 가지고 있는 액정 표시 장치이며, 박막 트랜지스터는 두 기판 중 하나에 형성되는 것이 일반적이다.
박막 트랜지스터가 형성되어 있는 기판은 마스크를 이용한 사진 식각 공정을 통하여 제조하는 것이 일반적이다. 이때, 생산비용을 줄이기 위해서는 마스크의 수를 적게 하는 것이 바람직하다.
마스크의 수를 줄이기 위한 한 예에서는, 기판 위에 게이트 배선을 형성한 후 그 위에 게이트 절연막, 비정질 규소층, n+ 비정질 규소층 및 금속층을 연속하여 적층하고 금속층을 패터닝하여 데이터 배선을 형성하고, 데이터 배선과 동일한 패턴으로 n+ 비정질 규소층, 비정질 규소층을 패터닝한다.
그러나, 이러한 방법에서는 n+ 비정질 규소층, 비정질 규소층이 금속의 데이터 배선과 동일하게 패터닝되는 과정에서 언더 컷(undercut)이 발생하고 삼층막을 동일한 패턴으로 형성하기 때문에 심한 단차가 형성되어, 데이터 배선을 덮는 보호막이 취약해지는 문제점이 발생한다.
본 발명이 이루고자 하는 기술적 과제는 마스크 수를 줄이는 동시에 보호막의 취약한 구조는 개선하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법을 제공하는 것이다.
도 1은 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고,
도 2는 도 1에 도시한 박막 트랜지스터 기판을 Ⅱ-Ⅱ' 선을 따라 잘라 도시한 단면도이고,
도 3a는 본 발명의 제1 실시예에 따른 액정 표시 장치용 기판의 제조 방법을 도시한 배치도이고,
도 3b는 도 3a에서 IIIb - IIIb' 선을 따라 절단한 단면도이고,
도 4는 3a에서 IIIb - IIIb' 선을 따라 절단한 단면도로서, 도 3b의 다음 단계를 도시한 도면이고,
도 5a는 도 4의 다음 단계를 도시한 배치도이고,
도 5b는 도 5a에서 Vb - Vb' 선을 따라 절단한 단면도이고,
도 6a는 도 5a의 다음 단계를 도시한 배치도이고,
도 6b는 도 6a에서 VIb - VIb' 선을 따라 절단한 단면도이고,
도 7a는 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법을 도시한 배치도이고,
도 7b는 도 7a에서 VIIb - VIIb' 선을 따라 절단한 단면도이고,
도 8은 도 7b의 다음 단계에서 도시한 단면도이고,
도 9a는 도 8의 다음 단계를 도시한 배치도이고,
도 9b는 도 9a에서 IXb - IXb' 선을 따라 절단한 단면도이고,
도 10a는 도 9a의 다음 단계를 도시한 배치도이고,
도 10b는 도 10a에서 Xb - Xb' 선을 따라 절단한 단면도이다.
이러한 과제를 달성하기 위하여 본 발명에서는 데이터 배선 형성시 식각용 마스크로 리플로우가 가능한 유기막 패턴을 사용하고, 유기막 패턴을 리플로우(reflow)하여 보호막을 완성하고, 반도체층을 데이터 배선 밖으로 튀어나오도록 형성한다.
본 발명에 따르면, 먼저 절연 기판 위에 게이트선 및 이와 연결된 게이트 전극을 포함하는 게이트 배선을 형성하고, 게이트 절연막, 반도체층 및 데이터 도전체층을 차례로 적층하고 데이터 도전체층 상부에 리플로우가 가능한 유기막 패턴을 형성한다. 이어, 유기막 패턴을 마스크로 데이터 도전체층을 식각하여 게이트선과 교차하는 데이터선, 데이터선과 연결되어 있으며 게이트 전극에 인접하는 소스 전극 및 게이트 전극에 대하여 소스 전극의 맞은 편에 위치하는 드레인 전극을 포함하는 데이터 배선을 형성하고 유기막 패턴을 리플로우하여 보호막을 형성한다. 다음, 보호막을 마스크로 드러난 반도체층을 식각한 후 감광막을 이용한 사진 공정으로 보호막을 패터닝하여 드레인 전극을 드러내며 드레인 전극과 연결되는 화소 전극을 형성한다.
또한 본 발명에 따른 다른 제조 방법에서는, 먼저 절연 기판 위에 게이트선 및 이와 연결된 게이트 전극을 포함하는 게이트 배선을 형성하고, 게이트 절연막, 반도체층 및 데이터 도전체층을 차례로 적층하고 데이터 도전체층 상부에 리플로우가 가능한 유기막 패턴을 형성한다. 이어, 유기막 패턴을 마스크로 데이터 도전체층을 식각하여 게이트선과 교차하는 데이터선, 데이터선과 연결되어 있으며 게이트 전극에 인접하는 소스 전극 및 게이트 전극에 대하여 소스 전극의 맞은 편에 위치하는 드레인 전극을 포함하는 데이터 배선을 형성한다. 다음, 유기막 패턴을 리플로우하여 데이터 배선 및 서로 이웃하는 데이터 사이의 게이트선을 덮는 보호막을 형성하고, 감광막을 이용한 패터닝 공정으로 드레인 전극을 드러내는 동시에 게이트선 상부의 반도체층을 분리한다. 보호막으로 가리지 않는 반도체층을 식각하여 반도체 패턴을 완성한다. 다음, 드레인 전극을 드러내고 드레인 전극과 연결되는 화소 전극을 형성한다.
이때, 데이터 도전체층과 반도체층 사이의 저항을 줄이기 위하여 이들 사이에 접촉층을 추가로 형성하는 단계를 더 포함하며, 데이터 배선을 형성한 다음, 데이터 배선으로 가리지 않는 접촉층을 제거하여 소스 및 드레인 전극 사이의 반도체층을 드러내는 단계를 더 포함한다.
한편, 게이트 배선은 게이트선에 연결되어 외부로부터 신호를 전달받는 게이트 패드를 더 포함하고, 데이터 배선은 데이터선에 연결되어 외부로부터 신호를 전달받는 데이터 패드를 더 포함하고, 드레인 전극을 드러낼 때 게이트 패드 및 데이터 패드도 함께 드러내는 단계를 더 포함하고, 게이트 패드 및 데이터 패드와 연결되며 화소 전극과 동일한 층으로 보조 게이트 패드 및 보조 데이터 패드를 형성하는 단계를 더 포함할 수 있다.
그러면, 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 액정 표시 장치 및 그 제조 방법에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
앞서 설명한 것처럼 본 발명에서는 데이터 배선 형성시 식각용 마스크로 유기막 패턴을 형성하고, 유기막 패턴을 리플로우하여 보호막을 형성함으로써 공정 수를 줄이는 동시에 보호막을 완만하게 형성하는 단차로 인한 취약한 구조를 개선할 수 있다.
도 1 및 도 2를 참고로 하여 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조에 대하여 상세히 설명한다.
도 1은 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고, 도 2는 도 1에 도시한 박막 트랜지스터 기판을 Ⅱ-Ⅱ' 선을 따라 잘라 도시한 단면도이다.
먼저, 절연 기판(10) 위에 알루미늄(Al) 또는 알루미늄 합금(Al alloy), 몰리브덴(Mo) 또는 몰리브덴-텅스텐(MoW) 합금, 크롬(Cr), 탄탈륨(Ta) 등의 금속 또는 도전체로 만들어진 게이트 배선이 형성되어 있다. 게이트 배선은 가로 방향으로 뻗어 있는 주사 신호선 또는 게이트선(22), 게이트선(22)의 끝에 연결되어 있어 외부로부터의 주사 신호를 인가 받아 게이트선(22)으로 전달하는 게이트 패드(26) 및 게이트선(22)의 분지인 박막 트랜지스터의 게이트 전극(24)을 포함한다. 여기서, 후술할 화소 전극(84)과 게이트선(22)이 중첩되어 화소의 전하 보존 능력을 향상시키는 유지 축전기를 이루며, 유지 용량이 충분하지 않을 경우 후술할 화소 전극(82)과 중첩되는 유지 전극선이 필요하다면 게이트 배선과 동일한 층으로 추가될 수 있다.
게이트 배선(22, 24, 26)은 단일층으로 형성될 수도 있지만, 이중층이나 삼중층으로 형성될 수도 있다. 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 만드는 것이 바람직하며, Cr/Al(또는 Al 합금)의 이중층 또는 Al/Mo의 이중층이 그 예이다.
게이트 배선(22, 24, 26) 위에는 질화규소(SiNx) 따위로 이루어진 게이트 절연막(32)이 형성되어 게이트 배선(22, 24, 26)을 덮고 있으며, 게이트 절연막(32)에는 게이트 패드(26)를 드러내는 접촉 구멍(73)이 형성되어 있다.
게이트 절연막(32) 위에는 수소화된 비정질 규소(hydrogenated amorphous silicon) 따위의 반도체로 이루어진 반도체 패턴(44)이 형성되어 있으며, 반도체 패턴(44) 위에는 인(P) 따위의 n형 불순물로 고농도로 도핑되어 있는 비정질 규소 따위로 이루어진 저항성 접촉층(ohmic contact layer) 패턴 또는 중간층 패턴(52, 54, 56, 58)이 형성되어 있다.
접촉층 패턴(52, 54, 56, 58) 위에는 Mo 또는 MoW 합금, Cr, Al 또는 Al 합금, Ta 따위의 도전 물질로 이루어진 데이터 배선이 형성되어 있다. 데이터 배선은 세로 방향으로 형성되어 있는 데이터선(62), 데이터선(62)의 한쪽 끝에 연결되어 외부로부터의 화상 신호를 인가 받는 데이터 패드(68), 그리고 데이터선(62)의 분지인 박막 트랜지스터의 소스 전극(64)을 포함하며, 또한 데이터 배선(62, 64, 68)과 분리되어 있으며 게이트 전극(24) 또는 박막 트랜지스터의 채널부에 대하여 소스 전극(66)의 반대쪽에 위치하는 박막 트랜지스터의 드레인 전극(68)도 포함한다.
데이터 배선(62, 64, 66, 68)도 게이트 배선(22, 24, 26)과 마찬가지로 단일층으로 형성될 수도 있지만, 이중층이나 삼중층으로 형성될 수도 있다. 물론, 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 만드는 것이 바람직하다.
접촉층 패턴(52, 54, 56, 58)은 그 하부의 반도체 패턴(44)과 그 상부의 데이터 배선(62, 64, 66, 68)의 접촉 저항을 낮추어 주는 역할을 하며, 데이터 배선(62, 64, 66, 68)과 완전히 동일한 형태를 가진다. 여기서, 반도체 패턴(44)은 그 상부의 데이터 배선(62, 64, 66, 68) 밖으로 튀어나오도록 형성되어 있으며, 소스 전극(64)과 드레인 전극(66) 사이에서는 접촉층 패턴(54, 56)과 달리 끊어지지 않고 연결되어 박막 트랜지스터의 채널을 생성한다.
데이터 배선(62, 64, 66, 68) 및 데이터 배선으로 가리지 않는 반도체층(44) 상부에는 반도체층(44)과 동일한 모양으로 보호막(74)이 형성되어 있으며, 보호막(74)에는 드레인 전극(66) 및 데이터 패드(68)를 드러내는 접촉 구멍(71, 75)이 형성되어 있다. 여기서, 보호막(70)은 리플로우가 가능한 아크릴계 따위의 유기 물질로 이루어져 있으며, 도 2에서 보는 바와 같이, 완만한 경사는 가지는 모양으로 형성되어 있다.
보호막(74) 위에는 박막 트랜지스터로부터 화상 신호를 받아 상판의 전극과 함께 전기장을 생성하는 화소 전극(84)이 형성되어 있다. 화소 전극(84)은 ITO(indium tin oxide) 따위의 투명한 도전 물질로 만들어지며, 접촉 구멍(71)을 통하여 드레인 전극(66)과 물리적·전기적으로 연결되어 화상 신호를 전달받는다. 한편, 데이터 패드(68) 위에는 접촉 구멍(75)을 통하여 연결되는 보조 데이터 패드(88)가 형성되어 있으며, 게이트 절연막(32) 위에는 접촉 구멍(73)을 통하여 연결된 보조 게이트 패드(86)가 형성되어 있다. 이들(86, 88)은 화소 전극(84)과 동일한 물질로 이루어져 있으며 패드(26, 68)와 외부 회로 장치와의 접착성을 보완하고 패드를 보호하는 역할을 하는 것으로 필수적인 것은 아니며, 이들의 적용 여부는 선택적이다.
여기에서는 화소 전극(84)의 재료의 예로 투명한 ITO를 들었으나, 반사형 액정 표시 장치의 경우 불투명한 도전 물질을 사용하여도 무방하다.
그러면, 본 발명의 제1 실시예에 따른 액정 표시 장치용 기판의 제조 방법에 대하여 도 3a 내지 6b와 앞서의 도 1 내지 도 2를 참고로 하여 상세히 설명한다.
먼저, 도 3a 내지 3b에 도시한 바와 같이, 금속 따위의 도전체층을 스퍼터링 따위의 방법으로 1,000 Å 내지 3,000 Å의 두께로 증착하고 첫째 마스크를 이용하여 건식 또는 습식 식각하여, 기판(10) 위에 게이트선(22), 게이트 패드(26) 및 게이트 전극(24)을 포함하는 게이트 배선을 형성한다.
다음, 도 4에 도시한 바와 같이, 게이트 절연막(32), 반도체인 비정질 규소층(40), 접촉층인 도핑된 비정질 규소층을 화학 기상 증착법을 이용하여 각각 1,500 Å 내지 5,000 Å, 500 Å 내지 2,000 Å, 300 Å 내지 600 Å의 두께로 연속 증착한다.
이어, 금속 따위의 도전체층을 스퍼터링 등의 방법으로 1,500 Å 내지 3,000 Å의 두께로 증착한 다음 그 위에 리플로우가 가능한 유기막을 도포한 후, 두 번째 마스크인 데이터 배선용 마스크를 이용한 패터닝 공정을 통하여 유기막 패턴(72, 76, 78)을 형성한다. 이때, 유기막은 통상의 유기 절연막으로서, 사진 공정에서 노광을 통하여 현상이 가능한 감광성 레지스트의 역할을 하는 물질을 사용하는 것이 좋다. 다음, 유기막 패턴(72, 76, 78)으로 가리지 않는 도전체층 및 도핑된 비정질 규소층을 차례로 식각하여 데이터선(62), 소스 및 드레인 전극(64, 66) 및 데이터 패드(68)로 이루어진 데이터 배선 및 그 하부의 접촉층 패턴(52, 54, 56, 58)을 형성한다.
다음, 도 5a 및 도 5b에 도시한 바와 같이, 유기막 패턴(72, 74, 78)을 리플로우시켜 유기막이 없는 부분으로 얇게 흘러내리도록 하여 소스 및 드레인 전극(63, 64) 사이의 비정질 규소층(40), 데이터 배선(62, 64, 66, 68) 및 접촉층 패턴(52, 54, 56, 58)을 덮는 보호막(74)을 형성하고, 보호막(74)으로 가리지 않는 반도체층(40)을 식각하여 반도체 패턴(44)을 완성한다.
이때, 반도체 패턴(46)은 보호막(76)과 동일한 모양으로 데이터 배선(62, 63, 64, 66) 밖으로 튀어나오도록 형성된다.
이어, 도 6a 및 도 6b에서 보는 바와 같이, 감광막을 이용한 패터닝 공정으로 보호막(74) 및 게이트 절연막(32)을 패터닝하여 드레인 전극(64), 게이트 패드(26) 및 데이터 패드(68)를 드러내는 접촉 구멍(71, 73, 75)을 각각 형성한다.
마지막으로, 도 1 내지 도 2에 도시한 바와 같이, 400 Å 내지 500 Å 두께의 ITO층을 증착하고 네 번째 마스크를 사용하여 식각하여 화소 전극(84), 보조 게이트 패드(86) 및 보조 데이터 패드(88)를 형성한다.
이와 같이 본 실시예에서는 데이터 배선(62, 64, 66, 68)과 그 하부의 접촉층 패턴(52, 54, 56, 58), 반도체 패턴(44) 및 보호막(74)을 하나의 마스크를 이용하여 형성함으로써 마스크의 수를 최소화할 수 있다. 반도체 패턴(44)을 데이터 배선(62, 64, 66, 68) 밖으로 튀어나도록 형성하고 보호막(74)을 완만하게 형성함으로써 상부에 형성되는 화소 전극(84)의 취약한 구조를 개선할 수 있다.
본 발명의 제1 실시예에서는 보호막(74)으로 드러난 비정질 규소층(40)을 식각하여 반도체 패턴(44)을 형성하였지만, 접촉 구멍(71, 73, 75)을 형성할 때 반도체 패턴을 형성할 수도 있으며, 데이터 배선과 동일한 층에 유지용 전극을 추가할 수도 있다. 이에 대한 상세한 설명은 제2 실시예를 통하여 설명하기로 한다.
도 7a, 도 9a 및 10a는 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법을 도시한 배치도이고, 도 7b, 도 9b 및 도 10b는 도 7a, 도 9a 및 도 10b에서 VIIb-VIIb', IXb-IXb' 및 X-Xb' 선을 따라 각각 절단한 단면도이고, 도 8은 도 7b의 다음 단계에서 도시한 단면도이다.
도 7a 및 도 7b에서 보는 바와 같이, 게이트 배선(22, 24, 26), 데이터 배선(62, 64, 66, 68) 및 보호막(74)을 형성하는 공정까지는 제1 실시예와 유사하다.
하지만, 데이터 배선(62, 64, 66, 68)과 동일한 층에 유지용 전극(67)이 추가로 형성되어 있으며, 그 하부에 접촉층(57) 또한 추가로 형성되어 있고 보호막(74)도 유지용 전극(67) 상부에도 추가되어 있다. 이때, 추가된 유지용 전극(67)의 상부에 형성된 보호막(74)은 리플로우하는 단계에서 게이트 배선(22, 24)의 상부에도 새롭게 형성되어 게이트 배선(22, 24)의 대부분을 덮게 된다.
이어, 도 8에서 보는 바와 같이, 셋째 마스크를 이용한 사진 공정으로 보호막(74) 및 반도체층(40)의 상부에 드레인 전극(66), 데이터선(62)과 유지용 전극(67) 사이의 게이트선(22), 데이터 패드(68) 및 유지용 전극(67) 상부의 보호막(74)과 게이트 패드(26) 및 화소 상부의 반도체층(40)을 노출시키는 감광막 패턴(1000)을 형성한다.
다음, 감광막 패턴(1000)을 식각 마스크로 패터닝을 실시하여, 도 9a 및 도 9b에서 보는 바와 같이, 게이트 패드(26), 데이터 패드(68), 드레인 전극(66) 및 유지용 전극(67)을 드러내는 접촉 구멍(71, 73, 75, 70)을 형성하는 동시에 화소에는 기판(10)을 드러내는 개구부(79)를 형성한다. 이때, 반도체인 비정질 규소가 게이트선(22)의 상부에 잔류하여 기생 채널이 형성되면 서로 이웃하는 데이터선에 인가되는 데이터 신호가 왜곡되거나 누설 전류가 발생하기 때문에, 서로 이웃하는 데이터선(62) 사이의 게이트선(22)상부의 반도체층(42)을 분리하며 게이트 절연막(32)을 드러내는 개구부(77)를 유지용 전극(67)과 데이터선(62) 사이에 형성한다.
마지막으로, 도 10a 및 도 10b에서 보는 바와 같이 제1 실시예와 유사하게 400 Å 내지 500 Å 두께의 ITO층을 증착하고 네 번째 마스크를 사용하여 식각하여 화소 전극(84), 보조 게이트 패드(86) 및 보조 데이터 패드(88)를 형성한다. 이때, 화소 전극(84)은 게이트선(22) 상부까지 연장되도록 형성하여 접촉 구멍(70)을 통해 유지용 전극(67)과 연결되도록 형성한다.
이와 같이, 본 발명에 따르면 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에서 보호막을 리플로우되는 유기막으로 형성하고 보호막을 마스크로 반도체 패터닝하거나 접촉 구멍을 형성하는 동시에 반도체 패턴을 형성함으로써 마스크의 수를 효과적으로 줄이면서도 형성되는 막들의 취약한 구조를 개선할 수 있다.
Claims (10)
- 절연 기판 위에 게이트선 및 이와 연결된 게이트 전극을 포함하는 게이트 배선을 형성하는 단계,상기 게이트 배선을 덮는 게이트 절연막을 적층하는 단계,상기 게이트 절연막 위에 반도체층을 적층하는 단계,상기 반도체층 상부에 도전체층을 적층하는 단계,상기 도전체층 상부에 리플로우가 가능한 유기막 패턴을 형성하는 단계,상기 유기막 패턴을 마스크로 상기 도전체층을 식각하여 동일한 층으로 서로 분리되어 있는 소스 전극 및 드레인 전극과, 상기 소스 전극과 연결된 데이터선을 포함하는 데이터 배선을 형성하는 단계,상기 유기막 패턴을 리플로우시켜 상기 데이터 배선을 덮으며, 상기 소스 및 드레인 전극 사이 및 상기 데이터 배선의 가장자리에 인접한 상기 반도체층을 덮는 보호막을 형성하는 단계,상기 보호막으로 가리지 않는 상기 반도체층을 식각하는 단계,상기 드레인 전극을 드러내는 단계,상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제1항에서,상기 데이터 배선, 상기 보호막 및 상기 반도체층을 하나의 마스크를 사용하여 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제2항에서,상기 반도체층은 상기 데이터 배선 밖으로 튀어나오도록 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제1항에서,상기 게이트 배선은 상기 게이트선에 연결되어 외부로부터 신호를 전달받는 게이트 패드를 더 포함하고, 상기 데이터 배선은 상기 데이터선에 연결되어 외부로부터 신호를 전달받는 데이터 패드를 더 포함하며,상기 드레인 전극을 드러내는 단계에서 보호막 및 상기 게이트 절연막을 식각하여 상기 게이트 패드 및 상기 데이터 패드를 노출시키는 단계를 더 포함하며,상기 게이트 패드 및 상기 데이터 패드와 연결되며 상기 화소 전극과 동일한 층으로 보조 게이트 패드 및 보조 데이터 패드를 형성하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제1항에서,상기 반도체층과 상기 도전체층 사이에 저항성 접촉층을 형성하는 단계,상기 데이터 배선 형성 단계 이후, 상기 데이터 배선으로 가리지 않는 상기 접촉층을 식각하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 절연 기판 위에 게이트선 및 이와 연결된 게이트 전극을 포함하는 게이트 배선을 형성하는 단계,상기 게이트 배선을 덮는 게이트 절연막을 적층하는 단계,상기 게이트 절연막 위에 반도체층을 적층하는 단계,상기 반도체층 상부에 도전체층을 적층하는 단계,상기 도전체층 상부에 리플로우가 가능한 유기막 패턴을 형성하는 단계,상기 유기막 패턴을 마스크로 상기 도전체층을 식각하여 동일한 층으로 서로 분리되어 있는 소스 전극 및 드레인 전극과, 상기 소스 전극과 연결된 데이터선을 포함하는 데이터 배선을 형성하는 단계,상기 유기막 패턴을 리플로우시켜 상기 데이터 배선을 덮으며, 상기 소스 및 드레인 전극 사이 및 상기 데이터 배선의 가장자리에 인접한 상기 반도체층 및 서로 이웃하는 상기 데이터선 사이의 상기 게이트선을 덮는 보호막을 형성하는 단계,상기 드레인 전극과 서로 이웃하는 상기 데이터선 사이의 상기 게이트선 상부의 상기 보호막을 드러내는 감광막 패턴을 형성하는 단계,상기 보호막을 패터닝하여 상기 드레인 전극을 드러내는 동시에 서로 이웃하는 상기 데이터선 사이의 상기 게이트선 상부의 상기 반도체층을 분리하는 단계,상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제6항에서,상기 데이터 배선 및 상기 보호막 형성은 하나의 마스크를 사용하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제7항에서,상기 반도체층은 상기 데이터 배선 밖으로 튀어나오도록 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제8항에서,상기 데이터선과 동일한 층에 상기 데이터선과 분리되어 형성되어 있으며, 상기 게이트선과 중첩되어 있는 유지용 전극을 더 포함하며,상기 드레인 전극을 드러내는 단계에서 상기 유지용 전극을 노출시키는 단계를 더 포함하며,상기 화소 전극과 유지용 전극을 연결하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제9항에서,상기 드레인 전극을 드러내는 단계에서 상기 반도체층 및 상기 게이트 절연막도 함께 패터닝하여 상기 게이트선과 상기 데이터선으로 둘러싸인 화소의 상기 기판을 드러내는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990001787A KR100580398B1 (ko) | 1999-01-21 | 1999-01-21 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990001787A KR100580398B1 (ko) | 1999-01-21 | 1999-01-21 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000051370A true KR20000051370A (ko) | 2000-08-16 |
| KR100580398B1 KR100580398B1 (ko) | 2006-05-15 |
Family
ID=19571952
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990001787A KR100580398B1 (ko) | 1999-01-21 | 1999-01-21 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100580398B1 (ko) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100442556B1 (ko) * | 2001-07-03 | 2004-07-30 | 엔이씨 엘씨디 테크놀로지스, 엘티디. | 액정표시장치의 제조방법 |
| KR100729768B1 (ko) * | 2001-03-12 | 2007-06-20 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
| US7960199B2 (en) | 2004-06-25 | 2011-06-14 | Lg Display Co., Ltd. | Thin film transistor (TFT) array substrate and fabricating method thereof that protect the TFT and a pixel electrode without a protective film |
| KR101121620B1 (ko) * | 2004-06-05 | 2012-02-28 | 엘지디스플레이 주식회사 | 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법 |
| US8530268B2 (en) | 2010-08-24 | 2013-09-10 | Samsung Display Co., Ltd. | Organic light-emitting display device and method of manufacturing the same |
| KR20150038827A (ko) * | 2013-09-30 | 2015-04-09 | 엘지디스플레이 주식회사 | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101874038B1 (ko) | 2011-10-07 | 2018-08-03 | 삼성디스플레이 주식회사 | 어레이 기판 및 이의 제조 방법 |
| KR102197854B1 (ko) | 2014-05-13 | 2021-01-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터, 이를 포함하는 표시기판 및 이의 제조방법 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10153801A (ja) * | 1990-04-11 | 1998-06-09 | Seiko Epson Corp | 液晶パネルの製造方法 |
| KR100219480B1 (ko) * | 1995-11-29 | 1999-09-01 | 윤종용 | 박막트랜지스터 액정표시장치 및 그 제조방법 |
-
1999
- 1999-01-21 KR KR1019990001787A patent/KR100580398B1/ko not_active IP Right Cessation
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100729768B1 (ko) * | 2001-03-12 | 2007-06-20 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
| KR100442556B1 (ko) * | 2001-07-03 | 2004-07-30 | 엔이씨 엘씨디 테크놀로지스, 엘티디. | 액정표시장치의 제조방법 |
| KR101121620B1 (ko) * | 2004-06-05 | 2012-02-28 | 엘지디스플레이 주식회사 | 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법 |
| US7960199B2 (en) | 2004-06-25 | 2011-06-14 | Lg Display Co., Ltd. | Thin film transistor (TFT) array substrate and fabricating method thereof that protect the TFT and a pixel electrode without a protective film |
| KR101126396B1 (ko) * | 2004-06-25 | 2012-03-28 | 엘지디스플레이 주식회사 | 박막트랜지스터 어레이 기판 및 그 제조방법 |
| US8530268B2 (en) | 2010-08-24 | 2013-09-10 | Samsung Display Co., Ltd. | Organic light-emitting display device and method of manufacturing the same |
| KR20150038827A (ko) * | 2013-09-30 | 2015-04-09 | 엘지디스플레이 주식회사 | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100580398B1 (ko) | 2006-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7605875B2 (en) | Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same | |
| KR100980008B1 (ko) | 배선 구조, 이를 이용하는 박막 트랜지스터 기판 및 그제조 방법 | |
| JP4895102B2 (ja) | 薄膜トランジスタ表示板 | |
| KR100321925B1 (ko) | 4장의마스크를이용한액정표시장치용박막트랜지스터기판의제조방법및액정표시장치용박막트랜지스터기판 | |
| KR100372306B1 (ko) | 박막트랜지스터의제조방법 | |
| KR100580398B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100783702B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100646781B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 | |
| KR100740927B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 | |
| KR100330097B1 (ko) | 액정표시장치용박막트랜지스터기판및그제조방법 | |
| KR20010002661A (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100864490B1 (ko) | 배선의 접촉부 및 이를 포함하는 박막 트랜지스터 기판 | |
| KR20030055125A (ko) | 표시 장치용 박막 트랜지스터 표시판 및 그의 제조 방법 | |
| KR20010091686A (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR20000026540A (ko) | 4장의 마스크를 이용한 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 및 액정 표시 장치용박막 트랜지스터 기판 | |
| KR100796746B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR100695295B1 (ko) | 배선 구조, 이를 이용한 박막 트랜지스터 기판 및 그 제조방법 | |
| KR20000067257A (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 | |
| KR100750919B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR20010009268A (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100878263B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100777694B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR20080044986A (ko) | 어레이 기판 및 이의 제조 방법 | |
| KR100729776B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100670050B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130430 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20140430 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20150430 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20180502 Year of fee payment: 13 |
|
| EXPY | Expiration of term |