KR100219480B1 - 박막트랜지스터 액정표시장치 및 그 제조방법 - Google Patents
박막트랜지스터 액정표시장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR100219480B1 KR100219480B1 KR1019960013912A KR19960013912A KR100219480B1 KR 100219480 B1 KR100219480 B1 KR 100219480B1 KR 1019960013912 A KR1019960013912 A KR 1019960013912A KR 19960013912 A KR19960013912 A KR 19960013912A KR 100219480 B1 KR100219480 B1 KR 100219480B1
- Authority
- KR
- South Korea
- Prior art keywords
- metal layer
- layer
- gate
- forming
- pattern
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 13
- 239000010409 thin film Substances 0.000 title claims description 29
- 238000004519 manufacturing process Methods 0.000 title description 17
- 229910052751 metal Inorganic materials 0.000 claims abstract description 106
- 239000002184 metal Substances 0.000 claims abstract description 106
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 38
- 238000000034 method Methods 0.000 claims abstract description 20
- 238000001039 wet etching Methods 0.000 claims abstract description 9
- 239000010408 film Substances 0.000 claims description 32
- 239000004065 semiconductor Substances 0.000 claims description 21
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 19
- 229910000838 Al alloy Inorganic materials 0.000 claims description 16
- 238000002161 passivation Methods 0.000 claims description 13
- 239000011521 glass Substances 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 12
- 229910052804 chromium Inorganic materials 0.000 claims description 11
- 239000011651 chromium Substances 0.000 claims description 11
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 10
- 229910052750 molybdenum Inorganic materials 0.000 claims description 7
- 229910052719 titanium Inorganic materials 0.000 claims description 7
- 239000010936 titanium Substances 0.000 claims description 7
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 6
- 239000011733 molybdenum Substances 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 4
- 239000007772 electrode material Substances 0.000 abstract description 6
- 238000001312 dry etching Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 98
- 150000004767 nitrides Chemical class 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Nonlinear Science (AREA)
- Ceramic Engineering (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
5매 마스크를 사용하여 제조된 액정표시장치의 게이트 전극패턴의 언더컷을 제거하기 위해, 게이트전극 물질층 및 패턴화된 캡층 금속층상에 형성된 포토레지스트를 리플로시켜 게이트전극을 습식식각하는 방법, 게이트전극 물질층 및 캡핑 금속층 양자를 건식식각하는 방법 및 게이트전극 물질층의 1차 습식식각-캡핑 금속층의 습식식각-게이트전극 물질층의 2차 습식식각하는 게이트 전극 형성방법이 개시되어 있다.
Description
제 1a도 내지 제 5b도는 액정표시장치의 제조단계를 나타내는 단면도들이다.
제 6도는 제 1a 및 1b도의 게이트전극의 실제단면을 나타낸다.
제 7내지 제 9도는 본 발명에 따라 제조된 게이트전극을 나타내는 단면도들이다.
제 10도 내지 제 13도는 제 7도의 게이트전극을 형성하는 단계를 나타내는 단면도들이다.
제 14도 내지 제 16도는 제 8도의 게이트전극을 형성하는 단계를 나타내는 단면도들이다.
제 17도 내지 제 18도는 제 9도의 게이트전극 패턴을 형성하는 단계를 나타내는 단면도들이다.
제 19도 내지 제 2도는 제 9도의 게이트전극을 형성하는 다른 단계를 나타내는 단면도들이다.
본 발명은 박막트랜지스터 액정표시장치 및 그 제조방법에 관한 것으로서, 특히 게이트패드콘택부 및 박막트랜지스터부의 게이트 전극 및 그 제조방법에 관한 것이다.
박막트랜지스터를 능동소자로 사용하는 박막트랜지스터 액정표시장치(TFT-LCD)는 저소비전력, 저전압 구동력, 박막형, 경량의 장점을 지니고 있어, 특히 주로 노트북형 PC와 같은 사무기기 등에 널리 적용되고 있으며, 그 표시화면이 점차 대형화되어 감으로써 대량의 정보를 한 화면에 나타낼 수 있도록 향후 벽결이용 TV에까지 그 적용범위가 확대될 것으로 기대되고 있다.
한편, TFT는 일반 트랜지스터에 비해 매우 얇으므로 이의 제조공정은 일반 트랜지스터의 제조공정에 비해 복잡하여 생산성이 낮고 제조단가가 높다. 그러므로 TFT의 생산성을 높이고 단가를 낮추기 위한 방법이 연구되고 있으며, 그 중의 하나가 제조공정 중에 사용되는 마스크 패턴의 매수를 줄이는 것이다.
종래에는 액정표시장치의 TFT를 제조하기 위해 7개의 마스크를 사용하였으며, TFT의 게이트전극을 순수 알루미늄으로 사용하였다. 그런데, 게이트전극 형성 후, 나이트라이드막, 진성 비정질실리콘층 및 N+비정질실리콘층의 게이트전극 절연층, 반도체층 및 오믹층의 3층막을 형성하는 도중 고온 열처리 하게 되면, 게이트 전극에 힐록(Hillock)이 발생할 가능성이 커진다. 또한, 매 제조단계 마다 마스크가 사용되어 공정이 복잡하고 생산성이 감소하여 제품의 제조단가를 높이는 문제점이 있었다. 이에 출원인은 위의 문제점들을 해결하기 위해 알루미늄 합금을 게이트 전극에 채용하고 게이트 전극 상부에 캐핑 금속층을 형성하며 패시베이션공정과 콘택포토 공정을 동시에 진행하여 마스크의 수를 7개에서 5개로 줄인 제조방법을 대한민국 특허출원 95-42618호에서 제안한 바 있다.
제 1A도 내지 제 5B도 및 제 6도를 참고로 5매 마스크 TFT-LCD의 제조방법을 설명한다.
참조번호 51은 유리기판을, 53은 게이트전극을, 55는 캡핑금속층을, 57는 절연막을, 59는 비정질실리콘막을, 61은 불순물이 도핑된 비정질실리콘막을, 63은 소오스/드레인을, 65, 69는 콘택을, 67은 보호막을, 71은 투명도전막을 나타낸다. 제 1A, 2A, 3A, 4A 및 5A도는 게이트패드콘택부를 제 1B, 2B, 3B, 4B 및 5B는 TFT부를 나타낸다.
제 1A도 및 제 1B도에서, 유리기판(51) 상에 게이트 전극(53)과 게이트전극 상에 형성된 캡핑금속층(55)을 형성한다. 게이트 전극으로 알루미늄 합금을 사용하며, 구체적으로 Al-Nd 또는 Al-Ta을 사용할 수 있으며, 캡핑금속층(55)으로 Cr, Mo 및 Ti로 구성된 그룹 중에 선택된 어느 한 금속을 사용한다. 이때, 게이트전극과 캡핑금속층은 하나의 포토레지스트 마스크(제 1마스크)를 사용하여 습식식각된다.
제 2A도 및 제 2B도에서, 결과물 전면에 절연막인 나이트라이드막(57)이 형성된다. 다음 게이트패드콘택부를 마스킹하는 포토레지스트를 마스크(제 2마스크)로 사용하여 TFT부의 나이트라이드막(57) 상에 진성 비정질실리콘층(59) 및 N+비정질실리콘층(61)을 순차적으로 형성한다.
제 3A도 및 제 3B도에서, TFT부의 N+비정질실리콘층(61) 상에 소오스/드레인 층으로 크롬층(63)을 형성한 뒤 포토레지스트를 마스크(제 3마스크)로 이용하여 콘택(65)을 구비한 소오스/드레인 영역(63)을 형성한다.
제 4A도 및 제 4B도에서, 결과물 전면에 보호막(67)을 형성한 뒤, 포토레지스트로 된 마스크(제 4마스크)를 사용하여 습식식각하여 콘택(68, 69)을 형성한다. 이때, 게이트 콘택 패드부의 보호막과 나이트라이드막(57)을 동시에 식각된다.
제 5A도 및 제 5B도에서, 상기 보호막 상면에 투명도전막인 ITO를 형성하고 투명도전막과 게이트패드의 콘택과의 연결 및 TFT부의 소오스/드레인과의 연결을 위해 포토레지스트를 마스크(제 5마스크)로 이용하여 패터닝된 투명도전막(71)을 형성한다.
그런데, 게이트전극과 갭핑금속층은 하나의 마스크를 사용하여 습식식각되므로, 제 6도에 나타난 바와 같이 게이트전극에 언더컷이 생긴다. 따라서, 후속되는 절연막인 나이트라이드막(57) 증착시 절연막의 스텝커버리지가 불량하게 되어 절연막의 절연특성이 저하된다.
따라서, 본 발명의 목적은 언더컷이 생기지 않는 게이트전극을 갖는 박막트랜지스터 액정표시장치 및 제조하는 방법을 제공함에 있다.
본 발명의 목적을 달성하기 위한 유리기판상에 박막트랜지스터영역과 패드영역을 갖는 박막트랜지스터 액정표시장치는,
상기 박막트랜지스터 영역에,
제1 금속층 및 제2 금속층으로 이루어져 있고, 상기 제2 금속층은 캡핑금속층으로 형성되어 있으며 상기 제2 금속층은 상기 제1 금속층과 거의 동일하거나 작게 형성되어 있는 것을 특징으로 하는 게이트전극;
상기 게이트전극을 덮고 있는 게이트절연막;
상기 게이트절연막위에 형성되어 있는 비정질 실리콘 반도체층;
상기 비정질 실리콘 반도체층위에 형성되어 있으며, 상기 게이트전극의 상부에 상기 비정질실리콘 반도체층의 표면을 노출하는 콘택홀을 갖는 N+비정질 실리콘층;
상기 N+비정질 실리콘층위에 형성되어 있는 소오스전극 및 드레인 전극;
상기 드레인 전극, 상기 소오스전극 및 노출된 상기 비정질 실리콘 반도체층을 덮고 있으며, 상기 드레인전극의 일부를 노출하는 콘택홀을 갖는 보호막; 및
상기 보호막의 콘택홀을 통하여 상기 드레인전극과 접촉하는 화소전극을 구비하고,
상기 패드영역에는,
제1 금속층 및 제2 금속층으로 이루어져 있고, 상기 제2 금속층은 캡핑금속층으로 형성되어 있으며 상기 제2 금속층은 상기 제1 금속층과 거의 동일하거나 작게 형성되어 있는 것을 특징으로 하는 게이트패드;
상기 게이트패드를 덮고 있으며, 상기 게이트 패드의 일부를 노출하는 콘택홀을 갖는 게이트절연막;
상기 게이트절연막위에 형성되어 있으며, 상기 게이트절연막과 동일한 콘택홀을 갖는 보호막; 및
상기 콘택홀을 통하여 상기 게이트 패드와 접촉되는 화소전극을 구비한다.
이때, 상기 제1 금속층은 알루미늄 합금으로 이루어지는 것이 바람직하다. 또한, 상기 제2 금속층은 크롬, 몰리브덴, 또는 티타늄으로 이루어지는 것이 바람직하다. 또한, 상기 화소전극은 ITO로 이루어지는 것이 바람직하다.
본 발명의 상기 다른 목적을 달성하기 위한 박막트랜지스터 액정표시장치의 제조방법은,
유리기판상에 제1 금속층과 제2 금속층을 연소적으로 형성하는 단계;
상기 제2 금속층상에 포토레지스트막 패턴을 형성한 후, 상기 포토레지스트막 패턴을 마스크로 하여 상기 제2 금속층을 습식식각함으로써 상기 제2 금속층을 패터닝하는 단계;
상기 포토레지스트막 패턴을 리플로시키는 단계;
상기 포토레지스트막 패턴을 마스크로 하여 상기 제1 금속층을 습식식각하여 상기 제1 금속층을 패터닝함으로써, 박막트랜지스터 영역의 게이트전극 및 패드 영역의 게이트 패드를 형성하는 단계;
상기 게이트전극 및 상기 게이트 패드상에 게이트 절연막을 형성하는 단계;
상기 박막트랜지스터 영역의 상기 게이트 절연막상에 반도체층 패턴을 형성하는 단계;
상기 박막트랜지스터 영역에 있어서 상기 반도체층 패턴상의 소정 영역에 금속층 패턴으로 이루어지는 소스전극 및 드레인 전극을 형성하는 단계;
상기 소오스전극, 상기 드레인전극 및 상기 반도체층 패턴에 접촉하고, 상기 게이트 패드 및 상기 드레인전극을 노출하는 콘택홀들을 갖는 보호막 패턴을 형성하는 단계;
상기 패드영역에서의 상기 게이트 패드를 노출하는 콘택홀 내부의 상기 게이트절연막을 제거하여 상기 제2 금속층을 노출하는 단계; 및
상기 드레인 전극에 접촉하는 화소전극을 형성하는 단계를 구비한다.
따라서, 5매 마스크를 사용하는 TFT-LCD의 게이트전극이 언더컷되지 않아 게이트전극 상부에 형성되는 절연막의 특성이 저하되는 것을 방지할 수 있다.
이하 본 발명을 제7도 내지 22도를 참조로 상세히 설명한다.
제 7도는 포토레지스트를 리플로시켜 게이트전극을 습식식각한 경우의 게이트전극과 캡핑 금속층의 구조를 나타내는 단면도로 게이트전극이 캡핑 금속층보다 폭이 넓으며, 제 8도는 게이트전극을 건식식각한 경우의 게이트전극과 캡핑 금속층의 구조를 나타내는 단면도로 양 층의 폭은 거의 같으며, 제 9도는 게이트전극과 캡핑 금속층을 3회 습식식각한 경우의 게이트전극과 캡핑 금속층의 구조를 나타내는 단면도로 게이트전극이 캡핑 금속층보다 폭이 넓다. 따라서, 게이트전극의 언더컷은 발생되지 않음을 알 수 있다. 여기서 참조번호 81, 101 및 121은 유리기판을, 참조번호 83, 103 및 123은 게이트전극을, 참조번호 85, 105 및 125는 캡핑 금속층을 나타낸다.
제 10도 내지 제 13도는 제 7도의 게이트전극을 형성하는 단계를 나타내는 단면도들이다.
유리기판(81) 상에 도전층인 게이트전극물질로 사용되는 2000∼4000Å 인 Al-Nd 또는 Al-Ta 등의 알루미늄 합금층(82) 및 캡핑 금속층으로 사용되는 500∼2000Å인 크롬층(84)을 형성한다(제 10도). 크롬층 이외에 몰리브텐 또는 티타늄을 사용할 수도 있다. 다음, 포토레지스트 패턴(87)을 형성하고 이를 마스크로 이용하여 상기 크롬층(84)을 습식식각하여 캡핑 금속층(85)을 형성한다(제 11도). 상기 크롬층은 습식으로 과도식각되어 충분한 언더컷이 생기도록 한다. 다음, 포토 레지스트의 열적 안정성을 이용하여 포토 레지스트가 리플로우 되는 온도 약 100℃이상으로 가열하여 캡핑 금속층이 리플로우된 포토 레지스트(87a)에 의해 완전히 덮히도록 한다(제 12도). 이때 리플로우 특성을 좋게 하기 위해 다단계로 열처리를 할 수 있다. 상기 리플로우된 포토레지스트(87A)를 마스크로 이용하여 상기 알루미늄 합금층(82)을 습식식각하여 게이트 전극(83)을 형성한다(제 13도). 이후 포토레지스트를 제거한다.
제 14도 내지 제 16도는 본 발명의 제 8도 게이트전극의 제조방법을 나타내는 단면도들이다.
유리기판(101)상에 알루미늄 합급층(102), 갭핑 금속층(104) 및 포토레지스트(107)를 형성하는 것은 제 1실시예와 동일하다 (제 14도). 다음 상기 포토레지스트를 마스크로 이용하여 상기 캡핑 금속층(104)을 건식 또는 습식식각한다. 다음 포토 레지스트(107)를 제거한다. 포토레지스트는 이 단계에서 반드시 제거되어야 하는 것은 아니며, 알루미늄 합금층의 식각이 끝난 후에 제거될 수도 있다. 한편, 캡핑 금속층(104)을 습식식각할 경우는 언더컷이 생겨 추후에 식각되는 알루미늄 합금층의 폭을 좁힐 수 있으며, 이때 포토레지스트를 제거하지 않는 경우 포토레지스트의 리프팅을 방지하기 위해 베이킹을 할 수 있다(제 15도). 다음, 패턴화된 캡핑 금속층(104)을 마스크로 이용하여 상기 알루미늄 합금층(102)을 건식식각한다. 물론 포토 레지스트가 이전단계에서 제거되지 않은 경우는 포토레지스트가 마스크로 사용된다(제 16도).
제 17도 내지 제 18도는 제 8도의 게이트전극을 형성하는 다른 방법을 나타내는 단면도들이다.
유리기판(101)상에 알루미늄 합금층(102), 캡핑 금속층(104) 및 포토레지스트(107)를 형성하는 것은 제 1실시예와 동일하다. (제 17도). 다음 포토레지스트를 마스크로 이용하여 상기 알루미늄 합금층(102) 및 캡핑 금속층(104)을 건식식각하고 포토레지스트를 제거한다 (제 18도).
제 19도 내지 제 22도는 제 9도의 게이트전극의 제조방법을 나타내는 단면도들이다.
제 19도의 제조단계는 제 18도의 것과 동일하다. 상기 포토레지스트(127)를 마스크로 이용하여 상기 캡핑 금속층(122)을 습식식각한다(제 20도). 다음, 상기 알루미늄 합금층(122)을 습식식각하여 게이트전극(123)을 형성한다. 이때까지는 제 6도의 것과 같이 게이트전극에 언더컷이 생긴다(제 21도). 그러나 패턴화된 캡핑 금속층(123)을 재차 습식식각하면 게이트전극(123)의 폭이 상기 캡핑 금속층(125)의 것보다 넓게 되어 결과적으로 게이트전극의 언더컷이 제거된다(제 22도). 여기서, 게이트전극의 식각시 또는 캡핑 금속층의 2차 식각시에 포토레지스트의 리프팅이 발생할 경우를 고려해 캡핑 금속층(122)을 식각한 후 베이킹과정을 실시할 수 있다.
이상에서 살펴본 바와 같이, 게이트전극의 패턴의 크기가 게이트전극 상에 형성되는 캡핑 금속층 패턴의 크기와 거의 같거나 크므로 게이트전극의 언더컷이 발생하지 않는다. 따라서, 게이트 전극형성의 후속 공정인 게이트 절연막 증착시 상기 언더컷 현상으로 인한 단차 도포성(Step-Coverage)이 불량하게 되어 게이트 절연막의 절연 특성이 저하되는 것을 방지할 수 있다.
Claims (16)
- 유리기판상에 제1 금속층과 제2 금속층을 연속적으로 형성하는 단계;상기 제2 금속층상에 포토레지스트막과 패턴을 형성한 후, 상기 포토레지스트막 패턴을 마스크로 하여 상기 제2 금속층을 습식식각함으로써 상기 제2 금속층을 패터닝하는 단계;상기 포토레지스트막 패넌을 리플로시키는 단계;상기 포토레지스트막 패턴을 마스크로 하여 상기 제1 금속층을 습식식각하여 상기 제1 금속층을 패터닝함으로써, 박막트랜지스터 영역의 게이트전극 및 패드 영역의 게이트 패드를 형성하는 단계;상기 게이트전극 및 상기 게이트 패드상에 게이트 절연막을 형성하는 단계;상기 박막트랜지스터 영역의 상기 게이트 절연막상에 반도체층 패턴을 형성하는 단계;상기 박막트랜지스터 영역에 있어서 상기 반도체층 패턴상의 소정 영역에 금속층 패턴으로 이루어지는 소스전극 및 드레인 전극을 형성하는 단계;상기 소오스전극, 상기 드레인전극 및 상기 반도체층 패턴에 접촉하고, 상기 게이트 패드 및 상기 드레인전극을 노출하는 콘택홀들을 갖는 보호막 패턴을 형성하는 단계;상기 패드영역에서의 상기 게이트 패드를 노출하는 콘택홀 내부의 상기 게이트절연막을 제거하여 상기 제2 금속층을 노출하는 단계; 및상기 드레인 전극에 접촉하는 화소전극을 형성하는 단계를 구비하는 것을 특징으로 하는 박막트랜지스터 액정표시장치의 제조방법.
- 유리기판상에 제1 금속층과 제2 금속층을 연속적으로 형성하는 단계;상기 제2 금속층상에 포토레지스트막 패턴을 형성한 후, 상기 포토레지스트막 패턴을 마스크로 하여 상기 제2 금속층 및 상기 제1 금속층을 건식식각하여 상기 제2 금속층 및 상기 제1 금속층을 패터닝함으로써, 박막트랜지스터 영역의 게이트전극 및 패드 영역의 게이트 패드를 형성하는 단계;상기 게이트전극 및 상기 게이트 패드상에 게이트 절연막을 형성하는 단계;상기 박막트랜지스터 영역의 상기 게이트 절연막상에 반도체층 패턴을 형성하는 단계;상기 박막트랜지스터 영역에 있어서 상기 반도체층 패턴상의 소정 영역에 금속층 패턴으로 이루어지는, 소스전극 및 드레인 전극을 형성하는 단계;상기 소오스전극, 상기 드레인전극 및 상기 반도체층 패턴에 접촉하고, 상기 게이트 패드 및 상기 드레인전극을 노출하는 콘택홀들을 갖는 보호막 패턴을 형성하는 단계;상기 패드영역에서의 상기 게이트 패드를 노출하는 콘택홀 내부의 상기 게이트절연막을 제거하여 상기 제2 금속층을 노출하는 단계; 및상기 드레인 전극에 접촉하는 화소전극을 형성하는 단계를 구비하는 것을 특징으로 하는 박막트랜지스터 액정표시장치의 제조방법.
- 유리기판상에 제1 금속층과 제2 금속층을 연속적으로 형성하는 단계;상기 제2 금속층상에 포토레지스트막 패턴을 형성한 후, 상기 포토레지스트막 패턴을 마스크로 하여 상기 제2 금속층을 습식식각함으로써 상기 제2 금속층을 패터닝하는 단계;패터닝된 상기 제2 금속층을 마스크로 하여 상기 제1 금속층을 식각하여 상기 제1 금속층을 패터닝하는 단계;상기 제2 금속층을 습식식각하여 상기 제2 금속층의 폭이 상기 제1 금속층의 폭보다 작은, 박막트랜지스터 영역의 게이트전극 및 패드 영역의 게이트 패드를 형성하는 단계;상기 게이트전극 및 상기 게이트 패드상에 게이트 절연막을 형성하는 단계;상기 박막트랜지스터 영역의 상기 게이트 절연막상에 반도체층 패턴을 형성하는 단계;상기 박막트랜지스터 영역에 있어서 상기 반도체층 패턴상의 소정영역에 금속층 패턴으로 이루어지는 소스전극 및 드레인 전극을 형성하는 단계;상기 소오스전극, 상기 드레인전극 및 상기 반도체층 패턴에 접촉하고, 상기 게이트 패드 및 상기 드레인전극을 노출하는 콘택홀들을 갖는 보호막 패턴을 형성하는 단계;상기 패드영역에서의 상기 게이트 패드를 노출하는 콘택홀 내부의 상기 게이트절연막을 제거하여 상기 제2 금속층을 노출하는 단계; 및상기 드레인 전극에 접촉하는 화소전극을 형성하는 단계를 구비하는 것을 특징으로 하는 박막트랜스터 액정표시장치의 제조방법.
- 제1항에 있어서, 상기 제1 금속층은 알루미늄 합금으로 이루어지는 것을 특징으로 하는 박막트랜지스터 액정표시장치의 제조방법.
- 제1항에 있어서, 상기 제2 금속층은 크롬, 몰리브덴, 또는 티타늄으로 이루어지는 것을 특징으로 하는 박막트랜지스터 액정표시장치의 제조방법.
- 제1항에 있어서, 상기 화소전극은 ITO로 이루어지는 것을 특징으로 하는 박막트랜지스터 액정표시장치의 제조방법
- 제2항에 있어서, 상기 제1 금속층은 알루미늄 합금으로 이루어지는 것을 특징으로 하는 박막트랜지스터 액정표시장치의 제조방법.
- 제2항에 있어서, 상기 제2 금속층은 크롬, 몰리브덴, 또는 티타늄으로 이루어지는 것을 특징으로 하는 박막트랜지스터 액정표시장치의 제조방법.
- 제2항에 있어서, 상기 화소전극은 ITO로 이루어지는 것을 특징으로 하는 박막트랜지스터 액정표시장치의 제조방법.
- 제3항에 있어서, 상기 제1 금속층은 알루미늄 합금으로 이루어지는 것을 특징으로 하는 박막트랜지스터 액정표시장치의 제조방법.
- 제3항에 있어서, 상기 제2 금속층은 크롬, 몰리브덴, 또는 티타늄으로 이루어지는 것을 특징으로 하는 박막트랜지스터 액정표시장치의 제조방법.
- 제3항에 있어서, 상기 화소전극은 ITO로 이루어지는 것을 특징으로 하는 박막트랜지스터 액정표시장치의 제조방법.
- 유리기판상에 박막트랜지스터영역과 패드영역을 갖는 박막트랜지스터 액정표시장치에 있어서,상기 박막트랜지스터 영역은,제1 금속층 및 제2 금속층으로 이루어져 있고, 상기 제2 금속층은 캡핑금속층으로 형성되어 있으며 상기 제2 금속층은 상기 제1 금속층과 거의 동일하거나 작게 형성되어 있는 것을 특징으로 하는 게이트전극;상기 게이트전극을 덮고 있는 게이트절연막;상기 게이트절연막위에 형성되어 있는 비정질 실리콘 반도체층;상기 비정질 실리콘 반도체층위에 형성되어 있으며, 상기 게이트전극의 상부에 상기 비정질실리콘 반도체층의 표면을 노출하는 콘택홀을 갖는 N+비정질 실리콘층;상기 N+비정질 실리콘층위에 형성되어 있는 소오스전극 및 드레인 전극;상기 드레인 전극, 상기 소오스전극 및 노출된 상기 비정질 실리콘 반도체층을 덮고 있으며, 상기 드레인전극의 일부를 노출하는 콘택홀을 갖는 보호막; 및상기 보호막의 콘택홀을 통하여 상기 드레인전극과 접촉하는 화소전극을 구비하는 것을 특징으로 하며,상기 패드영역에는,제1 금속층 및 제2 금속층으로 이루어져 있고, 상기 제2 금속층은 캡핑금속층으로 형성되어 있으며 상기 제2 금속층은 상기 제1 금속층과 거의 동일하거나 작게 형성되어 있는 것을 특징으로 하는 게이트패드;상기 게이트패드를 덮고 있으며, 상기 게이트 패드의 일부를 노출하는 콘택홀을 갖는 게이트절연막;상기 게이트절연막위에 형성되어 있으며, 상기 게이트절연막과 동일한 콘택홀을 갖는 보호막; 및상기 콘택홀을 통하여 상기 게이트 패드와 접촉되는 화소전극을 구비하는 것을 특징으로 하는 박막트랜지스터 액정표시장치.
- 제13항에 있어서, 상기 제1 금속층은 알루미늄 합금으로 이루어지는 것을 특징으로 하는 박막트랜지스터 액정표시장치.
- 제13항에 있어서, 상기 제2 금속층은 크롬, 몰리브덴, 또는 티타늄으로 이루어지는 것을 특징으로 하는 박막트랜지스터 액정표시장치.
- 제13항에 있어서, 상기 화소전극은 ITO로 이루어지는 것을 특징으로 하는 박막트랜지스터 액정표시장치.
Priority Applications (14)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP96308344A EP0775931B1 (en) | 1995-11-21 | 1996-11-19 | Method of manufacturing a liquid crystal display |
| EP03076155A EP1338914A3 (en) | 1995-11-21 | 1996-11-19 | Method for manufacturing liquid crystal display |
| DE69635239T DE69635239T2 (de) | 1995-11-21 | 1996-11-19 | Verfahren zur Herstellung einer Flüssigkristall-Anzeige |
| JP30947296A JP3891617B2 (ja) | 1995-11-21 | 1996-11-20 | 液晶表示装置の製造方法およびｔｆｔ基板の製造方法 |
| US08/754,644 US6008065A (en) | 1995-11-21 | 1996-11-21 | Method for manufacturing a liquid crystal display |
| TW085114339A TW426809B (en) | 1995-11-21 | 1996-11-21 | Method for manufacturing liquid crystal display |
| US09/391,454 US6339230B1 (en) | 1995-11-21 | 1999-09-08 | Method for manufacturing a liquid crystal display |
| US09/443,386 US6331443B1 (en) | 1995-11-21 | 1999-11-19 | Method for manufacturing a liquid crystal display |
| US10/032,443 US6661026B2 (en) | 1995-11-21 | 2002-01-02 | Thin film transistor substrate |
| JP2003199728A JP2004006936A (ja) | 1995-11-21 | 2003-07-22 | Ｔｆｔ基板 |
| JP2004000525A JP2004157554A (ja) | 1995-11-21 | 2004-01-05 | 液晶表示装置の製造方法 |
| US11/296,847 USRE41363E1 (en) | 1995-11-21 | 2005-12-08 | Thin film transistor substrate |
| JP2005368671A JP2006106788A (ja) | 1995-11-21 | 2005-12-21 | 液晶表示装置の製造方法 |
| JP2005368670A JP2006148150A (ja) | 1995-11-21 | 2005-12-21 | Ｔｆｔ基板 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR95-44893 | 1995-11-29 | ||
| KR101995044893 | 1995-11-29 | ||
| KR19950044893 | 1995-11-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970028758A KR970028758A (ko) | 1997-06-24 |
| KR100219480B1 true KR100219480B1 (ko) | 1999-09-01 |
Family
ID=26631436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960013912A KR100219480B1 (ko) | 1995-11-21 | 1996-04-30 | 박막트랜지스터 액정표시장치 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100219480B1 (ko) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100442556B1 (ko) * | 2001-07-03 | 2004-07-30 | 엔이씨 엘씨디 테크놀로지스, 엘티디. | 액정표시장치의 제조방법 |
| KR100615437B1 (ko) * | 2001-12-12 | 2006-08-25 | 엘지.필립스 엘시디 주식회사 | 배리어층을 가지는 구리 배선의 식각 방법 |
| KR100685953B1 (ko) * | 2002-08-20 | 2007-02-23 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 배선의 형성방법 |
| KR100978266B1 (ko) * | 2006-12-29 | 2010-08-26 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100580398B1 (ko) * | 1999-01-21 | 2006-05-15 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
-
1996
- 1996-04-30 KR KR1019960013912A patent/KR100219480B1/ko active IP Right Grant
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100442556B1 (ko) * | 2001-07-03 | 2004-07-30 | 엔이씨 엘씨디 테크놀로지스, 엘티디. | 액정표시장치의 제조방법 |
| KR100615437B1 (ko) * | 2001-12-12 | 2006-08-25 | 엘지.필립스 엘시디 주식회사 | 배리어층을 가지는 구리 배선의 식각 방법 |
| KR100685953B1 (ko) * | 2002-08-20 | 2007-02-23 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 배선의 형성방법 |
| KR100978266B1 (ko) * | 2006-12-29 | 2010-08-26 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
| US8208085B2 (en) | 2006-12-29 | 2012-06-26 | Lg Display Co., Ltd. | Liquid crystal display device and fabrication method thereof |
| US8754998B2 (en) | 2006-12-29 | 2014-06-17 | Lg Display Co., Ltd. | Liquid crystal display device and fabrication method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970028758A (ko) | 1997-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6339230B1 (en) | Method for manufacturing a liquid crystal display | |
| US5811318A (en) | Method for manufacturing a liquid crystal display | |
| KR100699208B1 (ko) | 박막 트랜지스터 어레이 및 그 제조방법 그리고 이를이용한 액정표시장치 | |
| US7907226B2 (en) | Method of fabricating an array substrate for liquid crystal display device | |
| KR100482735B1 (ko) | 패턴형성방법 및 액정표시장치 제조방법 | |
| USRE41632E1 (en) | Liquid crystal display device and method of manufacturing the same | |
| KR100333180B1 (ko) | Tft-lcd제조방법 | |
| KR20000075031A (ko) | 탑 게이트 방식 티에프티 엘시디 및 제조방법 | |
| US20060154397A1 (en) | Method for manufacturing a display device and method for forming a pattern | |
| US6927087B2 (en) | Active matrix substrate for a liquid crystal display and method of forming the same | |
| KR100219480B1 (ko) | 박막트랜지스터 액정표시장치 및 그 제조방법 | |
| WO2003052833A1 (en) | A method for manufacturing a thin film transistor using poly silicon | |
| KR0171980B1 (ko) | 액정 표시 소자의 제조방법 | |
| KR100205867B1 (ko) | 액티브매트릭스기판의 제조방법 및 그 방법에 의해제조되는액티브매트릭스기판 | |
| JPH11119251A (ja) | アクティブマトリックス基板の製造方法 | |
| US5916737A (en) | Method for fabricating liquid crystal display device | |
| KR100193650B1 (ko) | 액정 표시 소자의 박막 트랜지스터 제조방법 | |
| KR20020028014A (ko) | 박막 트랜지스터 액정표시장치의 제조방법 | |
| KR100599958B1 (ko) | 고개구율 및 고투과율 액정표시장치의 제조방법 | |
| KR0183757B1 (ko) | 박막 트랜지스터-액정 표시장치의 제조방법 | |
| KR0156180B1 (ko) | 액정표시 소자의 제조방법 | |
| KR20020080866A (ko) | 박막 트랜지스터 액정표시장치의 제조방법 | |
| KR940011795B1 (ko) | 박막 트랜지스터 제조방법 | |
| KR20020091446A (ko) | 박막 트랜지스터 액정표시장치 제조방법 | |
| US20030210356A1 (en) | Active matrix substrate for a liquid crystal display and method of forming the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130531 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20140530 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20150601 Year of fee payment: 17 |