KR0183757B1 - 박막 트랜지스터-액정 표시장치의 제조방법 - Google Patents

박막 트랜지스터-액정 표시장치의 제조방법 Download PDF

Info

Publication number
KR0183757B1
KR0183757B1 KR1019950042618A KR19950042618A KR0183757B1 KR 0183757 B1 KR0183757 B1 KR 0183757B1 KR 1019950042618 A KR1019950042618 A KR 1019950042618A KR 19950042618 A KR19950042618 A KR 19950042618A KR 0183757 B1 KR0183757 B1 KR 0183757B1
Authority
KR
South Korea
Prior art keywords
film
gate pad
forming
tft
electrode
Prior art date
Application number
KR1019950042618A
Other languages
English (en)
Inventor
이정길
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019950042618A priority Critical patent/KR0183757B1/ko
Priority to EP96308344A priority patent/EP0775931B1/en
Priority to DE69635239T priority patent/DE69635239T2/de
Priority to EP03076155A priority patent/EP1338914A3/en
Priority to JP30947296A priority patent/JP3891617B2/ja
Priority to US08/754,644 priority patent/US6008065A/en
Priority to TW085114339A priority patent/TW426809B/zh
Application granted granted Critical
Publication of KR0183757B1 publication Critical patent/KR0183757B1/ko
Priority to US09/391,454 priority patent/US6339230B1/en
Priority to US09/443,386 priority patent/US6331443B1/en
Priority to US10/032,443 priority patent/US6661026B2/en
Priority to JP2003199728A priority patent/JP2004006936A/ja
Priority to JP2004000525A priority patent/JP2004157554A/ja
Priority to US11/296,847 priority patent/USRE41363E1/en
Priority to JP2005368671A priority patent/JP2006106788A/ja
Priority to JP2005368670A priority patent/JP2006148150A/ja

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 박막 트랜지스터-액정 표시장치의 제조방법에 대해 개시한다. 그 방법은, 투명기판 상의 TFT부 및 게이트 패드부에, 제1 및 제2 금속막이 순차 적층되어 이루어진 게이트전극 및 게이트 패드를 형성하는 단계와 기판의 전면에 절연막을 형성하는 단계와, TFT부의 상기 절연막의 일부영역에 반도체막 패턴을 형성하는 단계와, TFT부에 제3금속막으로 이루어진 소오스전극 및 드레인전극을 형성하는 단계와, 소오스전극 및 드레인전극이 형성된 기판 상에, TFT부의 드레인전극의 일부와 게이트 패드부의 게이트 패드의 일부를 노출시키는 보호막 패턴을 형성하는 단계, 및 TFT부 및 게이트 패드부의 기판 상에, 드레인전극과 연결되고, 게이트패드와 연결된 화소전극을 형성하는 단계를 포함하여 이루어진다.

Description

박막 트랜지스터-액정 표시장치의 제조방법
제1도는 종래 기술에 의한 TFT LCD의 일 예를 나타낸 단면도이다.
제2도 내지 제8도는 종래 기술에 의한 TFT LCD의 제조방법을 단계별로 나타낸 단면도들이다.
제3도는 본 발명에 의한 TFT LCD를 나타낸 단면도이다.
제10도 내지 제14도는 본 발명의 일 실시예에 의한 TFT LCD의 제조방법을 단계별로 나타낸 도면들이다.
본 발명은 액정 표시장치의 제조방법에 관한 것으로, 특히 능동소자로써 박막 트랜지스터를 구비하며 사진공정의 수를 줄일 수 있는 박막 트랜지스터-액정 표시장치의 제조방법에 관한 것이다.
액정 표시장치는, 전기장(electric field)에 의하여 분자의 배열이 변화하는 액정의 광학적 성질을 이용하는 액정기술과, 미세 패턴을 형성하는 반도체 기술을 융합한 표시장치로서, 평판 표시장치의 대명사로 불리고 있다. 액정 표시장치 중 박막 트랜지스터를 능동소자로 사용하는 박막 트랜지스터-액정 표시장치(Thin Film Transistor LCD: 이하 TFT-LCD라 칭함)는 저소비전력, 저전압 구동력, 박형, 경량의 다양한 장점을 지니고 있다.
한편, 박막 트랜지스터(이하, TFT라 칭함)는 일반 트랜지스터에 비해 매우 얇기 때문에, 이의 제조공정은 일반 트랜지스터의 제조공정에 비해 복잡하여 생산성이 낮고 제조단가가 높다. 특히, 매 제조단계마다 마스크가 사용되어 최소 7매의 마스크가 필요하다. 따라서, TFT의 생산성을 높이고 제조단가를 낮추기 위한 여러 가지 방법이 연구되고 있으며, 특히 제조공정에 사용되는 마스크의 수를 줄이기 위한 방법이 널리 연구되고 있다.
이하, 첨부된 도면을 참조하여 종래 기술에 의한 액정 표시장치와 그 제조방법을 설명하기로 한다.
제1도는 종래 기술에 의한 TFT LCD의 일 예를 나타낸 단면도로서, 각 도에서 (a)는 게이트 패드부를 나타내고, (b)는 TFT부를 나타낸다.
먼저, TFT부를 나타내는 (b)를 참조하면, 투명한 기판(10)상에 순수 알루미늄(Al)으로 이루어진 게이트전극(12)이 형성되어 있고, 그 전면에는 게이트전극(12)의 표면을 일정 두께만큼 양극산화시켜서 형성된 금속산화막(14)이 형성되어 게이트전극(12)을 보호하고 있다.
결과물 상에는, 예를 들어 질화막으로 이루어진 절연막(16)이 형성되어 있고, 상기 절연막(16) 상의 일부 영역에는 비정질실리콘막(18)과 불순물이 도우프된 비정질실리콘막(20)으로 이루어진 반도체막이 형성되어 있다.
그리고, 상기 반도체막(18+20)이 형성된 결과물 상에는 크롬(Cr)막으로 이루어진 소오스전극(22a) 및 드레인전극(22b)이 형성되어 있다. 그 결과물 상에는, 드레인전극(22b)의 일부를 노출시키도록 보호막(24)이 형성되어 있고, 그 위에는 상기 드레인전극(22b)과 접속된 화소전극(26a)이 형성되어 있다.
다음, 게이트 패드부를 나타내는 (a)를 참조하면, 투명기판(10)상에 순수 알루미늄(Al)으로 이루어진 게이트 패드(12a)와 그 일부영역에 금속산화막(14)이 형성되어 있다. 그 위에는 게이트 패드의 일부를 노출시키는 절연막(16)이 형성되어 있고, 상기 게이트 패드와 접속된 패드전극(22c)이 형성되어 있다.
그 결과물 상에는, 상기 패드전극(22c)의 일부를 노출시키는 모양의 보호막(24)이 형성되어 있고, 그 위에는 화소전극(26a)이 형성되어 있다.
제2도 내지 제8도는 종래 기술에 의한 액정 표시장치의 제조방법을 설명하기 위하여 도시한 단면도들로서, 각 도에서 (a)는 게이트 패드부를 나타내고, (b)는 TFT부를 나타낸다.
먼저, 제2도를 참조하면, 투명한 기판(10)상에 순수 알루미늄(Al)을 증착한 후 사진식각하여 TFT부와 게이트 패드부에 게이트전극(12)과 게이트 패드(12a)를 형성한다.
제3도를 참조하면, 통상의 사진공정을 실시하여 게이트 패드부의 일부영역을 가리는 포토레지스트 패턴(도시되지 않음)을 형성한 후, 상기 포토레지스트 패턴을 산화방지막으로 사용하여 상기 게이트전극(12) 및 게이트 패드(12a)를 산화시켜 양극산화막(14)을 형성한다. 이 때, 상기 양극산화막(14)은 TFT부에 형성된 게이트전극(12)의 전면과, 게이트 패드부에 위치하는 게이트 패드(12a)의 일부 영역 상에 형성된다.
제4도를 참조하면, 양극산화막(14)이 형성된 상기 기판의 전면에 예를 들어 질화막을 증착하여 절연막(16)을 형성한다. 이어서, 절연막(16)이 형성된 결과물의 전면에 비정질실리콘막(18)과 불순물이 도우프된 비정질실리콘막(20)을 연속적으로 증착하여 반도체막을 형성한 후, 상기 반도체막을 사진식각하여 TFT부에, 활성영역으로 사용될 반도체막 패턴(18+20)을 형성한다.
제5도를 참조하면, 반도체막 패턴(18+20)이 형성된 기판의 전면에 사진공정을 실시하여 게이트 패드부에 형성된 게이트 패드(12a)의 일부를 노출시키는 포토레지스트 패턴(도시되지 않음)을 형성한다. 이어서, 상기 포토레지스트 패턴을 마스크로 사용하여 상기 절연막(16)을 식각함으로써 게이트 패드(12a)의 일부를 노출시키는 콘택홀을 형성한다.
다음에, 콘택홀이 형성된 TFT부 및 게이트 패드부의 기판의 전면에, 예를 들어 크롬(Cr)을 증착하여 크롬막(22)을 형성한다.
제6도를 참조하면, 상기 크롬막을 사진식각하여 TFT부에는 소오스전극(22a) 및 드레인전극(22b)을 형성하고, 게이트 패드부에는 상기 콘택홀을 통해 상기 게이트 패드(12a)와 연결되는 패드전극(22c)을 형성한다. 이 때, 상기 크롬막을 식각하는 사진식각 공정 진행시 TFT부에 형성된 상기 게이트전극(12) 상부의 불순물이 도우프된 비정질실리콘막(20)도 일부 식각되어 비정질실리콘막(18)의 일부가 노출된다.
제7도를 참조하면, 소오스전극(22a), 드레인전극(22b) 및 패드전극(22c)이 형성된 기판의 전면에 보호막(24)을 형성한다. 다음에, 상기 보호막(24)을 사진식각하여 TFT부에 형성된 드레인전극(22b)의 일부와, 게이트 패드부에 형성된 패드전극(22c)의 일부를 노출시키는 콘택홀을 형성한다.
제8도를 참조하면, 콘택홀이 형성된 기판의 전면에 투명 도전물질인 인듐 주석 산화물(Indium Tin Oxide: ITO)을 증착한 후, 상기 ITO막을 사진식각함으로써 TFT부와 게이트 패드부에 각각 화소전극(26,26a)을 형성한다. 이로써, TFT에서는 드레인전극(22b)과 화소전극(26)이 연결되고, 게이트 패드부에서는 패드전극(22c)과 화소전극(26a)이 연결된다.
상술한 종래의 액정 표시장치 및 그 제조방법에 따르면, 게이트라인의 저저항화를 위하여 게이트전극 물질로써 순수 알루미늄을 사용하였다. 따라서, 알루미늄에 의한 힐록(hillock)을 방지하기 위하여 양극산화 공정을 필요로 하기 때문에, 공정이 매우 복잡하고 생산성이 감소됨은 물론 제조단가를 높게 하는 요인이 되었다.
따라서, 본 발명의 목적은 사진공정의 수를 줄여 제조비용을 감소시키고 생산성을 향상시킬 수 있는 박막 트랜지스터-액정 표시장치의 제조방법을 제공하는 것이다.
상기 목적을 달성하기 위하여 본 발명에 의한 액정 표시장치의 제조방법은, 투명기판 상의 TFT부 및 게이트 패드부에, 제1 및 제2 금속막이 순차 적층되어 이루어진 게이트전극 및 게이트 패드를 형성하는 단계; 상기 기판의 전면에 절연막을 형성하는 단계; 상기 TFT부의 절연막의 일부영역에 반도체막 패턴을 형성하는 단계; 상기 TFT부에 제3금속막으로 이루어진 소오스전극 및 드레인전극을 형성하는 단계; 상기 기판 상에 보호막을 증착한 후, 상기 TFT부의 드레인전극과 상기 게이트 패드부의 게이트 패드의 일부를 노출시키는 보호막 패턴을 형성하는 단계; 및 상기 TFT부 및 게이트 패드부의 기판 상에, 상기 드레인전극과 연결되고, 상기 게이트 패드와 연결된 화소전극을 각각 형성하는 단계를 포함하는 것을 특징으로 한다.
이 때, 상기 제1금속막은 알루미늄-니오브데늄(Al-Nd) 합금 또는 알루미늄-탄탈륨(Al-Ta) 합금 중 선택된 어느 하나를 이용하여, 2,000-4,000Å의 두께로 형성하는 것이 바람직하다.
그리고, 상기 제2금속막은 크롬(Cr), 티타늄(Ti) 및 몰리브데늄(Mo)으로 이루어진 일군중 선택된 어느 하나를 사용하여, 500-2,000Å의 두께로 형성하는 것이 바람직하다.
본 발명에 따르면, 게이트전극을 알루미늄 합금과 내화성금속막의 이중 구조로 형성함으로써, 알루미늄과 ITO의 직접 접촉에 의한 전지반응 및 힐록을 방지할 수 있다. 또한, 캡핑막으로 인해 양극산화공정을 생략할 수 있고, 절연막 및 보호막을 동시에 식각할 수 있으므로 사진공정의 수를 줄일 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 들어 본 발명을 더욱 상세히 설명하기로 한다.
제9도는 본 발명에 의한 TFT LCD의 단면도로서, (a)는 게이트 패드부를 나타내고, (b)는 TFT부를 나타낸다.
먼저, TFT부를 나타내는(b)를 참조하면, 투명한 기판(40) 상에 제1금속막(42)과 제2금속막(44)이 순차 적층, 패터닝되어 형성된 게이트전극이 형성되어 있다.
상기 제1금속막(42)은 알루미늄(Al)-니오브데늄(Nd) 또는 알루미늄(Al)-탄탈륨(Ta)과 같은 알루미늄 합금으로 이루어지는데, 이렇게 게이트전극을 알루미늄 합금으로 형성하면 게이트라인의 저저항화를 이룰 수 있고 힐록의 발생을 방지할 수 있다.
그리고, 상기 제2금속막(44)은 알루미늄 합금과 후속공정에서 형성될 ITO막과의 접촉을 방지하기 위한 캡핑막으로서, 예를 들어 크롬(Cr), 탄탈륨(Ta), 몰리브데늄(Mo) 또는 티타늄(Ti)과 같은 내화성금속으로 이루어진다.
결과물 상에는, 예를 들어 질화막으로 이루어진 절연막(46)이 형성되어 있고, 상기 절연막(46) 상의 일부 영역에는 비정질실리콘막(48)과 불순물이 도우프된 비정질실리콘막(50)으로 이루어진 반도체막이 형성되어 있다.
그리고, 상기 반도체막(48+50)이 형성된 결과물 상에는 크롬(Cr)막으로 이루어진 소오스전극(52a) 및 드레인전극(52b)이 형성되어 있다. 그 결과물 상에는, 드레인전극(52b)의 일부를 노출시키도록 보호막(54)이 형성되어 있고, 그 위에는 상기 드레인전극(52b)과 접속된 화소전극(56)이 형성되어 있다.
다음, 게이트 패드부를 나타내는 제9도의 (a)를 참조하면, 투명기판(40) 상에 제1금속막(42a)과 제2금속막(44)이 순차 적층, 패터닝되어 형성된 게이트패드가 형성되어 있다. 상기 제1금속막(42a)은 TFT부에 형성된 게이트전극의 경우와 마찬가지로, 알루미늄(Al)-니오브데늄(Nd) 또는 알루미늄(Al)-탄탈륨(Ta)과 같은 알루미늄 합금으로 이루어지고, 상기 제2금속막(44)은 크롬(Cr), 탄탈륨(Ta), 몰리브데늄(Mo) 또는 티타늄(Ti)과 같은 내화성금속으로 이루어진다.
게이트 패드가 형성된 결과물 상에는, 상기 제2금속막(44)의 일부를 노출시키는 절연막(46)과 보호막(54)이 차례로 형성되어 있고, 그 위에는 상기 제2금속막(44)과 접속된 화소전극(56b)이 형성되어 있다.
계속해서, 본 발명에 의한 TFT LCD의 제조방법을 공정순서에 따라 첨부된 도면과 함께 상세하게 설명한다.
제10도 내지 제14도는 본 발명의 일 실시에에 의한 TFT LCD의 제조방법을 단계별로 나타낸 단면도들로서, (a)는 게이트 패드부를 나타내고, (b)는 TFT부를 나타낸다.
제10도는 게이트 패드부 및 TFT부에 게이트패턴을 형성하는 단계를 나타낸다.
상세하게는, 투명한 기판(40) 상에, 예를 들어 알루미늄 합금을 2,000Å~4,000Å 정도의 두께로 증착하여 제1금속막(42, 42a)을 형성한다. 다음에, 상기 제1금속막 상에 내화금속을 500Å~2,000Å의 두께로 증착하여 제2금속막(44)을 형성한다. 이어서, 상기 제2금속막(44) 및 제1금속막(42, 42a)을 1차로 사진식각하여 TFT부 및 게이트 패드부에 각각 게이트패턴을 형성한다. 상기 게이트 패턴은 TFT에서는 게이트전극(42+44)으로 사용되고, 게이트 패드부에서는 게이트 패드(42a+44)로 사용된다.
상기 제1금속막(42, 42a)은 알루미늄-니오브데늄(Al-Nd) 또는 알루미늄-탄탈륨(Al-Ta)과 같은 알루미늄 합금을 사용하여 형성한다. 게이트전극을 알루미늄 합금으로 형성하면 게이트라인의 저저항화를 이룰 수 있고 힐록의 발생을 방지할 수 있다.
그리고, 상기 제2금속막(44)은, 알루미늄 합금과 후속공정에서 형성될 ITO막과의 접촉을 방지하기 위한 캡핑막으로서, 예를 들어 크롬(Cr), 탄탈륨(Ta), 몰리브데늄(Mo) 또는 티타늄(Ti)과 같은 내화성금속으로 형성한다. 이렇게 알루미늄 합금막 위에 캡핑막을 형성함으로써, 종래의 양극산화막을 형성하기 위한 별도의 고온 산화공정 및 사진공정이 필요하지 않게 된다. 또한, 상기 제2금속막(44)은 알루미늄을 함유하지 않으므로 후속 공정에서 형성될 ITO막과 직접 접촉하더라도 종래와 같은 전지반응(battery effect)이 나타나지 않는다.
제11도는 반도체막 패턴을 형성하는 단계를 나타낸다.
상세하게는, 게이트패턴이 형성된 기판의 전면에, 예를 들어 질화막을 프라즈마 화학 기상 증착(Plasma Enhanced Chemical Vapor Deposition: 이하, PECVD라 함)법을 이용하여 4,000Å의 두께로 증착하여 절연막(46)을 형성한다. 이어서, 상기 절연막(46) 상에 비정질실리콘막(48) 및 불순물이 도우프된 비정질실리콘막(50)을 각각 1,000Å~2,000Å 및 500Å의 두께로 증착하여 비정질실리콘막(48) 및 불순물이 도우프된 비정질실리콘막(50)으로 구성된 반도체막을 형성한다.
다음에, 상기 반도체막을 2차로 사진식각하여 TFT부에, 활성영역으로 사용될 반도체막 패턴을 형성한다.
제12도는 소오스전극 및 드레인전극을 형성하는 단계를 나타낸다.
상세하게는, 반도체막 패턴이 형성된 상기 기판의 전면에, 예를 들어 스퍼터링(sputtering) 방법을 사용하여 크롬(Cr)을 1,000Å~2,000Å 정도 증착하여 제3금속막을 형성한다. 다음에, 상기 제3금속막을 3차로 사진식각하여 TFT부에 소오스전극(52a) 및 드레인전극(52b)을 형성한다. 이 때, 상기 크롬막을 식각하는 사진식각 공정 진행시 TFT부에 형성된 불순물이 도우프된 비정질실리콘막(50)도 일부 식각되어 비정질실리콘막(48)의 일부가 노출된다.
제13도는 보호막 패턴을 형성하는 단계를 나타낸다.
상세하게는, 소오스전극(52a) 및 드레인전극(52b)이 형성된 상기 기판의 전면에 절연물질을 1,000Å~3,000Å 정도의 두께로 증착하여 보호막을 형성한다. 이어서, 상기 보호막을 4차로 사진식각하여 TFT부의 극(52b)의 일부와, 게이트 패드부에 형성된 제2금속막(44)의 일부를 노출시키는 보호막 패턴(54)을 형성한다. 상기 게이트 패드부에서는 상기 게이트 패드 상에 형성된 보호막(54)과 절연막(46)이 동시에 식각된다.
제14도는 화소전극을 형성하는 단계를 나타낸다.
상세하게는, 보호막 패턴이 형성된 상기 기판의 전면에, 예를 들어 스퍼터링 방법을 사용하여 투명 도전막인 ITO막을 500Å~2,000Å 정도의 두께로 형성한 후, 상기 ITO막을 5차로 사진식각하여 TFT부 및 게이트 패드부에 화소전극(56, 56a)을 형성한다.
상술한 본 발명에 의한 액정 표시장치 및 그 제조방법에 따르면, 게이트전극을 알루미늄 합금으로 형성하고 그 위에 내화성금속을 사용하여 캡핑막을 형성함으로써, 알루미늄과 ITO막의 접촉에 의한 전지반응과 알루미늄 힐록의 발생을 방지할 수 있다. 또한, 양극산화공정을 생략할 수 있으므로 사진공정의 수를 줄일 수 있고, 게이트 패드부에서는 절연막과 보호막에 동시에 콘택을 형성함으로써 사진공정의 수를 더욱 감소시킬 수 있다.
본 발명은 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상내에서 당분야에서의 통상의 지식을 가진자에 의하여 실시 가능함은 명백하다.

Claims (5)

  1. 투명기판 상의 TFT부 및 게이트 패드부에, 제1 및 제2 금속막이 순차 적층되어 이루어진 게이트전극 및 게이트 패드를 형성하는 단계; 상기 기판의 전면에 절연막을 형성하는 단계; 상기 TFT부의 절연막의 일부영역에 반도체막 패턴을 형성하는 단계; 상기 TFT부에 제3금속막으로 이루어진 소오스전극 및 드레인전극을 형성하는 단계; 상기 기판 상에 보호막을 증착한 후, 상기 TFT부의 드레인전극과 상기 게이트 패드부의 게이트 패드의 일부를 노출시키는 보호막 패턴을 형성하는 단계; 및 상기 TFT부 및 게이트 패드부의 기판 상에, 화소전극을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터-액정 표시장치의 제조방법.
  2. 제1항에 있어서, 상기 제1금속막은 알루미늄-니오브데늄(Al-Nd) 합금 또는 알루미늄-탄탈륨(Al-Ta) 합금 중 선택된 어느 하나로 형성하는 것을 특징으로 하는 박막 트랜지스터-액정 표시장치의 제조방법.
  3. 제2항에 있어서, 상기 제1금속막은 2,000~4,000Å의 두께로 형성하는 것을 특징으로 하는 박막 트랜지스터-액정 표시장치의 제조방법.
  4. 제1항에 있어서, 상기 제2금속막은 크롬(Cr), 티타늄(Ti) 및 몰리브데늄(Mo)으로 이루어진 일군중 선택된 어느 하나로 형성하는 것을 특징으로 하는 박막 트랜지스터-액정 표시장치의 제조방법.
  5. 제4항에 있어서, 상기 제2금속막은 500-2,000Å의 두께로 형성하는 것을 특징으로 하는 박막 트랜지스터-액정 표시장치의 제조방법.
KR1019950042618A 1995-11-21 1995-11-21 박막 트랜지스터-액정 표시장치의 제조방법 KR0183757B1 (ko)

Priority Applications (15)

Application Number Priority Date Filing Date Title
KR1019950042618A KR0183757B1 (ko) 1995-11-21 1995-11-21 박막 트랜지스터-액정 표시장치의 제조방법
EP96308344A EP0775931B1 (en) 1995-11-21 1996-11-19 Method of manufacturing a liquid crystal display
DE69635239T DE69635239T2 (de) 1995-11-21 1996-11-19 Verfahren zur Herstellung einer Flüssigkristall-Anzeige
EP03076155A EP1338914A3 (en) 1995-11-21 1996-11-19 Method for manufacturing liquid crystal display
JP30947296A JP3891617B2 (ja) 1995-11-21 1996-11-20 液晶表示装置の製造方法およびtft基板の製造方法
TW085114339A TW426809B (en) 1995-11-21 1996-11-21 Method for manufacturing liquid crystal display
US08/754,644 US6008065A (en) 1995-11-21 1996-11-21 Method for manufacturing a liquid crystal display
US09/391,454 US6339230B1 (en) 1995-11-21 1999-09-08 Method for manufacturing a liquid crystal display
US09/443,386 US6331443B1 (en) 1995-11-21 1999-11-19 Method for manufacturing a liquid crystal display
US10/032,443 US6661026B2 (en) 1995-11-21 2002-01-02 Thin film transistor substrate
JP2003199728A JP2004006936A (ja) 1995-11-21 2003-07-22 Tft基板
JP2004000525A JP2004157554A (ja) 1995-11-21 2004-01-05 液晶表示装置の製造方法
US11/296,847 USRE41363E1 (en) 1995-11-21 2005-12-08 Thin film transistor substrate
JP2005368671A JP2006106788A (ja) 1995-11-21 2005-12-21 液晶表示装置の製造方法
JP2005368670A JP2006148150A (ja) 1995-11-21 2005-12-21 Tft基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950042618A KR0183757B1 (ko) 1995-11-21 1995-11-21 박막 트랜지스터-액정 표시장치의 제조방법

Publications (1)

Publication Number Publication Date
KR0183757B1 true KR0183757B1 (ko) 1999-05-01

Family

ID=19435012

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950042618A KR0183757B1 (ko) 1995-11-21 1995-11-21 박막 트랜지스터-액정 표시장치의 제조방법

Country Status (1)

Country Link
KR (1) KR0183757B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100670060B1 (ko) * 2000-04-20 2007-01-16 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR101087398B1 (ko) * 2004-06-30 2011-11-25 엘지디스플레이 주식회사 액정표시장치의 패드 구조 및 그 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100670060B1 (ko) * 2000-04-20 2007-01-16 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR101087398B1 (ko) * 2004-06-30 2011-11-25 엘지디스플레이 주식회사 액정표시장치의 패드 구조 및 그 제조방법

Similar Documents

Publication Publication Date Title
US6339230B1 (en) Method for manufacturing a liquid crystal display
US5811318A (en) Method for manufacturing a liquid crystal display
KR0139346B1 (ko) 박막 트랜지스터 액정표시장치의 제조방법
KR100190023B1 (ko) 박막트랜지스터-액정표시장치 및 그 제조방법
US7515216B2 (en) Liquid crystal display and fabrication method thereof
KR100231936B1 (ko) 박막트랜지스터 및 그의 제조방법
JP2004163969A (ja) 液晶表示装置の製造方法
US6853405B2 (en) Method of fabricating liquid crystal display
USRE43471E1 (en) Method of manufacturing a semiconductor device
KR0171648B1 (ko) 박막장치 및 그 제조방법
JP2002098995A (ja) 液晶用マトリクス基板の製造方法
KR20110041251A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP3706043B2 (ja) 液晶用マトリクス基板の製造方法
JP2002250934A (ja) 液晶用マトリクス基板の製造方法
KR100238206B1 (ko) 박막트랜지스터 액정 표시장치및 그 제조방법
US6184069B1 (en) Fabrication of thin film transistor-liquid crystal display with self-aligned transparent conducting layers
US7187422B2 (en) Pixellated device with the metal layer atop the address lines
JP2002098994A (ja) 液晶用マトリクス基板およびその製造方法ならびにコンタクトホール形成方法
KR0183757B1 (ko) 박막 트랜지스터-액정 표시장치의 제조방법
KR970028769A (ko) 액정표시장치의 제조방법
JP3663743B2 (ja) 液晶表示装置の製造方法
KR20070004276A (ko) 어레이 기판의 제조방법
KR950003942B1 (ko) 액정표시장치의 박막트랜지스터의 제조방법
KR20030050982A (ko) 액정표시소자의 제조방법
KR20030072794A (ko) 다중층 구조 절연막의 일괄식각 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121214

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20141128

Year of fee payment: 17

EXPY Expiration of term