KR100238206B1 - 박막트랜지스터 액정 표시장치및 그 제조방법 - Google Patents
박막트랜지스터 액정 표시장치및 그 제조방법 Download PDFInfo
- Publication number
- KR100238206B1 KR100238206B1 KR1019960044131A KR19960044131A KR100238206B1 KR 100238206 B1 KR100238206 B1 KR 100238206B1 KR 1019960044131 A KR1019960044131 A KR 1019960044131A KR 19960044131 A KR19960044131 A KR 19960044131A KR 100238206 B1 KR100238206 B1 KR 100238206B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- forming
- electrode
- substrate
- pad
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 51
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 43
- 239000010409 thin film Substances 0.000 title claims abstract description 24
- 239000010408 film Substances 0.000 claims abstract description 318
- 229910052751 metal Inorganic materials 0.000 claims abstract description 80
- 239000002184 metal Substances 0.000 claims abstract description 80
- 239000000758 substrate Substances 0.000 claims abstract description 54
- 239000004065 semiconductor Substances 0.000 claims abstract description 50
- 238000000034 method Methods 0.000 claims abstract description 41
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 39
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 39
- 238000000206 photolithography Methods 0.000 claims abstract description 28
- 238000001259 photo etching Methods 0.000 claims abstract description 16
- 238000005530 etching Methods 0.000 claims abstract description 14
- 238000002161 passivation Methods 0.000 claims abstract description 3
- 230000001681 protective effect Effects 0.000 claims description 59
- 229910000838 Al alloy Inorganic materials 0.000 claims description 19
- 239000003870 refractory metal Substances 0.000 claims description 19
- 238000010030 laminating Methods 0.000 claims description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 20
- 238000000059 patterning Methods 0.000 description 15
- 239000011651 chromium Substances 0.000 description 14
- 239000010410 layer Substances 0.000 description 12
- 239000010936 titanium Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 7
- 239000012535 impurity Substances 0.000 description 7
- 150000004767 nitrides Chemical class 0.000 description 7
- 229910052804 chromium Inorganic materials 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 5
- 239000010407 anodic oxide Substances 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 5
- 229910052719 titanium Inorganic materials 0.000 description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- QNTVPKHKFIYODU-UHFFFAOYSA-N aluminum niobium Chemical compound [Al].[Nb] QNTVPKHKFIYODU-UHFFFAOYSA-N 0.000 description 2
- WGTGPWOMPUTGBE-UHFFFAOYSA-N aluminum thallium Chemical compound [Al][Tl] WGTGPWOMPUTGBE-UHFFFAOYSA-N 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical group [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 1
- 238000002048 anodisation reaction Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 229910052716 thallium Inorganic materials 0.000 description 1
- BKVIYDNLLOSFOA-UHFFFAOYSA-N thallium Chemical compound [Tl] BKVIYDNLLOSFOA-UHFFFAOYSA-N 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
사진공정의 수를 줄이고 소자의 신뢰성을 향상시킬 수 있는 액정 표시장치의 제조방법에 대해 기재되어 있다. 이 제조방법은 박막 트랜지스터부 및 패드부의 기판 상에 게이트전극 및 게이트패드를 각각 형성하는 단계와, 기판의 전면에 절연막 및 반도체막을 차례로 형성하는 단계와, 반도체막을 2차로 사진식각하여 박막 트랜지스터부에 반도체막 패턴을 형성하는 단계와, 기판의 전면에 제3 금속막을 형성하는 단계와, 제3 금속막을 3차로 사진식각하여 박막 트랜지스터부에 소오스전극 및 드레인전극을 형성하는 단계와, 기판의 전면에 보호막을 형성하는 단계와, 보호막 및 절연막을 4차로 사진식각하여 드레인전극의 표면과, 게이트패드의 표면을 노출시키는 콘택홀을 형성하되, 게이트패드보다 안쪽으로 오픈되도록 식각하는 단계 및 콘택홀이 형성된 기판의 전면에 투명 도전막을 형성한 후, 투명도전막을 5차로 사진식각하여 상기 드레인전극 및 게이트패드와 접속되는 화소전극을 형성하는 단계를 포함하는 것을 특징으로 한다. 따라서, 게이트전극의 구조와 패드부의 패턴을 변경함으로써 사진공정의 수를 줄이는 것과 동시에 알루미늄과 ITO의 접촉을 방지하여 소자의 신뢰성을 향상시킬 수 있다.
Description
본 발명은 액정 표시장치의 제조방법에 관한 것으로, 특히 능동소자로써 박막 트랜지스터를 구비하며 마스크의 수를 줄일 수 있는 박막 트랜지스터-액정 표시장치의 제조방법에 관한 것이다.
정보 표시장치는 전기적인 신호를 시각영상으로 변환시켜 인간이 직접 정보를 해독할 수 있도록 하는데 사용되는 전자 시스템의 일종으로서, 전자광학적(electro-optical) 소자이다. 이러한 표시장치로서는 액정 표시장치 (Liquid Crystal Display; LCD)가 가장 널리 사용되고 있으며, 이 외에도 플라즈마 방전을 이용하는 플라즈마 표시장치 (Plasma Display Panel; PDP), 일렉트로 루미네센스(Electro Luminescence; EL), 최근 많이 연구되고 있는 전계 방출 표시장치(Field Emission Display; FED), 그리고 반사형으로서 미소 미러(mirror)의 움직임을 제어하는 가변 미러 소자(Deformable Mirror Device; DMD) 등이 개발되어 급속도로 보급되고 있다.
이 중 액정 표시장치는, 전기장(electric field)에 의하여 분자의 배열이 변화하는 액정의 광학적 성질을 이용하는 액정기술과, 미세 패턴을 형성할 수 있는 반도체 기술을 융합한 표시장치로서 평판 표시장치의 대명사로 불리고 있다. 액정 표시장치 중 박막 트랜지스터를 능동소자로 사용하는 박막 트랜지스터 - 액정 표시장치 (Thin Film Transistor LCD; 이하 "TFT-LCD"라 칭함)는 저소비전력, 저전압 구동력, 박형, 경량의 다양한 장점을 지니고 있다.
한편, 박막 트랜지스터(이하, "TFT"라 칭함)는 일반 트랜지스터에 비해 매우 얇기 때문에, 이의 제조공정은 일반 트랜지스터의 제조공정에 비해 복잡하여 생산성이 낮고 제조단가가 높다. 특히 매 제조단계마다 마스크가 사용되어 최소 7매의 마스크가 필요하다. 따라서, TFT의 생산성을 높이고 제조단가를 낮추기 위한 여러 가지 방법이 연구되고 있으며, 특히 제조공정에 사용되는 마스크의 수를 줄이기 위한 방법이 널리 연구되고 있다.
이하, 첨부된 도면을 참조하여 종래 기술에 의한 액정 표시장치의 제조방법을 설명하기로 한다.
도 1 내지 도 4는 종래 기술에 의한 액정 표시장치의 제조방법을 설명하기 위하여 도시한 단면도들이다.
도 1은 게이트전극(11) 및 양극산화막(13)을 형성하는 단계를 나타낸다.
상세하게는, 투명한 기판(10) 상에 알루미늄(Al)을 사용하여 금속막을 형성한 후 1차로 사진식각하여 게이트전극(11)을 형성한다. 이어서, 통상의 사진공정을 이용하여 패드부의 기판 상에 포토레지스트 패턴(도시되지 않음)을 형성한 후 상기 기판 전면을 양극산화함으로써, TFT부의 게이트전극 상에 양극산화막(13)을 형성한다. 이 때, 패드부는 상기 포토레지스트 패턴에 의해 양극산화가 일어나지 않는다, 그 후, 상기 포토레지스트 패턴을 제거한다.
도 2는 TFT부의 게이트전극(11) 상부에 반도체막 패턴을 형성하는 단계를 나타낸다.
상세하게는, 양극산화막이 형성된 기판(10)의 전면에 질화막 등을 증착하여 절연막(15)을 형성한다. 이어서, 상기 절연막(15) 상에 비정질실리콘막(17)과 불순물이 도핑된 비정질실리콘막(19)이 순차적으로 적층되어 구성된 반도체막을 형성한 후, 3차로 사진식각하여 TFT부에 비정질실리콘막(17)과 불순물이 도핑된 비정질실리콘막(19)으로 이루어진 반도체막 패턴(17+19)을 형성한다.
도 3은 TFT부에 소오스전극(21a) 및 드레인전극(21b)을 형성하는 동시에 패드부에 패드전극(21c)을 형성하는 단계를 나타낸다.
상세하게는, 상기 패드부에 형성된 게이트전극(11)의 상면 일부가 노출되도록 상기 절연막(15)을 4차로 사진식각하여 게이트전극과 패드전극을 연결하기 위한 콘택홀을 형성한다.
다음에, 상기 기판(10)의 전면에 크롬(Cr) 등의 금속막을 적층한 후 5차로 사진식각하여 TFT부에는 소오스전극(21a) 및 드레인전극(21b)을 형성하고, 패드부에는 콘택홀을 통해 상기 게이트전극(11)과 연결되는 패드전극(21c)을 형성한다. 상기 소오스전극(21a) 및 드레인전극(21b)을 형성하기 위한 5차 사진식각시 상기 게이트전극(11) 상부의 불순물이 도핑된 비정질실리콘막도 일부 식각되어 상기 게이트전극 상부에 형성된 비정질실리콘막(17)이 노출된다.
도 4는 TFT부에 보호막(23) 및 화소전극(25)을 형성하는 단계를 나타낸다.
상세하게는, 소오스전극 및 드레인전극이 형성된 기판의 TFT부 전면에 절연물질을 증착하여 보호막(23)을 형성한 후, 6차로 사진식각을 실시하여 상기 드레인전극(21b)과 화소전극을 연결시키기 위한 콘택홀을 형성한다. 이 때, 패드부에는 보호막을 형성하지 않는다.
이어서, 결과물의 전면에 인듐주석산화물(Indium Tin Oxide; ITO)과 같은 투명 도전물질을 증착한 후 7차로 사진식각하여 화소전극(25)을 형성한다. 이로써, 상기 6차 사진식각시 상기 드레인전극(21b) 상의 보호막이 일부 제거되어 형성된 화소전극용 콘택홀에 의해 상기 드레인전극(21b)과 화소전극(25)이 연결된다.
상기한 종래의 액정 표시장치의 제조방법에 의하면, 게이트전극을 패터닝하기 위한 1차 사진식각, 양극산화막을 형성하기 위한 2차 사진식각, 반도체막 패턴을 형성하기 위한 3차 사진식각, 콘택홀을 형성하기 위한 4차 사진식각, 소오스전극 및 드레인전극을 패터닝하기 위한 5차 사진식각, 화소전극용 콘택홀을 형성하기 위한 6차 사진식각, 화소전극을 패터닝하기 위한 7차 사진식각 등 최소 7차례의 사진식각 공정이 요구되기 때문에, 제조시간이 길어지고 필요한 마스크의 수가 많아 제조비용이 증가할 뿐만아니라, 제조수율이 떨어지는 단점이 있다.
또한, 게이트전극을 형성하는 물질로서 순수 알루미늄을 사용하기 때문에 게이트전극 형성 후 나이트라이드막, 비정질실리콘층 및 불순물이 도우프된 비정질실리콘층의 3층막을 형성하는 도중 고온 열처리하게 되면 게이트전극에 힐록(hillock)이 발생할 가능성이 커진다.
이에, 본 출원인은 상기한 문제점들을 해결하기 위해 알루미늄 합금을 게이트전극에 채용하고 게이트전극의 상부 또는 하부에 내화금속을 사용하여 캡핑금속막을 형성하며, 보호막 형성공정과 콘택공정을 동시에 진행함으로써, 마스크의 수를 종래의 7매에서 5매로 줄일수 있는 방법을 제안한 바 있다.
도 5는 5매 마스크를 사용하는 TFT-LCD 제조방법의 일 예를 설명하기 위한 단면도로서, 대한민국 특허출원 95 - 42618호에 개시되어 있다.
도면에서 참조번호 30은 기판을, 32는 알루미늄 합금막을, 34는 내화금속으로 이루어진 횡핑막을, 36은 질화막과 같은 절연막을, 38은 비정질실리콘막을, 40a는 불순물이 도핑된 비정질실리콘막을, 42a는 소오스전극을, 42b는 드레인전극을, 44는 보호막을, 46은 화소전극을 각각 나타낸다.
도 5를 참조하면, TFT부 및 패드부에 형성된 게이트전극이 알루미늄 또는 알루미늄-니오븀(Al-Nd) 또는 알루미늄-탈륨(Al-Ta)과 같은 알루미늄 합금으로 이루어진 제1 금속막(32)과 크롬(Cr), 몰리브데늄(Mo) 또는 티타늄(Ti)과 같은 내화금속으로 이루어진 제2 금속막(34)이 순차로 적층된 이중 구조를 하고 있다.
그리고, TFT부에서는 보호막(44)이 식각되어 형성된 콘택홀을 통해 화소전극(46)과 드레인전극(42b)이 연결되어 있다. 또한, 패드부에서는 제2 금속막(34) 상에 형성된 보호막(44) 및 절연막(36)이 동시에 식각되어 제2 금속막(34)의 일부를 노출시키는 콘택홀이 형성되어 있고, 이 콘택홀을 통해 게이트전극(32+34)과 화소전극용 ITO(46)가 연결되어 있다.
상기한 방법에 의하면, 알루미늄 또는 알루미늄 합금으로 이루어진 제1 금속막(32) 위에 캡핑막으로 제2 금속막(34)을 형성함으로써 양극산화막 형성공정을 생략할 수 있고, 절연막(36) 및 보호막(44)을 동시에 식각함으로써 사진공정의 수를 줄일 수 있다.
도 6은 본 출원인에 의해 제안된 5매 마스크를 사용한 TFT-LCD 제조방법의 다른 예를 설명하기 위한 단면도로서, 대한민국 특허출원 95 - 62170호에 개시되어 있다.
참조번호 50은 기판을, 51은 내화금속으로 이루어진 제1 금속막을, 53은 알루미늄 또는 알루미늄 합금으로 이루어진 제1 금속막을, 55는 절연막을, 57은 비정질실리콘막을, 59는 불순물이 도핑된 비정질실리콘막을, 61a는 소오스전극을, 61b는 드레인전극을, 61c는 패드전극을, 63은 보호막을, 그리고 67은 화소전극을 각각 나타낸다.
도 6을 참조하면, TFT부 및 패드부에 형성된 게이트전극이 크롬(Cr), 몰리브데늄(Mo) 또는 티타늄(Ti)과 같은 내화금속으로 이루어진 제1 금속막(51), 알루미늄 또는 알루미늄 합금으로 이루어진 제2 금속막(53)이 순차적층된 이중 구조를 하고 있다.
TFT부에서는 보호막(63)이 식각되어 형성된 콘택홀을 통해 화소전극(67)과 드레인전극(61b)이 연결되고, 패드부에서는 제1 금속막(51) 및 제2 금속막(53)으로 이루어진 게이트전극과 패드전극(61c)이 화소전극(67)을 통해 연결되어 있다. 상기 패드부에 형성된 게이트전극은 화소전극(67)과 접촉되는 부분의 제2 금속막(53)이 식각되어 있다.
상기한 방법에 의하면 마스크의 수를 줄일 수 있으며, 게이트전극으로 크롬막과 그 상부에 적층되는 알루미늄막의 이중막으로 형성함으로써 알루미늄막의 힐록성장을 억제할 수 있다. 또한, 패드부에 화소전극을 형성하기 전에 게이트전극을 구성하는 알루미늄막을 식각함으로써 후공정에서 형성되는 화소전극과 알루미늄막 사이의 접촉저항을 줄일 수 있다.
그러나, 상기한 두 방법들은 다음과 같은 문제점을 가지고 있는데, 이를 도면을 통해 설명한다. 도 7은 도 5 및 도 6의 액정 표시장치를 제조하기 위한 레이아웃도로서 패드부만을 나타내었다. 도면 참조부호 "M1"은 패드전극을 패터닝하기 위한 마스크패턴을, "M2"는 화소전극과 패드전극을 연결시키는 콘택홀을 형성하기 위한 마스크패턴을, 그리고 "M3"은 화소전극을 패터닝하기 위한 마스크패턴을 나타낸다.
첫째, 상기한 제1 방법에서와 같이 패드전극을 내화금속/알루미늄(또는 알루미늄 합금)의 구조로 형성할 경우, 도시된 바와 같이 "A"부분에서 알루미늄과 ITO가 직접 접촉하게 된다. 이렇게 알루미늄과 ITO가 접촉하게 되면, ITO를 패터닝하기 위한 사진공정시 현상액에 의한 전지반응(Battery effect)으로 인해 ITO가 녹아나거나, LCD 구동시 전류에 의해 산화막이 형성되는 문제가 있다.
둘째, 패드전극을 상기한 두 번째 방법에서와 같이 알루미늄(또는 알루미늄 합금)/내화금속의 구조로 형성할 경우, 보호막 및 절연막을 식각한 후 패드전극 상부의 알루미늄(또는 합금)을 식각하게 되면 "B"부위에서 알루미늄과 ITO가 접촉하게 된다.
셋째, 패드부의 ITO는 컬러필터 기판의 ITO와 오버랩되도록 형성되는데, 이 경우 그 사이의 도전성 입자로 인해 두 ITO전극 사이에 단락이 발생하기 쉽다.
넷째, 절연막 및 보호막을 동시에 식각하기 때문에 절연막 및 보호막이 식각된 부분이 기판과 거의 수직하게 형성되므로, 후속 공정에서 ITO막을 증착할 때 스텝 커버리지(step coverage)가 불량하게 된다.
다섯째, 보호막 및 절연막이 수 개의 패드에 걸쳐 하나의 박스형태로 식각되기 때문에, 보호막 및 절연막의 건식식각시 패드 사이의 기판이 식각될 우려가 있다.
본 발명은 기출원된 5매 마스크를 이용한 액정 표시장치의 제조방법을 보완한 발명으로서, 본 발명이 이루고자 하는 기술적 과제는 패드부의 패턴을 변경함으로써 사진공정의 수를 줄이는 것과 동시에 패드부에서의 알루미늄과 ITO의 접촉을 방지하여 소자의 신뢰성을 향상시킬 수 있는 액정 표시장치의 제조방법을 제공하는 것이다.
제 1 도 내지 제 4 도는 종래 기술에 의한 액정 표시장치의 제조방법을 설명하기 위하여 도시한 단면도들이다.
제 5 도 및 제 6 도는 5매 마스크를 사용하는 TFT-LCD 제조방법의 예를 설명하기 위한 단면도들이다.
제 7 도는 제 5 도 및 제 6 도에 도시된 5매 마스크 액정 표시장치를 제조하기 위한 패드부의 간략한 레이아웃도이다.
제 8 도는 본 발명에 의한 액정 표시장치의 제조방법을 설명하기 위하여 도시된 레이아웃도이다.
제 9 도는 본 발명의 제1 실시예에 의한 액정 표시장치의 제조방법을 설명하기 위한 것으로, 패드부에 대한 간략한 레이아웃도이다.
제 10 도 내지 제 14 도는 본 발명의 제1 실시예에 의한 액정 표시장치의 제조방법을 설명하기 위한 단면도들이다.
제 15 도는 본 발명의 제2 실시예에 의한 액정 표시장치를 제조하기 위한 간략한 레이아웃도이다.
제 16 도는 본 발명의 제2 실시예에 의한 액정 표시장치의 제조방법을 설명하기 위한 단면도이다.
제 17 도는 본 발명의 제3 실시예에 의한 액정 표시장치의 제조방법을 설명하기 위한 레이아웃도이다.
제 18 도 내지 제 22 도는 본 발명의 제3 실시예에 의한 액정 표시장치의 제조방법을 설명하기 위하여 공정 수순에 따라 도시한 단면도들이다.
제 23 도는 본 발명의 제4 실시예에 의한 액정 표시장치의 제조방법을 설명하기 위한 레이아웃도이다.
제 24 도는 본 발명의 제5 실시예에 의한 액정 표시장치의 제조방법을 설명하기 위한 레이아웃도이다.
제 25 도는 본 발명의 제6 실시예에 의한 액정 표시장치를 제조하기 위한 패드부의 간략한 레이아웃도이다.
상기 과제를 이루기 위하여 본 발명에 의한 액정 표시장치의 제조방법은 박막 트랜지스터부 및 패드부를 갖는 액정 표시장치의 제조방법에 있어서, 기판 상에 제1 금속막 및 제2 금속막을 차례로 적층한 후 1차로 사진식각하여 게이트전극을 형성하는 단계; 게이트전극이 형성된 기판의 전면에 절연막 및 반도체막을 차례로 형성하는 단계; 상기 반도체막을 2차로 사진식각하여 상기 박막 트랜지스터부에 반도체막 패턴을 형성하는 단계; 반도체막 패턴이 형성된 기판의 전면에 제3 금속막을 형성하는 단계; 상기 제3 금속막을 3차로 사진식각하여 박막 트랜지스터부에 소오스전극 및 드레인전극을 형성하는 단계; 소오스전극 및 드레인전극이 형성된 기판의 전면에 보호막을 형성하는 단계; 상기 보호막 및 절연막을 4차로 사진식각하여 상기 드레인전극의 표면과, 패드부의 게이트전극의 표면을 노출시키는 콘택홀을 형성하되, 패드부의 게이트전극보다 안쪽으로 오픈되도록 식각하는 단계; 및 콘택홀이 형성된 기판의 전면에 투명 도전막을 형성한 후, 상기 투명도전막을 5차로 사진식각하여 상기 드레인전극 및 패드부의 게이트전극과 접속되는 화소전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
여기서, 상기 제1 금속막은 알루미늄 또는 알루미늄 합금으로 형성하고, 상기 제2 금속막은 내화성금속으로 형성하는 것이 바람직하다. 그리고, 상기 화소전극은 상기 패드부의 보호막 및 절연막이 오픈되는 크기보다 더 크게 형성되도록 하는 것이 바람직하다. 또한, 상기 반도체막 패턴을 형성하는 단계 및 소오스/ 드레인전극을 형성하는 단계 중 적어도 어느 한 단계에서 상기 패드부에 형성되는 콘택홀 가장자리의 제2 금속막 상에, 상기 반도체막 또는 제3 금속막 중 적어도 어느 하나가 남도록 패터닝하는 것이 바람직하다.
상기 과제를 이루기 위하여 본 발명에 의한 액정 표시장치의 다른 제조방법은 박막 트랜지스터부 및 패드부를 갖는 액정 표시장치의 제조방법에 있어서, 기판 상에 제1 금속막 및 제2 금속막을 차례로 적층한 후 1차로 사진식각하여 박막 트랜지스터부 및 패드부의 기판 상에 게이트전극 및 게이트패드를 각각 형성하는 단계; 게이트전극 및 게이트패드가 형성된 기판의 전면에 절연막 및 반도체막을 차례로 형성하는 단계; 상기 반도체막을 2차로 사진식각하여 상기 박막 트랜지스터부에 반도체막 패턴을 형성하는 단계; 반도체막 패턴이 형성된 기판의 전면에 제3 금속막을 형성하는 단계; 상기 제3 금속막을 3차로 사진식각하여 박막 트랜지스터부에 소오스전극 및 드레인전극을 형성하는 단계; 소오스전극 및 드레인전극이 형성된 기판의 전면에 보호막을 형성하는 단계; 상기 보호막 및 절연막을 4차로 사진식각하여 상기 드레인전극의 표면과, 게이트패드의 표면을 노출시키는 콘택홀을 형성하되, 상기 콘택홀이 게이트패드보다 크게 오픈되도록 형성하는 단계; 및 콘택홀이 형성된 기판의 전면에 투명 도전막을 형성한 후, 상기 투명도전막을 5차로 사진식각하여 상기 드레인전극 및 게이트패드와 접속되는 화소전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
여기서, 상기 제1 금속막은 내화성금속으로 형성하고, 상기 제2 금속막은 알루미늄 또는 알루미늄 합금으로 형성하는 것이 바람직하다. 그리고, 상기 화소전극을 상기 패드부의 보호막 및 절연막이 오픈되는 크기보다 더 크게 형성하고, 상기 게이트패드의 일측을 복수의 배선으로 형성하는 것이 바람직하다. 또한, 상기 반도체막 패턴을 형성하는 단계 및 소오스/ 드레인전극을 형성하는 단계 중 적어도 어느 한 단계에서 상기 패드부에 형성되는 콘택홀 가장자리의 제2 금속막 상에, 상기 반도체막 또는 제3 금속막 중 적어도 어느 하나가 남도록 패터닝하는 것이 바람직하다.
본 발명에 따르면, 게이트전극의 구조와 패드부의 패턴을 변경함으로써 사진공정의 수를 줄이는 것과 동시에 알루미늄과 ITO의 접촉을 방지하여 소자의 신뢰성을 향상시킬 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 의한 액정 표시장치의 제조방법을 상세히 설명하기로 한다.
도 8은 본 발명에 의한 액정 표시장치의 제조방법을 설명하기 위하여 도시된 레이아웃도이다.
도 8을 참조하면, 가로방향으로 게이트 라인(1)이 형성되어 있고, 게이트 라인(1)의 한쪽 끝에 게이트 패드(2)가 마련되어 있다. 상기 게이트라인에 박막 트랜지스터(5)와 화소전극(6)이 연결되어 있다. 또한, 세로방향으로는 데이터 라인(3)이 형성되어 있고, 데이터 라인(3)의 한쪽 끝에 데이터 패드(4)가 마련되어 있다. 상기 복수의 게이트 라인(1)과 데이터 라인(3)에 의해 둘러싸여지는 부분이 하나의 화소(6)가 된다.
도 9는 본 발명의 제1 실시예에 의한 액정 표시장치의 제조방법을 설명하기 위한 간략한 레이아웃도로서, 패드부를 나타낸다.
도면 참조번호 "P1"은 패드전극을 형성하기 위한 마스크패턴을, "P2"는 절연막 및 보호막을 식각하여 화소전극과 패드전극을 연결하는 콘택홀을 형성하기 위한 마스크패턴을, "P3"는 화소전극을 패터닝하기 위한 마스크패턴을 각각 나타낸다.
도 9를 참조하면, 패드부의 보호막 및 절연막이 게이트패드 패턴보다 안쪽에서 식각되도록 레이아웃되어 있다. 따라서, 알루미늄막이 노출됨으로써 발생하는 알루미늄막과 ITO막의 접촉을 방지할 수 있다. 또한, 화소전극은 상기 보호막 및 절연막이 식각되는 부분보다 크게 형성되도록 레이아웃됨으로써, ITO에 의해 제2 금속막이 보호될 수 있다.
도 10 내지 도 14는 본 발명의 제1 실시예에 의한 액정 표시장치의 제조방법을 설명하기 위한 단면도들이다.
도 10은 게이트전극 및 게이트패드를 형성하는 단계를 나타낸다.
상세하게는, 투명한 기판(70) 상에 알루미늄 또는 알루미늄 합금을 이용하여 제1 금속막(72)을 형성한 후, 상기 제1 금속막 상에 내화금속을 사용하여 제2 금속막(74)을 순차적으로 형성한다. 이어서, 상기 제2 금속막 및 제1 금속막을 1차로 사진식각하여 TFT부 및 패드부의 기판 상에 게이트전극 및 게이트패드를 각각 형성한다.
도 11은 반도체막 패턴을 형성하는 단계를 나타낸다.
상세하게는, 게이트전극이 형성된 상기 기판(70)의 전면에 질화막을 증착하여 절연막(76)을 형성한다. 다음에, 상기 절연막 상에 비정질실리콘막(78)과 불순물이 도핑된 비정질실리콘막(80)으로 이루어진 반도체막을 형성한 후 상기 반도체막을 2차로 사진식각하여 TFT부의 기판 상에 반도체막 패턴(78+80)을 형성한다.
도 12는 소오스전극 및 드레인전극을 형성하는 단계를 나타낸다.
상세하게는, 반도체막 패턴이 형성된 상기 기판(70)의 전면에, 크롬(Cr) 또는 티타늄(Ti) 등의 금속을 이용하여 제3 금속막을 형성한 후, 상기 제3 금속막을 3차로 사진식각하여 TFT부에 소오스전극(82a) 및 드레인전극(82b)을 형성한다. 이 때, 불순물이 도핑된 비정질실리콘막(80)도 식각되어 상기 게이트전극 상부에 형성된 비정질실리콘막(78)의 일부가 노출된다.
도 13은 보호막 및 화소전극을 형성하는 단계를 나타낸다.
상세하게는, 소오스전극(82a) 및 드레인전극(82b)이 형성된 상기 기판의 전면에 질화막 등으로 보호막을 형성한 후, 상기 보호막을 4차로 사진식각하여 보호막 패턴(84)을 형성한다.
이 때, TFT부에는 드레인전극(82b) 상의 보호막이 식각되어 드레인전극의 일부가 노출되고, 패드부에는 제2 금속막(74) 상의 보호막(84)과 절연막(76)이 동시에 식각되어 제2 금속막(74)이 노출된다. 이 때, 패드부의 상기 절연막 및 보호막은 도 9의 레이아웃도에 도시된 바와 같이 패드부의 게이트패드 패턴보다 안쪽에서 오픈되도록 패터닝함으로써, 알루미늄막이 노출되지 않아 후속 공정에서 형성될 ITO와 접촉하지 않게 된다. 또한, 상기 보호막 및 절연막이 오픈되는 부위가 컬러필터 기판의 ITO막(도시되지 않음)과 오버랩(overlap)되지 않도록 소정간격(참조부호 "d")을 두어 형성한다. 이렇게 하면, 후속 공정에서 형성될 화소전극용ITO막과 컬러필터 기판의 ITO막 사이의 도전성 입자로 인한 전기적 단락을 방지할 수 있다.
도 14는 화소전극을 형성하는 단계를 나타낸다.
상세하게는, 보호막 패턴이 형성된 기판의 전면에 투명 도전막인 ITO막을 형성한 후 5차로 사진식각을 실시함으로써, 패드부의 게이트패드(72+74)와 연결되고 TFT부의 드레인전극(82b)과 연결되는 화소전극(86)을 형성한다.
상술한 본 발명의 제1 실시예에 의하면, 게이트전극을 내화금속/ 알루미늄(또는 알루미늄 합금)의 이중구조로 형성함으로써 마스크의 수를 줄이는 것과 동시에, 절연막 및 보호막을 식각하여 화소전극과 게이트패드를 연결하기 위한 콘택홀 형성시 게이트패드 패턴보다 안쪽에서 절연막 및 보호막이 오픈되도록 패터닝함으로써 알루미늄과 ITO의 접촉을 방지할 수 있다. 또한, 패드부분에 형성되는 화소전극을 상기 보호막 및 절연막이 오픈되는 부위보다 크게 형성되도록 패터닝함으로써 ITO막에 의해 제2 금속막이 보호되도록 할 수 있다.
도 15는 본 발명의 제2 실시예에 의한 액정 표시장치를 제조하기 위한 간략한 레이아웃도이다. 도 9와 동일한 참조부호는 동일한 부분을 의미하며, "P4"는 보호막 및 절연막이 식각되는 부분의 스텝 커버리지를 좋게 하기 위한 제1 물질층이 형성될 부분을 한정하는 마스크패턴이다.
도 16은 본 발명의 제2 실시예에 의한 액정 표시장치의 제조방법을 설명하기 위한 단면도이다. 도 14와 동일한 부분에 대해서는 동일한 참조번호를 부여하기로 한다.
제1 실시예와 같이, 게이트전극을 내화금속/ 알루미늄(또는 알루미늄 합금)의 이중구조로 형성하고, 패드부에 위치하는 게이트패드 패턴보다 안쪽에서 절연막 및 보호막이 오픈되도록 패터닝된다.
그리고, 패드부의 보호막 및 절연막이 식각되는 부위의 절연막 상에 스텝 커버리지를 양호하기 하기 위한 제1 물질층(88)이 형성되어 있다. 상기 제1 물질층(88)은 반도체막을 패터닝할 때 보호막 및 절연막이 식각되는 경계부위에 반도체막이 남도록 패터닝하거나, 소오스전극(82a) 및 드레인전극(82b)을 패터닝할 때 크롬막이 남도록 패터닝함으로써 형성할 수 있다. 따라서, 별도의 사진공정을 추가하지 않고도 화소전극용 ITO의 스텝커버리지를 향상시킬 수 있다.
도 17은 본 발명의 제3 실시예에 의한 액정 표시장치의 제조방법을 설명하기 위한 레이아웃도로서, 패드부분만을 나타내었다. 도 9와 동일한 참조부호는 동일 부분을 의미한다.
도 17을 참조하면, 보호막 및 절연막이 게이트패드 패턴보다 크게 오픈되도록 레이아웃되어 있고, ITO막은 상기 보호막 및 절연막이 오픈되는 부분보다 크게 형성되도록 레이아웃되어 있다. 따라서, 게이트패드 이외의 부분에서의 기판의 식각을 최소화하는 한편, "C"부위만 알루미늄 또는 알루미늄 합금막이 드러나게 된다.
도 18 내지 도 22는 본 발명의 제3 실시예에 의한 액정 표시장치의 제조방법을 설명하기 위하여 공정 수순에 따라 도시한 단면도들이다.
도 18은 게이트전극을 형성하는 단계를 나타낸다.
상세하게는, 먼저 투명한 기판(90) 상에 예를 들어 크롬(Cr), 탈륨(Ta) 또는 티타늄(Ti)과 같은 내화금속을 이용하여 제1 금속막(92)을 형성한 후, 상기 제1 금속막(92) 상에 알루미늄 또는 알루미늄 합금을 이용하여 제2 금속막(94)을 형성한다. 이어서, 상기 제2 금속막 및 제1 금속막을 1차로 사진식각하여 게이트전극 및 게이트 패드를 형성한다.
도 19는 반도체막 패턴을 형성하는 단계를 나타낸다.
상세하게는, 게이트전극이 형성된 상기 기판의 전면에, 예를 들어 질화막을 증착하여 절연막(96)을 형성한다. 이어서, 질화막이 형성된 기판의 전면에 비정질실리콘막(98)과 불순물이 도핑된 비정질실리콘막(100)으로 구성된 반도체막을 연속적으로 형성한다. 다음에, 상기 반도체막을 2차로 사진식각하여 TFT부에 활성영역으로 사용될 반도체막 패턴을 형성한다.
도 20은 소오스전극 및 드레인전극을 형성하는 단계를 나타낸다.
상세하게는, 반도체막 패턴이 형성된 기판의 전면에 크롬(Cr), 티타늄(Ti) 또는 몰리브덴(Mo) 등의 금속을 증착하여 제3 금속막을 형성한 후, 상기 제3 금속막을 3차로 사진식각하여 TFT부에 소오스전극(102a)과 드레인전극(102b)을 형성한다. 이 때, 게이트전극 상부의 불순물이 도핑된 비정질실리콘막도 함께 식각되어 그 하부의 비정질실리콘막의 표면이 노출된다.
도 21은 보호막 패턴을 형성하는 단계를 나타낸다.
상세하게는, 상기 기판의 전면에 질화막 등을 증착하여 보호막을 형성한 후 4차로 사진식각하여 보호막 패턴(104)을 형성한다. 이 때, TFT부의 드레인전극(102b) 상의 보호막이 일부 식각되어 드레인전극(102b)의 일부가 노출되고, 패드부에 위치한 게이트패드, 즉 제2 금속막(94) 상의 절연막이 식각되어 게이트패드의 표면이 노출된다.
도 22는 화소전극을 형성하는 단계를 나타낸다.
상세하게는, 화소전극과 게이트 패드 사이의 콘택저항을 줄이기 위하여 패드부에 위치하는 상기 보호막 패턴에 의해 오픈된 제2 금속막(94)을 식각한다. 이어서, 제2 금속막 일부가 식각된 결과물의 전면에 투명 도전막인 ITO막을 형성한 후 상기 ITO막을 5차로 사진식각하여 화소전극(106)을 형성한다. 이로써, TFT부에는 드레인전극(120b)과 화소전극(106)이 연결되며, 패드부에는 제1 금속막(92) 및 제2 금속막(94)으로 구성된 게이트 패드와 화소전극(106)이 연결된다.
상술한 본 발명의 제3 실시예에 의하면, 5매의 마스크만으로 액정 표시장치의 제조가 가능하고 게이트전극으로 내화금속막과 그 상부에 적층되는 알루미늄막 또는 알루미늄 합금막의 이중막으로 형성함으로써 알루미늄막의 힐록성장을 억제할 수 있다. 또한, 패드부에 화소전극을 형성하기 전에 게이트패드를 구성하는 알루미늄막을 식각함으로써 후공정에서 형성되는 화소전극과 알루미늄막 사이의 접촉저항을 줄일 수 있다. 또한, 보호막 및 절연막을 각 게이트패드 패턴보다 크게 오픈되도록 함으로써, 게이트패드 패터닝시 기판의 식각을 최소화할 수 있고, 상기 보호막 및 절연막이 오픈되는 부위보다 크게 화소전극을 형성함으로써 오픈 부위의 게이트 패드가 보호될 수 있도록 한다.
도 23은 본 발명의 제4 실시예에 의한 액정 표시장치의 제조방법을 설명하기 위한 간략한 레이아웃도로서, 패드부를 나타낸다. 도 17과 동일한 참조부호는 동일 부분을 의미한다.
도 23을 참조하면, 게이트 패드의 일측을 도시된 바와 같이 복수의 배선으로 형성함으로써, 보호막 및 절연막이 오픈되어 알루미늄과 화소전극이 접촉되는 부분을 최소화할 수 있음은 물론, 리던던시 배선으로 활용할 수 있다.
도 24는 본 발명의 제5 실시예에 의한 액정 표시장치의 제조방법을 설명하기 위한 레이아웃도로서, 도 17과 동일한 부분에 대해서는 동일한 참조번호를 부여하기로 한다.
제3 실시예와 같이, 게이트전극을 알루미늄(또는 알루미늄 합금)/ 내화금속의 이중구조로 형성하고, 게이트 패드 패턴보다 크게 절연막 및 보호막이 오픈되고, 상기 오픈되는 부위보다 크게 화소전극이 형성되도록 레이아웃되어 있다. 그리고, 패드부의 보호막 및 절연막이 식각되는 부위에, 화소전극용 ITO막 형성시 스텝 커버리지를 양호하기 하기 위한 제1 물질층을 형성하기 위한 마스크패턴(P5)이 레이아웃되어 있다.
상기 제1 물질층(P5)은 제2 실시예에서 설명한 바와 같이, 반도체막을 패터닝할 때 보호막 및 절연막이 식각되는 경계부위에 반도체막이 남도록 패터닝하거나, 제3 금속막으로 소오스전극 및 드레인전극을 형성할 때 제3 금속막의 일부가 남도록 패터닝함으로써 형성할 수 있다. 따라서, 별도의 사진공정을 추가하지 않고도 화소전극용 ITO의 스텝커버리지를 향상시킬 수 있다.
도 25는 본 발명의 제6 실시예에 의한 액정 표시장치를 제조하기 위한 패드부의 간략한 레이아웃도로서, 패드부를 나타낸다. 도 17과 동일한 참조부호는 동일한 부분을 의미하므로 설명을 생략하기로 한다.
도 25를 참조하면, 보호막 및 절연막이 각 게이트패드 패턴보다 크게 오픈되되고, 제2 금속막이 식각된 부위에 화소전극용 ITO막이 형성되지 않도록 레이아웃되어 있다. 따라서, "D"부분에서 화소전극용 ITO막이 식각되어 알루미늄막과 ITO막이 접촉되지 않음을 알 수 있다.
이상 본 발명에 대해 상세히 설명하였으나, 본 발명은 이에 한정되지 않으며, 본 발명이 속하는 기술적 사상내에서 당분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함은 물론이다.
상술한 본 발명에 의한 액정 표시장치 및 그 제조방법에 따르면, 게이트전극의 종래의 순수 알루미늄구조에서 알루미늄 또는 알루미늄 합금과 내화금속막을 이용한 이중 구조로 형성함으로써,
첫째, 사진공정 단계를 5회로 줄일 수 있고, 둘째, 내화금속막의 스트레스 이완작용으로 인해 알루미늄막의 힐록 성장을 억제할 수 있고, 셋째, 패드부의 패턴을 변경하여 알루미늄과 ITO의 접촉을 최소화함으로써, 화소전극용 ITO막을 패터닝할 때 현상액에 의한 전지반응을 효과적으로 방지할 수 있고, 넷째, 패드부의 ITO막을 컬러기판의 ITO와 소정간격을 두고 패터닝되도록 함으로써 도전성 입자에 의한 두 ITO막의 단락을 방지할 수 있고, 다섯째, 보호막 및 절연막이 동시에 패터닝되는 부위에 반도체막 또는 소오스/ 드레인전극용 금속막을 형성함으로써 후속 공정에서 화소전극용 ITO막의 스텝커버리지를 향상시킬 수 있으며, 여섯째, 보호막 및 절연막을 각 게이트패드 패턴마다 오픈되도록 함으로써 보호막 및 절연막 식각시 패드사이의 기판이 식각되는 문제점을 개선할 수 있다.
Claims (11)
- 박막 트랜지스터부 및 패드부를 갖는 액정 표시장치의 제조방법에 있어서,기판 상에 제1 금속막 및 제2 금속막을 차례로 적층한 후 1차로 사진식각하여 박막 트랜지스터부 및 패드부에 게이트전극 및 게이트패드를 각각 형성하는 단계;게이트전극 및 게이트패드가 형성된 기판의 전면에 절연막 및 반도체막을 차례로 형성하는 단계;상기 반도체막을 2차로 사진식각하여 상기 박막 트랜지스터부에 반도체막 패턴을 형성하는 단계;반도체막 패턴이 형성된 기판의 전면에 제3 금속막을 형성하는 단계;상기 제3 금속막을 3차로 사진식각하여 박막 트랜지스터부에 소오스전극 및 드레인전극을 형성하는 단계;소오스전극 및 드레인전극이 형성된 기판의 전면에 보호막을 형성하는 단계;상기 보호막 및 절연막을 4차로 사진식각하여 상기 드레인전극의 표면과, 게이트패드의 표면을 노출시키는 콘택홀을 형성하되, 게이트패드보다 안쪽으로 오픈되도록 식각하는 단계; 및콘택홀이 형성된 기판의 전면에 투명 도전막을 형성한 후, 상기 투명도전막을 5차로 사진식각하여 상기 드레인전극 및 게이트패드와 접속되는 화소전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정 표시장치의 제조방법.
- 제 1 항에 있어서, 상기 제1 금속막은 알루미늄 또는 알루미늄 합금으로 형성하는 것을 특징으로 하는 액정 표시장치의 제조방법.
- 제 1 항에 있어서, 상기 제2 금속막은 내화성금속으로 형성하는 것을 특징으로 하는 액정 표시장치의 제조방법.
- 제 1 항에 있어서, 상기 화소전극을 형성하는 단계에서,상기 화소전극이 상기 패드부의 보호막 및 절연막이 오픈되는 크기보다 더 크게 형성되도록 하는 것을 특징으로 하는 액정 표시장치의 제조방법.
- 제 1 항에 있어서, 상기 반도체막 패턴을 형성하는 단계 및 소오스/ 드레인전극을 형성하는 단계 중 적어도 어느 한 단계에서,상기 패드부에 형성되는 콘택홀 가장자리의 제2 금속막 상에, 상기 반도체막 또는 제3 금속막 중 적어도 어느 하나가 남도록 패터닝하는 것을 특징으로 하는 액정 표시장치의 제조방법.
- 박막 트랜지스터부 및 패드부를 갖는 액정 표시장치의 제조방법에 있어서,기판 상에 제1 금속막 및 제2 금속막을 차례로 적층한 후 1차로 사진식각하여 박막 트랜지스터부 및 패드부의 기판 상에 게이트전극 및 게이트패드를 각각 형성하는 단계;게이트전극 및 게이트패드가 형성된 기판의 전면에 절연막 및 반도체막을 차례로 형성하는 단계;상기 반도체막을 2차로 사진식각하여 상기 박막 트랜지스터부에 반도체막 패턴을 형성하는 단계;반도체막 패턴이 형성된 기판의 전면에 제3 금속막을 형성하는 단계;상기 제3 금속막을 3차로 사진식각하여 박막 트랜지스터부에 소오스전극 및 드레인전극을 형성하는 단계;소오스전극 및 드레인전극이 형성된 기판의 전면에 보호막을 형성하는 단계;상기 보호막 및 절연막을 4차로 사진식각하여 상기 드레인전극의 표면과, 게이트패드의 표면을 노출시키는 콘택홀을 형성하되, 상기 콘택홀이 게이트패드보다 크게 오픈되도록 형성하는 단계; 및콘택홀이 형성된 기판의 전면에 투명 도전막을 형성한 후, 상기 투명도전막을 5차로 사진식각하여 상기 드레인전극 및 게이트패드와 접속되는 화소전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정 표시장치의 제조방법.
- 제 6 항에 있어서, 상기 제1 금속막은 내화성금속으로 형성하는 것을 특징으로 하는 액정 표시장치의 제조방법.
- 제 6 항에 있어서, 상기 제2 금속막은 알루미늄 또는 알루미늄 합금으로 형성하는 것을 특징으로 하는 액정 표시장치의 제조방법.
- 제 6 항에 있어서, 상기 화소전극을 형성하는 단계에서,상기 화소전극을 상기 패드부의 보호막 및 절연막이 오픈되는 크기보다 더 크게 형성하는 것을 특징으로 하는 액정 표시장치의 제조방법.
- 제 6 항에 있어서, 상기 반도체막 패턴을 형성하는 단계 및 소오스전극 및 드레인전극을 형성하는 단계 중 적어도 어느 한 단계에서,상기 패드부에 형성되는 콘택홀 가장자리의 제2 금속막 상에, 상기 반도체막 또는 제3 금속막 중 적어도 어느 하나가 남도록 패터닝하는 것을 특징으로 하는 액정 표시장치의 제조방법.
- 제 6 항에 있어서, 상기 게이트전극 및 게이트패드를 형성하는 단계에서,상기 게이트패드의 일측을 복수의 배선으로 형성하는 것을 특징으로 하는 액정 표시장치의 제조방법.
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960044131A KR100238206B1 (ko) | 1996-10-05 | 1996-10-05 | 박막트랜지스터 액정 표시장치및 그 제조방법 |
| JP35145696A JP3625598B2 (ja) | 1995-12-30 | 1996-12-27 | 液晶表示装置の製造方法 |
| TW085116278A TW539891B (en) | 1995-12-30 | 1996-12-30 | Liquid crystal display |
| TW090108351A TWI257012B (en) | 1995-12-30 | 1996-12-30 | Method for forming a liquid crystal display |
| US08/777,512 US5731856A (en) | 1995-12-30 | 1996-12-30 | Methods for forming liquid crystal displays including thin film transistors and gate pads having a particular structure |
| JP2004002174A JP2004163969A (ja) | 1995-12-30 | 2004-01-07 | 液晶表示装置の製造方法 |
| JP2004002173A JP2004163968A (ja) | 1995-12-30 | 2004-01-07 | 液晶表示装置の製造方法 |
| JP2004261890A JP3717078B2 (ja) | 1995-12-30 | 2004-09-09 | 液晶表示装置の製造方法及び液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960044131A KR100238206B1 (ko) | 1996-10-05 | 1996-10-05 | 박막트랜지스터 액정 표시장치및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980025840A KR19980025840A (ko) | 1998-07-15 |
| KR100238206B1 true KR100238206B1 (ko) | 2000-01-15 |
Family
ID=19476338
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960044131A KR100238206B1 (ko) | 1995-12-30 | 1996-10-05 | 박막트랜지스터 액정 표시장치및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100238206B1 (ko) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI250337B (en) * | 1998-02-09 | 2006-03-01 | Seiko Epson Corp | An electro-optical apparatus and electronic appliances |
| KR100482167B1 (ko) * | 1998-07-30 | 2005-07-18 | 엘지.필립스 엘시디 주식회사 | 액정표시장치및그제조방법 |
| KR100544814B1 (ko) * | 1998-09-23 | 2006-04-21 | 삼성전자주식회사 | 반사형액정표시소자및그제조방법 |
| KR100623974B1 (ko) * | 1998-12-08 | 2006-12-05 | 삼성전자주식회사 | 액정 표시 장치 및 그 제조 방법 |
| KR100655276B1 (ko) * | 1999-08-30 | 2006-12-08 | 삼성전자주식회사 | 박막트랜지스터 액정표시장치 및 그 제조 방법 |
| KR100696264B1 (ko) * | 2000-04-27 | 2007-03-16 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터의 제조방법 |
| KR100840247B1 (ko) * | 2002-02-06 | 2008-06-20 | 삼성전자주식회사 | 반사 전극을 갖는 액정표시장치 및 그 제조방법 |
| KR101374959B1 (ko) * | 2006-11-28 | 2014-03-14 | 엘지디스플레이 주식회사 | 표시기판 및 이의 제조 방법 |
| KR102094683B1 (ko) * | 2008-09-19 | 2020-03-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치 |
-
1996
- 1996-10-05 KR KR1019960044131A patent/KR100238206B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980025840A (ko) | 1998-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3625598B2 (ja) | 液晶表示装置の製造方法 | |
| US7517620B2 (en) | Method for fabricating array substrate having color filter on thin film transistor structure for liquid crystal display device | |
| JP3830593B2 (ja) | 液晶表示装置の製造方法 | |
| US8294839B2 (en) | Thin film transistor array panel for liquid crystal display and method of manufacturing the same | |
| JP4354542B2 (ja) | 液晶表示装置及びその製造方法 | |
| KR0139346B1 (ko) | 박막 트랜지스터 액정표시장치의 제조방법 | |
| US7894032B2 (en) | Liquid crystal display device having particular structure for data line, source electrode, drain electrode and pixel electrode | |
| US20070048910A1 (en) | Method For Manufacturing Thin Film Transistor Array Panel For Display Device | |
| US7417693B2 (en) | Liquid crystal display device and its manufacturing method | |
| JP2009122697A (ja) | 液晶表示装置 | |
| JP2008107849A (ja) | 液晶表示装置及びその製造方法 | |
| JP4796221B2 (ja) | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 | |
| US20050162580A1 (en) | Thin film transistor array panel | |
| US7982837B2 (en) | Liquid crystal display device and its manufacturing method | |
| KR100238206B1 (ko) | 박막트랜지스터 액정 표시장치및 그 제조방법 | |
| WO2003075356A1 (en) | Contact portion of semiconductor device, and method for manufacturing the same, thin film transistor array panel for display device including the contact portion, and method for manufacturing the same | |
| KR20020011574A (ko) | 액정 표시 장치용 어레이 기판 및 그 제조 방법 | |
| JPH10268346A (ja) | アクティブマトリクス型液晶表示装置 | |
| KR0183757B1 (ko) | 박막 트랜지스터-액정 표시장치의 제조방법 | |
| KR20010009015A (ko) | 액정표시장치의 박막트랜지스터 및 그 형성방법 | |
| JP2002185002A (ja) | 液晶画像表示装置と画像表示装置用半導体装置の製造方法 | |
| JP2002184992A (ja) | 液晶画像表示装置と画像表示装置用半導体装置の製造方法 | |
| JPH02242232A (ja) | 液晶表示装置 | |
| JP2002185004A (ja) | 液晶画像表示装置と画像表示装置用半導体装置の製造方法 | |
| JP2002190602A (ja) | 液晶画像表示装置と画像表示装置用半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| J204 | Request for invalidation trial [patent] | ||
| J121 | Written withdrawal of request for trial | ||
| FPAY | Annual fee payment |
Payment date: 20130930 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20141001 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20150930 Year of fee payment: 17 |
|
| EXPY | Expiration of term |