KR100482167B1 - 액정표시장치및그제조방법 - Google Patents

액정표시장치및그제조방법 Download PDF

Info

Publication number
KR100482167B1
KR100482167B1 KR10-1998-0030924A KR19980030924A KR100482167B1 KR 100482167 B1 KR100482167 B1 KR 100482167B1 KR 19980030924 A KR19980030924 A KR 19980030924A KR 100482167 B1 KR100482167 B1 KR 100482167B1
Authority
KR
South Korea
Prior art keywords
gate
electrode
source
conductive material
wiring
Prior art date
Application number
KR10-1998-0030924A
Other languages
English (en)
Other versions
KR20000010168A (ko
Inventor
이규현
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR10-1998-0030924A priority Critical patent/KR100482167B1/ko
Publication of KR20000010168A publication Critical patent/KR20000010168A/ko
Application granted granted Critical
Publication of KR100482167B1 publication Critical patent/KR100482167B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Abstract

본 발명은 액정 표시 장치를 제조하는데 있어서 사용하는데 있어서, 4개의 마스크 공정으로 제조하는 방법 및 그 방법에 의한 액정 표시 장치의 구조에 관련된 것이다. 본 발명은 기판 위에 제1 도전 물질로 게이트 물질을 형성하고, 상기 게이트 물질 위에 제1 절연물질, 순수 반도체 물질, 불순물 반도체 물질, 제2 도전 물질을 연속 증착하고 패턴하여 화소전극 부분의 상기 기판과 상기 게이트 패드를 노출하고, 상기 금속 물질과 상기 노출된 기판 위에 제3 도전 물질을 증착하고 상기 제2 도전 물질 및 상기 불순물 반도체 물질을 연속 식각하여 소스 전극, 드레인 전극, 소스 배선, 화소 전극 그리고, 소스 패드를 형성하고, 상기 화소 전극 등이 형성된 기판 위에 제2 절연 물질로 상기 화소 전극, 상기 게이트 패드, 상기 소스 패드 그리고, 상기 게이트 배선 중 상기 소스 배선과 겹치지 않는 부분을 덮는 상기 반도체 물질을 노출한 후 계속 식각하여 상기 노출된 반도체 층을 제거하는 액정 표시 장치 제조 방법 및 그 방법에 의한 액정 표시 장치를 제공한다.

Description

액정 표시 장치 및 그 제조 방법
본 발명은 박막 트랜지스터(혹은 Thin Film Transistor : TFT)를 포함하는 액정 표시 장치(혹은 Liquid Crystal Display : LCD)의 제조 방법 및 그 구조에 관련된 것이다. 특히, 본 발명은 액정 표시 장치를 제조하는데 있어서 사용하는 마스크 수를 줄여 제조하는 방법 및 그 방법에 의한 액정 표시 장치의 구조에 관련된 것이다.
화상 정보를 화면에 나타내는 화면 표시 장치들 중에서 브라운관 표시 장치(혹은 Cathode Ray Tube(CRT))가 지금까지 가장 많이 사용되어 왔는데 이것은 표시 면적에 비해 부피가 크고 무겁기 때문에 사용하는데 많은 불편함이 따랐다. 그러므로, 표시 면적이 크더라도 그 두께가 얇아서 어느 장소에서든지 쉽게 사용할 수 있는 박막형 평판 표시 장치가 개발되었고, 점점 브라운관 표시 장치를 대체하고 있다. 특히, 액정 표시 장치(혹은 LCD(Liquid Crystal Display))는 표시 해상도가 다른 평판 장치보다 뛰어나고, 동화상을 구현할 때 그 품질이 브라운관의 것에 비할 만큼 반응 속도가 빠르기 때문에 가장 활발한 개발 연구가 이루어지고 있는 제품이다.
액정 표시 장치의 구동 원리는 액정의 광학적 이방성과 분극 성질을 이용한 것이다. 구조가 가늘고 길기 때문에 분자 배열에 방향성과 분극성을 갖고 있는 액정 분자들에 인위적으로 전자기장을 인가하여 분자 배열 방향을 조절할 수 있다. 따라서, 배향 방향을 임으로 조절하면 액정의 광학적 이방성에 의하여 액정 분자의 배열 방향에 따라 빛을 투과 혹은 차단시킬 수 있게되어 화면 표시 장치로 응용하게된 것이다. 현재에는 박막 트랜지스터(혹은 TFT(Thin Film Transistor))와 그것에 연결된 화소 전극이 행렬 방식으로 배열된 능동 매트릭스 액정 표시 장치가 뛰어나 화질과 자연 색상을 제공하기 때문에 가장 주목받고 있는 제품이다. 일반적인 액정 표시 장치를 구성하는 기본 부품인 액정 패널의 구조는 다음과 같다.
액정 패널은 여러 가지 소자들이 설치된 두 개의 패널(3,5)들이 대향하여 붙어있고, 그 사이에 액정 층이 끼워진 형태를 갖고 있다. 액정 표시 장치의 한쪽 패널에는 색상을 구현하는 소자들이 구성되어 있다. 이를 흔히 "칼라 필터 패널(3)"이라고 부른다. 칼라 필터 패널(3)은 제 1 투명 기판(1a) 위에 행렬 배열 방식으로 설계된 화소의 위치를 따라 빨강(R), 초록(G), 파랑(B)의 칼라 필터(7)가 순차적으로 배열되어 있다. 이들 칼라 필터(7) 사이에는 아주 가는 그물 모양의 블랙 매트릭스(9)가 형성되어 있다. 이것은 각 색상 사이에서 혼합 색이 나타나는 것을 방지한다. 그리고, 칼라 필터(7)를 덮는 공통 전극(8)이 형성되어 있다. 공통 전극(8)은 액정(10)에 인가하는 전기장을 형성하는 한쪽 전극 역할을 한다.
액정 표시 장치의 다른 쪽 패널에는 액정을 구동하기 위한 전기장을 발생시키는 스위치 소자 및 배선들이 형성되어 있다. 이를 흔히 "액티브 패널(5)"이라고 부른다. 액티브 패널(5)은 제 2 투명 기판(1b) 위에 행렬 방식으로 설계된 화소의 위치를 따라 화소 전극(41)이 형성되어 있다. 화소 전극(41)은 상기 칼라 필터 패널(3)에 형성된 공통 전극(8)과 마주보며 액정(10)에 인가되는 전기장을 형성하는 다른 쪽 전극 역할을 한다. 화소 전극(41)들의 수평 배열 방향을 따라 신호 배선(13)이 형성되어 있고, 수직 배열 방향을 따라서는 데이터 배선(23)이 형성되어 있다. 여기에서, 액티브 매트릭스 액정 표시 장치의 경우, 화소 전극(41)의 한쪽 구석에는 화소 전극(41)에 전기장 신호를 인가하는 스위치 소자인 박막 트랜지스터(19)가 형성되어 있다. 액티브 매트릭스 액정 표시 장치의 경우에, 박막 트랜지스터(19)의 게이트 전극(11)은 상기 신호 배선(13)에 연결되어 있고(따라서, 신호 배선을 "게이트 배선" 이라 부르기도 한다), 소스 전극(21)은 상기 데이터 배선(23)에 연결되어 있다(따라서 데이터 배선을 "소스 배선"이라 부르기도 한다). 그리고, 박막 트랜지스터(19)의 드레인 전극(31)은 상기 화소 전극(41)에 연결되어 있다. 박막 트랜지스터(19)에서 소스 전극(21)과 드레인 전극(31) 사이에는 반도체 층(33)이 형성되어 있고, 소스 전극(21)과 반도체 층(33) 그리고, 드레인 전극(31)과 반도체 층(33)은 각각 오믹 접촉을 이루고 있다. 그리고, 게이트 배선(13)과 소스 배선(23)의 끝단에는 외부에서 인가되는 신호를 받아들이는 종단 단자(혹은 Terminal)인 게이트 패드(15)와 소스 패드(25)가 각각 형성되어 있다. 또한, 상기 게이트 패드(15)와 소스 패드(25) 위에는 게이트 패드 단자(57)와 소스 패드 단자(67)가 각각 더 형성되어 있다.
게이트 패드(15)에 인가되는 외부의 전기적 신호가 게이트 배선(13)을 따라 게이트 전극(11)에 인가되면 소스 패드(25)에 인가되는 화상 정보가 소스 배선(23)을 따라 소스 전극(21)에 인가되어 드레인 전극(31)에 도통된다. 반면에, 게이트 배선(13)에 신호가 인가되지 않는 경우에는 소스 전극(21)과 드레인 전극(31)이 단절된다. 그러므로, 게이트 전극(11)의 신호를 조절함에 따라 드레인 전극(31)에 데이터 신호의 인가 여부를 결정할 수 있다. 따라서, 드레인 전극(31)에 연결된 화소 전극(41)에 데이터 신호를 인위적으로 전달할 수 있게된다. 즉, 박막 트랜지스터(19)는 화소 전극을 구동하는 스위치 역할을 한다. 게이트 배선(13)등이 형성된 층과 소스 배선(23)등이 형성된 층 사이에는 전기적 절연을 위해 게이트 절연막(17)이 형성되어 있고, 소스 배선(23) 등이 형성된 층위에도 소자 보호를 위한 보호막(37)이 형성되어 있다.
이렇게 만들어진 두 개의 패널(칼라 필터 패널(3)과 액티브 패널(5))이 일정 간격(이 간격을 "셀 갭(Cell Gap)" 이라 부른다)을 두고 대향하여 부착되고, 그 사이에 액정 물질이 채워진다. 상기 두 개의 패널(3,5) 사이의 셀 갭을 일정하게 유지하고 상기 액정 물질이 밖으로 새어나지 않도록 하기 위해 상기 두 기판의 가장자리 부분을 에폭시와 같은 실(seal) 재로 봉합한다. 그리하여 액정 표시 장치의 주요 부분인 액정 패널이 완성된다.
액정 표시 장치를 구성하는 액정 패널을 제조하는 공정은 매우 복잡한 여러 가지 공정 단계들이 복합적으로 이루어져 있다. 특히, 박막 트랜지스터가 형성되는 액티브 패널을 제조하는데는 여러 번의 마스크 공정들을 거쳐야 한다. 완제품의 성능은 이런 복잡한 제조 공정에서 결정되는데, 가급적이면 공정이 간단할수록 불량이 발생할 확률은 줄어든다. 액티브 패널에는 액정 표시 장치의 성능을 좌우하는 주요한 소자들이 많이 형성되는 관계로 이것을 제조하는 공정을 단순화하는 것이 좋은 제품을 만들어 내는데 주요한 역할을 한다. 일반적으로 제조 공정은 만들고자하는 각 소자에 어떤 물질을 사용하는가 혹은 어떤 사양에 맞추어 설계하는가에 따라 결정되는 경우가 많다.
예를 들어, 과거 소형 액정 모니터의 경우에는 별로 문제시되지 않았지만 12인치 이상의 컴퓨터 모니터용 액정 표시 장치와 같은 대면적 액정 표시 장치의 경우에는 게이트 배선에 사용하는 재질의 고유 저항 값이 화질의 우수성을 결정하는 중요한 요소가 된다. 즉, 소면적 액정 표시 장치에서는 탄탈, 텅스텐, 몰리브덴 등과 같이 박막의 표면 안정성이 좋은 금속으로 게이트 물질(게이트 배선, 게이트 전극 그리고, 게이트 패드 등)로 사용하였으나, 대면적의 경우에는 알루미늄과 같이 저항이 낮은 금속을 사용하는 것이 바람직하다. 그러나, 알루미늄 혹은 알루미늄 합금을 게이트 물질로 사용하는데 에는 많은 문제점이 있다. 그중 대표적인 것이 알루미늄의 표면에서 발생하는 힐락(Hillock)이다. 즉, 알루미늄 증착 후 표면에 미세한 알루미늄 입자가 있을 경우 제조 공정상 고온 상태에 놓이는 경우에 상기 입자가 점점 크게 성장하여 절연막을 파괴하여 불량을 발생시킬 수 있다. 또한, 알루미늄을 게이트 물질로 사용할 경우 게이트 물질과 ITO가 접촉하여 형성되는 소자 부분에서 접촉 저항이 높아지는 문제가 발생한다. 즉, 알루미늄 표면에 ITO를 증착 시킬 경우 그 사이에 산화 알루미늄 막(Al2O3)이 형성되어 계면 접촉 저항이 커짐에 따라 게이트 물질에 전기 신호가 전달되는데 지연되는 문제가 발생한다.
이러한 여러 문제점들을 해결하기 위해 종래에는 알루미늄 막의 표면을 양극 산화하여 표면 안정도를 높이는 방법이 제시되었다. 그리고, 외부와 전기적 접촉을 하는 부분은 양극 산화를 하지 않고, 크롬과 같은 금속으로 중간 전극을 형성하여 ITO와의 접촉 저항을 줄였다. 그러나, 이러한 제조 공정에 사용하는 마스크 수는 최소 8개가 필요하다. 그 후에 더욱 경제적이고, 효과적인 제조 방법을 개발하기 위해 제조에 사용되는 마스크 공정 수를 줄이기 위한 연구와 개발이 끊임없이 계속되어 왔다. 계속되는 연구 개발로 6개의 마스크 공정법, 5개의 마스크 공정법등이 개발되었고, 현재 4개의 마스크 공정으로도 종래에 못지 않은 양질의 제품을 생산할 수 있는 방법이 개발되었다. 4개의 마스크 공정으로 액정 표시 장치를 제조하는 종래의 방법을 평면도인 도 2와, 도 2의 절단선 III-III로 자른 단면으로 제조 과정을 나타내는 공정도인 3-3를 참조로 살펴보면 다음과 같다.
투명 유리 기판(1) 위에 알루미늄(Al) 혹은, 알루미늄 합금과 같은 금속을 증착하고 패턴하여 게이트 배선(13), 게이트 전극(11) 그리고, 게이트 패드(15)를 형성한다. 기판(1)의 가로 방향으로 진행하는 게이트 배선(13) 여러 개가 열 방향으로 나열된다. 게이트 전극(11)은 게이트 배선(13)에서 분기되어 설계된 화소의 구석에 형성된다. 게이트 배선(13)의 끝 부분에는 게이트 패드(15)가 형성되어 있다(도 2, 도 3a).
상기 게이트 물질들(게이트 배선, 게이트 전극 그리고, 게이트 패드)이 형성된 기판(1) 위에 질화 실리콘(SiNx) 혹은 산화 실리콘(SiOx)과 같은 절연 물질을 증착하여 게이트 절연막(17)을 형성한다. 이어서, 순수 아몰퍼스 실리콘과 같은 진성 반도체 물질과 불순물이 첨가된 아몰퍼스 실리콘과 같은 불순물 반도체 물질 그리고, 크롬(Cr) 혹은 크롬 합금과 같은 제 2금속을 연속으로 증착한다. 상기 제 2 금속, 불순물 반도체 물질, 진성 반도체 물질 그리고, 절연 물질을 패턴하여 소스-드레인 물질(29), 소스 패드(25), 보조용량 전극(27) 반도체 층(33)과 불순물 반도체 층(35)을 형성한다. 반도체 층(33)은 게이트 절연막(17) 위의 게이트 전극(11) 부분에 형성된다. 그리고, 게이트 배선(13)과 게이트 패드(15)를 덮는 게이트 절연막(17) 위에는 더미 반도체 층(33a), 더미 불순물 반도체 층(35a) 그리고, 소스-드레인 물질(29)가 남아 있게 된다. 그리고, 소스 패드(25)와 보조용량 전극(27) 밑에는 더미 반도체 층(33b)과 더미 불순물 반도체 층(35b)가 남아 있게된다(도 2, 도 3b).
상기 소스-드레인 물질(29)이 형성된 기판(1) 위에 ITO(Indium Tin Oxide)를 증착하고, 패턴하여 화소 전극(41)을 형성한다. 이 때, 상기 패턴된 ITO를 마스크로 사용하여 소스-드레인 물질(29)을 패턴하여 소스 배선(23), 소스 전극(21), 드레인 전극(31) 그리고, 소스 패드(25)등을 형성한다. 그러기 위해서, ITO의 패턴은 화소 전극(41)과 소스-드레인 물질의 최종 형태를 모두 갖추도록 형성한다. ITO 패턴을 마스크로 소스-드레인 물질(29)을 패턴할 때, 밑에 있는 불순물 반도체 층(35)도 같이 패턴하여, 소스 전극(21)과 드레인 전극(31)이 반도체 층(33)과 오믹접촉을 이루도록 하고, 소스 전극(21)과 드레인 전극(31) 사이에는 불순물 반도체 층(35)이 존재하지 않도록 한다. 기판 위에서 세로 방향으로 진행하며 상기 소스 전극(21)들을 연결하는 소스 배선(23) 여러 개가 행 방향으로 배열되어 있다. 소스 배선(23)의 끝 부분에는 게이트 절연막(17), 더미 반도체 물질(33a), 더미 불순물 반도체 물질(35a) 그리고, 소스 패드(25)가 적층된 위에 ITO로 형성된 소스 패드단자(67)가 형성되어 있다. 게이트 패드(15) 부분은 ITO 층과 소스-드레인 물질, 불순물 반도체 층이 모두 제거되고, 게이트 패드(15) 위에 게이트 절연막(17)과 더미 반도체 층(33a)이 덮고 있다. 화소 전극(41)은 드레인 전극(31)과 보조용량 전극(27)에 직접 접촉되어 있으며, 기판(1)의 표면위에 형성된다(도 2, 도 3a).
상기 화소 전극(41)등이 형성된 기판 위에 질화 실리콘(SiNx) 혹은 산화 실리콘(SiOx)과 같은 무기 절연 물질을 증착하여 보호막(37)을 형성한다. 그리고, 소스 패드(25)부와 화소 전극(41)부를 덮는 보호막(37)을 제거하여 소스 패드전극(67)과 화소전극(41)을 노출시킨다. 이때, 게이트 패드(15)부를 덮는 보호막(37), 더미 반도체 층(33a), 게이트 절연막(17)을 제거하도록 식각을 계속 진행하여 게이트 패드(15)를 노출시킨다(도 2, 도 3d).
이와 같은 방법으로 액정 표시 장치를 제조하면, 제 2마스크 공정으로 반도체 층(33)과 소스-드레인 물질(29)을 형성하는 단계에서 사용하는 마스크의 형상이 소스-드레인 물질(29) 및 반도체 층(33)의 형상을 갖고 있으므로, 게이트 배선(13)의 일부분들이 노출된다(도 3b). 그리고, 제 3 마스크 공정으로 화소 전극을 형성하는 단계에서 노출된 게이트 배선(13)들이 ITO와 접촉하여 불량 점(Point Defect)을 형성하거나 ITO를 패턴할 때 사용하는 식각물에 의해 게이트 배선이 침식되는 위험성이 있다(도 3c). 만일, 이를 방지하기 위해 제 2마스크 공정에서 사용하는 마스크의 형상을 게이트 배선의 형상까지도 포함하는 모양으로 만든다면, 보조 용량과 소스 배선사이에 원치않는 반도체 채널이 형성되어 완성된 액정표시 장치에서 박막 트랜지스터 구동시 화질에 잡음이 발생하게 된다.
본 발명에서는 게이트 전극이 먼저 형성되고(Bottom Gate), 채널부분이 약간 식각되며(Back-channel Etched), 화소 전극을 형성하는 ITO가 보호막 밑의 층에 형성된 형태의 박막 트랜지스터를 포함하는 액티브 패널을 제조하는 방법에 있어서, 4개의 마스크 공정으로 액티브 패널을 형성하는 방법을 제공한다.
본 발명의 목적은 4개의 마스크 공정으로 액정 표시 장치의 액티브 패널을 제조하는 방법을 제공하는데 있다. 본 발명의 다른 목적은, 4개의 마스크 공정으로 액티브 패널을 제조하는 방법에 있어서, 게이트 배선 전체가 게이트 절연막에 덮히도록 하여 어떠한 식각물에도 공격받지 않도록 보호하는 방법을 제공하는데 있다. 본 발명의 또 다른 목적은, 4개의 마스크 공정으로 액티브 패널을 제조하는데 있어서, 게이트 배선의 절연성을 확보하여 양질의 화질을 갖는 액정 표시 장치를 제공하는데 있다.
이와 같은 목적을 달성하기 위해 본 발명은 기판 위에 첫 번째 마스크 공정에서 제1 도전 물질로 게이트 전극, 게이트 배선 그리고, 게이트 패드들을 포함하는 게이트 물질을 형성하는 단계와, 상기 게이트 물질 위에 제1 절연물질, 순수 반도체 물질, 불순물 반도체 물질, 제2 도전 물질을 연속 증착하고 두 번째 마스크 고정에서 패턴하여 화소전극 부분의 상기 기판과 상기 게이트 패드를 노출하는 단계와, 상기 금속 물질과 상기 노출된 기판 위에 제3 도전 물질을 증착하고 세 번째 마스크 공정에서 상기 제2 도전 물질 및 상기 불순물 반도체 물질을 함께 패턴하여 소스 전극, 드레인 전극, 소스 배선, 화소 전극 그리고, 소스 패드를 형성하는 단계와, 네 번째 마스크 공정에서 상기 화소 전극 등이 형성된 기판 위에 제2 절연 물질로 상기 화소 전극, 상기 게이트 패드, 상기 소스 패드 그리고, 상기 게이트 배선 중 상기 소스 배선과 겹치지 않는 부분을 덮는 상기 반도체 물질을 노출하고, 계속 식각하여 상기 노출된 반도체 층을 제거하는 단계를 포함하는 액정 표시 장치 제조 방법을 제공한다.
이와 같은 제조 방법에 의하여 본 발명은 기판 위에 제1 도전 물질을 포함하는 게이트 전극과, 상기 게이트 전극을 덮고 있는 게이트 절연막과, 상기 게이트 절연막 위에 형성된 반도체 층과, 상기 반도체 층의 한 쪽 변과 오믹 접촉을 이루며, 제2 도전 물질과 제3 도전 물질이 적층된 소스 전극과, 상기 반도체 층의 다른 쪽 변과 오믹 접촉을 이루며 상기 제2 도전 물질과 상기 제3 도전 물질이 적층된 드레인 전극과, 상기 드레인 전극에 포함된 상기 제 3 도전 물질에서 연장되어 상기 기판 위에 형성된 화소 전극과, 상기 소스 전극, 상기 반도체 층, 상기 드레인 전극을 덮고, 상기 화소 전극은 노출 시키는 보호막을 포함하는 액정 표시 장치를 제공한다.
본 발명에 대하여 더욱 상세히 이해할 수 있도록 하기 위해 본 발명에 의한 액티브 기판의 평면도를 나타내는 도 4와 도 4의 절단선 V-V로 자른 단면으로 나타낸 공정 단면도인 도 5a-5e 들을 참조하여 설명한다.
투명 유리 기판(101) 위에 알루미늄(Al) 혹은, 알루미늄 합금과 같은 금속을 증착하여 제 1 금속층(211)을 형성한다. 그리고, 이어서, 몰리브덴(Mo), 탄탈(Ta), 텅스텐(W) 혹은 안티몬(Sb)과 같은 고융점을 갖는 금속을 연속 증착하여 제 2 금속층(213)을 형성한다. 상기 이중 금속층(211, 213)을 제 1 마스크로 식각하여 게이트 배선(113), 게이트 전극(111) 그리고, 게이트 패드(115)를 형성한다. 이 때, 제 2 금속층(213)과 제 1 금속층(211)을 습식 식각법으로 패턴하여 제 1 금속층(211) 보다 폭이 좁은 제 2 금속층(213)이 적층된 게이트 물질(게이트 배선, 게이트 전극 그리고, 게이트 패드)들을 형성한다. 기판(101)의 가로 방향으로 진행하는 게이트 배선(113) 여러 개가 열 방향으로 나열되어 있다. 게이트 전극(111)은 게이트 배선(113)에서 분기되어 설계된 화소의 구석에 형성된다. 게이트 배선(113)의 끝 부분에는 게이트 패드(115)가 형성되어 있다(도 4, 도 5a).
상기 제 1(211), 제 2 금속층(213)으로 만들어진 상기 게이트 물질들이 형성된 기판(101) 위에 질화 실리콘(SiNx) 혹은 산화 실리콘(SiOx)과 같은 무기 절연 물질을 증착하거나, 경우에 따라서는 BCB (BenzoCycloButene) 혹은 아크릴(Acryl)계 수지와 같은 유기 절연 물질을 도포하여 게이트 절연막(117)을 형성한다. 이어서, 순수 아몰퍼스 실리콘과 같은 진성 반도체 물질(133b)과 불순물이 첨가된 아몰퍼스 실리콘과 같은 불순물 반도체 물질(135b)을 연속으로 증착한다. 그리고, 상기 불순물 반도체 물질 위에 크롬(Cr)혹은 크롬 합금과 같은 소스-드레인 물질(129)을 증착한다. 그 후에 제 2 마스크 공정으로 패턴하여 추후에 화소 전극이 형성될 부분에서 상기 기판(101)이 노출되도록 게이트 절연막(117), 반도체 물질(133b), 불순물 반도체 물질(135b) 그리고, 크롬을 포함하는 소스-드레인 물질(129)을 식각한다. 마찬가지로 게이트 패드(115)를 덮는 부분도 식각하여 게이트 패드(115)를 노출시키는 게이트 콘택 홀(151)을 형성한다(도 4, 도 5b).
위와 같이 소스-드레인 물질(129)이 형성된 기판(101) 위에 ITO(Indium Tin Oxide)를 증착하고, 제 3마스크 공정으로 패턴하여 화소 전극(141), 게이트 패드 단자(151) 그리고, 소스 패드단자(161)을 형성한다. 이 때, ITO의 패턴 형상으로 소스 전극(121), 드레인 전극(131) 그리고, 보조 용량전극(127)도 형성할 수 있도록 ITO의 패턴을 디자인한다. 상기 패턴된 ITO를 마스크로 사용하여 소스-드레인 물질(29)과 불순물 반도체 물질(135b)을 패턴하여 소스 배선(123), 소스 전극(121), 드레인 전극(131), 소스 패드(125) 그리고, 보조용량 전극(127) 등을 형성한다. 이 때, 게이트 배선(113) 위에는 게이트 절연막(117)과 반도체 물질(133b)이 남아 있도록 한다. 게이트 절연막(117) 위에서 게이트 배선(113)과 직교하며 세로 방향으로 진행하는 소스 배선(123) 여러 개가 행 방향으로 배열된다. 소스 배선(123)의 끝 부분에는 소스 패드(125)와 ITO를 포함하는 소스 패드 단자(125))가 적층되어 형성되어 있다. 소스 배선(123)과 소스 패드(125) 밑에는 더미 불순물 반도체 층(135a)가 남아 있다. 소스 배선(123)에서 분기된 소스 전극(121) 그리고, 소스 전극(121)과 일정 거리 떨어져 있는 드레인 전극(131)이 형성된다. 소스 전극(121)과 드레인 전극(131)은 각각 불순물 반도체 층(135)의 사이에 두고 반도체 물질(133b)과 오믹접촉을 이루고 있다. 게이트 패드(115) 위에는 ITO를 포함하는 게이트 패드 단자(151)가 접촉하고 있다(도 4, 도 5c).
상기 화소전극(141)을 포함하는 ITO 물질이 형성된 기판 위에 질화 실리콘(SiNx) 혹은 산화 실리콘(SiOx)과 같은 무기 절연 물질을 증착하거나, 경우에 따라서는 BCB (BenzoCycloButene) 혹은 아크릴(Acryl)계 수지와 같은 유기 절연 물질을 도포하여 보호막(137)을 형성한다. 제 4 마스크 공정으로, 보호막(137)을 패턴하여 화소 전극(141), 상기 게이트 배선(113) 중 소스 배선(123)과 겹치지 않는 부분, 게이트 패드 단자(151) 그리고, 소스 패드 단자(161)들을 덮는 보호막(137)을 제거한다. 그리고, 게이트 배선(113) 중 소스 배선(123)과 겹치지 않는 부분에서 상기 보호막(137)의 패턴 결과로 노출된 반도체 물질(133b)들을 식각하여 제거한다. 그럼으로써, 게이트 전극(111) 위에는 게이트 배선(113)과 분리된 반도체 층(133)이 형성된다. 그리고, 소스 패드(125)와 보조용량 전극(127) 밑에는 더미 불순물 반도체 층(135a)과 함께 더미 반도체 층(133a)가 남아 있게된다. 이것은 게이트 배선(113)과 보조용량 전극(127) 사이에 반도체 물질(133b)을 제거하여 그 사이에 원치않는 반도체 채널이 형성되지 않도록한다. 반도체 물질(133b)을 보호막(137) 패턴공정에서 계속하여 식각하더라도 보호막(137)이 식각되어 노출된 다른 부분들은 반도체 물질(133b) 식각액에 식각되지 않는 ITO에 의해 보호되어 있으므로, 보호막(137) 패턴과정에서 한번에 이루어질 수 있다(도 4, 도 5d).
본 발명은 액정 표시 장치를 제조하는데 있어서, 네 번의 마스크 공정으로 액티브 패널을 제작하는 제조 방법 및 그 제조 방법에 의한 액정 표시 장치에 관련된 것이다. 본 발명에서는 게이트 절연막, 진성 반도체 층, 불순물 반도체 층 그리고, 소스-드레인 물질을 한번의 공정으로 식각하고, 화소 전극을 형성하는 과정에서 소스 전극, 드레인 전극, 소스 배선, 소스 패드등을 형성하였다. 그 위에 보호막을 형성하고, 광 투과율을 높이기위해 화소 전극 부분을 덮는 보호막을 제거하였다. 그리고, 외부 신호 전극과 접촉을 위해 소스 패드와 게이트 패드를 덮는 보호막을 제거하였다. 또한, 게이트 배선을 덮는 반도체 층으로 인하여 게이트 배선과 보조용량 사이에 원치않는 전자 이동 채널이 형성되는 것을 방지하기 위해, 게이트 배선 중 소스 배선과 교차하지 않는 부분의 보호막을 제거하고, 제거된 부분에 노출된 반도체 층 역시 계속 식각하여 제거하였다.
따라서, 본 발명에서는 네 번의 마스크 공정을 사용하여 액티브 패널을 제조함으로써, 수율 및 생산성이 향상되고, 제조 원가를 절감하는 효과를 얻을 수 있었다. 더욱이, 4마스크 제조 공정에서 최대의 단점으로 지적되는 게이트 배선 노출 문제를 해결할 수 있어 양질의 화질을 얻을 수 있었다.
도 1은 일반적인 액정 표시 장치의 구조를 나타내는 사시도이다.
도 2는 종래의 액정 표시 장치를 나타내는 평면도이다.
도 3은 종래의 방법으로 액정 표시 장치를 제조하는 과정을 나타낸 단면도들이다.
도 4는 본 발명에 의한 액정 표시 장치를 나타내는 평면도이다.
도 5는 본 발명에 의한 방법으로 액정 표시 장치를 제조하는 과정을 나타낸 단면도들이다.
< 도면의 주요 부분에 대한 부호의 설명>
1a : 제 1 투명 기판 1b : 제 2 투명 기판
1, 101 : 기판 3 : 칼라 필터 패널
5 : 액티브 패널 7 : 칼라 필터
8 : 공통 전극 9 : 블랙 매트릭스
10 : 액정 11, 111 : 게이트 전극
13, 113 : 게이트(신호) 배선 15, 115 : 게이트 패드
17, 117 : 게이트 절연막 19, 119 : 박막 트랜지스터
21, 121 : 소스 전극 23, 123 : 소스(데이터) 배선
25, 125 : 소스 패드 27, 127 : 보조용량 전극
31, 131 : 드레인 전극 33, 133 : 반도체 층
35, 135 : 불순물 반도체 층 37, 137 : 보호막
41, 141 : 화소 전극 57, 157 : 게이트 패드 단자
67, 167 : 소스 패드 단자 81 : 실(seal) 재
161 : 소스 콘택 홀 151 : 게이트 콘택 홀
211 : 제 1 금속층 213 : 제 2 금속층

Claims (7)

  1. 기판 위에 제1 도전 물질을 포함하는 게이트 전극, 상기 게이트 전극을 연결하는 게이트 배선, 상기 게이트 배선 끝 부분에 형성된 게이트 패드들을 형성하는 단계와;
    상기 게이트 물질 위에 제1 절연물질, 순수 반도체 물질, 불순물 반도체 물질, 제2 도전 물질을 연속증착하고 패턴하여 화소전극 부분의 상기 기판과 상기 게이트 패드를 노출하는 단계와;
    상기 게이트 패드와 상기 제2 도전 물질 그리고 상기 노출된 기판 위에 제3 도전 물질을 증착하고 상기 제2 도전 물질 및 상기 불순물 반도체 물질을 함께 패턴하여 소스 전극, 상기 소스 전극과 일정 거리를 두고 대향하는 드레인 전극, 상기 소스 전극을 연결하는 소스 배선, 상기 드레인 전극에 직접 연결되고 상기 노출된 기판 위에 형성된 화소 전극, 소스 배선 끝 부분에 소스 패드를 형성하는 단계와;
    상기 화소 전극 등이 형성된 기판 위에 제2 절연 물질을 증착하고, 패턴하여 상기 화소 전극, 상기 게이트 패드, 상기 소스 패드 그리고, 상기 게이트 배선 중 상기 소스 배선과 겹치지 않는 부분을 덮는 상기 반도체 물질을 노출하고, 계속 식각하여 상기 노출된 반도체 층을 제거하는 단계를 포함하는 액정 표시 장치 제조 방법.
  2. 제 1항에 있어서,
    상기 화소 전극을 형성하는 단계에서, 상기 화소 전극의 일부는 상기 제1 절연 물질과, 상기 반도체 물질, 상기 불순물 반도체 물질 그리고, 상기 제2 도전 물질을 사이에 두고, 상기 게이트 배선의 일부와 중첩되도록 형성하는 것을 특징으로 하는 액정 표시 장치 제조 방법.
  3. 제 1항 내지 제 2항에 있어서,
    상기 제1 도전 물질로 상기 게이트 배선, 상기 게이트 전극, 상기 게이트 패드를 형성하는 단계에서, 알루미늄을 포함하는 제1 금속을 증착하고, 몰리브덴(Mo), 탄탈(Ta), 텅스텐(W) 혹은 안티몬(Sb)과 같은 고융점을 갖는 제2 금속을 연속 증착한 후, 상기 제1 금속과 상기 제2 금속을 연속 식각하여 형성하는 것을 특징으로 하는 액정 표시 장치 제조 방법.
  4. 기판과;
    제1 도전 물질을 포함하며 상기 기판 위에 형성된 게이트 전극과;
    상기 게이트 전극을 덮고 있는 게이트 절연막과;
    상기 게이트 절연막 위에 형성된 반도체 층과;
    상기 반도체 층의 한 쪽 변과 오믹 접촉을 이루며, 제2 도전 물질과 제3 도전 물질이 적층된 소스 전극과;
    상기 반도체 층의 다른 쪽 변과 오믹 접촉을 이루며 상기 제2 도전 물질과
    상기 제3 도전 물질이 적층된 드레인 전극과;
    상기 드레인 전극에 포함된 상기 제 3 도전 물질에서 연장되어 상기 기판 위에 형성된 화소 전극과;
    상기 소스 전극, 상기 반도체 층, 상기 드레인 전극을 덮고, 상기 화소 전극은 노출 시키는 보호막을 포함하는 것을 특징으로 하는 액정 표시 장치.
  5. 제 4항에 있어서,
    상기 화소 전극의 일부는 상기 게이트 절연막과, 더미 반도체 층, 더미 불순물 반도체 층 그리고, 상기 제2 도전 물질을 사이에 두고, 상기 게이트 배선의 일부와 중첩된 것을 특징으로 하는 액정 표시 장치.
  6. 제 4항에 있어서,
    상기 게이트 전극을 연결하는 게이트 배선과;
    상기 게이트 배선 끝에 형성된 게이트 패드와;
    상기 소스 전극을 연결하며 상기 제2 도전 물질과 상기 제3 도전 물질이 적층된 소스 배선과;
    상기 소스 배선 끝에 형성되고 상기 제2 도전 물질과 상기 제3도전 물질이 적층된 소스 패드를 더 포함하고,
    상기 더미 반도체 층과 및 상기 더미 불순물 반도체 층은 상기 소스 배선 및 상기 소스 패드 밑에 더 형성되어 있는 것을 특징으로 하는 액정 표시 장치.
  7. 제 4항 내지 제 6항에 있어서,
    상기 제1 도전 물질은 알루미늄을 포함하는 제1 금속과,
    몰리브덴(Mo), 탄탈(Ta), 텅스텐(W) 혹은 안티몬(Sb)과 같은 고융점을 갖는 제2 금속을 포함하는 것을 특징으로 하는 액정 표시 장치.
KR10-1998-0030924A 1998-07-30 1998-07-30 액정표시장치및그제조방법 KR100482167B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-1998-0030924A KR100482167B1 (ko) 1998-07-30 1998-07-30 액정표시장치및그제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1998-0030924A KR100482167B1 (ko) 1998-07-30 1998-07-30 액정표시장치및그제조방법

Publications (2)

Publication Number Publication Date
KR20000010168A KR20000010168A (ko) 2000-02-15
KR100482167B1 true KR100482167B1 (ko) 2005-07-18

Family

ID=19545839

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0030924A KR100482167B1 (ko) 1998-07-30 1998-07-30 액정표시장치및그제조방법

Country Status (1)

Country Link
KR (1) KR100482167B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100795344B1 (ko) * 2001-05-29 2008-01-17 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판 및 그의 제조방법
KR20030045400A (ko) * 2001-12-04 2003-06-11 삼성전자주식회사 액정 표시 장치용 기판 및 그 제조 방법
KR100499371B1 (ko) 2002-04-17 2005-07-04 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100920480B1 (ko) * 2002-12-31 2009-10-08 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR20050105422A (ko) 2004-05-01 2005-11-04 엘지.필립스 엘시디 주식회사 액정표시패널 및 그 제조 방법
KR101123452B1 (ko) * 2004-05-31 2012-03-26 엘지디스플레이 주식회사 횡전계 방식 액정 표시 장치용 어레이 기판 및 그 제조 방법
US7847904B2 (en) 2006-06-02 2010-12-07 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic appliance
KR100983716B1 (ko) 2006-06-30 2010-09-24 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR100978266B1 (ko) 2006-12-29 2010-08-26 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR100978265B1 (ko) 2006-12-29 2010-08-26 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09171197A (ja) * 1995-11-21 1997-06-30 Samsung Electron Co Ltd 液晶表示装置の製造方法
KR19980025840A (ko) * 1996-10-05 1998-07-15 김광호 액정 표시장치의 제조방법
KR19980072268A (ko) * 1997-03-03 1998-11-05 구자홍 액정 표시 장치의 구조 및 그 액정 표시 장치의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09171197A (ja) * 1995-11-21 1997-06-30 Samsung Electron Co Ltd 液晶表示装置の製造方法
KR19980025840A (ko) * 1996-10-05 1998-07-15 김광호 액정 표시장치의 제조방법
KR19980072268A (ko) * 1997-03-03 1998-11-05 구자홍 액정 표시 장치의 구조 및 그 액정 표시 장치의 제조 방법

Also Published As

Publication number Publication date
KR20000010168A (ko) 2000-02-15

Similar Documents

Publication Publication Date Title
KR100262953B1 (ko) 액정 표시 장치 및 그 액정 표시 장치의 제조 방법
US6614500B2 (en) Liquid crystal display having a dummy source pad and method for manufacturing the same
KR100271037B1 (ko) 액정 표시 장치의 구조 및 그 액정 표시 장치의 제조 방법(liquid crystal display device and the method for manufacturing the same)
US6088072A (en) Liquid crystal display having a bus line formed of two metal layers and method of manufacturing the same
KR100244447B1 (ko) 액정 표시 장치 및 그 액정 표시 장치의 제조 방법
JP4266793B2 (ja) 液晶表示装置用アレイ基板
KR100280889B1 (ko) 액정 표시 장치의 패드부 제조 방법 및 그 방법에 의한 액정 표시 장치
KR100493869B1 (ko) 횡전계 방식의 액정표시장치 및 그 제조방법
US20050208693A1 (en) Method of fabricating an in-plane switching liquid crystal display device
JPH0736058A (ja) アクティブマトリックス型液晶表示装置
US20010026342A1 (en) Method of manufacturing an electrode substrate resistant to wire breakage for an active matrix display device
KR100876403B1 (ko) 횡전계방식 액정 표시 장치 및 그 제조방법
US20040155992A1 (en) Method of manufacturing an array substrate for use in a LCD device
KR100482167B1 (ko) 액정표시장치및그제조방법
JP2002116712A (ja) 表示装置および表示装置の製造方法
US6330042B1 (en) Liquid crystal display and the method of manufacturing the same
KR100586245B1 (ko) 액정 표시 장치 제조 방법
KR100626600B1 (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR100235594B1 (ko) 액정 표시 장치의 구조 및 그 액정 표시 장치의 제조 방법
KR100235593B1 (ko) 액정 표시 장치 및 그 액정 표시 장치의 제조 방법
KR100243813B1 (ko) 액정 표시 장치 및 그 제조 방법
JP2000122092A (ja) トランジスタアレイ基板及び液晶表示装置
KR100268302B1 (ko) 액정 표시 장치의 구조 및 그 액정 표시 장치의 제조방법
KR19990073789A (ko) 액정 표시 장치의 제조 방법 및 그 구조
KR20050001956A (ko) 액정표시장치 및 그 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160226

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180213

Year of fee payment: 14

EXPY Expiration of term