JPH09171197A - 液晶表示装置の製造方法 - Google Patents

液晶表示装置の製造方法

Info

Publication number
JPH09171197A
JPH09171197A JP30947296A JP30947296A JPH09171197A JP H09171197 A JPH09171197 A JP H09171197A JP 30947296 A JP30947296 A JP 30947296A JP 30947296 A JP30947296 A JP 30947296A JP H09171197 A JPH09171197 A JP H09171197A
Authority
JP
Japan
Prior art keywords
metal film
forming
liquid crystal
crystal display
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP30947296A
Other languages
English (en)
Other versions
JP3891617B2 (ja
Inventor
Jueng-Gil Lee
正吉 李
Jung-Ho Lee
庭鎬 李
Hyo-Rak Nam
孝洛 南
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=36627376&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH09171197(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Priority claimed from KR1019950042618A external-priority patent/KR0183757B1/ko
Priority claimed from KR1019960013912A external-priority patent/KR100219480B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH09171197A publication Critical patent/JPH09171197A/ja
Application granted granted Critical
Publication of JP3891617B2 publication Critical patent/JP3891617B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

(57)【要約】 【課題】 写真工程を減らして生産性を向上させる液晶
表示装置の製造方法を提供する。 【解決手段】 １次写真工程でＴＦＴ部Ｃ及びパッド部
Ｄの基板２０上に第１金属膜２２及び第２金属膜２４が
順次に積層されてなるゲート電極及びゲート電極パッド
を形成する段階と、基板２０の全面に絶縁膜２６を形成
する段階と、２次写真工程でＴＦＴ部Ｃの絶縁膜２６上
に半導体膜パターンを形成する段階と、３次写真工程で
ＴＦＴ部Ｃに第３金属膜からなるソース電極３２ａ及び
ドレイン電極３２ｂを形成する段階と、４次写真工程で
ソース電極３２ａ及びドレイン電極３２ｂの形成された
基板上にドレイン電極３２ｂの一部とゲートパッドの一
部を露出させる保護膜パターン３４を形成する段階と、
５次写真工程を用いて基板上にドレイン電極３２ｂと連
結されゲートパッドと連結された画素電極３６を形成す
る段階とを含む。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は液晶表示装置の製造
方法に係り、特に写真工程の数を減らし得る薄膜トラン
ジスタ液晶表示装置の製造方法に関する。
【０００２】
【従来の技術】液晶表示装置のうち薄膜トランジスタを
能動素子として用いる薄膜トランジスタ−液晶表示装置
（ＴＦＴ−ＬＣＤ）は低消費電力、低電圧駆動力、薄
型、軽量等の多様な長所を有している。一方、薄膜トラ
ンジスタ（以下、ＴＦＴという）は一般のトランジスタ
に比べて非常に薄いので、この製造工程は一般トランジ
スタの製造工程より複雑で、生産性に劣り、高コストで
ある。特に、製造段階毎にマスクが用いられるため、最
少７枚のマスクが要る。従って、ＴＦＴの生産性を向上
させながら製造単価を下げるための方法が色々と研究さ
れており、特に製造工程に用いられるマスクの数を減ら
すための方法が広く研究されている。
【０００３】以下、添付した図面に基づき従来の技術に
よる液晶表示装置の製造方法を説明する。図１乃至図４
は従来の技術による液晶表示装置の製造方法を説明する
ための断面図であり、米国特許第5,054,887 号を参照し
たものである。各図面の参照符号ＡはＴＦＴ部を示し、
Ｂはパッド部を示す。
【０００４】図１を参照すると、透明な基板２上に純粋
アルミニウム(Al)を蒸着して第１金属膜を形成した後、
前記第１金属膜を１次写真蝕刻してゲートパターン４、
４ａを形成する。前記ゲートパターンはＴＦＴ部ではゲ
ート電極４として用いられ、パッド部ではゲートパッド
４ａとして用いられる。図２を参照すると、通常の写真
工程を施してパッド部の一部領域を覆うフォトレジスト
パターン（図示せず）を形成した後、前記フォトレジス
トパターンを酸化防止膜として、前記第１金属膜を酸化
させて陽極酸化膜６を形成する。この際、前記陽極酸化
膜６はＴＦＴ部に形成されたゲート電極４の全面と、パ
ッド部に位置するゲートパッド４ａの一部領域に形成さ
れる。
【０００５】図３を参照すると、陽極酸化膜６の形成さ
れた前記基板２の全面に、例えば窒化膜を蒸着して絶縁
膜８を形成する。次いで、絶縁膜８の形成された基板２
の全面に非晶質シリコン膜１０と不純物のドーピングさ
れた非晶質シリコン膜１２を連続的に蒸着して半導体膜
を形成した後、前記半導体膜を３次写真蝕刻してＴＦＴ
部に活性領域として用いられる半導体膜パターン（１０
＋１２）を形成する。
【０００６】図４を参照すると、半導体膜パターンの形
成された基板２の全面に４次写真工程を施して、パッド
部に形成されたゲートパッド４ａの一部を露出させるフ
ォトレジストパターン（図示せず）を形成する。次い
で、前記フォトレジストパターンをマスクとして前記絶
縁膜８を蝕刻することにより、ゲートパッド４ａの一部
を露出させるコンタクトホールを形成する。
【０００７】次に、コンタクトホールの形成された基板
の全面に、例えばクロム(Cr)を蒸着してから前記クロム
膜を５次写真蝕刻して、ＴＦＴ部にはソース電極１４ａ
及びドレイン電極１４ｂを形成し、パッド部には前記コ
ンタクトホールを通して前記ゲートパッド４ａと連結さ
れるパッド電極１４ｃを形成する。この際、前記５次写
真蝕刻工程時にＴＦＴ部に形成された前記ゲート電極４
の上部の不純物のドーピングされた非晶質シリコン膜１
２も一部蝕刻されて非晶質シリコン膜１０の一部が露出
される。
【０００８】図５を参照すると、ソース電極１４ａ、ド
レイン電極１４ｂ及びパッド電極１４ｃの形成された基
板２の全面に、例えば酸化膜を蒸着して保護膜１６を形
成する。次に、前記保護膜を６次写真蝕刻してＴＦＴ部
のドレイン電極１４ｂの一部とパッド部のパッド電極１
４ｃの一部を露出させるコンタクトホールを形成する。
【０００９】次いで、コンタクトホールの形成された基
板の全面に透明導電物質のインジウムすず酸化物（ＩＴ
Ｏ）を蒸着した後、前記ＩＴＯ膜を７次写真蝕刻するこ
とにより画素電極１８、１８ａを形成する。よって、Ｔ
ＦＴではドレイン電極１４ｂと画素電極１８とが連結さ
れ、パッド部ではパッド電極１４ｃと画素電極１８ａと
が連結される。
【００１０】
【発明が解決しようとする課題】しかしながら、前述し
た従来の液晶表示装置の製造方法によると、ゲートライ
ンの低抵抗のためにゲート電極物質として純粋アルミニ
ウムを用いた。従って、アルミニウムによるヒールロッ
ク(hillock) を防止するためには陽極酸化工程を要する
ので、工程が大変複雑になり、生産性が低下する上に、
高コストになる問題点がある。
【００１１】本発明は前述した従来の問題点を解決する
ために案出されたものであり、写真工程の数を減らすこ
とにより、製造費用を減少させて生産性を向上させ得る
液晶表示装置の製造方法を提供するにその目的がある。
かつ、本発明の他の目的はゲート電極にアンダーカット
が発生しないようにして、素子の特性が低下することを
防止できる液晶表示装置の製造方法を提供することであ
る。
【００１２】
【課題を解決するための手段】前記目的を達成するため
に本発明の液晶表示装置の製造方法は、１次写真工程を
用いてＴＦＴ部及びパッド部の基板上に第１金属膜及び
第２金属膜が順次に積層されてなるゲート電極及びゲー
トパッドをそれぞれ形成する段階と、ゲート電極及びゲ
ートパッドの形成された前記基板の全面に絶縁膜を形成
する段階と、２次写真工程を用いてＴＦＴ部の前記絶縁
膜上に半導体膜パターンを形成する段階と、３次写真工
程を用いてＴＦＴ部に第３金属膜からなるソース電極及
びドレイン電極を形成する段階と、４次写真工程を用い
てソース電極及びドレイン電極の形成された前記基板上
に、前記ドレイン電極の一部とゲートパッドの一部を露
出させる保護膜パターンを形成する段階と、５次写真工
程を用いて保護膜パターンの形成された前記基板上に、
前記ドレイン電極と連結され、前記ゲートパッドと連結
された画素電極を形成する段階とを含むことを特徴とす
る。
【００１３】前記第１金属膜はアルミニウム又はアルミ
ニウム合金から形成され、前記第２金属膜はクロム(C
r)、タンタル(Ta)、モリブデン(Mo)及びチタン(Ti)から
なる群から選択された何れか一つから形成されることが
望ましい。前記ゲート電極を形成する段階は、基板上に
第１及び第２金属膜を順番に形成する段階と、前記第２
金属膜上に前記第２金属膜の一部を覆うフォトレジスト
パターンを形成する段階と、前記フォトレジストパター
ンをマスクとして前記第２金属膜を蝕刻する段階と、前
記フォトレジストパターンをリフローさせる段階と、前
記リフローされたフォトレジストパターンをマスクとし
て前記第１金属膜を蝕刻する段階と、前記リフローされ
たフォトレジストパターンを取り除く段階とからなるこ
とを特徴とする。この際、前記第２金属膜を蝕刻する段
階で、前記第２金属膜にアンダーカットが発生するよう
に過度蝕刻する。かつ、前記フォトレジストパターンを
リフローさせる段階は多段階からなることが望ましい。
【００１４】かつ、前記ゲート電極を形成する段階は、
基板上に第１及び第２金属膜を順番に形成する段階と、
前記第２金属膜上に前記第２金属膜の一部を覆うフォト
レジストパターンを形成する段階と、前記フォトレジス
トパターンをマスクとして前記第２金属膜を蝕刻する段
階と、前記第１金属膜を蝕刻する段階とからなることを
特徴とする。この際、前記第２金属膜を湿式又は乾式蝕
刻し、前記第２金属膜の蝕刻後に前記フォトレジストパ
ターンをベークする段階を更に具備することが望まし
い。
【００１５】更に、前記ゲート電極を形成する段階は、
基板上に第１及び第２金属膜を順番に形成する段階と、
前記第２金属膜上に前記第２金属膜の一部を覆うフォト
レジストパターンを形成する段階と、前記フォトレジス
トパターンをマスクとして前記第２金属膜を蝕刻する段
階と、パタニングされた前記第２金属膜をマスクとして
前記第１金属膜を蝕刻する段階と、前記第２金属膜を更
に蝕刻する段階とからなることを特徴とする。この際、
前記第２金属膜の蝕刻後、第１金属膜を蝕刻する前に前
記フォトレジストパターンをベークする段階を更に具備
することが望ましい。
【００１６】本発明によると、ゲート電極をアルミニウ
ム又はアルミニウム合金と耐火性金属膜の二重構造に形
成することにより、アルミニウムとＩＴＯの直接的な接
触による電池反応及びヒールロックを防止することがで
きる。かつ、キャッピング膜により陽極酸化工程を省く
ことができ、絶縁膜及び保護膜を同時に蝕刻することが
できるため、写真工程の数を減らし得る。なお、第１金
属膜の大きさを第２金属膜と同様にするか、又は更に大
きくすることができるので、ゲート電極にアンダーカッ
トが発生しない。従って、ゲート電極の形成以後、絶縁
膜の蒸着時にステップカバレージの不良に起因して絶縁
特性が低下することを防止することができる。
【００１７】
【発明の実施の形態】以下、本発明の実施例を添付した
図面に基づき更に詳細に説明する。図６は本発明による
液晶表示装置を製造するための概略的なレイアウト図で
ある。参照符号１００はゲートラインを形成するための
マスクパターンを、１０５はゲートパッドを形成するた
めのマスクパターンを、１１０はデータラインを形成す
るためのマスクパターンを、１２０は半導体膜を形成す
るためのマスクパターンを、１３０はソース電極／ドレ
イン電極を形成するためのマスクパターンを、１４０は
ＴＦＴ部の画素電極とドレイン電極を連結するコンタク
トホールを形成するためのマスクパターンを、１４５は
パッド部のゲートパッドと画素電極を連結するコンタク
トホールを形成するためのマスクパターンを、１５０は
ＴＦＴ部の画素電極を形成するためのマスクパターン
を、１５５はパッド部の画素電極を形成するためのマス
クパターンをそれぞれ示している。
【００１８】図６を参照すると、横方向にゲートライン
１００が配列され、前記ゲートラインと直角方向にデー
タライン１１０がマトリックス状に配列され、前記ゲー
トライン１００の先端にはゲートパッド１０５が設けら
れ、前記データラインの先端にはデータパッド１１５が
設けられている。前記相互隣接した二本のゲートライン
とデータラインの境領域にそれぞれマトリックス状に画
素領域が配列される。各ＴＦＴのゲート電極は各ゲート
ラインから画素領域内へと突出して形成され、各ＴＦＴ
のドレイン電極とゲート電極間に半導体膜１２０が形成
され、ＴＦＴのソース電極は前記データライン１１０か
ら突出部状に形成され、透明なＩＴＯから構成される画
素電極１５０が各画素領域内に形成される。
【００１９】図７乃至図１１は本発明の第１実施例によ
る液晶表示装置の製造方法を説明するための断面図であ
る。参照符号のＣはＴＦＴ部であって、図６のＩ−Ｉ’
線による断面図である。かつ、Ｄはパッド部であって、
II−II’線による断面図である。図７はゲート電極を形
成する段階を示している。
【００２０】詳しくは、透明な基板２０上に例えばアル
ミニウム又はアルミニウム合金を 2,000Å− 4,000Å程
度の厚さで蒸着して第１金属膜２２を形成する。次に、
前記第１金属膜２２上に耐火金属を 500Å− 2,000Åの
厚さで蒸着して第２金属膜２４を形成する。次いで、前
記第２金属膜２４及び第１金属膜２２を１次写真工程に
より蝕刻してＴＦＴ部Ｃ及びパッド部Ｄにそれぞれゲー
トパターンを形成する。前記ゲートパターンはＴＦＴ部
Ｃではゲート電極として用いられ、パッド部Ｄではゲー
トパッドとして用いられる。この際、前記第１金属膜と
第２金属膜は一つのマスクを用いて湿式又は乾式蝕刻さ
れる。
【００２１】前記第１金属膜２２はアルミニウムを用い
て形成したり、アルミニウム−ネオジム(Nd)、アルミニ
ウム−ニオビウム(Al-Nb) 又はアルミニウム−タンタル
(Al-Ta) のようなアルミニウム合金を用いて形成する。
ゲート電極をアルミニウム合金から形成すると、ゲート
ラインの抵抗を下げることができ、かつヒールロックの
発生を防止することができる。
【００２２】なお、前記第２金属膜２４は、アルミニウ
ム合金と後続工程で形成されるＩＴＯ膜との接触を防止
するためのキャッピング膜であって、耐火性金属、例え
ばクロム(Cr)、タンタル(Ta)、モリブデン(Mo)及びチタ
ン(Ti)から構成された群から選択された何れか一つを用
いて形成する。このようにアルミニウム又はアルミニウ
ム合金膜上にキャッピング膜を形成することにより、従
来のような陽極酸化膜を形成するための別途の高温酸化
工程及び写真工程が要らなくなる。かつ、前記第２金属
膜２４はアルミニウムを含まないので、もし後続工程で
形成されるＩＴＯ膜と直接接触しても従来のような電池
反応が現れない。
【００２３】図８は半導体膜パターンを形成する段階を
示している。詳しくは、ゲートパターンの形成された基
板２０の全面に例えば窒化膜を 4,000Å程度の厚さで蒸
着して絶縁膜２６を形成する。次いで、前記絶縁膜２６
上に非晶質シリコン膜２８及び不純物のドープされた非
晶質シリコン膜３０をそれぞれ 1,000Å− 2,000Å及び
500Åの厚さで蒸着して非晶質シリコン膜２８及び不純
物のドープされた非晶質シリコン膜３０から構成された
半導体膜を形成する。次に、前記半導体膜を２次写真工
程により蝕刻してＴＦＴ部Ｃに活性領域として用いられ
る半導体膜パターンを形成する。
【００２４】図９はソース電極及びドレイン電極を形成
する段階を示している。詳しくは、半導体膜パターンの
形成された前記基板２０の全面に、例えばスパッタリン
グ方法にてクロム(Cr)を 1,000Å− 2,000Å程度蒸着し
て第３金属膜を形成する。次に、前記第３金属膜を３次
写真工程により蝕刻してＴＦＴ部にソース電極３２ａ及
びドレイン電極３２ｂを形成する。
【００２５】図１０は保護膜パターンを形成する段階を
示している。詳しくは、ソース電極３２ａ及びドレイン
電極３２ｂの形成された前記基板の全面に絶縁物質、例
えば酸化膜を 1,000Å− 3,000Å程度の厚さで蒸着して
保護膜を形成する。次いで、前記保護膜を４次写真工程
により蝕刻してドレイン電極３２ｂの一部と、パッド部
Ｄに形成されたゲート電極（２２＋２４）、即ちゲート
パッドの一部を露出させる保護膜パターン３４を形成す
る。前記パッド部Ｄでは前記ゲートパッド上に形成され
た保護膜３４と絶縁膜２６が同時に蝕刻される。
【００２６】図１１は画素電極を形成する段階を示して
いる。詳しくは、保護膜パターン３４の形成された前記
基板２０の全面に、例えばスパッタリング方法にて透明
導電膜のＩＴＯ膜を形成した後、前記ＩＴＯ膜を５次写
真工程により蝕刻してＴＦＴ部及びパッド部に画素電極
３６、３６ａを形成する。従って、ＴＦＴ部では画素電
極３６とドレイン電極３２ｂとが連結され、パッド部Ｄ
では画素電極３６ａとゲートパッド（２２＋２４）とが
連結される。
【００２７】前述した本発明の第１実施例による液晶表
示装置の製造方法によると、ゲート電極をアルミニウム
又はアルミニウム合金から形成し、その上に耐火性金属
を用いてキャッピング膜を形成することにより、アルミ
ニウムとＩＴＯの接触による電池反応とアルミニウムヒ
ールロックの発生を防止することができる。かつ、陽極
酸化工程を省き得るので、写真工程の数を減らすことが
でき、絶縁膜と保護膜に同時にコンタクトを形成するこ
とにより、写真工程の数を更に減らすことができる。
【００２８】一方、本発明の第１実施例におけるゲート
電極を構成する前記第１金属膜２２及び第２金属膜２４
は一つのマスクを用いて蝕刻される。従って、図１２に
示すようにゲート電極にアンダーカットが発生し得る。
よって、後続される絶縁膜（図１１の参照符号２６）の
蒸着工程で絶縁膜２６のステップカバレージが不良にな
るため、絶縁特性が低下する恐れがある。以下、本発明
の第２乃至第４実施例ではゲート電極にアンダーカット
が発生しないようにする方法を提示する。
【００２９】図１３乃至図１６は本発明の第２実施例に
よる液晶表示装置の製造方法を説明するための断面図で
あり、ゲート電極を形成する段階までを示している。図
１３はゲート電極用の導電膜を形成する段階を示してい
る。詳しくは、まず透明な基板４０上にアルミニウム又
はアルミニウム合金を 2,000Å− 4,000Å程度の厚さで
蒸着して第１金属膜４２を形成する。次に、前記第１金
属膜４２上にクロム(Cr)等の耐火性金属を 500Å− 2,0
00Åの厚さで蒸着してキャッピング膜として用いられる
第２金属膜４４を形成する。かつ、前記アルミニウム合
金としては、アルミニウム−ネオジム(Al-Nd) 、アルミ
ニウム−ニオビウム(Al-Nb) 又はアルミニウム−タンタ
ル(Al-Ta) を用いることができる。また、前記第２金属
膜４４はクロム(Cr)の他にタンタル(Ta)、モリブデン(M
o)及びチタン(Ti)を用いて形成することができる。
【００３０】図１４はフォトレジストパターン４６を形
成する段階を示している。詳しくは、前記第２金属膜４
４上にフォトレジストを塗布した後、露光及び現像工程
を経てフォトレジストパターン４６を形成する。次い
で、前記フォトレジストパターン４６をマスクとして第
２金属膜４４を蝕刻する。この際、過度蝕刻を十分に行
うことにより第２金属膜４４にアンダーカットを発生さ
せる。
【００３１】図１５はフォトレジストパターンをリフロ
ーさせる段階を示している。詳しくは、フォトレジスト
パターン（図１４の４６）の熱的安定性を用いてフォト
レジストパターンがリフローされる温度の約100 ℃以上
まで前記基板を加熱する。この際、フォトレジストパタ
ーンのリフロー特性を向上させるために前記基板を多段
階で熱処理することもできる。従って、パタニングされ
た前記第２金属膜４４がリフローされたフォトレジスト
パターン４６ａにより完全に覆われるようになる。
【００３２】図１６はゲート電極を形成する段階を示し
ている。詳しくは、リフローされた前記フォトレジスト
パターン（図１５の４６ａ）をマスクとして前記第１金
属膜４２を蝕刻してから、フォトレジストパターン４６
ａを取り除く。このようにすると、第１金属膜４２はフ
ォトレジスト（図１５の４６ａ）の厚さ分だけ第２金属
膜４４より広く蝕刻されるので、後続絶縁膜の蒸着工程
で絶縁膜のステップカバレージが良好になる。この際、
前記第１金属膜４２と後続工程で形成されるＩＴＯとの
接触を防止するためには、パタニングされた第２金属膜
４４の大きさがＩＴＯとゲートパッドを連結させるため
のコンタクトホールより大きく形成されるように前記フ
ォトレジストパターン４６ａの厚さ及び大きさを調節す
ることが望ましい。
【００３３】以後の工程は前述した第１実施例と同一に
施されるので、それに関る説明は省くことにする。図１
７乃至図１９は本発明の第３実施例による液晶表示装置
の製造方法を説明するための断面図であり、ゲート電極
を形成する段階まで示してある。図１７はゲート電極用
の導電膜である第１金属膜５２と第２金属膜５４及びフ
ォトレジストパターン５６を形成する段階を示したもの
であり、本発明の第２実施例（図１３参照）と同一に行
われる。
【００３４】図１８は第２金属膜５４をパタニングする
段階を示したものであり、前記フォトレジストパターン
（図１７の５６）をマスクとして前記第２金属膜５４を
湿式又は乾式蝕刻する。次に、前記フォトレジストパタ
ーン５６を取り除く。しかし、必ずしもこの段階で前記
フォトレジストパターン５６を取り除く必要はなく、第
１金属膜５２の蝕刻後に取り除くこともできる。
【００３５】一方、第２金属膜５４を湿式蝕刻する場合
にはアンダーカットが発生して、後に蝕刻される第１金
属膜５２の幅を縮めることができる。この際、フォトレ
ジストパターン５６を取り除かない場合にはフォトレジ
ストパターン５６のリフティングを防止するためにベー
キングを行うこともできる。図１９は第１金属膜５２を
蝕刻してゲート電極を形成する段階を示したものであ
り、パタニングされた第２金属膜５４をマスクとして第
１金属膜５２を蝕刻する。勿論、フォトレジストパター
ン５６を前段階で取り除かない場合には、フォトレジス
トパターン５６をマスクとして用いることができ、第１
金属膜５２の蝕刻後に前記フォトレジストパターン５６
を取り除く。
【００３６】図２０乃至図２３は本発明の第４実施例に
よる液晶表示装置の製造方法を説明するための断面図で
あり、ゲート電極を形成する段階まで示されている。図
２０はゲート電極用の導電膜である第１金属膜６２と第
２金属膜６４及びフォトレジストパターン６６を形成す
る段階を示したものであり、第２及び第３実施例と同一
に行われる。
【００３７】図２１は第２金属膜６４を蝕刻する段階を
示したものであり、前記フォトレジストパターン６６を
マスクとして前記第２金属膜６４を湿式蝕刻する。この
際、前記第２金属膜６４を十分に蝕刻することにより、
アンダーカットを発生させる。図２２は第１金属膜６２
を蝕刻する段階を示したものであり、前記パタニングさ
れた第２金属膜６４をマスクとして第１金属膜６２を湿
式蝕刻すると、図１２に示すようにゲート電極にアンダ
ーカットが形成される。
【００３８】図２３は第２金属膜６４を更に蝕刻する段
階を示したものであり、パタニングされた第２金属膜６
４を更に湿式蝕刻すると第１金属膜６２の下部の幅が前
記第２金属膜６４の幅より広くなり、結果的にゲート電
極のアンダーカットが取り除かれる。ここで、前記第１
金属膜６２の蝕刻時又は第２金属膜６４を更に蝕刻する
時に、フォトレジストのリフティングが発生する場合を
考慮して第２金属膜６４を１次蝕刻してからベーキング
を行うことができる。
【００３９】
【発明の効果】本発明による液晶表示装置の製造方法に
よると、ゲート電極をアルミニウム又はアルミニウム合
金膜と耐火性金属膜との２重構造から形成する。従っ
て、アルミニウムとＩＴＯの直接的な接触に起因する電
池反応を防止することができ、耐火性金属のストレス弛
緩作用によりアルミニウムのヒールロック発生を防止す
ることができる。かつ、前記耐火性金属膜により陽極酸
化工程を省くことができ、絶縁膜と保護膜を同時に蝕刻
できるので写真工程の数を減らすことができる。
【００４０】かつ、下部に形成されるアルミニウム又は
アルミニウム合金膜の大きさを上部に形成される耐火性
金属膜の大きさと同様にするか、又は更に大きくするこ
とができるので、ゲート電極にアンダーカットが発生し
ない。従って、ゲート電極の形成後、絶縁膜を蒸着する
時にステップカバレージの不良により絶縁特性が低下す
ることを防止することができる。
【００４１】本発明は前記実施例に限られず、多くの変
形が本発明の技術的思想内で当分野において通常の知識
を有する者により可能であることは明白である。
【図面の簡単な説明】
【図１】従来の液晶表示装置の製造方法を説明するため
の断面図である。
【図２】従来の液晶表示装置の製造方法を説明するため
の断面図である。
【図３】従来の液晶表示装置の製造方法を説明するため
の断面図である。
【図４】従来の液晶表示装置の製造方法を説明するため
の断面図である。
【図５】従来の液晶表示装置の製造方法を説明するため
の断面図である。
【図６】本発明による液晶表示装置を製造するための概
略レイアウト図である。
【図７】本発明の第１実施例による液晶表示装置の製造
方法を説明するための断面図である。
【図８】本発明の第１実施例による液晶表示装置の製造
方法を説明するための断面図である。
【図９】本発明の第１実施例による液晶表示装置の製造
方法を説明するための断面図である。
【図１０】本発明の第１実施例による液晶表示装置の製
造方法を説明するための断面図である。
【図１１】本発明の第１実施例による液晶表示装置の製
造方法を説明するための断面図である。
【図１２】ゲート電極にアンダーカットが発生したこと
を示す断面図である。
【図１３】本発明の第２実施例による液晶表示装置の製
造方法を説明するための断面図である。
【図１４】本発明の第２実施例による液晶表示装置の製
造方法を説明するための断面図である。
【図１５】本発明の第２実施例による液晶表示装置の製
造方法を説明するための断面図である。
【図１６】本発明の第２実施例による液晶表示装置の製
造方法を説明するための断面図である。
【図１７】本発明の第３実施例による液晶表示装置の製
造方法を説明するための断面図である。
【図１８】本発明の第３実施例による液晶表示装置の製
造方法を説明するための断面図である。
【図１９】本発明の第３実施例による液晶表示装置の製
造方法を説明するための断面図である。
【図２０】本発明の第４実施例による液晶表示装置の製
造方法を説明するための断面図である。
【図２１】本発明の第４実施例による液晶表示装置の製
造方法を説明するための断面図である。
【図２２】本発明の第４実施例による液晶表示装置の製
造方法を説明するための断面図である。
【図２３】本発明の第４実施例による液晶表示装置の製
造方法を説明するための断面図である。
【符号の説明】
２０ 基板 ２２ 第１金属膜 ２４ 第２金属膜 ２６ 絶縁膜 ２８ 非晶質シリコン膜 ３０ 不純物のドープされた非晶質シリコン膜 ３２ａ ソース電極 ３２ｂ ドレイン電極 ３４ 保護膜パターン ３６ 画素電極 ３６ａ 画素電極 ４０ 基板 ４２ 第１金属膜 ４４ 第２金属膜 ４６ フォトレジストパターン ４６ａ フォトレジストパターン ５２ 第１金属膜 ５４ 第２金属膜 ５６ フォトレジストパターン ６２ 第１金属膜 ６４ 第２金属膜 ６６ フォトレジストパターン

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 １次写真工程を用いてＴＦＴ部及びパッ
    ド部の基板上に第１金属膜及び第２金属膜が順次に積層
    されてなるゲート電極及びゲートパッドをそれぞれ形成
    する段階と、 ゲート電極及びゲートパッドの形成された前記基板の全
    面に絶縁膜を形成する段階と、 ２次写真工程を用いてＴＦＴ部の前記絶縁膜上に半導体
    膜パターンを形成する段階と、 ３次写真工程を用いてＴＦＴ部に第３金属膜からなるソ
    ース電極及びドレイン電極を形成する段階と、 ４次写真工程を用いてソース電極及びドレイン電極の形
    成された前記基板上に、前記ドレイン電極の一部とゲー
    トパッドの一部を露出させる保護膜パターンを形成する
    段階と、 ５次写真工程を用いて保護膜パターンの形成された前記
    基板上に、前記ドレイン電極と連結され、前記ゲートパ
    ッドと連結された画素電極を形成する段階とを含むこと
    を特徴とする液晶表示装置の製造方法。
  2. 【請求項２】 前記第１金属膜はアルミニウム又はアル
    ミニウム合金から形成され、前記第２金属膜は耐火性金
    属から形成されることを特徴とする請求項１に記載の液
    晶表示装置の製造方法。
  3. 【請求項３】 前記第２金属膜はクロム(Cr)、タンタル
    (Ta)、モリブデン(Mo)及びチタン(Ti)からなる群から選
    択された何れか一つから形成されることを特徴とする請
    求項２に記載の液晶表示装置の製造方法。
  4. 【請求項４】 前記ゲート電極を形成する段階は、 前記基板上に第１及び第２金属膜を順番に形成する段階
    と、 前記第２金属膜上に前記第２金属膜の一部を覆うフォト
    レジストパターンを形成する段階と、 前記フォトレジストパターンをマスクとして前記第２金
    属膜を蝕刻する段階と、 前記フォトレジストパターンをリフローさせる段階と、 前記リフローされたフォトレジストパターンをマスクと
    して前記第１金属膜を蝕刻する段階と、 前記リフローされたフォトレジストパターンを取り除く
    段階とからなることを特徴とする請求項１に記載の液晶
    表示装置の製造方法。
  5. 【請求項５】 前記第２金属膜を蝕刻する段階で、前記
    第２金属膜にアンダーカットが発生するように過度蝕刻
    することを特徴とする請求項４に記載の液晶表示装置の
    製造方法。
  6. 【請求項６】 前記フォトレジストパターンをリフロー
    させる段階は多段階からなることを特徴とする請求項４
    に記載の液晶表示装置の製造方法。
  7. 【請求項７】 前記ゲート電極を形成する段階は、 前記基板上に第１及び第２金属膜を順番に形成する段階
    と、 前記第２金属膜上に前記第２金属膜の一部を覆うフォト
    レジストパターンを形成する段階と、 前記フォトレジストパターンをマスクとして前記第２金
    属膜を蝕刻する段階と、 前記第１金属膜を蝕刻する段階とからなることを特徴と
    する請求項１に記載の液晶表示装置の製造方法。
  8. 【請求項８】 前記第２金属膜を湿式蝕刻することを特
    徴とする請求項７に記載の液晶表示装置の製造方法。
  9. 【請求項９】 前記第２金属膜を乾式蝕刻し、前記第２
    金属膜蝕刻後に前記フォトレジストパターンをベークす
    る段階を更に具備することを特徴とする請求項７に記載
    の液晶表示装置の製造方法。
  10. 【請求項１０】 前記ゲート電極を形成する段階は、基
    板上に第１及び第２金属膜を順番に形成する段階と、 前記第２金属膜上に前記第２金属膜の一部を覆うフォト
    レジストパターンを形成する段階と、 前記フォトレジストパターンをマスクとして前記第２金
    属膜を蝕刻する段階と、 パタニングされた前記第２金属膜をマスクとして前記第
    １金属膜を蝕刻する段階と、 パタニングされた前記第２金属膜を更に蝕刻する段階と
    からなることを特徴とする請求項１に記載の液晶表示装
    置の製造方法。
  11. 【請求項１１】 前記第２金属膜蝕刻後、第１金属膜を
    蝕刻する前に前記フォトレジストパターンをベークする
    段階を更に具備することを特徴とする請求項１０に記載
    の液晶表示装置の製造方法。
JP30947296A 1995-11-21 1996-11-20 液晶表示装置の製造方法およびｔｆｔ基板の製造方法 Expired - Lifetime JP3891617B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1019950042618A KR0183757B1 (ko) 1995-11-21 1995-11-21 박막 트랜지스터-액정 표시장치의 제조방법
KR1019960013912A KR100219480B1 (ko) 1995-11-29 1996-04-30 박막트랜지스터 액정표시장치 및 그 제조방법
KR1995P42618 1996-04-30
KR1996P13912 1996-04-30

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2003199728A Division JP2004006936A (ja) 1995-11-21 2003-07-22 Ｔｆｔ基板
JP2004000525A Division JP2004157554A (ja) 1995-11-21 2004-01-05 液晶表示装置の製造方法

Publications (2)

Publication Number Publication Date
JPH09171197A true JPH09171197A (ja) 1997-06-30
JP3891617B2 JP3891617B2 (ja) 2007-03-14

Family

ID=36627376

Family Applications (5)

Application Number Title Priority Date Filing Date
JP30947296A Expired - Lifetime JP3891617B2 (ja) 1995-11-21 1996-11-20 液晶表示装置の製造方法およびｔｆｔ基板の製造方法
JP2003199728A Pending JP2004006936A (ja) 1995-11-21 2003-07-22 Ｔｆｔ基板
JP2004000525A Pending JP2004157554A (ja) 1995-11-21 2004-01-05 液晶表示装置の製造方法
JP2005368670A Pending JP2006148150A (ja) 1995-11-21 2005-12-21 Ｔｆｔ基板
JP2005368671A Pending JP2006106788A (ja) 1995-11-21 2005-12-21 液晶表示装置の製造方法

Family Applications After (4)

Application Number Title Priority Date Filing Date
JP2003199728A Pending JP2004006936A (ja) 1995-11-21 2003-07-22 Ｔｆｔ基板
JP2004000525A Pending JP2004157554A (ja) 1995-11-21 2004-01-05 液晶表示装置の製造方法
JP2005368670A Pending JP2006148150A (ja) 1995-11-21 2005-12-21 Ｔｆｔ基板
JP2005368671A Pending JP2006106788A (ja) 1995-11-21 2005-12-21 液晶表示装置の製造方法

Country Status (5)

Country Link
US (5) US6008065A (ja)
EP (2) EP1338914A3 (ja)
JP (5) JP3891617B2 (ja)
DE (1) DE69635239T2 (ja)
TW (1) TW426809B (ja)

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10161152A (ja) * 1996-11-29 1998-06-19 Seiko Epson Corp 液晶パネル用基板およびそれを用いた液晶パネル並びに投写型表示装置
JPH1174537A (ja) * 1997-08-26 1999-03-16 Lg Electron Inc 薄膜トランジスタ及びその製造方法
JPH11258633A (ja) * 1998-03-13 1999-09-24 Toshiba Corp 表示装置用アレイ基板の製造方法
JPH11258632A (ja) * 1998-03-13 1999-09-24 Toshiba Corp 表示装置用アレイ基板
JP2001109019A (ja) * 1999-05-13 2001-04-20 Samsung Electronics Co Ltd 液晶表示装置用薄膜トランジスタアレイ基板及びその製造方法
JP2001343659A (ja) * 2000-06-02 2001-12-14 Casio Comput Co Ltd アクティブマトリクス型液晶表示パネルおよびその製造方法
JP2002341367A (ja) * 2001-05-18 2002-11-27 Nec Corp 液晶表示装置及びその製造方法
JP2003172946A (ja) * 2001-09-28 2003-06-20 Fujitsu Display Technologies Corp 液晶表示装置用基板及びそれを用いた液晶表示装置
JP2004047566A (ja) * 2002-07-09 2004-02-12 Sharp Corp 電界効果型トランジスタ、その製造方法及び画像表示装置
JP2004126597A (ja) * 2003-10-06 2004-04-22 Seiko Epson Corp 液晶パネル用基板およびそれを用いた液晶パネル並びに投写型表示装置
JP2004514271A (ja) * 2000-07-12 2004-05-13 モトローラ・インコーポレイテッド 電子部品及び製造方法
JP2004212996A (ja) * 2002-12-26 2004-07-29 Lg Phillips Lcd Co Ltd 有機電界発光素子及びその製造方法
JP2004212994A (ja) * 2002-12-26 2004-07-29 Lg Phillips Lcd Co Ltd デュアルパネルタイプ有機電界発光素子及びその製造方法
JP2004213004A (ja) * 2002-12-28 2004-07-29 Lg Phillips Lcd Co Ltd デュアルパネルタイプ有機電界発光素子及びその製造方法
JP2004354496A (ja) * 2003-05-27 2004-12-16 Nec Lcd Technologies Ltd 液晶表示装置およびその製造方法
KR100482167B1 (ko) * 1998-07-30 2005-07-18 엘지.필립스 엘시디 주식회사 액정표시장치및그제조방법
JP2006080505A (ja) * 2004-09-08 2006-03-23 Samsung Electronics Co Ltd 薄膜トランジスタ表示板及びその製造方法
KR100601177B1 (ko) * 2000-02-10 2006-07-13 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
JP2007233234A (ja) * 2006-03-03 2007-09-13 Tokyo Electron Ltd 基板処理方法
US7304427B2 (en) 2002-12-31 2007-12-04 Lg.Philips Lcd Co., Ltd. Organic electroluminescent device with pixel regions and dummy pixel regions and method of fabricating the same
JP2007322610A (ja) * 2006-05-31 2007-12-13 Hitachi Displays Ltd 表示装置の製造方法および表示装置
JP2009025803A (ja) * 2007-07-18 2009-02-05 Samsung Electronics Co Ltd 表示基板及びその製造方法
US7776664B2 (en) 2007-10-23 2010-08-17 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
CN102379027A (zh) * 2010-06-21 2012-03-14 松下电器产业株式会社 硅薄膜的结晶化方法以及硅薄膜晶体管器件的制造方法
JP2012103698A (ja) * 2011-11-15 2012-05-31 Getner Foundation Llc 液晶表示装置及びその製造方法
USRE45579E1 (en) 1997-03-04 2015-06-23 Lg Display Co., Ltd. Thin-film transistor and method of making same
JP2018005239A (ja) * 2008-03-05 2018-01-11 株式会社半導体エネルギー研究所 表示装置

Families Citing this family (92)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3866783B2 (ja) * 1995-07-25 2007-01-10 株式会社 日立ディスプレイズ 液晶表示装置
KR100190041B1 (ko) * 1995-12-28 1999-06-01 윤종용 액정표시장치의 제조방법
KR100190023B1 (ko) * 1996-02-29 1999-06-01 윤종용 박막트랜지스터-액정표시장치 및 그 제조방법
US6940566B1 (en) * 1996-11-26 2005-09-06 Samsung Electronics Co., Ltd. Liquid crystal displays including organic passivation layer contacting a portion of the semiconductor layer between source and drain regions
CN1148600C (zh) 1996-11-26 2004-05-05 三星电子株式会社 薄膜晶体管基片及其制造方法
JPH10198292A (ja) * 1996-12-30 1998-07-31 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
KR100229613B1 (ko) * 1996-12-30 1999-11-15 구자홍 액정 표시 장치 및 제조 방법
KR100252306B1 (ko) * 1997-07-04 2000-04-15 구본준, 론 위라하디락사 액티브 매트릭스 기판 및 그 제조방법
KR100338008B1 (ko) * 1997-11-20 2002-10-25 삼성전자 주식회사 질화 몰리브덴-금속 합금막과 그의 제조 방법, 액정표시장치용 배선과 그의 제조 방법 및 액정 표시 장치와 그의 제조방법
KR100276442B1 (ko) * 1998-02-20 2000-12-15 구본준 액정표시장치 제조방법 및 그 제조방법에 의한 액정표시장치
JP4458563B2 (ja) * 1998-03-31 2010-04-28 三菱電機株式会社 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置の製造方法
US6297519B1 (en) * 1998-08-28 2001-10-02 Fujitsu Limited TFT substrate with low contact resistance and damage resistant terminals
USRE39452E1 (en) * 1998-08-28 2007-01-02 Fujitsu Limited TFT substrate with low contact resistance and damage resistant terminals
KR100303446B1 (ko) * 1998-10-29 2002-10-04 삼성전자 주식회사 액정표시장치용박막트랜지스터기판의제조방법
US6368978B1 (en) * 1999-03-04 2002-04-09 Applied Materials, Inc. Hydrogen-free method of plasma etching indium tin oxide
US7411211B1 (en) 1999-07-22 2008-08-12 Semiconductor Energy Laboratory Co., Ltd. Contact structure and semiconductor device
TW428328B (en) * 1999-07-30 2001-04-01 Hannstar Display Corp Fabricating method of thin film transistor
JP2001053283A (ja) 1999-08-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
GB9919913D0 (en) * 1999-08-24 1999-10-27 Koninkl Philips Electronics Nv Thin-film transistors and method for producing the same
KR100632216B1 (ko) * 1999-12-16 2006-10-09 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
KR100325079B1 (ko) * 1999-12-22 2002-03-02 주식회사 현대 디스플레이 테크놀로지 고개구율 및 고투과율 액정표시장치의 제조방법
US7023021B2 (en) * 2000-02-22 2006-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP4118484B2 (ja) 2000-03-06 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2001257350A (ja) 2000-03-08 2001-09-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4118485B2 (ja) * 2000-03-13 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4700160B2 (ja) 2000-03-13 2011-06-15 株式会社半導体エネルギー研究所 半導体装置
JP4683688B2 (ja) 2000-03-16 2011-05-18 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP4393662B2 (ja) 2000-03-17 2010-01-06 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP2001281698A (ja) * 2000-03-30 2001-10-10 Advanced Display Inc 電気光学素子の製法
US6789910B2 (en) 2000-04-12 2004-09-14 Semiconductor Energy Laboratory, Co., Ltd. Illumination apparatus
TW447138B (en) * 2000-04-28 2001-07-21 Unipac Optoelectronics Corp Manufacturing method of thin-film transistor
JP4785229B2 (ja) 2000-05-09 2011-10-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI253538B (en) * 2000-09-30 2006-04-21 Au Optronics Corp Thin film transistor flat display and its manufacturing method
KR100400765B1 (ko) * 2000-11-13 2003-10-08 엘지.필립스 엘시디 주식회사 박막 형성방법 및 이를 적용한 액정표시소자의 제조방법
TW525216B (en) 2000-12-11 2003-03-21 Semiconductor Energy Lab Semiconductor device, and manufacturing method thereof
KR100715943B1 (ko) * 2001-01-29 2007-05-08 삼성전자주식회사 액정표시장치 및 그 제조방법
JP4410951B2 (ja) * 2001-02-27 2010-02-10 Ｎｅｃ液晶テクノロジー株式会社 パターン形成方法および液晶表示装置の製造方法
SG118117A1 (en) 2001-02-28 2006-01-27 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
US7071037B2 (en) 2001-03-06 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR100796749B1 (ko) 2001-05-16 2008-01-22 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 어레이 기판
US7250720B2 (en) 2003-04-25 2007-07-31 Semiconductor Energy Laboratory Co., Ltd. Display device
TW589663B (en) * 2003-05-12 2004-06-01 Au Optronics Corp Flat panel display and manufacturing method thereof
KR100566612B1 (ko) * 2003-09-23 2006-03-31 엘지.필립스 엘시디 주식회사 다결정 실리콘 박막 트랜지스터 및 그 제조 방법
KR101023978B1 (ko) * 2004-03-18 2011-03-28 삼성전자주식회사 반투과 액정표시장치의 제조방법과 이에 의한 액정표시장치
KR101087398B1 (ko) 2004-06-30 2011-11-25 엘지디스플레이 주식회사 액정표시장치의 패드 구조 및 그 제조방법
JP2006178426A (ja) * 2004-11-24 2006-07-06 Sanyo Electric Co Ltd 表示装置および表示装置の製造方法
US7049163B1 (en) * 2005-03-16 2006-05-23 Chunghwa Picture Tubes, Ltd. Manufacture method of pixel structure
KR20060125066A (ko) * 2005-06-01 2006-12-06 삼성전자주식회사 개구율이 향상된 어레이 기판 및 이의 제조방법
KR20070009013A (ko) * 2005-07-14 2007-01-18 삼성전자주식회사 평판표시장치 및 평판표시장치의 제조방법
US7601566B2 (en) * 2005-10-18 2009-10-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2007114360A (ja) 2005-10-19 2007-05-10 Nec Lcd Technologies Ltd 薄膜トランジスタを備えた液晶表示装置及びその製造方法
US7749907B2 (en) * 2006-08-25 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7932183B2 (en) * 2006-11-14 2011-04-26 Mitsubishi Electric Corporation Method of manufacturing multilayer thin film pattern and display device
KR20080078164A (ko) * 2007-02-22 2008-08-27 삼성전자주식회사 액정 표시 장치의 제조 방법
US8110829B2 (en) * 2007-05-31 2012-02-07 Lg Display Co., Ltd. Array substrate of liquid crystal display and method for fabricating the same
US20090001373A1 (en) * 2007-06-26 2009-01-01 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel Ltd.) Electrode of aluminum-alloy film with low contact resistance, method for production thereof, and display unit
JP5250832B2 (ja) * 2007-07-09 2013-07-31 ゴールドチャームリミテッド アクティブマトリクス駆動表示装置
TWI348765B (en) * 2007-08-29 2011-09-11 Au Optronics Corp Pixel structure and fabricating method for thereof
KR101448903B1 (ko) * 2007-10-23 2014-10-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제작방법
JP5357493B2 (ja) * 2007-10-23 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5380037B2 (ja) 2007-10-23 2014-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101455308B1 (ko) 2007-12-03 2014-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터의 제작 방법 및 표시 장치의 제작 방법
KR101446249B1 (ko) 2007-12-03 2014-10-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
CN101217153B (zh) * 2008-01-18 2012-02-29 友达光电股份有限公司 主动元件阵列结构及其制造方法
US8035107B2 (en) * 2008-02-26 2011-10-11 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
WO2009107686A1 (en) * 2008-02-27 2009-09-03 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and manufacturing method thereof, and electronic device
US7749820B2 (en) * 2008-03-07 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, manufacturing method thereof, display device, and manufacturing method thereof
US7989275B2 (en) * 2008-03-10 2011-08-02 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, manufacturing method thereof, display device, and manufacturing method thereof
US7883943B2 (en) 2008-03-11 2011-02-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film transistor and method for manufacturing display device
US7985605B2 (en) 2008-04-17 2011-07-26 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and manufacturing method thereof
US9041202B2 (en) 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US7790483B2 (en) * 2008-06-17 2010-09-07 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and manufacturing method thereof, and display device and manufacturing method thereof
US20100138765A1 (en) * 2008-11-30 2010-06-03 Nokia Corporation Indicator Pop-Up
US8207026B2 (en) * 2009-01-28 2012-06-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor and manufacturing method of display device
JP5503995B2 (ja) * 2009-02-13 2014-05-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7989234B2 (en) 2009-02-16 2011-08-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film transistor and method for manufacturing display device
US8202769B2 (en) 2009-03-11 2012-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5539765B2 (ja) * 2009-03-26 2014-07-02 株式会社半導体エネルギー研究所 トランジスタの作製方法
WO2011065059A1 (ja) * 2009-11-27 2011-06-03 シャープ株式会社 薄膜トランジスタとその製造方法、半導体装置とその製造方法、並びに表示装置
TWM423257U (en) * 2011-06-01 2012-02-21 Chunghwa Picture Tubes Ltd Pixel array substrate and display panel
CN102637632B (zh) * 2011-06-10 2014-12-10 京东方科技集团股份有限公司 一种薄膜晶体管阵列的制作方法和薄膜晶体管阵列
KR101932495B1 (ko) * 2012-05-11 2018-12-27 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법
CN102956551B (zh) * 2012-11-02 2015-01-07 京东方科技集团股份有限公司 阵列基板的制作方法、阵列基板及显示装置
CN103928453B (zh) 2013-01-11 2016-09-28 北京京东方光电科技有限公司 一种阵列基板及其制造方法
TWI582967B (zh) * 2014-04-01 2017-05-11 鴻海精密工業股份有限公司 顯示陣列基板及顯示陣列基板的製造方法
CN103972243B (zh) * 2014-04-24 2017-03-29 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN104375344B (zh) * 2014-11-21 2017-09-15 深圳市华星光电技术有限公司 液晶显示面板及其彩膜阵列基板
CN106057667B (zh) * 2016-07-06 2019-02-05 京东方科技集团股份有限公司 膜层图案的制作方法、基板的制作方法及基板、显示装置
CN107706196B (zh) * 2017-09-28 2021-05-25 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
KR20210053373A (ko) * 2019-11-01 2021-05-12 삼성디스플레이 주식회사 광 센서의 제조 방법
KR20210101353A (ko) * 2020-02-07 2021-08-19 삼성디스플레이 주식회사 도전 패턴의 제조 방법, 표시 장치 및 이의 제조 방법
CN111584520B (zh) * 2020-05-25 2023-09-12 成都京东方显示科技有限公司 阵列基板、显示面板以及阵列基板的制作方法

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5863150A (ja) 1981-10-12 1983-04-14 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPS6144468A (ja) 1984-08-09 1986-03-04 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JPS61193128A (ja) * 1985-02-21 1986-08-27 Mitsubishi Electric Corp マトリクス型表示装置
JPS62285464A (ja) * 1986-06-03 1987-12-11 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ基板及びその製造方法
US6149988A (en) * 1986-09-26 2000-11-21 Semiconductor Energy Laboratory Co., Ltd. Method and system of laser processing
JPH061314B2 (ja) * 1987-07-30 1994-01-05 シャープ株式会社 薄膜トランジスタアレイ
JPS6484668A (en) 1987-09-26 1989-03-29 Casio Computer Co Ltd Thin film transistor
JP2786628B2 (ja) * 1987-10-15 1998-08-13 シャープ株式会社 液晶パネルの電極構造
GB2211362A (en) * 1987-10-15 1989-06-28 Johnson Electric Ind Mfg Fuel pump motor
JPH01151236A (ja) * 1987-12-08 1989-06-14 Mitsubishi Electric Corp アルミニウム膜のテーパーエツチング方法
JP2771820B2 (ja) * 1988-07-08 1998-07-02 株式会社日立製作所 アクティブマトリクスパネル及びその製造方法
JPH0816756B2 (ja) 1988-08-10 1996-02-21 シャープ株式会社 透過型アクティブマトリクス液晶表示装置
US5153754A (en) 1989-06-30 1992-10-06 General Electric Company Multi-layer address lines for amorphous silicon liquid crystal display devices
JPH0734467B2 (ja) * 1989-11-16 1995-04-12 富士ゼロックス株式会社 イメージセンサ製造方法
JP2940689B2 (ja) 1990-03-23 1999-08-25 三洋電機株式会社 アクティブマトリクス型表示装置の薄膜トランジスタアレイ及びその製造方法
JP2813234B2 (ja) 1990-05-16 1998-10-22 日本電信電話株式会社 配線構造
US5162933A (en) 1990-05-16 1992-11-10 Nippon Telegraph And Telephone Corporation Active matrix structure for liquid crystal display elements wherein each of the gate/data lines includes at least a molybdenum-base alloy layer containing 0.5 to 10 wt. % of chromium
US5156986A (en) 1990-10-05 1992-10-20 General Electric Company Positive control of the source/drain-gate overlap in self-aligned TFTS via a top hat gate electrode configuration
JPH04155315A (ja) 1990-10-19 1992-05-28 Hitachi Ltd 多層膜配線体の製造方法
JPH04213427A (ja) 1990-12-11 1992-08-04 Fujitsu Ltd 多層金属膜電極配線の製造方法
JPH04234930A (ja) * 1991-01-10 1992-08-24 Shimano Inc 釣り用リール
US5468987A (en) * 1991-03-06 1995-11-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
JPH04326330A (ja) 1991-04-26 1992-11-16 Sharp Corp 液晶表示装置およびその製造方法
JP2667304B2 (ja) 1991-05-13 1997-10-27 シャープ株式会社 アクティブマトリクス基板
US5334859A (en) * 1991-09-05 1994-08-02 Casio Computer Co., Ltd. Thin-film transistor having source and drain electrodes insulated by an anodically oxidized film
JP3094610B2 (ja) 1991-12-13 2000-10-03 カシオ計算機株式会社 薄膜トランジスタの製造方法
JPH05142570A (ja) 1991-11-20 1993-06-11 Sharp Corp アクテイブマトリクス基板
JPH05142554A (ja) * 1991-11-25 1993-06-11 Matsushita Electric Ind Co Ltd アクテイブマトリクス基板
JPH05165056A (ja) 1991-12-17 1993-06-29 Oki Electric Ind Co Ltd アクティブマトリックス液晶ディスプレイの下基板の製造方法
JP2674406B2 (ja) * 1992-02-05 1997-11-12 富士通株式会社 半導体装置の製造方法
TW223178B (en) * 1992-03-27 1994-05-01 Semiconductor Energy Res Co Ltd Semiconductor device and its production method
JPH05299655A (ja) * 1992-04-08 1993-11-12 Nec Corp 薄膜トランジスタ
JPH05323373A (ja) 1992-05-22 1993-12-07 Fujitsu Ltd 薄膜トランジスタパネルの製造方法
JPH063698A (ja) * 1992-06-19 1994-01-14 Nec Corp 薄膜トランジスタ装置
KR950008931B1 (ko) * 1992-07-22 1995-08-09 삼성전자주식회사 표시패널의 제조방법
JPH06232398A (ja) * 1992-12-15 1994-08-19 Matsushita Electric Ind Co Ltd 薄膜トランジスタの製造方法と半導体装置の製造方法
JPH06140296A (ja) 1992-10-26 1994-05-20 Fujitsu Ltd パターン形成方法
JPH06138487A (ja) 1992-10-29 1994-05-20 Hitachi Ltd 半導体装置と液晶表示装置
JPH06160905A (ja) * 1992-11-26 1994-06-07 Sanyo Electric Co Ltd 液晶表示装置およびその製造方法
JPH06168970A (ja) * 1992-11-27 1994-06-14 Fuji Xerox Co Ltd 半導体素子の製造方法
JPH06188419A (ja) * 1992-12-16 1994-07-08 Matsushita Electric Ind Co Ltd 薄膜トランジスタの製造方法
JP3098345B2 (ja) * 1992-12-28 2000-10-16 富士通株式会社 薄膜トランジスタマトリクス装置及びその製造方法
JP3116149B2 (ja) * 1993-01-18 2000-12-11 株式会社日立製作所 配線材料および液晶表示装置
JP2948436B2 (ja) * 1993-03-12 1999-09-13 ローム株式会社 薄膜トランジスタおよびそれを用いる液晶表示装置
JP3573778B2 (ja) * 1993-03-12 2004-10-06 株式会社東芝 液晶表示装置
US5663077A (en) * 1993-07-27 1997-09-02 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films
JP2501411B2 (ja) 1993-08-12 1996-05-29 株式会社東芝 アクティブマトリクス型表示装置
JP3281167B2 (ja) 1994-03-17 2002-05-13 富士通株式会社 薄膜トランジスタの製造方法
US5621556A (en) * 1994-04-28 1997-04-15 Xerox Corporation Method of manufacturing active matrix LCD using five masks
JP2755376B2 (ja) * 1994-06-03 1998-05-20 株式会社フロンテック 電気光学素子の製造方法
KR100213402B1 (ko) 1994-09-29 1999-08-02 니시무로 타이죠 전극배선재료 및 이를 이용한 전극배선기판
JPH0964366A (ja) * 1995-08-23 1997-03-07 Toshiba Corp 薄膜トランジスタ
KR100190041B1 (ko) * 1995-12-28 1999-06-01 윤종용 액정표시장치의 제조방법
JP4366732B2 (ja) * 1998-09-30 2009-11-18 ソニー株式会社 電気光学装置の製造方法及び電気光学装置用の駆動基板の製造方法
US6368227B1 (en) * 2000-11-17 2002-04-09 Steven Olson Method of swinging on a swing

Cited By (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10161152A (ja) * 1996-11-29 1998-06-19 Seiko Epson Corp 液晶パネル用基板およびそれを用いた液晶パネル並びに投写型表示装置
USRE45579E1 (en) 1997-03-04 2015-06-23 Lg Display Co., Ltd. Thin-film transistor and method of making same
USRE45841E1 (en) 1997-03-04 2016-01-12 Lg Display Co., Ltd. Thin-film transistor and method of making same
JPH1174537A (ja) * 1997-08-26 1999-03-16 Lg Electron Inc 薄膜トランジスタ及びその製造方法
JPH11258633A (ja) * 1998-03-13 1999-09-24 Toshiba Corp 表示装置用アレイ基板の製造方法
JPH11258632A (ja) * 1998-03-13 1999-09-24 Toshiba Corp 表示装置用アレイ基板
KR100482167B1 (ko) * 1998-07-30 2005-07-18 엘지.필립스 엘시디 주식회사 액정표시장치및그제조방법
JP2001109019A (ja) * 1999-05-13 2001-04-20 Samsung Electronics Co Ltd 液晶表示装置用薄膜トランジスタアレイ基板及びその製造方法
KR100601177B1 (ko) * 2000-02-10 2006-07-13 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
JP2001343659A (ja) * 2000-06-02 2001-12-14 Casio Comput Co Ltd アクティブマトリクス型液晶表示パネルおよびその製造方法
JP2004514271A (ja) * 2000-07-12 2004-05-13 モトローラ・インコーポレイテッド 電子部品及び製造方法
JP2002341367A (ja) * 2001-05-18 2002-11-27 Nec Corp 液晶表示装置及びその製造方法
US6894311B2 (en) 2001-05-18 2005-05-17 Nec Lcd Technologies, Ltd. Active matrix substrate for liquid crystal display utilizing interconnection lines formed from multilayered films that include an aluminum-neodymium alloy layer
JP2003172946A (ja) * 2001-09-28 2003-06-20 Fujitsu Display Technologies Corp 液晶表示装置用基板及びそれを用いた液晶表示装置
JP2004047566A (ja) * 2002-07-09 2004-02-12 Sharp Corp 電界効果型トランジスタ、その製造方法及び画像表示装置
JP2004212994A (ja) * 2002-12-26 2004-07-29 Lg Phillips Lcd Co Ltd デュアルパネルタイプ有機電界発光素子及びその製造方法
JP2004212996A (ja) * 2002-12-26 2004-07-29 Lg Phillips Lcd Co Ltd 有機電界発光素子及びその製造方法
US7259395B2 (en) 2002-12-26 2007-08-21 Lg.Philips Lcd Co., Ltd. Dual panel type organic electroluminescent display device and manufacturing method for the same
US8071978B2 (en) 2002-12-26 2011-12-06 Lg Display Co., Ltd. Organic electroluminescent device comprising power supply line on same layer as gate line
JP2004213004A (ja) * 2002-12-28 2004-07-29 Lg Phillips Lcd Co Ltd デュアルパネルタイプ有機電界発光素子及びその製造方法
US7304427B2 (en) 2002-12-31 2007-12-04 Lg.Philips Lcd Co., Ltd. Organic electroluminescent device with pixel regions and dummy pixel regions and method of fabricating the same
US7311577B2 (en) 2002-12-31 2007-12-25 Lg.Philips Lcd Co., Ltd. Organic electroluminescent device with pixel regions and dummy pixel regions and method or fabricating the same
JP2004354496A (ja) * 2003-05-27 2004-12-16 Nec Lcd Technologies Ltd 液晶表示装置およびその製造方法
JP4517063B2 (ja) * 2003-05-27 2010-08-04 日本電気株式会社 液晶表示装置
JP2004126597A (ja) * 2003-10-06 2004-04-22 Seiko Epson Corp 液晶パネル用基板およびそれを用いた液晶パネル並びに投写型表示装置
JP2006080505A (ja) * 2004-09-08 2006-03-23 Samsung Electronics Co Ltd 薄膜トランジスタ表示板及びその製造方法
JP4544532B2 (ja) * 2006-03-03 2010-09-15 東京エレクトロン株式会社 基板処理方法
JP2007233234A (ja) * 2006-03-03 2007-09-13 Tokyo Electron Ltd 基板処理方法
JP2007322610A (ja) * 2006-05-31 2007-12-13 Hitachi Displays Ltd 表示装置の製造方法および表示装置
JP2009025803A (ja) * 2007-07-18 2009-02-05 Samsung Electronics Co Ltd 表示基板及びその製造方法
US7776664B2 (en) 2007-10-23 2010-08-17 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP2018005239A (ja) * 2008-03-05 2018-01-11 株式会社半導体エネルギー研究所 表示装置
CN102379027A (zh) * 2010-06-21 2012-03-14 松下电器产业株式会社 硅薄膜的结晶化方法以及硅薄膜晶体管器件的制造方法
JPWO2011161714A1 (ja) * 2010-06-21 2013-08-19 パナソニック株式会社 シリコン薄膜の結晶化方法およびシリコンｔｆｔ装置の製造方法
US9048220B2 (en) 2010-06-21 2015-06-02 Joled Inc. Method of crystallizing silicon thin film and method of manufacturing silicon thin-film transistor device
JP2012103698A (ja) * 2011-11-15 2012-05-31 Getner Foundation Llc 液晶表示装置及びその製造方法

Also Published As

Publication number Publication date
DE69635239T2 (de) 2006-07-06
US6331443B1 (en) 2001-12-18
EP0775931B1 (en) 2005-10-05
EP1338914A3 (en) 2003-11-19
JP3891617B2 (ja) 2007-03-14
DE69635239D1 (de) 2005-11-10
USRE41363E1 (en) 2010-06-01
EP0775931A3 (en) 1998-03-25
JP2004006936A (ja) 2004-01-08
US6008065A (en) 1999-12-28
US6339230B1 (en) 2002-01-15
EP0775931A2 (en) 1997-05-28
EP1338914A2 (en) 2003-08-27
US20020106825A1 (en) 2002-08-08
JP2006148150A (ja) 2006-06-08
TW426809B (en) 2001-03-21
JP2004157554A (ja) 2004-06-03
US6661026B2 (en) 2003-12-09
JP2006106788A (ja) 2006-04-20

Similar Documents

Publication Publication Date Title
JP3891617B2 (ja) 液晶表示装置の製造方法およびｔｆｔ基板の製造方法
US5811318A (en) Method for manufacturing a liquid crystal display
JP3625598B2 (ja) 液晶表示装置の製造方法
US8563980B2 (en) Array substrate and manufacturing method
US6927105B2 (en) Thin film transistor array substrate and manufacturing method thereof
JP4169896B2 (ja) 薄膜トランジスタとその製造方法
US6859252B2 (en) Active matrix substrate and manufacturing method thereof
JP2000180898A (ja) 液晶表示装置用薄膜トランジスタ基板及びその製造方法
JPH11133455A (ja) 液晶表示装置の製造方法
US6376288B1 (en) Method of forming thin film transistors for use in a liquid crystal display
KR101518851B1 (ko) 어레이 기판의 제조방법
KR19980025840A (ko) 액정 표시장치의 제조방법
KR100219480B1 (ko) 박막트랜지스터 액정표시장치 및 그 제조방법
KR0183757B1 (ko) 박막 트랜지스터-액정 표시장치의 제조방법
JP3424618B2 (ja) 薄膜トランジスタアレイ基板の製造方法
JPH0766422A (ja) 液晶表示装置用アレイ基板
JP4455827B2 (ja) 液晶表示装置用基板及びその製造方法及びそれを備えた液晶表示装置
KR20110096337A (ko) 어레이 기판 및 이의 제조 방법
JPH0756894B2 (ja) 薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040105

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040212

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20040312

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060920

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061205

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101215

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101215

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111215

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111215

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121215

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121215

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131215

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131215

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131215

Year of fee payment: 7

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term