JP2948436B2 - 薄膜トランジスタおよびそれを用いる液晶表示装置 - Google Patents

薄膜トランジスタおよびそれを用いる液晶表示装置

Info

Publication number
JP2948436B2
JP2948436B2 JP5220693A JP5220693A JP2948436B2 JP 2948436 B2 JP2948436 B2 JP 2948436B2 JP 5220693 A JP5220693 A JP 5220693A JP 5220693 A JP5220693 A JP 5220693A JP 2948436 B2 JP2948436 B2 JP 2948436B2
Authority
JP
Japan
Prior art keywords
insulating film
liquid crystal
gate insulating
thin film
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5220693A
Other languages
English (en)
Other versions
JPH06265936A (ja
Inventor
誠 高村
政人 守分
孝 西
俊弘 波多
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP5220693A priority Critical patent/JP2948436B2/ja
Publication of JPH06265936A publication Critical patent/JPH06265936A/ja
Application granted granted Critical
Publication of JP2948436B2 publication Critical patent/JP2948436B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は薄膜トランジスタおよび
れを用いる液晶表示装置に関する。さらに詳しくは、
各画素をスイッチングする薄膜トランジスタ(以下、T
FTという)のゲート絶縁膜や画素電極の電圧保持用の
補助容量の誘電体となる絶縁膜が、2種類以上の金属酸
化物膜の積層体からなる薄膜トランジスタおよびそれを
用いる液晶表示装置に関する。
【0002】
【従来の技術】液晶表示装置は、2枚の透明基板が互い
に平行となるように一定間隙で接着され、2枚の透明基
板の間隙には液晶層が挟持されてなるものである。
【0003】2枚の透明基板の対向する面上には画素電
極がマトリックス状に設けられ、一方の透明基板上には
さらに図3に示すように、画素電極1をスイッチングす
るTFT2、画素電極1に印加された電圧を保持するた
めの補助容量(以下、キャパシタという)3などが設け
られている。
【0004】このうちTFT2においては、ガラスなど
の透明な絶縁基板4上にゲート電極5、第1のゲート絶
縁膜6aと第2のゲート絶縁膜6bとの2層構造からな
るゲート絶縁膜6、機能層となるアモルファスシリコン
やポリシリコンなどからなる半導体層7が順次積層され
て形成されている。また半導体層7上には一定間隙をお
いてp+ 型またはn+ 形の導電形の不純物を含むアモル
ファスシリコン、ポリシリコンなどの半導体層からなる
同じ導電形のソース領域8aとドレイン領域8bとが形
成され、これらの領域上にはそれぞれアルミニウムなど
からなるソース電極9aとドレイン電極9bとが設けら
れている。なお10は保護膜である。
【0005】また、キャパシタ3は、下部電極11、誘電
体となる第1の絶縁膜12aと第2の絶縁膜12bとの2層
構造からなる絶縁膜12、上部電極13が順次積層されて形
成されている。上部電極13は、たとえばITO、酸化ス
ズ、酸化インジウムなどからなる透明導電膜によって表
示画面となる画素電極1と一体となって形成されてい
る。
【0006】前述のように、TFT2のゲート絶縁膜6
やキャパシタ3の絶縁膜12は、最近、信頼性向上や歩留
り向上の観点から2層構造で形成され、そのうちの一方
は電極膜の陽極酸化によりえられる金属酸化膜が使用さ
れている。このばあい、ゲート電極5や下部電極11に
は、アルミニウムまたはタルタルなどの一層で形成され
ているため、第1のゲート絶縁膜6aや第1の絶縁膜12
aは、それぞれゲート電極5や下部電極11がたとえば陽
極酸化されることによって形成される酸化アルミニウム
(Al2 3 )または五酸化タルタル(Ta2 5 )な
どからなっている。さらに第2のゲート絶縁膜6bや第
2の絶縁膜12bは、たとえばプラズマCVD法などによ
り、たとえばチッ化ケイ素などから形成されている。
【0007】前述の陽極酸化は溶液中で行うため、たと
えばプラズマCVD法などの乾式の薄膜形成プロセスに
みられる不純物であるパーティクルによる成膜時の欠陥
の発生を抑制できる。したがってTFT2のゲート絶縁
膜6および/またはキャパシタ3の誘電体となる絶縁膜
12を前述のように、たとえばチッ化ケイ素膜と金属酸化
膜との2層構造とすることにより、絶縁膜での短絡を防
止でき歩留りの向上を図ることができる。
【0008】なお陽極酸化によって形成された金属酸化
膜が緻密な膜に成膜され、耐電圧が高く、長期間使用後
も膜質劣化が少ないという条件を満たすためには、陽極
酸化される母体金属の種類が限定され、現在では前述の
ように一般的にタンタル(タンタルの合金を含む)やア
ルミニウム(アルミニウムの合金を含む)が用いられて
いる。
【0009】
【発明が解決しようとする課題】液晶表示装置を構成す
る、たとえばTFT2においては、ゲート電極5は、製
造工程の簡素化の都合上、ゲート信号配線も兼ねており
ゲートパルスの伝播時間の短縮のためには比抵抗が小さ
い材料が用いられることが好ましい。これは、液晶表示
パネルが大画面化されるにしたがって信号配線が長くな
り、また画素が高精化されるにしたがって信号配線が
細くなるので、ますます必要となる。この見地からする
とゲート電極5となる金属としては、タンタルよりも比
抵抗の小さいアルミニウムを用いる方が好ましい。ちな
みに比抵抗はアルミニウムでは約4Ω・cm、タンタルで
は約25Ω・cmである。
【0010】一方、MOSトランジスタであるTFT2
においては、ゲート絶縁膜6は、ゲート電極5と半導体
層7とから構成されるキャパシタの誘電体として機能す
るので、ゲート電極5の表面が陽極酸化されることによ
って形成される第1のゲート絶縁膜6aは、酸化アルミ
ニウムよりも比誘電率が高い五酸化タンタルが用いられ
る方が好ましい。この見地からするとゲート電極5に
は、タンタルを用いる方がTFTを小型化して液晶表示
装置の開口率を向上させるのに好ましい。ちなみに比誘
電率はAl2 3 は約9.2 、Ta2 5 は約25、SiN
x は約6.7 である。
【0011】しかし従来のTFTでは、ゲート電極5が
タンタルまたはアルミニウムのどちらかの単一金属から
なるため、電極の比抵抗が小さく、かつ誘電体の比誘電
率も大きいというTFTはえられないという問題があ
る。
【0012】また、アルミニウムなどの軽金属とタンタ
ルなどの重金属とは、格子定数の違いにより一般的に合
金化しにくい。一方、ゲート電極5をタンタルで形成
し、ゲート信号配線をアルミニウムで形成することは可
能であるが、このばあい製造段階でリソグラフィ工程数
が増え歩留りが低下したり製造コストが上昇するという
問題がある。
【0013】なお前述のキャパシタ3の下部電極11と第
1の絶縁膜12aにおいてもTFTと同様の問題がある。
【0014】本発明はかかる問題を解決するためになさ
れたものであり、電極の比抵抗が小さく、かつ、誘電体
として機能する絶縁膜の比誘電率が大きいTFTやキャ
パシタをうると共に、これらの素子が用いられた高特性
の液晶表示装置を提供することを目的とする。
【0015】
【課題を解決するための手段】本発明による液晶表示装
置は、各画素ごとにスイッチング用薄膜トランジスタと
補助容量とを有するアクティブマトリックス形液晶表示
装置であって、前記薄膜トランジスタのゲート絶縁膜お
よび/または前記補助容量の絶縁膜の少なくとも一部が
2種類以上の金属薄膜からなる3層以上の積層体のうち
少なくとも2層が完全に陽極酸化された酸化物からなる
ものである。
【0016】
【0017】さらに、本発明によるTFTは、絶縁基板
上にゲート電極、ゲート絶縁膜および半導体層が順次積
層されてなる薄膜トランジスタであって、前記ゲート絶
縁膜の少なくとも前記ゲート電極側は2種類以上の金属
薄膜からなる3層以上の積層体のうち少なくとも2層が
完全に陽極酸化された酸化物からなるものである。
【0018】
【作用】本発明によれば、TFTのゲート電極および/
またはキャパシタの下部電極が2種類以上の金属薄膜の
積層体からなるので、異なった金属の長所を兼ね備える
ことができ、電極の比抵抗を小さくすることができる。
【0019】またゲート絶縁膜および/またはキャパシ
タの誘電体となる絶縁膜が、前記積層体が酸化されて形
成されているため、異なった金属酸化物の長所を兼ね備
えることができ、比誘電率が大きく、かつ、ピンホール
がなく絶縁性のよい絶縁膜を形成することができる。
【0020】さらにゲート絶縁膜および/またはキャパ
シタの誘電体となる絶縁膜は、前記金属薄膜が数十〜数
百Å単位で積層されているので、均一に酸化され、か
つ、安定した積層酸化膜となる。
【0021】
【実施例】つぎに図面を参照しながら本発明について説
明する。
【0022】図1は本発明のTFTのゲート絶縁膜の一
実施例の要部拡大図、図2は図1に示されたゲート絶縁
膜の製造工程の説明図、図3は液晶表示装置の一方の透
明基板にTFTとキャパシタとが形成された状態の断面
説明図である。
【0023】本発明の液晶表示装置は、図3に示すよう
に、一方の透明基板4上にTFT2、画素電極1、補助
容量のキャパシタ3が形成され、さらに配向膜(図示さ
れていない)が設けられたのち、同様に電極膜、配向膜
などが設けられた他方の透明基板(図示されていない)
と一定間隙で接着され、液晶材料(図示されていない)
がその間隙に充填されて形成されている。
【0024】本発明ではTFT2のゲート電極5および
ゲート絶縁膜6a部分とキャパシタ3の電極11と絶縁膜
12a部分に特徴があり、絶縁膜の構造についてまず説明
する。
【0025】図1に示されるように、たとえばTFTの
ばあいゲート電極5は、ガラスなどの透明な絶縁基板4
上に厚さが約50〜500 Åのタンタル層51とアルミニウム
層52とが交互に積層され、約500 〜5000Åの厚さに形成
されてなり、第1のゲート絶縁膜6aは、ゲート電極5
の表面から約300 〜3000Åの範囲のタンタル層51とアル
ミニウム層52とが陽極酸化されることにより形成され
る、五酸化タンタル(Ta2 5 )層61と酸化アルミニ
ウム(Al2 3 )層62との積層体からなっている。ま
た第1のゲート絶縁膜6a上には、たとえばチッ化ケイ
素などからなる厚さが約1500〜3000Åの第2のゲート絶
縁膜6b(図1では2点鎖線で示されている)が設けら
れている。なお図1においては、便宜上6層からなる積
層体が示されているが、実施例においても本発明におい
ても、積層の数は6層には限定されない。
【0026】タンタルとアルミニウムなど、酸化レート
や特性の異なる材料を重ねて酸化法による絶縁膜を形成
しようとしても、酸化レートの大きい金属(たとえばア
ルミニウム)は内部まで酸化が進み、酸化レートの小さ
い金属(たとえばタンタル)は酸化が進まず、均一な絶
縁膜がえられない。しかし、各金属膜を50〜500 Å程度
の薄い金属膜の積層体にすることにより、酸化レートの
小さい金属も上下の酸化レートの大きい金属から酸化を
促進され、均一な酸化膜がえられることを見出したもの
である。
【0027】つぎに図2を参照しながら本発明の絶縁膜
の製造工程について、TFTのゲート絶縁膜を例にとっ
て説明する。
【0028】まず図2(a)に示すように、ガラスなど
の絶縁基板4上に、異種の金属の薄膜をスパッタ法や真
空蒸着法などにより順次積層したのち、エッチングを施
しパターニングすることによりゲート電極5を形成す
る。具体的には、スパッタ法により50〜500 Åの均一な
厚さのタンタル層51アルミニウム層52とを交互に約2
〜10層積み重ねたのち、塩素とフッ素とを適当な比率で
混合してタンタル層51とアルミニウム層52のエッチング
レートを1に調整した混合ガスを用いて、RIE法によ
りゲート電極5を形成した。
【0029】つぎに図2(b)に示すように、ゲート電
極5の表面を陽極酸化し、表面に第1のゲート絶縁膜6
aを形成する。具体的には温度が約20〜100 ℃、濃度が
約2〜10重量%の酒石酸とアンモニアとエチレングリコ
ールなどの混合溶液中で、ゲート電極5を陽極とし、白
金またはパラジウムを陰極として両極間に電圧を印加し
た。この際、陽極酸化が適切な速度で行われるように、
電流値と電圧値とを細かく制御し、ゲート電極5の表面
から約300 〜3000Åの範囲まで酸化し、五酸化タンタル
層61と酸化アルミニウム層62との積層からなる第1のゲ
ート絶縁膜6aを形成した。タンタル層51はアルミニウ
ム層52と比較して酸化されにくいのであるが、アルミニ
ウム層52とタンタル層51とは前述のように、約50〜500
Åの厚さで交互に積層されているので、タンタル層51で
は活性酸素がゲート電極5の表面や側面からだけでなく
上下に隣接するアルミニウム層52からも浸透する。その
結果、見かけ上タンタル層51とアルミニウム層52とは同
じ酸化速度で酸化されることとなる。そして陽極酸化の
のち、たとえば約200 〜350 ℃の空気雰囲気中で約1時
間のアニール処理を行うことにより、緻密な第1のゲー
ト絶縁膜6aがえられる。
【0030】一方、アルミニウム層52とタンタル層51と
からなる積層体の各層の厚さが約500 Åを超えると、こ
のアルミニウム層52からタンタル層51への活性酸素の浸
透が、タンタル層51の厚さの中心にまで達するのに時間
を必要とするようになるため、ゲート電極5の酸化状態
が一様ではなくなり、膜質が均一である第1のゲート絶
縁膜6aがえられなくなる。
【0031】なお、約400 〜500 ℃まで昇温可能なばあ
いには前述の湿式の陽極酸化の代わりにプラズマアシス
トによる乾式の陽極酸化を用いることができる。そして
陽極酸化ののち、たとえば温度約450 ℃の水素雰囲気中
で約40分間アニール処理する。これによって第1のゲー
ト絶縁膜6aやゲート電極5中の残留応力が除去され
る。
【0032】つぎに図2(c)に示すように、前述の第
1のゲートの絶縁膜6a上にさらに第2のゲート絶縁膜
6bを形成する。具体的には、プラズマCVD法により
厚さが約1500〜3000μm のチッ化ケイ素を形成した。こ
れにより2層構造のゲート絶縁膜6を完成した。
【0033】なお図1および図2の説明では、TFTの
ゲート絶縁膜を例に挙げたが、キャパシタの下部電極11
と絶縁膜12の構造とその製法についても同様であり、液
晶表示などに用いられるキャパシタに限らず、一般の誘
電体膜を電極で挟持するキャパシタについても同様に形
成できることはいうまでもない。
【0034】一般にアルミニウムなどの軽金属とタンタ
ルなどの重金属とは格子定数が異なり合金化しにくい
が、数十〜数百Åの膜厚とくに金属の結晶粒径以下の膜
厚で周期的に積層することにより、異種金属間に作用す
る、たとえば電触や残留応力などの干渉が緩和され、陽
極酸化を行う際、金属間での酸化種拡散定数の差や膨張
係数の差が見かけ上緩和されるので、均一に酸化され、
安定した金属酸化膜がえられる。
【0035】なお前述の実施例では2種類の金属を交互
に積層するばあいについて説明したが、3種類以上の異
なる金属を順次積層してもよい。
【0036】
【発明の効果】本発明によれば、複数種類の金属膜積層
体の一部を酸化することにより絶縁膜を形成しているた
め、比誘電率など電気的特性とピンホールなどが発生し
にくい絶縁特性とを兼ね備えた絶縁膜がえられると共
に、電極および配線の比抵抗が小さいTFTのゲートや
キャパシタがえられる。しかもリソグラフィ工程でのマ
スク枚数を増やすことなく、高歩留りでうることができ
る。
【0037】したがって、TFTやキャパシタの小型化
を達成でき、液晶表示装置に適用することによりスイッ
チング動作が速く、開口率が大きい液晶表示装置をうる
ことができる。
【図面の簡単な説明】
【図1】本発明のTFTのゲート絶縁膜の一実施例の要
部拡大図である。
【図2】図1に示されたゲート絶縁膜の製造工程の説明
図である。
【図3】液晶表示装置の一方の透明基板にTFTとキャ
パシタとが形成された状態の断面説明図である。
【符号の説明】
2 TFT 3 キャパシタ 4 絶縁基板 5 ゲート電極 6 ゲート絶縁膜 6a 第1のゲート絶縁膜 6b 第2のゲート絶縁膜 7 半導体層 11 下部電極 12 絶縁膜 12a 第1の絶縁膜 12b 第2の絶縁膜 13 上部電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 波多 俊弘 京都市右京区西院溝崎町21番地 ローム 株式会社内 (56)参考文献 特開 昭64−35421(JP,A) 特開 平2−48639(JP,A) 特開 平6−232399(JP,A) (58)調査した分野(Int.Cl.6,DB名) G02F 1/136

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 各画素ごとにスイッチング用薄膜トラン
    ジスタと補助容量とを有するアクティブマトリックス形
    液晶表示装置であって、 前記薄膜トランジスタのゲート絶縁膜および/または前
    記補助容量の絶縁膜の少なくとも一部が2種類以上の金
    属薄膜からなる3層以上の積層体のうち少なくとも2層
    が完全に陽極酸化された酸化物からなる液晶表示装置。
  2. 【請求項2】 絶縁基板上にゲート電極、ゲート絶縁膜
    および半導体層が順次積層されてなる薄膜トランジスタ
    であって、 前記ゲート絶縁膜の少なくとも前記ゲート電極側は2種
    類以上の金属薄膜からなる3層以上の積層体のうち少な
    くとも2層が完全に陽極酸化された酸化物からなる薄膜
    トランジスタ。
JP5220693A 1993-03-12 1993-03-12 薄膜トランジスタおよびそれを用いる液晶表示装置 Expired - Fee Related JP2948436B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5220693A JP2948436B2 (ja) 1993-03-12 1993-03-12 薄膜トランジスタおよびそれを用いる液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5220693A JP2948436B2 (ja) 1993-03-12 1993-03-12 薄膜トランジスタおよびそれを用いる液晶表示装置

Publications (2)

Publication Number Publication Date
JPH06265936A JPH06265936A (ja) 1994-09-22
JP2948436B2 true JP2948436B2 (ja) 1999-09-13

Family

ID=12908305

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5220693A Expired - Fee Related JP2948436B2 (ja) 1993-03-12 1993-03-12 薄膜トランジスタおよびそれを用いる液晶表示装置

Country Status (1)

Country Link
JP (1) JP2948436B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0775931B1 (en) 1995-11-21 2005-10-05 Samsung Electronics Co., Ltd. Method of manufacturing a liquid crystal display
JPH10163501A (ja) * 1996-11-29 1998-06-19 Semiconductor Energy Lab Co Ltd 絶縁ゲイト型トランジスタ
KR100524873B1 (ko) * 1998-04-02 2005-12-30 엘지.필립스 엘시디 주식회사 액정표시장치및그제조방법
JP3890270B2 (ja) 2002-07-19 2007-03-07 Nec液晶テクノロジー株式会社 薄膜トランジスタの製造方法

Also Published As

Publication number Publication date
JPH06265936A (ja) 1994-09-22

Similar Documents

Publication Publication Date Title
EP0466495B1 (en) Liquid crystal display apparatus
EP0430702B1 (en) Line material, electronic device using the line material and liquid crystal display
JPH01291467A (ja) 薄膜トランジスタ
JP2781706B2 (ja) 半導体装置およびその作製方法
JPH06188419A (ja) 薄膜トランジスタの製造方法
JP2948436B2 (ja) 薄膜トランジスタおよびそれを用いる液晶表示装置
JPH07321329A (ja) 薄膜トランジスタの製造方法および液晶表示装置
JP3105408B2 (ja) 液晶表示素子
JP2944336B2 (ja) 配線構造
JP3139764B2 (ja) 配線材料及び液晶表示装置
JP3024387B2 (ja) 半導体装置
JP3076483B2 (ja) 金属配線基板の製造方法および薄膜ダイオードアレイの製造方法
JPH0832083A (ja) 薄膜トランジスタ
JPH01102525A (ja) 薄膜トランジスタアレー、その製造方法およびこれを用いた液晶表示装置
JP2585267B2 (ja) 液晶表示装置
JPH0273330A (ja) アクティブマトリクス基板
JPH0567786A (ja) 薄膜トランジスタの製造方法
JP3047363B2 (ja) 半導体装置およびその製造方法
JPS626221A (ja) 液晶セル
JPH09232585A (ja) 陽極酸化膜を有する電子デバイス、および陽極酸化膜のエッ チング方法
JPH03153217A (ja) Tftパネルおよびその製造方法
JP2001215530A (ja) 液晶画像表示装置と画像表示装置用半導体装置の製造方法
JP3390726B2 (ja) 薄膜トランジスタの作製方法
JP3006990B2 (ja) アクティブマトリクス基板およびその製造方法
JPH0682822A (ja) 液晶表示素子およびその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090702

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees