KR100524873B1 - 액정표시장치및그제조방법 - Google Patents

액정표시장치및그제조방법 Download PDF

Info

Publication number
KR100524873B1
KR100524873B1 KR1019980011655A KR19980011655A KR100524873B1 KR 100524873 B1 KR100524873 B1 KR 100524873B1 KR 1019980011655 A KR1019980011655 A KR 1019980011655A KR 19980011655 A KR19980011655 A KR 19980011655A KR 100524873 B1 KR100524873 B1 KR 100524873B1
Authority
KR
South Korea
Prior art keywords
layer
gate
metal
substrate
metal layer
Prior art date
Application number
KR1019980011655A
Other languages
English (en)
Other versions
KR19990079182A (ko
Inventor
김혜영
김명준
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1019980011655A priority Critical patent/KR100524873B1/ko
Publication of KR19990079182A publication Critical patent/KR19990079182A/ko
Application granted granted Critical
Publication of KR100524873B1 publication Critical patent/KR100524873B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 박막트래지스터 및 그 제조방법에 관한 것으로, 기판 상에 기판과 열팽창이 다른 저저항 금속물질로 게이트 배선을 형성할 때, 기판과 저저항 게이트 배선 사이에 두 물질의 열팽창정도의 차이로 인한 스트레스를 억제시키기 위하여, 기판과, 상기 기판 상에 제1, 제2 및 제3 금속층이 순차적으로 적층되되, 상기 제2 금속층은 저저항 금속물질로 형성되고, 상기 제1 금속층은 상기 기판과 상기 제2 금속층사이의 열적 스트레스를 완화시킬 수 있는 금속물질로 형성되는 게이트전극과, 상기 게이트전극을 덮는 게이트절연막과, 상기 게이트절연막 상에 형성되는 반도체 활성층과, 상기 반도체 활성층에 각각 전기적으로 연결되는 소오스전극 및 드레인전극을 포함하는 구조를 가지고 있으며, 기판과 저저항 게이트 배선이 접촉함으로써 발생되는 저저항 금속배선의 힐락을 방지할 수 있다.

Description

액정표시장치 및 그 제조방법
본 발명은 액정표시장치 및 그 제조방법에 관한 것으로, 특히 저저항 금속물질로 게이트 배선을 형성시키는 경우에 저저항 금속배선을 제 2 층으로 개재하는 3 중층의 게이트배선을 형성함으로써 힐락 발생을 감소시킬 수 있는 액정표시장치 및 그 제조방법에 관한 것이다.
대면적 화면을 추구하는 액정표시장치에서는 저저항 금속물질로 형성된 게이트 배선을 마련하는 것이 유리하다. 알미늄은 배선 저항에 있어서 저저항을 가지고 있고, 양극산화가 가능하기 때문에, 대면적 화면과 고화질을 요구하는 액정표시장치에서 게이트 배선으로 이용하기에 적절한 금속물질이다.
도 1a부터 도 1e는 종래의 기술에 의한 액정표시장치의 제조공정도이다.
도 1a를 참조하면, 절연기판(100) 상에 대면적 화면을 위하여 저저항 금속물질층인 알미늄층을 증착하고, 알미늄층을 패턴식각하여 게이트라인(도면미표시)과 게이트전극(10G)과 게이트패드(10P)를 포함하는 게이트배선을 형성한다.
도 1b를 참조하면, 게이트배선 및 노출된 기판 전면을 덮는 게이트절연막(11)을 증착한 후, 게이트절연막(11) 상에 반도체 물질층과 도핑된 반도체 물질층을 연속적으로 증착한 후, 패턴식각하여 오믹콘택층(13)과 활성층(12)을 형성한다. 이 후, 게이트패드(10P)를 노출시키는 콘택홀을 게이트절연막(11)에 형성한다.
도 1c를 참조하면, 오믹콘택층(13)과 활성층(12) 및 노출된 기판 전면에 통상의 금속물질층을 증착하고 패턴식각하여 활성층에 각각 전기적으로 연결되는 소오스전극(14S), 드레인전극(14D), 데이터라인(14L) 및 데이터패드(도면미표시)를 구비하는 소오스및드레인배선과 제1게이트패드단자(14P)를 형성한다. 그리고, 소오스전극(14S)과 드레인전극(14D)을 마스크로하여 그 하단에 있는 오믹콘택층(13)을 식각한다.
도 1d를 참조하면, 소오스및드레인배선을 포함하는 노출된 기판 전면을 덮는 보호막(15)을 증착한다. 이 후, 보호막(15)을 패턴식각하여 드레인전극(14D)을 노출시키는 콘택홀과 제1 게이트패드단자(14P)를 노출시키는 콘택홀을 각각 형성한다.
도 1e를 참조하면, 노출된 기판 전면에 투명도전물질층 예를 들어, ITO층을 증착한 후, 패턴식각하여 드레인전극(14D)에 연결되는 화소전극(16T)과 제1게이트패드단자(14P)를 덮는 제2게이트패드단자(16P)를 형성한다.
상기 종래의 기술에서는 대면적 화면의 액정표시장치를 구현하기 위하여 알미늄과 같은 저저항 금속물질을 사용하여 게이트배선을 형성한다. 알미늄은 열팽창 계수가 크기 때문에 열팽창 계수가 작은 물질 예를 들어, 유리기판과 계면을 이루고 접촉할 때, 열팽창의 차이에 의한 힐락을 발생시킨다. 이러한 알미늄 게이트 배선의 힐락은 액정표시장치에서 게이트 배선의 신호전달능력을 저하시키는 결함으로 작용한다. 또한, 알미늄은 그 물질 특성상, 투명도전물질과 접촉할 경우에 그 계면에 자연산화막을 형성한다. 따라서, 저저항 금속물질 재질의 게이트패드에 ITO 재질의 게이트패드단자를 직접 접촉되게 형성할 수 없다. 그래서 종래에는 상술한 바와 같이, 게이트패드 상에 ITO 재질이 아닌 타도전물질로 게이트패드와 게이트패드단자 사이에 보조게이트패드단자를 형성해야 하기 때문에 게이트절연막을 식각하는 공정이 실시되는 등 공정이 불필요하게 추가되는 문제점이 있다.
본 발명의 목적은 기판 상에 기판과 열팽창이 다른 저저항 금속물질 예를 들어, 알미늄으로 게이트 배선을 형성할 때, 기판과 알미늄 게이트 배선 사이에 두 물질의 열팽창 정도의 차이로 인한 스트레스를 억제시킬 수 있는 버퍼층을 형성시킴으로써, 알미늄의 힐락발생을 감소시키는데 있다.
본 발명의 다른 목적은 저저항 금속배선인 알미늄 배선 상에 타금속층을 형성시킴으로써, 알미늄 배선과 ITO와의 접촉을 양호하게 하는데 있다.
이를 위한 본 발명의 액정표시장치는 기판과, 상기 기판 상에 제1, 제2 및 제3 금속층이 순차적으로 적층되되, 상기 제2 금속층은 저저항 금속물질로 형성되고, 상기 제1 금속층은 상기 기판과 상기 제2 금속층사이의 열적 스트레스를 완화시킬 수 있는 금속물질로 형성되는 게이트전극과, 상기 게이트전극을 포함하는 노출된 기판을 덮는 게이트절연막과, 상기 게이트절연막 상에 형성되는 반도체 활성층과, 상기 반도체 활성층에 각각 전기적으로 연결되는 소오스전극 및 드레인전극을 구비하는 박막트랜지스터를 포함한다.
본 발명에 따른 액정표시장치의 제조방법은 기판 상에 제1, 제2 및 제3 금속층이 순차적으로 적층되되, 상기 제2 금속층은 저저항 금속물질로 형성되고, 상기 제1 금속층은 상기 기판과 상기 제2 금속층사이의 열적 스트레스를 완화시킬 수 있는 금속물질로 형성되는 게이트전극을 형성하는 공정과, 상기 게이트전극을 덮는 게이트절연막을 형성하는 공정과, 상기 게이트절연막 상에 형성되는 반도체 활성층을 형성하는 공정과, 상기 반도체 활성층에 각각 전기적으로 연결되는 소오스전극 및 드레인전극을 형성하는 공정을 포함한다.
도 2는 유리기판에 3중층의 게이트 배선 즉, 크롬＼알미늄＼몰리브덴을 형성할 경우, 각층의 두께에 따른 알미늄의 힐락발생빈도를 나타내는 그래프이다.
유리기판에 500Å 두께의 크롬층을 증착하고, 그 상단에 알미늄층과 몰리브덴층의 두께를 변화시켜 증착한 다음, 4000Å 두께의 절연막을 증착하고, ITO 에천트 처리하여 힐락에 의한 약액침식 부위의 개수를 확인하여 나타낸 결과이다.
알미늄층의 두께가 작을수록, 몰리브덴층의 두께가 작을수록 힐락발생이 감소됨을 알 수 있다. 몰리브덴층의 두께가 1000Å인 경우, 알미늄층의 두께가 1000Å일 때 힐락발생이 없다. 그리고, 알미늄층의 두께가 1000∼1500Å인 경우 힐락은 없다. 따라서 게이트배선을 저저항 금속물질층을 개재한 3중층으로 형성할 경우, 각 층의 두께를 적절하게 조절한다면, 힐락발생을 방지할 수 있다.
도 3은 본 발명에 따른 액정표시장치의 개략적인 평면도로, 하나의 화소와 게이트패드부분을 나타낸 것이다.
기판 상에 게이트라인(30L)과 데이터라인(35L)이 교차하여 하나의 화소를 형성하고 있다. 화소에는 게이트라인(30L)에 연장되는 게이트전극(30G)과, 데이터라인(35L)에 연장되어 형성된 소오스전극(35S)과 소오스전극(35S)에 대응되어 형성된 드레인전극(35D)과, 이들 전극(30G)(35S)(35D)에 중첩되어 형성된 활성층(33)을 구비하는 박막트랜지스터가 형성되어 있다. 그리고, 박막트랜지스터의 드레인전극(35D)에는 화소전극(37T)이 연결되어 있다. 게이트라인(30L)의 연장선에는 게이트패드부가 형성되어 있는데, 게이트패드부에는 게이트패드(30P)와 게이트패드(30P)을 덮고 있는 게이트패드단자(37P)가 있다. 도면에는 표시하지 않았지만, 데이터라인(35L)의 연장선에는 데이터패드부가 형성되어 있는데, 게이트 패드부와 같은 구조로 데이터패드와 데이터패드단자가 형성되어 있다. 본 발명에서는 3중층의 게이트패드(30P)에 직접 ITO로 형성된 게이트패드단자(37P)를 덮을수 있는 구조를 하고 있다.
도 4a부터 도 4e는 본 발명의 제 1 실시예에 따른 액정표시장치의 제조공정을 나타낸 것으로, 도 3의 AA' 절단선을 따라 나타낸 것이다.
도 4a를 참조하면, 유리기판과 같은 절연기판(400) 상에 크롬이나 몰리브덴과 같은 고융점 금속물질을 사용하여 제1 금속층을 증착하고, 제1 금속층 상에 알미늄과 같은 저저항 금속물질을 사용하여 제2 금속층을 증착하고, 제 2 금속층 상에 크롬이나 몰리브덴과 같은 고융점 금속물질을 사용하여 제3 금속층을 증착한다. 상기 실험결과(도 3참조)에 의하면, 제1 금속층을 크롬으로 형성하고, 제 2 금속층을 알미늄으로 형성하고, 제 3 금속층을 몰리브덴으로 형성할 경우, 제 1 금속층은 500Å, 제2 금속층은 1000∼1500Å, 제 3 금속층은 500∼1000Å의 두께로 형성할 수 있다. 그러나, 제1, 제2 및 제3 금속층을 상기 예시된 두께치 이외에도 제조 조건에 따라 적절하게 조절할 수 있다.
이 후, 제3 금속층 상에 게이트전극용 감광막패턴을 형성하고, 이 감광막패턴을 마스크로하여 그 하단의 제3 금속층과 제2 금속층과 제1 금속층을 연속적으로 식각하여 3층의 게이트전극(41G)(42G)(43G), 게이트라인(도면 미표시) 및 게이트패드(41P)(42P)(43P)를 포함하는 게이트배선을 형성한다. 상술한 바와 같이, 게이트배선의 제2 금속층(42G)(42P)을 저저항 금속물질로 형성함으로써, 액정표시장치의 대면적화를 꾀할 수 있다. 게이트배선의 제2 금속층인 저저항 금속층과 기판(400) 사이에 형성된 제1 금속층(41G)(41P)은 저저항 금속층(42G)(42P)과 기판(400)의 열팽창 정도의 차이로 인한 힐락 발생을 억제하기 위한 완충역할을 하는 버퍼층으로 사용된다. 따라서, 알미늄 힐락을 방지할 수 있는 금속물질로 버퍼층인 제1 금속층을 형성하기 위해서는 탄탈륨, 크롬 혹은, 몰리브덴과 같은 고융점 금속이나, 이들 금속과 알미늄의 합금등을 사용할 수 있다. 그리고 ITO와의 접촉저항이 작은 금속물질로 게이트배선의 제3 금속층(43G)(43P)을 형성함으로써, ITO와의 접촉불량을 해소할 수 있다.
도 4b를 참조하면, 게이트배선 및 노출된 기판 전면을 덮는 게이트절연막(44)을 증착한 후, 게이트절연막(44) 상에 반도체층과 도핑된 반도체층을 연속적으로 증착하고 패턴식각하여 활성층(45)과 오믹콘택층(46)을 형성한다.
도 4c를 참조하면, 오믹콘택층(46)과 활성층(45) 및 노출된 기판 전면에 통상의 금속물질층을 증착하고 패턴식각하여 활성층에 각각 전기적으로 연결되는 소오스전극(47S) 및 드레인전극(47D)과, 데이터라인(47L)과 데이터패드(도면미표시)를 구비하는 소오스 및 드레인 배선을 형성한다. 그리고, 소오스전극(47S)과 드레인전극(47D)을 마스크로하여 그 하단에 있는 오믹콘택층(46)을 식각한다.
도 4d를 참조하면, 소오스 및 드레인 배선을 포함하는 노출된 기판 전면을 덮는 보호막(48)을 증착한다. 이 후, 보호막(48)과 게이트절연막(44)을 패턴식각하여 드레인전극(47D)의 일부를 노출시키는 콘택홀과, 게이트패드(43P)를 노출시키는 콘택홀을 형성한다.
도 4e를 참조하면, 노출된 기판 전면에 투명도전물질층 예를 들어, ITO층을 증착한 후, 패턴식각하여 드레인전극(47D)에 연결되는 화소전극(49T)과, 게이트패드(43P)를 덮는 게이트패드단자(49P)를 형성한다. 게이트패드의 제 3 금속층(43P)을 ITO와는 접촉저항이 작은 금속물질로 형성하였기 때문에 게이트패드와 ITO로 형성된 게이트패드단자(49P)의 접촉저항을 감소시킬 수 있다.
도 5a부터 도 5e는 본 발명의 제 2 실시예에 따른 액정표시장치의 제조공정을 나타낸 것으로, 도 1의 AA' 절단선을 따라 나타낸 것이다.
도 5a를 참조하면, 유리기판과 같은 절연기판(500) 상에 크롬이나 몰리브덴과 같은 고융점 금속물질을 사용하여 제1 금속층을 증착하고, 제1 금속층 상에 알미늄과 같은 저저항 금속물질을 사용하여 제2 금속층을 증착한다. 이 때, 제1 금속층을 크롬으로 형성하고, 제 2 금속층을 알미늄으로 형성할 경우, 제 1 금속층은 500Å, 제2 금속층은 1000∼1500Å으로 이 후, 제 2 금속층 상에 게이트배선용 감광막패턴을 형성하고, 이 감광막패턴을 마스크로하여 그 하단의 제2 금속층과 제1 금속층을 연속적으로 식각하여 2층의 게이트전극(51G)(52G)과 게이트라인(도면 미표시)과 게이트패드(51P)(52P)를 포함하는 게이트배선을 형성한다.
그 다음, 크롬이나 몰리브덴과 같은 금속물질을 사용하여 게이트전극과 게이트패드를 덮는 제3 금속층을 형성하고, 제3 금속층을 패턴식각하여 게이트전극의 제3 금속층(53G)과 게이트패드의 제 3 금속층(53P)을 클래드(clad) 형상으로 형성한다. 이 때, 제 3 금속층을 ITO와 접촉저항이 작은 금속물질 예를 들어, 크롬이나 몰리브덴등과 같은 고융점 금속물질로 형성함으로써, ITO와의 양호한 접촉을 꾀할 수 있다. 이 때, 제 3 금속층을 몰리브덴으로 형성할 경우 500∼1000Å의 두께로 형성할 수 있다.
상술한 바와 같이, 게이트배선의 제2 금속층(52G)(52P)을 저저항 금속물질로 형성함으로써, 액정표시장치의 대면적화를 꾀할 수 있다. 게이트배선의 제2 금속층인 저저항 금속층과 기판 사이에 형성된 제1 금속층(51G)(51P)은 저저항 금속층과 기판의 열팽창 정도의 차이로 인한 힐락 발생을 억제하기 위한 완충역할을 하는 버퍼층으로 사용된다. 따라서, 알미늄 힐락을 방지할 수 있는 금속물질로 버퍼층인 제1 금속층을 형성하는데, 탄탈륨, 크롬 혹은, 몰리브덴과 같은 고융점 금속이나, 이들 금속과 알미늄의 합금등을 사용할 수 있다. 그리고 게이트배선의 제3 금속층을 ITO와 접촉저항이 작은 금속물질로 형성함으로써, 이 후의 게이트배선과 ITO와의 접촉저항을 감소시킬 수 있도록 한다.
도 5b를 참조하면, 게이트배선 및 노출된 기판 전면을 덮는 게이트절연막(54)을 증착한 후, 게이트절연막(54) 상에 반도체층과 도핑된 반도체층을 연속적으로 증착하고 패턴식각하여 활성층(55)과 오믹콘택층(56)을 형성한다.
도 5c를 참조하면, 오믹콘택층(56)과 활성층(55) 및 노출된 기판 전면에 통상의 금속물질층을 증착하고 패턴식각하여 활성층에 각각 전기적으로 연결되는 소오스전극(57S) 및 드레인전극(57D)과, 데이터라인(57L)과, 데이타패드(도면미표시)를 구비하는 소오스 및 드레인 배선을 형성한다. 그리고, 소오스전극(57S)과 드레인전극(57D)을 마스크로하여 그 하단에 있는 오믹콘택층(56)을 식각한다.
도 5d를 참조하면, 소오스 및 드레인 배선을 포함하는 노출된 기판 전면을 덮는 보호막(58)을 증착한다. 이 후, 보호막(58)과 게이트절연막(54)을 패턴식각하여 드레인전극(57D)의 일부를 노출시키는 콘택홀과, 게이트패드의 제 3 금속층(53P) 노출시키는 콘택홀을 형성한다.
도 5e를 참조하면, 노출된 기판 전면에 투명도전물질층 예를 들어, ITO층을 증착한 후, 패턴식각하여 드레인전극(57D)에 연결되는 화소전극(59T)과, 게이트패드를 덮는 게이트패드단자(59P)를 형성한다.
게이트패드의 제 3 금속층(53P)은 알미늄이 아닌 다른 금속물질로 형성하였기 때문에, 게이트패드와 ITO로 형성된 게이트패드단자의 접촉저항을 감소시킬 수 있다.
본 발명은 알미늄에서 발생되는 힐락에 대해서만 제시했지만, 고열팽창 계수를 가지는 제1 기판과 저열팽창 계수를 가지는 제2 기판이 접촉하는 과정에서 열팽창 정도의 차이에 의하여 야기되는 힐락을 방지하기 위하여 두 기판 사이에 힐락을 방지하기 위한 버퍼층을 개재하는 경우에 적용할 수 있다. 또한, 상기 버퍼층 형성하기 위하여 그 형성물질로 제시된 탄탈륨, 크롬 혹은, 몰리브덴과 같은 고융점 금속이나, 이들 금속과 알미늄의 합금 이외에 알미늄 힐락을 방지할 수 있는 물질이라면 다양하게 적용할 수 있다.
본 발명은 기판과 저저항 금속배선이 접촉함으로써 발생되는 저저항 금속배선의 힐락을 방지할 수 있다. 또한, 저저항 금속배선을 알미늄으로 형성할 경우 그 상단에 알미늄 이외의 금속물질로 커버층을 형성함으로써, 알미늄층과 ITO와의 접촉저항을 감소시킬 수 있다.
도 1a부터 도 1e는 종래의 기술에 의한 액정표시장치의 제조공정도
도 2는 3중층 게이트배선에서의 힐락발생을 나타내는 그래프
도 3은 본 발명에 따른 액정표시장치의 개략적인 평면도
도 4a부터 도 4e는 본 발명의 제 1 실시예에 따른 액정표시장치의 제조공정도
도 5a부터 도 5e는 본 발명의 제 2 실시예에 따른 액정표시장치의 제조공정도

Claims (9)

  1. 기판과, 상기 기판 상에 제1, 제2 및 제3 금속층이 순차적으로 적층되되, 상기 제2 금속층은 저저항 금속물질로 형성되고, 상기 제1 금속층은 상기 기판과 상기 제2 금속층사이의 열적 스트레스를 완화시킬 수 있는 금속물질로 형성되고, 상기 제3금속층은 고융점 금속물질로 형성되는 게이트전극과, 상기 게이트전극을 포함하는 노출된 기판을 덮는 게이트절연막과, 상기 게이트절연막 상에 형성되는 반도체 활성층과, 상기 반도체 활성층에 각각 전기적으로 연결되는 소오스전극 및 드레인전극을 구비하는 박막트랜지스터와,
    상기 게이트전극에 연장되는 3중층의 게이트라인 및 게이트패드와, 상기 소오스전극에 연장되는 데이터라인 및 데이터패드와, 상기 데이터라인 및 데이터패드를 포함하는 기판 전면을 덮는 보호막과, 상기 드레인전극과 상기 게이트패드 및 데이터패드를 노출시키는 콘택홀과, 상기 노출된 드레인전극에 연결되는 화소전극, 상기 게이트패드를 덮는 게이트패드단자 및 상기 데이터패드를 덮는 데이터패드단자를 포함하는 액정표시장치.
  2. 청구항 1에 있어서,
    상기 게이트전극의 제1, 제2 및 제3 금속층은 순차적으로 위치하는 것이 특징인 액정표시장치.
  3. 청구항 1에 있어서,
    상기 게이트전극의 제3 금속층은 상기 게이트전극의 제1, 제2 금속층을 덮는 클래드층인 것이 특징인 액정표시장치.
  4. 청구항 1에 있어서,
    상기 제 2 금속층은 알미늄층이고, 상기 제 3 금속층은 몰리브덴층인 것이 특징인 액정표시장치.
  5. 청구항 4에 있어서,
    상기 알미늄층은 1000∼1500Å이고, 상기 몰리브덴층은 500∼1000Å인 것이 특징인 액정표시장치.
  6. 기판 상에 제1, 제2 및 제3 금속층이 순차적으로 적층되되, 상기 제2 금속층은 저저항 금속물질로 형성되고, 상기 제1 금속층은 상기 기판과 상기 제2 금속층사이의 열적 스트레스를 완화시킬 수 있는 금속물질로 형성되는 게이트전극 및 게이트패드를 형성하는 공정과,
    상기 게이트전극을 덮는 게이트절연막을 형성하는 공정과,
    상기 게이트절연막 상에 형성되는 반도체 활성층을 형성하는 공정과,
    상기 반도체 활성층에 각각 전기적으로 연결되는 소오스전극, 드레인전극 및데이터패드를 형성하는 공정과,
    상기 데이터라인 및 데이터패드를 포함하는 기판 전면을 덮는 보호막을 형성하는 공정과,
    상기 드레인전극과 상기 게이트패드 및 데이터패드를 노출시키는 콘택홀을 형성하는 공정과,
    상기 노출된 드레인전극에 연결되는 화소전극, 상기 게이트패드를 덮는 게이트패드단자 및 상기 데이터패드를 덮는 데이터패드단자를 형성하는 공정을 포함하는 액정표시장치의 제조방법.
  7. 청구항 6에 있어서,
    상기 게이트전극의 형성은,
    상기 기판 상에 제1, 제2 및 제3 금속층을 순차적으로 증착하는 공정과,
    상기 제3 금속층 상에 게이트전극 형성용 감광막 패턴을 형성하는 공정과,
    상기 감광막 패턴을 마스크로하여 상기 제3, 제2 및 제1 금속층을 식각하는 공정을 포함하는 액정표시장치의 제조방법.
  8. 청구항 6에 있어서,
    상기 게이트전극의 형성은,
    상기 기판 상에 제1, 제2 금속층을 순차적으로 증착한 후, 사진식각하는 공정과,
    상기 식각된 제2 및 제1 금속층과 노출된 기판 전면에 제3 금속층을 증착한 후, 사진식각하여 상기 식각된 제2 및 제1 금속층을 덮는 클래드층의 형상으로 사진식각하는 공정을 포함하는 액정표시장치의 제조방법.
  9. 기판과,
    상기 기판 상에 제1, 제2 및 제3 금속층이 순차적으로 적층되되, 상기 제2 금속층은 저저항 금속물질로 형성되고, 상기 제1 금속층은 상기 기판과 상기 제2 금속층사이의 열적 스트레스를 완화시킬 수 있는 고융점금속과 알미늄의 합금으로 형성되는 게이트전극과,
    상기 게이트전극을 포함하는 노출된 기판을 덮는 게이트절연막과,
    상기 게이트절연막 상에 형성되는 반도체 활성층과,
    상기 반도체 활성층에 각각 전기적으로 연결되는 소오스전극 및 드레인전극을 구비하는 박막트랜지스터를 포함하는 액정표시장치.
KR1019980011655A 1998-04-02 1998-04-02 액정표시장치및그제조방법 KR100524873B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980011655A KR100524873B1 (ko) 1998-04-02 1998-04-02 액정표시장치및그제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980011655A KR100524873B1 (ko) 1998-04-02 1998-04-02 액정표시장치및그제조방법

Publications (2)

Publication Number Publication Date
KR19990079182A KR19990079182A (ko) 1999-11-05
KR100524873B1 true KR100524873B1 (ko) 2005-12-30

Family

ID=37307005

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980011655A KR100524873B1 (ko) 1998-04-02 1998-04-02 액정표시장치및그제조방법

Country Status (1)

Country Link
KR (1) KR100524873B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9513521B2 (en) 2012-12-31 2016-12-06 Samsung Display Co., Ltd. Display device

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100751185B1 (ko) * 2000-08-08 2007-08-22 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
KR20020057029A (ko) * 2000-12-30 2002-07-11 주식회사 현대 디스플레이 테크놀로지 저 저항 배선을 갖는 박막 트랜지스터 액정표시장치 제조방법
KR100895310B1 (ko) * 2002-10-25 2009-05-07 삼성전자주식회사 박막 트랜지스터 기판

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05188401A (ja) * 1991-06-24 1993-07-30 Korea Electron Telecommun 大型薄膜トランジスタ（ＴＦＴ）液晶ディスプレイパネル（ＬＣＤ ｐａｎｅｌ）の製造方法
JPH06188419A (ja) * 1992-12-16 1994-07-08 Matsushita Electric Ind Co Ltd 薄膜トランジスタの製造方法
JPH06265936A (ja) * 1993-03-12 1994-09-22 Rohm Co Ltd 液晶表示装置
JPH0764109A (ja) * 1993-08-25 1995-03-10 Toshiba Corp 液晶表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05188401A (ja) * 1991-06-24 1993-07-30 Korea Electron Telecommun 大型薄膜トランジスタ（ＴＦＴ）液晶ディスプレイパネル（ＬＣＤ ｐａｎｅｌ）の製造方法
JPH06188419A (ja) * 1992-12-16 1994-07-08 Matsushita Electric Ind Co Ltd 薄膜トランジスタの製造方法
JPH06265936A (ja) * 1993-03-12 1994-09-22 Rohm Co Ltd 液晶表示装置
JPH0764109A (ja) * 1993-08-25 1995-03-10 Toshiba Corp 液晶表示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9513521B2 (en) 2012-12-31 2016-12-06 Samsung Display Co., Ltd. Display device
US9791749B2 (en) 2012-12-31 2017-10-17 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
KR19990079182A (ko) 1999-11-05

Similar Documents

Publication Publication Date Title
US6897479B2 (en) ITO film contact structure, TFT substrate and manufacture thereof
US6444484B1 (en) Wiring structure of thin film transistor array and method of manufacturing the same
US6678017B1 (en) Display panel and method of fabricating the same
KR970048855A (ko) 액정표시장치의 제조방법
KR19980016969A (ko) 박막트랜지스터 액정표시장치 및 그 제조방법
JPH1062818A (ja) 液晶表示装置の製造方法
KR100524873B1 (ko) 액정표시장치및그제조방법
KR19980017626A (ko) 액정표시장치의 공통 배선 접촉부 및 그의 형성방법
KR100729763B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100222896B1 (ko) 액정 표시 장치의 전극 배선 형성방법
KR100477141B1 (ko) 금속막과그위에절연층을포함하는반도체장치의제조방법
KR100552297B1 (ko) 액정 표시 장치 및 그 제조 방법
KR100495797B1 (ko) 버퍼층을 이용한 액정 표시 장치용 박막 트랜지스터 기판 및그 제조 방법
KR100695300B1 (ko) 배선의 구조 및 그 형성 방법과 이를 이용한 박막트랜지스터 기판 및 그 제조 방법
KR100502813B1 (ko) 박막트랜지스터의제조방법,박막트랜지스터기판및그제조방법
KR100599958B1 (ko) 고개구율 및 고투과율 액정표시장치의 제조방법
KR100848102B1 (ko) 박막 트랜지스터 기판 및 그의 제조 방법
KR100234893B1 (ko) 액정표시장치 및 그 제조방법
KR101022572B1 (ko) 폴리 실리콘 액정표시장치 및 그 제조방법
KR100225103B1 (ko) 액정표시장치 및 그 제조방법
KR100777694B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR100219121B1 (ko) 액정표시장치의 박막트랜지스터 및 그의 제조방법
KR100508031B1 (ko) 정전기 보호 소자를 포함하는 배선 구조 및 그 제조방법
KR100483526B1 (ko) 박막트랜지스터및그제조방법
KR0152785B1 (ko) 액정표시소자용 박막트랜지스터의 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140918

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150930

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee