KR100234893B1 - 액정표시장치 및 그 제조방법 - Google Patents
액정표시장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR100234893B1 KR100234893B1 KR1019960040795A KR19960040795A KR100234893B1 KR 100234893 B1 KR100234893 B1 KR 100234893B1 KR 1019960040795 A KR1019960040795 A KR 1019960040795A KR 19960040795 A KR19960040795 A KR 19960040795A KR 100234893 B1 KR100234893 B1 KR 100234893B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- cover
- cover layer
- liquid crystal
- crystal display
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 229910052751 metal Inorganic materials 0.000 claims abstract description 29
- 239000002184 metal Substances 0.000 claims abstract description 29
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 27
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 239000004020 conductor Substances 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 18
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical group [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 17
- 229910052804 chromium Inorganic materials 0.000 claims description 17
- 239000011651 chromium Substances 0.000 claims description 17
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 12
- 229910052750 molybdenum Inorganic materials 0.000 claims description 12
- 239000011733 molybdenum Substances 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 10
- 238000001259 photo etching Methods 0.000 claims description 9
- 229910000838 Al alloy Inorganic materials 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 6
- 238000000206 photolithography Methods 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 3
- 238000010030 laminating Methods 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 claims description 3
- 238000002161 passivation Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 125
- 239000010408 film Substances 0.000 description 30
- 229910021417 amorphous silicon Inorganic materials 0.000 description 10
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- QRRWWGNBSQSBAM-UHFFFAOYSA-N alumane;chromium Chemical compound [AlH3].[Cr] QRRWWGNBSQSBAM-UHFFFAOYSA-N 0.000 description 1
- ZXTFQUMXDQLMBY-UHFFFAOYSA-N alumane;molybdenum Chemical compound [AlH3].[Mo] ZXTFQUMXDQLMBY-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 IOP(ITO On Passivation) 구조를 가지는 액정표시장치에 있어서, ITO와의 접촉이 양호하고, 단선방지에 적당한 금속배선층을 가지는 액정표시장치 및 그 제조방법에 관한 것이다. 이를 위하여 본 발명은 패드부와 화소부를 구비하는 액정표시장치에 있어서, 상기 패드부에는, 절연기판상에 형성되는 도전층과, 상기 도전층 상에 형성되되, 상기 도전층의 일부를 노출시키는 제 1 절연막과, 상기 제 1 절연막 상에 상기 도전층의 노출부분을 덮도록 형성되는 도전물질로 형성된 제 1 커버층과, 상기 제 1 커버층 상에 상기 제 1 커버층의 일부를 노출시키도록 알미늄으로 형성되는 제 2 커버층과, 상기 제 2 커버층 상에 상기 제 1 금속층의 노출된 부분을 그대로 노출시키도록 형성되는 제 2 절연막과, 상기 제 2 절연막 상에 상기 제 1 커버층의 노출된 부분을 덮도록 형성되되, 외부의 회로와 전기적으로 연결되는 ITO층이 포함하여 이루어진다.
Description
제1도는 종래의 액정표시장치의 제조공정도
제2도는 본 발명에 따른 액정표시장치의 제조공정도
〈도면의 주요부분에 대한 부호의 설명〉
100 : 절연기판 10 : 게이트절연막
20 : 보호막 11G : 게이트전극
11P : 패드 12 : 활성층
13 : 오믹콘택층 14S : 제 1 소오스전극
15S : 제 2 소오스전극 14D : 제 1 드레인전극
15D : 제 2 드레인전극 14P : 제 1 커버층
15P : 제 2 커버층 20 : 보호막
19E : 화소전극 19P : 연결부재
본 발명은 액정표시장치 및 그 제조방법에 관한 것으로 특히, IOP(ITO On Passivation) 구조를 가지는 액정표시장치에 있어서, ITO와 접촉이 양호하고 단선방지에 적당한 금속배선층을 가지는 액정표시장치 및 그 제조방법에 관한 것이다.
액정표시장치에서 사용되는 금속배선재는 소자의 특성을 위하여 막형성이 쉽고, 가공성이 용이하며, 저항이 작아야 한다. 또한, 금속물질 각각의 특성, 접촉물질과의 상호관계도 고려해야 할 대상이다. 이들 모두는 제품의 수율과 신뢰성 향상에 영향을 주기 때문이다.
알미늄은 제조공정상 가장 많이 사용되는 금속물질이다. 그 이유는 저항이 작고, 막형성과 가공이 쉬우며, 반도체층과 양호한 접촉을 하기 때문이다. 그러나 ITO와의 접촉면에서 화합물이 발생한다는 단점이 있다.
이에 반해 크롬이나 몰리브덴은 ITO와의 접촉이 용이하다는 특성이 있다. 그러나 알미늄에 비하여 저항이 크고, 또한 스트레스가 강하여 단일물질층으로 금속배선을 형성할 경우 단선발생이 자주 일어난다. 따라서 물질로 금속배선을 형성할 경우에는 몇가지의 금속층과 조합하기도 한다.
제 1 도는 종래의 액정표시장치의 제조공정을 설명하기 위한 도면으로, 패드부(도면에서 좌측)와 박막트랜지스터부(도면에서 우측)의 적층구조를 나타낸 단면도이다.
제 1 도의 (a)를 참조하면, 절연기판(100)에 알미늄층이나 알미늄합금층을 스퍼터링에 의하여 적층한 후, 패턴식각하여 게이트전극(11G), 주사선(도면에 나타나 있지 않음) 및 주사선 패드부에 위치하는 패드(11P)를 형성한다. 이때 주사선의 끝단은 주사선 패드부에 위치하는 패드(11P)에 연결되도록 형성한다.
제 1 도의 (b)를 참조하면, 전면에 제 1 절연막(예를 들어 실리콘산화막이나 실리콘질화막), 비정질 실리콘층, 도핑된 비정질 실리콘층을 순차적으로 적층한다. 이어서, 도핑된 비정질 실리콘층과 그 하부에 있는 비정질 실리콘층을 패턴식각하여 박막트랜지스터부에 오믹콘택층(13)과 활성층(12)을 형성한다. 이 때, 제 1 절연막은 게이트전극의 상부에 위치하는 게이트절연막(10)이 된다.
제 1 도의 (c)를 참조하면, 패드(11P)의 상단에 위치한 게이트절연막(10) 부분에 콘택홀을 형성한다. 그 결과 각 패드(11P)의 상단 일부가 외부로 노출된다. 이 과정은 패드부에 위치한 각 패드(11P)를 외부회로부에 전기적으로 연결시킬수 있게 하기 위해서 실시하는 것이다.
제 1 도의 (d)를 참조하면, 기판의 노출된 전면에 크롬층이나 몰리브덴층을 스퍼터링에 의해 적층한 후, 패턴식각하여 노출된 패드를 덮는 커버층(14P)과, 소오스전극(14S), 드레인전극(14D) 및 소오스전극에 연결되는 신호선(도면에 나타나 있지 않음)을 형성한다. 이때 신호선의 끝단은 신호선 패드부의 패드에 연결되도록 형성한다. 그리고 소오스전극(14S)과 드레인전극(14D)을 마스크로 하여 오믹콘택층(13)의 노출된 부분을 선택식각하여 제거한다.
제 1 도의 (e)를 참조하면, 기판의 노출된 전면에 실리콘산화막이나 실리콘질화막과 같은 제 2 절연막을 적층하여 보호막(20)을 형성한다. 이어서, 보호막(20)을 소정의 형상대로 패턴식각하여 커버층(14P)의 일부를 노출시키는 콘택홀과, 드레인 전극(14D)의 일부를 노출시키는 콘택홀을 형성한다.
제 1 도의 (f)를 참조하면, 기판의 노출된 전면에 ITO층을 적층한 후, 패턴식각하여 노출된 커버층(14P)을 덮음으로써, 외부의 회로에 연결시키는 투명배선(15P)과 드레인전극(14D)에 연결되는 화소전극(15E)을 형성한다.
이후 후속공정을 진행하여 액정표시장치를 제조한다.
상술한 바와 같이 종래의 액정표시장치에서는 소오스/드레인 배선재인 크롬이나 몰리브덴으로 패드부에 위치한 패드를 덮는 커버층을 형성함으로써 알미늄으로 이루어진 패드가 직접 ITO와 접하지 않도록 하였다. 알미늄과 ITO가 접하는 경우에 그 계면에서 산화물이 자연생성되어 소자의 특성을 방해하는 것을 방지하기 위한 목적이 있다. 그러나 소오스/드레인을 크롬이나 몰리브덴과 같이 스트레스가 강한 물질로 단일층으로 하여 형성하기 때문에 단선이 일어나는 경우가 발생한다. 또한, 크롬이나 몰리브덴은 알미늄보다 저항이 크기 때문에 이로 신호선을 형성하는 경우에는 정밀한 화질을 구현할 수 없는 문제가 있다.
이에 대한 대안으로 즉, 저항 감소, 단선방지 및 양호한 ITO와의 접촉을 위해 크롬/알미늄/크롬의 3층구조로 이루어진 커버층이 제안되기도 하였다. 그러나 이 과정에서 소오스/드레인 역시 3층구조로 형성되기 때문에 공정이 다소 길어지고 복잡해짐으로써 생산수율이 저하된다는 난점이 있었다.
본 발명은 패드 상에 크롬이나 몰리브덴을 하층에 형성하고 다시 알미늄층을 상층에 형성하는 2층구조로 이루어진 커버층을 형성함으로써 단선을 방지하고 저저항을 가지게 하고, ITO와 연결되는 알미늄층 부분을 제거함으로써 ITO와의 양호한 접촉을 가지도록 하려 하는 것이다.
본 발명은 이 목적을 달성하기 위하여, 패드부와 화소부를 구비하는 액정표시장치에 있어서, 상기 패드부에는, 절연기판 상에 형성되는 도전층과, 상기 도전층 상에 형성되되, 상기 도전층의 일부를 노출시키는 제 1 절연막과, 상기 제 1 절연막상에 상기 도전층의 노출부분을 덮도록 형성되는 도전물질로 형성되는 제 1 커버층과, 상기 제 1 커버층 상에 상기 제 1 커버층 상에 상기 제 1 커버층의 일부를 노출시키도록 도전물질로 형성되는 제 2 커버층과, 상기 제 2 커버층 상에 상기 제 1 금속층의 노출된 부분을 노출시키도록 형성되는 제 2 절연막과, 상기 제 2 절연막 상에 상기 제 1 커버층의 노출된 부분을 덮도록 형성되되, 일부의 회로와 전기적으로 연결되는 ITO층이 포함하여 이루어진 액정표시장치를 제공한다.
또한, 본 발명은 1) 절연기판 상에 제 1 금속층을 적층한후, 사진식각하여 도전층을 형성하는 단계와, 2) 전면에 제 1 절연막을 형성하는 단계와, 3) 상기 제 1 절연막을 사진식각하여 상기 도전층의 일부를 노출시키는 단계와, 4) 전면에 제 2 금속층과 제 3 금속층을 연속적으로 증착한후, 상기 제 2 금속층과 상기 제 3 금속층을 함께 사진식각하여 상기 도전층의 노출된 부분을 덮는 제 2 금속층으로 이루어진 제 1 커버층과, 제 1 커버층 상에 위치하는 제 2 커버층을 형성하는 단계와, 5) 전면에 제 2 절연막을 형성하는 단계와, 6) 상기 제 2 절연막과 상기 제 2 커버층을 사진식각하여 상기 제 1 커버층의 일부를 노출시키는 단계와, 7) 전면에 ITO층을 증착한 후, 상기 ITO층을 사진식각하여 노출된 상기 커버층의 제 1 금속층과 외부의 회로를 전기적으로 연결하는 투명배선을 형성하는 단계를 포함하여 이루어지는 액정표시장치 제조방법을 제공한다.
이하 첨부된 도면을 참조하여 본 발명을 설명하면 다음과 같다.
제 2 도는 본 발명에 따른 액정표시장치의 제조공정을 설명하기 위한 도면으로, 패드부(도면에서 좌측)와 박막트랜지스터부(도면에서 우측)의 적층구조를 나타낸 단면도이다.
제 2 도의 (a)를 참조하면, 절연기판(100) 상에 알미늄층이나 알미늄 합금층을 스퍼터링에 의하여 적층한 후, 사진식각하여 게이트전극(11G), 주사선(도면미표시)및 주사선 패드부에 위치하는 패드(11P)를 형성한다. 이 때, 주사선의 끝단은 주사선 패드부의 패드에 연결되도록 형성한다.
제 2 도의 (b)를 참조하면, 기판의 노출된 전면에 제 1 절연막(10)(예를 들어 실리콘산화막이나 실리콘질화막), 비정질 실리콘층, 도핑된 비정질 실리콘층을 순차적으로 적층한다. 이어서, 도핑된 비정질 실리콘층과 그 하부에 있는 비정실 실리콘층을 사진식각하여 박막트랜지스터부에 오믹콘택층(13)과 활성층(12)을 형성한다.
제 2 도의 (c)를 참조하면, 패드부에 위치한 각 패드(11P)가 외부회로에 전기적으로 연결될수 있도록 패드(11P)의 상단에 위치한 제 1 절연막(10) 부분을 제거하는 콘택홀을 형성한다. 그 결과, 각 패드(11P)의 상단 일부가 외부로 노출된다.
제 2 도의 (d)를 참조하면, 스퍼터링에 의하여 크롬층과 알미늄층을 연속적으로 적층한다. 이어서, 이중층을 가지는 금속층을 사진식각하여 제 1 소오스전극(14S) 및 그 상단에 위치하는 제 2 소오스전극(15S), 제 1 드레인전극(14D) 및 그 상단에 위치하는 제 2 드레인전극(15D)과 노출된 패드(11P)를 덮는 제 1 커버층(14P) 및 그 상단에 위치하는 제 2 커버층(15P)을 형성한다. 이 과정에서 이중층의 금속층으로 이루어진 신호선(도면미표시)도 함께 형성한다. 이 때, 크롬층은 몰리브덴층으로 대체할 수 있고, 알미늄층은 알미늄합금층으로 대체할 수 있다.
이어서, 제 2 소오스전극과 제 2 드레인전극을 마스크로 하여 오믹콘택층의 노출된 부분을 선택적으로 식각하여 제거한다.
본 발명은 커버층을 크롬층이나 몰리브덴층 상에 알미늄층이나 알미늄합금층을 추가하여 형성함으로써, 종래의 크롬이나 몰리브덴의 단일층으로만 커버층을 형성한 결과로 야기되는 단선발생을 방지할 수 있다. 또한, 신호선도 커버층과 같은 적층구조로 형성하기 때문에 단선발생은 물론, 저항도 감소시킬수 있다.
제 2 도의 (e)를 참조하면, 기판의 노출된 전면에 산화실리콘이나 질화실리콘과 같은 절연물질을 증착하여 제 2 절연막(20)을 형성한다. 이어서, 제 2 절연막(20)을 사진식각하여 제 2 커버층(15P)인 알미늄층을 노출시키는 콘택홀과, 제 2 드레인전극(15D)인 알미늄층을 노출시키는 콘택홀을 형성한다.
제 2 도의 (f)를 참조하면, 식각된 제 2 절연막(20)을 마스크로 하여 그 하단의 제 2 커버층(15P)과 제 2 드레인전극(15D)을 식각한다. 그 결과, 제 2 커버층(15P)의 하단에 위치한 제 1 커버층(14P)의 일부가 제 2 드레인전극(15D)의 하단에 위치한 제 1 드레인전극(14D)의 일부가 노출된다.
이 때, 노출된 제 1 커버층(14P)과 제 1 드레인전극층(15D)은 크롬층이기 때문에 이후에 ITO 증착시, ITO와 직접 접촉된다. 이와 같은 공정은 이후 진행되는 ITO 증착시, 알미늄층이 ITO와 직접 접촉되는 것을 방지하기 위하여 실시하는 것이다.
제 2 절연막과 알미늄층에 콘택홀을 형성하기 위한 식각공정은 건식식각 방법에 의하여 제 2 절연막과 알미늄층에 연속적으로 실시할수 있다. 즉, 제 2 도의 (e')과 같이, 전면에 산화실리콘이나 질화실리콘과 같은 절연물질로 제 2 절연막(20)을 형성한 후, 하나의 마스크를 사용하여, 제 2 절연막(20)을 건식식각하고, 연속적으로 그 하단에 있는 알미늄층인 제 2 커버층(15P)과 제 2 드레인전극(15D)을 건식식각하면, 측면 경사도가 균일한 콘택홀을 형성할수 있다.
제 2 도의 (g)를 참조하면, 기판의 노출된 전면에 ITO층을 적층한 후, 사진식각하여 노출된 제 1 커버층(14P)을 외부 회로부에 연결시키는 투명배선(19P)과 노출된 제 1 드레인전극(14D)에 연결되는 화소전극(19E)을 형성한다. 이 때, ITO는 알미늄이 아닌 제 1 커버층과 제 1 드레인전극 물질인 크롬에 직접 접촉하는 것이다.
이후 후속공정을 진행하여 액정표시장치를 제조한다.
상술한 바와 같이, 본 발명은 알미늄으로 형성된 패드상에 크롬이나 몰리브덴을 하층에 형성하고 그 상단에 알미늄층을 형성한 2층구조의 커버층을 형성하되, ITO와 접촉되는 알미늄층 부분을 선택적으로 제거하였다. 따라서 종래 기술에서 일어나는 ITO와 알미늄과의 직접적인 접촉으로 인하여 야기되는 산화물의 발생에 의한 저항증가를 방지할수 있다. 또한, 본 발명은 신호선을 커버층과 같은 2층의 적층구조 즉, 크롬＼알미늄 혹은 몰리브덴＼알미늄의 적층구조로 형성하기 때문에 저항감소 및 라인단선을 방지할수 있다.
Claims (10)
- 패드부와 화소부를 구비하는 액정표시장치에 있어서, 상기 패드부에는, 절연기판 상에 형성되는 도전층과, 상기 도전층 상에 형성되되, 상기 도전층의 일부를 노출시키는 제 1 절연막과, 상기 제 1 절연막 상에 상기 도전층의 노출부분을 덮도록 형성되는 도전물질로 형성되는 제 1 커버층과, 상기 제 1 커버층 상에 상기 제 1 커버층의 일부를 노출시키도록 도전물질로 형성되는 제 2 커버층과, 상기 제 2 커버층 상에 상기 제 1 금속층의 노출된 부분을 노출시키도록 형성되는 제 2 절연막과, 상기 제 2 절연막 상에 상기 제 1 커버층의 노출된 부분을 덮도록 형성되되, 외부의 회로와 전기적으로 연결되는 ITO층이 포함하여 이루어진 액정표시장치.
- 제1항에 있어서, 상기 화소부에는, 상기 절연기판 상에 상기 도전층과 동일배선재로 형성된 게이트전극과 상기 제 1 커버층과 동일 배선재로 형성된 제 1 소오스전극 및 제 1 드레인전극과, 상기 제 2 커버층과 동일배선재로 형성된 제 2 소오스전극과, 상기 제 2 커버층과 동일배선재로 형성되되, 상기 제 1 드레인전극의 일부를 노출시키는 제 2 드레인전극과, 상기 제 1 드레인전극의 노출된 부분을 덮는 화소전극을 포함하는 액정표시장치.
- 제1항에 있어서, 상기 도전층은 패드부에 위치하는 패드인 것이 특징인 액정표시장치.
- 제1항 또는, 제2항에 있어서, 상기 제 1 커버층은 크롬층 혹은, 몰리브덴층인 것이 특징인 액정표시장치.
- 제1항 또는, 제2항에 있어서, 상기 제 2 커버층은 알미늄 혹은, 알미늄 합금으로 형성되는 것이 특징인 액정표시장치.
- 액정표시장치 제조방법에 있어서, 1) 절연기판 상에 제 1 금속층을 적층한후, 사진식각하여 도전층을 형성하는 단계와, 2) 전면에 제 1 절연막을 형성하는 단계와, 3) 상기 제 1 절연막을 사진식각하여 상기 도전층의 일부를 노출시키는 단계와, 4) 전면에 제 2 금속층과 제 3 금속층을 연속적으로 증착한후, 상기 제 2 금속층과 상기 제 3 금속층을 함께 사진식각하여 상기 도전층의 노출된 부분을 덮는 제 2 금속층으로 이루어진 제 1 커버층과, 제 1 커버층 상에 위치하는 제 2 커버층을 형성하는 단계와, 5) 전면에 제 2 절연막을 형성하는 단계와, 6) 상기 제 2 절연막과 상기 제 2 커버층을 사진식각하여 상기 제 1 커버층의 일부를 노출시키는 단계와, 7) 전면에 ITO층을 증착한 후, 상기 ITO층을 사진식각하여 노출된 상기 커버층의 제 1 금속층과 외부의 회로를 전기적으로 연결하는 투명배선을 형성하는 단계를 포함하여 이루어지는 액정표시장치 제조방법.
- 제6항에 있어서, 상기 1)단계 공정시, 화소부에 게이트전극을 형성하는 공정과, 상기 2)단계 공정후에, 상기 게이트전극에 중첩되도록 반도체 활성층을 형성하는 공정과, 상기 4)단계 공정시, 상기 반도체 활성층 상에 상기 제 2 금속층과 제 3 금속층으로 이루어진 이중층의 제 1, 제 2 소오스전극과 제 1, 제 2 드레인전극을 형성하는 공정과, 상기 6)단계 공정시, 상기 제 2 드레인전극을 사진식각하여 상기 제 1 드레인전극의 일부를 노출시키는공정과, 상기 7)단계 공정시, 상기 제 1 드레인전극의 노출된 부분을 덮도록 화소전극을 형성하는 공정을 더 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
- 제6항 또는 제7항에 있어서, 상기 제 3 금속층은 알미늄층 혹은 알미늄 합금층은 액정표시장치의 제조방법.
- 제6항 또는 제7항에 있어서, 상기 제 2 금속층은 크롬이나 몰리브덴을 적층하여 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
- 제6항 또는, 제7항에 있어서, 상기 제 2 절연막과 상기 제 2 커버층 혹은, 상기 제 2 절연막과 상기 제 2 드레인전극의 일부를 제거하는 사진식각은 건식식각 방법으로 실시하는 것을 특징으로 하는 액정표시장치의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960040795A KR100234893B1 (ko) | 1996-09-19 | 1996-09-19 | 액정표시장치 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960040795A KR100234893B1 (ko) | 1996-09-19 | 1996-09-19 | 액정표시장치 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980021817A KR19980021817A (ko) | 1998-06-25 |
| KR100234893B1 true KR100234893B1 (ko) | 1999-12-15 |
Family
ID=19474345
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960040795A KR100234893B1 (ko) | 1996-09-19 | 1996-09-19 | 액정표시장치 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100234893B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11380753B2 (en) | 2019-07-09 | 2022-07-05 | Samsung Display Co., Ltd. | Display device |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100508034B1 (ko) * | 1998-11-26 | 2005-12-02 | 삼성전자주식회사 | 박막의 사진 식각 방법 및 이를 이용한 액정 표시 장치용 박막트랜지스터 기판의 제조 방법 |
-
1996
- 1996-09-19 KR KR1019960040795A patent/KR100234893B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11380753B2 (en) | 2019-07-09 | 2022-07-05 | Samsung Display Co., Ltd. | Display device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980021817A (ko) | 1998-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6927105B2 (en) | Thin film transistor array substrate and manufacturing method thereof | |
| US7049215B2 (en) | Thin film transistor array panel and fabricating method thereof | |
| US5811836A (en) | Thin film transistor having protective layer for pixel electrode | |
| KR100359795B1 (ko) | 액정표시장치및그제조방법 | |
| KR100225097B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR100476622B1 (ko) | 몰리브덴-텅스턴합금을사용한배선을이용한액정표시장치및그제조방법 | |
| US7276732B2 (en) | Thin film transistor array panel | |
| JP4111282B2 (ja) | 薄膜トランジスタ液晶表示装置及びその製造方法 | |
| US5998230A (en) | Method for making liquid crystal display device with reduced mask steps | |
| US5990986A (en) | Thin film transistor substrate for a liquid crystal display having buffer layers and a manufacturing method thereof | |
| US6091465A (en) | Method for fabricating liquid crystal display | |
| US5968850A (en) | Wiring using chromium nitride and methods of fabrication therefor, liquid crystal display panels using the same wiring and methods of fabrication therefor | |
| US6275275B1 (en) | Thin film transistor and fabricating method thereof an insulating layer having a pattern not being in contact with source or drain electrode | |
| US6599786B1 (en) | Array substrate for liquid crystal display and the fabrication method of the same | |
| US6331880B1 (en) | Liquid crystal display and method for forming the same | |
| US5828428A (en) | Resistive circuit for a thin film transistor liquid crystal display and a method for manufacturing the same | |
| US6998640B2 (en) | Thin film transistor structure | |
| JP3975014B2 (ja) | 液晶表示装置の製造方法 | |
| JP3455506B2 (ja) | 薄膜トランジスタ液晶表示装置の製造方法 | |
| KR100234893B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR20010010117A (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR100222896B1 (ko) | 액정 표시 장치의 전극 배선 형성방법 | |
| CN113782493A (zh) | 阵列基板的制备方法及阵列基板 | |
| JP4044999B2 (ja) | 平面表示装置用アレイ基板、及びその製造方法 | |
| KR100663288B1 (ko) | 박막 트랜지스터 액정표시장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| N231 | Notification of change of applicant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070702 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |