JP3455506B2 - 薄膜トランジスタ液晶表示装置の製造方法 - Google Patents
薄膜トランジスタ液晶表示装置の製造方法Info
- Publication number
- JP3455506B2 JP3455506B2 JP2000291922A JP2000291922A JP3455506B2 JP 3455506 B2 JP3455506 B2 JP 3455506B2 JP 2000291922 A JP2000291922 A JP 2000291922A JP 2000291922 A JP2000291922 A JP 2000291922A JP 3455506 B2 JP3455506 B2 JP 3455506B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- pattern
- semiconductor layer
- mask
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 36
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 26
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 239000010409 thin film Substances 0.000 title description 5
- 239000010410 layer Substances 0.000 claims description 162
- 239000004065 semiconductor Substances 0.000 claims description 64
- 229910052751 metal Inorganic materials 0.000 claims description 59
- 239000002184 metal Substances 0.000 claims description 59
- 239000004020 conductor Substances 0.000 claims description 45
- 239000000758 substrate Substances 0.000 claims description 26
- 239000011241 protective layer Substances 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 14
- 238000000151 deposition Methods 0.000 claims description 12
- 230000001681 protective effect Effects 0.000 claims 1
- 238000001459 lithography Methods 0.000 description 14
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 235000021190 leftovers Nutrition 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136204—Arrangements to prevent high voltage or static electricity failures
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置とそ
の製造方法に関し、特に透明導体層と金属導線の短絡を
有効に防止する方法を持つ液晶表示装置とその製造方法
に関する。
の製造方法に関し、特に透明導体層と金属導線の短絡を
有効に防止する方法を持つ液晶表示装置とその製造方法
に関する。
【０００２】
【従来の技術】米国特許5,346,833 号公報「Simplified
method of making active matrix liquid crystal dis
play」には、従来よりも簡単な液晶表示装置の製造プロ
セスが開示されている。この特許によると、３つのリソ
グラフィ・プロセスで液晶表示装置の薄膜トランジスタ
を製造できる。従来の６〜９個のリソグラフィ・プロセ
スで薄膜液晶トランジスタを作ることによって生じた低
い歩留まりと高いコストという問題を解決した。図１を
参照しながら、この特許の製造プロセスを説明する。第
１工程では、透明基板上に金属層を堆積し、相互に大体
直交するが接触しない複数本の金属導線１００をリソグ
ラフィで形成する。第２工程では、絶縁層、非結晶半導
体層及び高ドープ半導体層を堆積し、金属導線の交差点
近くの薄膜トランジスタ（TFT ）のソース領域１０１、
ドレイン領域１０２及びチャネル１０３をリソグラフィ
で形成する。第３工程では、透明導電層を堆積し、画素
電極１０４、ドレイン電極１０５、及び金属導線を繋ぐ
コンタクトライン１０６をリソグラフィで形成する。
method of making active matrix liquid crystal dis
play」には、従来よりも簡単な液晶表示装置の製造プロ
セスが開示されている。この特許によると、３つのリソ
グラフィ・プロセスで液晶表示装置の薄膜トランジスタ
を製造できる。従来の６〜９個のリソグラフィ・プロセ
スで薄膜液晶トランジスタを作ることによって生じた低
い歩留まりと高いコストという問題を解決した。図１を
参照しながら、この特許の製造プロセスを説明する。第
１工程では、透明基板上に金属層を堆積し、相互に大体
直交するが接触しない複数本の金属導線１００をリソグ
ラフィで形成する。第２工程では、絶縁層、非結晶半導
体層及び高ドープ半導体層を堆積し、金属導線の交差点
近くの薄膜トランジスタ（TFT ）のソース領域１０１、
ドレイン領域１０２及びチャネル１０３をリソグラフィ
で形成する。第３工程では、透明導電層を堆積し、画素
電極１０４、ドレイン電極１０５、及び金属導線を繋ぐ
コンタクトライン１０６をリソグラフィで形成する。
【０００３】
【発明が解決しようとする課題】前述のプロセスで作ら
れた液晶表示装置は、金属導線に対して、交差点の近辺
以外、他の領域の上には絶縁層が形成されていない。透
明導電層を堆積する第３工程の後、透明導電層のリソグ
ラフィ工程中に残り物が存在した場合には、透明導電層
と金属導線の短絡現象が発生し、当該画素が動作せず、
結果的には製品の歩留まりの低下をもたらす。
れた液晶表示装置は、金属導線に対して、交差点の近辺
以外、他の領域の上には絶縁層が形成されていない。透
明導電層を堆積する第３工程の後、透明導電層のリソグ
ラフィ工程中に残り物が存在した場合には、透明導電層
と金属導線の短絡現象が発生し、当該画素が動作せず、
結果的には製品の歩留まりの低下をもたらす。
【０００４】さらに、金属導線は透明導電層で形成され
たコンタクトラインを用いて繋ぎ合わさっている。透明
導電層は金属導線よりも高い抵抗値を持つITO （Indium
TinOxide）で作られた場合が多いため、結果的に金属
導線の全体の抵抗が上がってしまう。
たコンタクトラインを用いて繋ぎ合わさっている。透明
導電層は金属導線よりも高い抵抗値を持つITO （Indium
TinOxide）で作られた場合が多いため、結果的に金属
導線の全体の抵抗が上がってしまう。
【０００５】本発明は、透明導電層のリソグラフィ工程
において残り物が有っても、画素電極と金属導線が短絡
しない液晶表示装置及びその製造方法を提供する。
において残り物が有っても、画素電極と金属導線が短絡
しない液晶表示装置及びその製造方法を提供する。
【０００６】本発明のもう一つの目的は、金属導線を繋
ぎ合わせるコンタクトラインの抵抗値を低減できる液晶
表示装置及びその製造方法を提供する。
ぎ合わせるコンタクトラインの抵抗値を低減できる液晶
表示装置及びその製造方法を提供する。
【０００７】
【課題を解決するための手段】本発明に係わる液晶表示
装置の製造方法は以下の各ステップを含む。透明基板上
に金属層を堆積する。第１マスクを用いて、相互に大体
直交するが繋がっていない複数本の金属導線のパターン
を形成し、前記金属層をエッチングすると共に、レジス
トを除去する。前記透明基板上に絶縁層、非結晶半導体
層、及び高ドープ半導体層を順番に堆積する。第２マス
クを用いてコンタクトホールのパターン、及び前記金属
導線を覆うパターンを形成し、高ドープ半導体層、非結
晶半導体層及び絶縁層をエッチングすると共に、レジス
トを除去する。前記透明基板上に透明導体層を堆積す
る。第３マスクを用いて、前記コンタクトホールを繋ぐ
コンタクトライン、TFT のドレイン、及び画素電極のパ
ターンを形成し、前記透明導体層及び前記高ドープ半導
体層をエッチングすると共に、レジストを除去する。前
記透明基板上に保護層を堆積する。第４マスクを用いて
保護エリアのパターンを形成し、前記保護層及び前記非
結晶半導体層をエッチングすると共に、レジストを除去
する。
装置の製造方法は以下の各ステップを含む。透明基板上
に金属層を堆積する。第１マスクを用いて、相互に大体
直交するが繋がっていない複数本の金属導線のパターン
を形成し、前記金属層をエッチングすると共に、レジス
トを除去する。前記透明基板上に絶縁層、非結晶半導体
層、及び高ドープ半導体層を順番に堆積する。第２マス
クを用いてコンタクトホールのパターン、及び前記金属
導線を覆うパターンを形成し、高ドープ半導体層、非結
晶半導体層及び絶縁層をエッチングすると共に、レジス
トを除去する。前記透明基板上に透明導体層を堆積す
る。第３マスクを用いて、前記コンタクトホールを繋ぐ
コンタクトライン、TFT のドレイン、及び画素電極のパ
ターンを形成し、前記透明導体層及び前記高ドープ半導
体層をエッチングすると共に、レジストを除去する。前
記透明基板上に保護層を堆積する。第４マスクを用いて
保護エリアのパターンを形成し、前記保護層及び前記非
結晶半導体層をエッチングすると共に、レジストを除去
する。
【０００８】本発明に係わる液晶表示装置の製造方法は
以下の各ステップを含む。透明基板上に第１金属層を堆
積する。第１マスクを用いて相互に大体直交するが繋が
っていない複数本の金属導線のパターンを形成し、前記
第１金属層をエッチングすると共に、レジストを除去す
る。前記透明基板上に絶縁層、非結晶半導体層、高ドー
プ半導体層及び第２金属層を順番に堆積する。第２マス
クを用いて、コンタクトホールのパターン、及び前記金
属導線を覆うパターンを形成し、第２金属層、高ドープ
半導体層、非結晶半導体層及び絶縁層をエッチングする
と共に、レジストを除去する。前記透明基板上に透明導
体層を堆積する。第３マスクを用いて、前記コンタクト
ホールを繋ぐコンタクトライン、TFT のドレイン、及び
画素電極のパターンを形成し、前記透明導体層、第２金
属層及び前記高ドープ半導体層をエッチングすると共
に、レジストを除去する。前記透明基板上に保護層を堆
積する。第４マスクを用いて保護エリアのパターンを形
成し、前記保護層及び前記非結晶半導体層をエッチング
すると共に、レジストを除去する。
以下の各ステップを含む。透明基板上に第１金属層を堆
積する。第１マスクを用いて相互に大体直交するが繋が
っていない複数本の金属導線のパターンを形成し、前記
第１金属層をエッチングすると共に、レジストを除去す
る。前記透明基板上に絶縁層、非結晶半導体層、高ドー
プ半導体層及び第２金属層を順番に堆積する。第２マス
クを用いて、コンタクトホールのパターン、及び前記金
属導線を覆うパターンを形成し、第２金属層、高ドープ
半導体層、非結晶半導体層及び絶縁層をエッチングする
と共に、レジストを除去する。前記透明基板上に透明導
体層を堆積する。第３マスクを用いて、前記コンタクト
ホールを繋ぐコンタクトライン、TFT のドレイン、及び
画素電極のパターンを形成し、前記透明導体層、第２金
属層及び前記高ドープ半導体層をエッチングすると共
に、レジストを除去する。前記透明基板上に保護層を堆
積する。第４マスクを用いて保護エリアのパターンを形
成し、前記保護層及び前記非結晶半導体層をエッチング
すると共に、レジストを除去する。
【０００９】本発明に係わる液晶表示装置は、透明基板
と、前記透明基板上に堆積し、相互に直交しあうが繋が
っていない複数本の金属導線を含む金属層と、前記金属
導線を覆うが、交差点に繋がっていない金属導線の端部
にコンタクトホールを形成する絶縁層と、コンタクトホ
ールを残しながら、導線の交差領域を覆う非結晶半導体
層と、コンタクトホールとTFT のドレイン領域を残しな
がら、導線の交差領域を覆う高ドープ半導体層と、画像
電極、TFT のドレイン、及びコンタクトホールを繋ぐコ
ンタクトラインを形成する透明導体層と、導線の交差領
域、コンタクトホール、TFT のチャネルを覆う保護層か
らなる。
と、前記透明基板上に堆積し、相互に直交しあうが繋が
っていない複数本の金属導線を含む金属層と、前記金属
導線を覆うが、交差点に繋がっていない金属導線の端部
にコンタクトホールを形成する絶縁層と、コンタクトホ
ールを残しながら、導線の交差領域を覆う非結晶半導体
層と、コンタクトホールとTFT のドレイン領域を残しな
がら、導線の交差領域を覆う高ドープ半導体層と、画像
電極、TFT のドレイン、及びコンタクトホールを繋ぐコ
ンタクトラインを形成する透明導体層と、導線の交差領
域、コンタクトホール、TFT のチャネルを覆う保護層か
らなる。
【００１０】
【発明の実施の形態】以下、図面を参照しながら本発明
の実施の形態を説明する。
の実施の形態を説明する。
【００１１】（第１の実施の形態）本発明は、４つのリ
ソグラフィ(photolithographic) プロセスを用いて液晶
表示装置を製造する。図２から図５を参照しながら本発
明による液晶表示装置の製造方法の各ステップを詳しく
説明する。
ソグラフィ(photolithographic) プロセスを用いて液晶
表示装置を製造する。図２から図５を参照しながら本発
明による液晶表示装置の製造方法の各ステップを詳しく
説明する。
【００１２】第１ステップは、透明基板上に第１金属層
１０、例えばアルミニウム又はクロームを堆積する工程
である。前記透明基板の材質は、例えばガラスである。
次に、図２（Ｂ）の第１マスクを用いて図２（Ａ）のパ
ターンを形成し、前記金属層１０をエッチングすると共
に、レジストを除去する。本ステップで形成されたパタ
ーンは、薄膜トランジスタ（Thin Film Transistor、以
下TFT と称す）を接続する金属導線、即ち走査線２０及
びデータ線２１、を含む。本実施の形態の場合は、各走
査線２０が連続の導線であり、各データ線２１が走査線
２０とほぼ直交するが繋がっていない不連続導線であ
る。もちろん、連続のデータ線と不連続の走査線を形成
してもよい。図２は、１本のデータ線２１と１本の走査
線２０の交差領域を示す上面図である。
１０、例えばアルミニウム又はクロームを堆積する工程
である。前記透明基板の材質は、例えばガラスである。
次に、図２（Ｂ）の第１マスクを用いて図２（Ａ）のパ
ターンを形成し、前記金属層１０をエッチングすると共
に、レジストを除去する。本ステップで形成されたパタ
ーンは、薄膜トランジスタ（Thin Film Transistor、以
下TFT と称す）を接続する金属導線、即ち走査線２０及
びデータ線２１、を含む。本実施の形態の場合は、各走
査線２０が連続の導線であり、各データ線２１が走査線
２０とほぼ直交するが繋がっていない不連続導線であ
る。もちろん、連続のデータ線と不連続の走査線を形成
してもよい。図２は、１本のデータ線２１と１本の走査
線２０の交差領域を示す上面図である。
【００１３】第２ステップは、透明基板上に絶縁層(ins
ulating layer)１１、非結晶半導体層(amorphous semic
onductor) １２、及び高ドープ半導体層(heavily-doped
semiconductor) １３を順番に堆積する工程である。前
記絶縁層１１は例えば窒化ケイ素(silicon nitride) で
あり、非結晶半導体層１２は例えば非結晶シリコン(amo
rphous silicon, a-Si) である。また、高ドープ半導体
層１３は例えば高ドープシリコン(heavily-doped silic
on, n+Si) である。次に、図３（Ｂ）の第２マスクを用
いて図３（Ａ）のパターンを形成し、前記高ドープ半導
体層１３、非結晶半導体層１２、及び絶縁層１１をエッ
チングすると共に、レジストを除去する。本ステップで
形成されたパターンは、不連続のデータ線２１の端部に
コンタクトホール２４を残し、かつ走査線２０の上に狭
いチャネル２２を形成しながら、走査線２０とデータ線
２１を覆う。同時に、チャネル２２の片方にソース領域
３１、残りの一方にドレイン領域３２を形成する。
ulating layer)１１、非結晶半導体層(amorphous semic
onductor) １２、及び高ドープ半導体層(heavily-doped
semiconductor) １３を順番に堆積する工程である。前
記絶縁層１１は例えば窒化ケイ素(silicon nitride) で
あり、非結晶半導体層１２は例えば非結晶シリコン(amo
rphous silicon, a-Si) である。また、高ドープ半導体
層１３は例えば高ドープシリコン(heavily-doped silic
on, n+Si) である。次に、図３（Ｂ）の第２マスクを用
いて図３（Ａ）のパターンを形成し、前記高ドープ半導
体層１３、非結晶半導体層１２、及び絶縁層１１をエッ
チングすると共に、レジストを除去する。本ステップで
形成されたパターンは、不連続のデータ線２１の端部に
コンタクトホール２４を残し、かつ走査線２０の上に狭
いチャネル２２を形成しながら、走査線２０とデータ線
２１を覆う。同時に、チャネル２２の片方にソース領域
３１、残りの一方にドレイン領域３２を形成する。
【００１４】第３ステップは、透明基板上に透明導体層
(transparent conductor) １５、例えばITO (Indium Ti
n Oxide)を堆積する工程である。透明導体層を堆積した
後に、図４（Ｂ）の第３マスクを用いて図４（Ａ）のパ
ターンを形成し、前記透明導体層１５及び高ドープ半導
体層１３をエッチングすると共に、レジストを除去す
る。本ステップで形成されたパターンは、画像電極４
０、画像電極４０から延びたドレイン４１及びコンタク
トライン４２を含む。ソース領域の上にある前記コンタ
クトライン４２は、データ線２１のコンタクトホール２
４と接触して同じ行のデータ線２１を導通させる。ドレ
イン４１はドレイン領域３２の上にある。
(transparent conductor) １５、例えばITO (Indium Ti
n Oxide)を堆積する工程である。透明導体層を堆積した
後に、図４（Ｂ）の第３マスクを用いて図４（Ａ）のパ
ターンを形成し、前記透明導体層１５及び高ドープ半導
体層１３をエッチングすると共に、レジストを除去す
る。本ステップで形成されたパターンは、画像電極４
０、画像電極４０から延びたドレイン４１及びコンタク
トライン４２を含む。ソース領域の上にある前記コンタ
クトライン４２は、データ線２１のコンタクトホール２
４と接触して同じ行のデータ線２１を導通させる。ドレ
イン４１はドレイン領域３２の上にある。
【００１５】第４ステップでは、透明基板上に保護層(p
assivation layer)１６を堆積した後、図５（Ａ）のパ
ターンを形成し、前記保護層１６及び非結晶半導体層１
２をエッチングすると共に、レジストを除去する。本ス
テップで形成されたパターンは、TFT の保護区５０を覆
うパターンを含む。
assivation layer)１６を堆積した後、図５（Ａ）のパ
ターンを形成し、前記保護層１６及び非結晶半導体層１
２をエッチングすると共に、レジストを除去する。本ス
テップで形成されたパターンは、TFT の保護区５０を覆
うパターンを含む。
【００１６】図６と図７を参照しながら、本発明の液晶
表示装置の製造方法を更に説明する。図６は図５（Ａ）
のＡ−Ｂ断面図であり、即ちチャネル２２の断面図であ
る。図６の中の（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）は、第
１、第２、第３及び第４ステップ各々の工程後の断面を
示す断面図である。図７は、図５（Ａ）のＣ−Ｄ−Ｅ−
Ｆ断面図であり、即ちデータ線２１、走査線２０、ドレ
イン４１及び画像電極４０の各部を示す断面図である。
図７の中の（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）は、第１、
第２、第３及び第４各々の工程後の断面を示す断面図で
ある。
表示装置の製造方法を更に説明する。図６は図５（Ａ）
のＡ−Ｂ断面図であり、即ちチャネル２２の断面図であ
る。図６の中の（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）は、第
１、第２、第３及び第４ステップ各々の工程後の断面を
示す断面図である。図７は、図５（Ａ）のＣ−Ｄ−Ｅ−
Ｆ断面図であり、即ちデータ線２１、走査線２０、ドレ
イン４１及び画像電極４０の各部を示す断面図である。
図７の中の（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）は、第１、
第２、第３及び第４各々の工程後の断面を示す断面図で
ある。
【００１７】プロセスの第１ステップの工程後では、図
６（Ａ）に示すように、チャネル２２にはただ一つの金
属層しかない。図７（Ａ）に示すように、データ線２１
と走査線２０の間にはギャップが存在し、即ち、データ
線２１と走査線２０が相互に接触していない。
６（Ａ）に示すように、チャネル２２にはただ一つの金
属層しかない。図７（Ａ）に示すように、データ線２１
と走査線２０の間にはギャップが存在し、即ち、データ
線２１と走査線２０が相互に接触していない。
【００１８】プロセスの第２ステップの工程後では、図
６（Ｂ）に示すように、チャネル２２の上には絶縁層１
１、非結晶半導体層１２及び高ドープ半導体層１３が形
成される。光に照射されないように金属層１０を用いて
前記チャネル２２を保護するため、絶縁層１１、非結晶
半導体層１２及び高ドープ半導体層１３の幅が金属層１
０の幅よりも狭い。図７（Ｂ）に示すように、データ線
２１と走査線２０の上にも、絶縁層１１、非結晶半導体
層１２及び高ドープ半導体層１３が形成され、しかもデ
ータ線２１の上にはコンタクトホール２４が形成され
る。
６（Ｂ）に示すように、チャネル２２の上には絶縁層１
１、非結晶半導体層１２及び高ドープ半導体層１３が形
成される。光に照射されないように金属層１０を用いて
前記チャネル２２を保護するため、絶縁層１１、非結晶
半導体層１２及び高ドープ半導体層１３の幅が金属層１
０の幅よりも狭い。図７（Ｂ）に示すように、データ線
２１と走査線２０の上にも、絶縁層１１、非結晶半導体
層１２及び高ドープ半導体層１３が形成され、しかもデ
ータ線２１の上にはコンタクトホール２４が形成され
る。
【００１９】プロセスの第３ステップの工程後では、図
６（Ｃ）に示すように、チャネル２２の両側に透明導体
層１５が形成される。図７（Ｃ）に示すように、データ
線２１の上には、透明導体層で形成されたコンタクトラ
イン４２を用いて、走査線２０を跨いでデータ線２１を
繋ぐ。同時に、走査線２０の上にはドレイン４１が形成
され、コンタクトライン４２とドレイン４１の間には適
当な間隔を有する。また、図７（Ｃ）の左側のエリア１
５' に示されるように、本ステップにおいて注意しなけ
ればいけないのは、透明導体層１５以外の高ドープ半導
体層１３をエッチングで取り除く必要がある。
６（Ｃ）に示すように、チャネル２２の両側に透明導体
層１５が形成される。図７（Ｃ）に示すように、データ
線２１の上には、透明導体層で形成されたコンタクトラ
イン４２を用いて、走査線２０を跨いでデータ線２１を
繋ぐ。同時に、走査線２０の上にはドレイン４１が形成
され、コンタクトライン４２とドレイン４１の間には適
当な間隔を有する。また、図７（Ｃ）の左側のエリア１
５' に示されるように、本ステップにおいて注意しなけ
ればいけないのは、透明導体層１５以外の高ドープ半導
体層１３をエッチングで取り除く必要がある。
【００２０】プロセスの第４ステップの工程後では、図
６（Ｄ）に示すようにチャネル２２の上には保護層１６
が形成される。同時に、図７（Ｄ）に示すようにコンタ
クトライン４２とドレイン４１の上に保護層１６が形成
される。また、図７（Ｄ）の左側のエリア１６' に示す
ように、本ステップにおいて注意しなければいけないの
は、保護層１６以外の非結晶半導体層１２をエッチング
で取り除いてTFT を形成する必要があることである。
６（Ｄ）に示すようにチャネル２２の上には保護層１６
が形成される。同時に、図７（Ｄ）に示すようにコンタ
クトライン４２とドレイン４１の上に保護層１６が形成
される。また、図７（Ｄ）の左側のエリア１６' に示す
ように、本ステップにおいて注意しなければいけないの
は、保護層１６以外の非結晶半導体層１２をエッチング
で取り除いてTFT を形成する必要があることである。
【００２１】次に図５（Ｂ）と図８を参照しながら説明
する。図５（Ｂ）は、透明導体層において何かの原因で
残留が発生してしまう場合の状態図であり、図８は図５
（Ｂ）のＧ−Ｈ断面図である。図８の（Ａ）〜（Ｄ）各
々はプロセスの第１から第４ステップまでの各工程後の
断面図である。第１ステップでは、金属層１０を形成す
る。第２ステップでは、絶縁層１１、非結晶半導体層１
２及び高ドープ半導体層１３を形成する。金属層１０は
絶縁層１１によって覆い隠される。第３ステップでは、
透明導体層１５を形成する。同時に、高ドープ半導体層
１３をエッチングで除去する。第４ステップでは、保護
層１６を形成する。同時に、非結晶半導体層１２をエッ
チングで除去する。以上から判るように、データ線２１
と走査線２０両方共に絶縁層１１に覆われているため、
たとえ透明導体層のエッチング工程において残留が発生
しても、残留した透明導体層が金属層１０と接触して短
絡することが発生しない。従って、本発明の製造方法で
作られた液晶表示装置は、従来よりも高い歩留まりを有
する。
する。図５（Ｂ）は、透明導体層において何かの原因で
残留が発生してしまう場合の状態図であり、図８は図５
（Ｂ）のＧ−Ｈ断面図である。図８の（Ａ）〜（Ｄ）各
々はプロセスの第１から第４ステップまでの各工程後の
断面図である。第１ステップでは、金属層１０を形成す
る。第２ステップでは、絶縁層１１、非結晶半導体層１
２及び高ドープ半導体層１３を形成する。金属層１０は
絶縁層１１によって覆い隠される。第３ステップでは、
透明導体層１５を形成する。同時に、高ドープ半導体層
１３をエッチングで除去する。第４ステップでは、保護
層１６を形成する。同時に、非結晶半導体層１２をエッ
チングで除去する。以上から判るように、データ線２１
と走査線２０両方共に絶縁層１１に覆われているため、
たとえ透明導体層のエッチング工程において残留が発生
しても、残留した透明導体層が金属層１０と接触して短
絡することが発生しない。従って、本発明の製造方法で
作られた液晶表示装置は、従来よりも高い歩留まりを有
する。
【００２２】図９と図１０を参照し、本実施の形態の第
２ステップ工程において、絶縁層１１、非結晶半導体層
１２、及び高ドープ半導体層１３を堆積すると同時に、
第２金属層１４も堆積する。また、第３ステップ工程に
おいて、前記第２金属層１４をエッチングする。前記第
２金属層１４と透明導電層１５の結合により、コンタク
トライン４２の抵抗が下がる。
２ステップ工程において、絶縁層１１、非結晶半導体層
１２、及び高ドープ半導体層１３を堆積すると同時に、
第２金属層１４も堆積する。また、第３ステップ工程に
おいて、前記第２金属層１４をエッチングする。前記第
２金属層１４と透明導電層１５の結合により、コンタク
トライン４２の抵抗が下がる。
【００２３】（第２の実施の形態）次に本発明の第２の
実施の形態を説明する。プロセスの工程が第１の実施の
形態と同じだが、TFT のレイアウトが違う。
実施の形態を説明する。プロセスの工程が第１の実施の
形態と同じだが、TFT のレイアウトが違う。
【００２４】図２を参照し、プロセスの第１ステップ
は、第１の実施の形態と同様のため説明を省略する。
は、第１の実施の形態と同様のため説明を省略する。
【００２５】プロセスの第２ステップは、絶縁層１１、
非結晶半導体層１２、及び高ドープ半導体層１３を順番
に透明基板上に堆積する。その後、図１１（Ｂ）の第２
マスクを用いて図１１（Ａ）のパターンを形成し、前記
高ドープ半導体層１３、非結晶半導体層１２、及び絶縁
層１１をエッチングすると共に、レジストを除去する。
本ステップでは、走査線２０とデータ線２１等の金属導
線を覆うパターンを形成しながら、不連続のデータ線２
１の端部にもコンタクトホール２４を形成する。但し、
チャネル２２は形成しない。
非結晶半導体層１２、及び高ドープ半導体層１３を順番
に透明基板上に堆積する。その後、図１１（Ｂ）の第２
マスクを用いて図１１（Ａ）のパターンを形成し、前記
高ドープ半導体層１３、非結晶半導体層１２、及び絶縁
層１１をエッチングすると共に、レジストを除去する。
本ステップでは、走査線２０とデータ線２１等の金属導
線を覆うパターンを形成しながら、不連続のデータ線２
１の端部にもコンタクトホール２４を形成する。但し、
チャネル２２は形成しない。
【００２６】プロセスの第３ステップは、透明基板上に
透明導体層１５を堆積する。その後、図１２（Ｂ）の第
３マスクを用いて、図１２（Ａ）のパターンを形成し、
前記透明導体層１５、及び高ドープ半導体層１３をエッ
チングすると共に、レジストを除去する。本ステップに
おいて形成されたパターンは、画像電極４０、画像電極
４０から延びたドレイン４１' 、コンタクトライン４
２、及びコンタクトライン４２から延びたソース３１'
を含む。ドレイン４１' とソースゲート３１' との間に
チャネル２２' が形成される。前記コンタクトライン４
２はデータ線２１のコンタクトホール２４と接触して同
じ行のデータ線２１を導通させる。
透明導体層１５を堆積する。その後、図１２（Ｂ）の第
３マスクを用いて、図１２（Ａ）のパターンを形成し、
前記透明導体層１５、及び高ドープ半導体層１３をエッ
チングすると共に、レジストを除去する。本ステップに
おいて形成されたパターンは、画像電極４０、画像電極
４０から延びたドレイン４１' 、コンタクトライン４
２、及びコンタクトライン４２から延びたソース３１'
を含む。ドレイン４１' とソースゲート３１' との間に
チャネル２２' が形成される。前記コンタクトライン４
２はデータ線２１のコンタクトホール２４と接触して同
じ行のデータ線２１を導通させる。
【００２７】プロセスの第４ステップは、透明基板上に
保護層１６を堆積する。その後、図１３（Ｂ）の第４マ
スクを用いて図１３（Ａ）のパターンを形成し、前記保
護層１６、及び非結晶半導体層１２をエッチングする。
レジストも除去する。本ステップにおいて形成されたパ
ターンは、コンタクトライン４２を覆う第１保護エリア
５１、及びドレイン４１' とソースゲート３１' を覆う
第２保護エリア５２、を含む。
保護層１６を堆積する。その後、図１３（Ｂ）の第４マ
スクを用いて図１３（Ａ）のパターンを形成し、前記保
護層１６、及び非結晶半導体層１２をエッチングする。
レジストも除去する。本ステップにおいて形成されたパ
ターンは、コンタクトライン４２を覆う第１保護エリア
５１、及びドレイン４１' とソースゲート３１' を覆う
第２保護エリア５２、を含む。
【００２８】次に、図１４と図１５を参照しながら、本
発明に係わる液晶表示装置の第２実施の形態の製造方法
を更に説明する。図１４は、図１３（Ａ）のＭ−Ｎ断面
図であり、図１４の（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）各
々はプロセスの第１、第２、第３及び第４ステップ工程
後の断面図である。図１５は、図１３（Ａ）のＩ−Ｊ断
面図であり、図１５の（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）
各々はプロセスの第１、第２、第３及び第４ステップ工
程後の断面図である。
発明に係わる液晶表示装置の第２実施の形態の製造方法
を更に説明する。図１４は、図１３（Ａ）のＭ−Ｎ断面
図であり、図１４の（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）各
々はプロセスの第１、第２、第３及び第４ステップ工程
後の断面図である。図１５は、図１３（Ａ）のＩ−Ｊ断
面図であり、図１５の（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）
各々はプロセスの第１、第２、第３及び第４ステップ工
程後の断面図である。
【００２９】第２の実施の形態の製造方法は、例えば、
高ドープ半導体層１３の上に、更にもう一層の第２金属
層を堆積して、コンタクトラインとしての透明導体層の
抵抗を下げる。
高ドープ半導体層１３の上に、更にもう一層の第２金属
層を堆積して、コンタクトラインとしての透明導体層の
抵抗を下げる。
【００３０】
【発明の効果】本発明による液晶表示装置の製造方法
は、データ線と走査線等の金属導線が絶縁層に覆い隠さ
れるため、例えば透明導体層をエッチングする時に、何
かの原因で残留が発生しても、残留の透明導体層が金属
導線と接触して短絡せず、高い歩留まりをもたらす。ま
た、本発明の液晶表示装置の製造方法において、高ドー
プ半導体層と透明半導体層との間に、更にもう一層の第
２金属層を堆積して、第２金属層と透明導体層の結合に
より、コンタクトラインとしての透明導体層の抵抗が下
がる。
は、データ線と走査線等の金属導線が絶縁層に覆い隠さ
れるため、例えば透明導体層をエッチングする時に、何
かの原因で残留が発生しても、残留の透明導体層が金属
導線と接触して短絡せず、高い歩留まりをもたらす。ま
た、本発明の液晶表示装置の製造方法において、高ドー
プ半導体層と透明半導体層との間に、更にもう一層の第
２金属層を堆積して、第２金属層と透明導体層の結合に
より、コンタクトラインとしての透明導体層の抵抗が下
がる。
【図１】従来の液晶表示装置に形成されたパターンであ
る。
る。
【図２】本発明の第１リソグラフィ工程後のパターン及
びそのマスクのパターンである。
びそのマスクのパターンである。
【図３】本発明の第２リソグラフィ工程後のパターン及
びそのマスクのパターンである。
びそのマスクのパターンである。
【図４】本発明の第３リソグラフィ工程後のパターン及
びそのマスクのパターンである。
びそのマスクのパターンである。
【図５】本発明の第４リソグラフィ工程後のパターンで
ある。図５（Ａ）は正常のパターンであり、図５（Ｂ）
は透明導体層に残留が発生した場合の状態図である。
ある。図５（Ａ）は正常のパターンであり、図５（Ｂ）
は透明導体層に残留が発生した場合の状態図である。
【図６】図５（Ａ）のＡ−Ｂ断面の断面図である。
【図７】図５（Ａ）のＣ−Ｄ−Ｅ−Ｆ断面の断面図であ
る。
る。
【図８】図５（Ｂ）のＧ−Ｈ断面の断面図である。
【図９】図５（Ａ）のＡ−Ｂ断面の断面図であり、高ド
ープ半導体層の上にもう一層の第２金属層を堆積してあ
る。
ープ半導体層の上にもう一層の第２金属層を堆積してあ
る。
【図１０】図５（Ａ）のＣ−Ｄ−Ｅ−Ｆ断面の断面図で
あり、高ドープ半導体層の上にもう一層の第２金属層を
堆積してある。
あり、高ドープ半導体層の上にもう一層の第２金属層を
堆積してある。
【図１１】本発明の第２の実施の形態の第２リソグラフ
ィ工程後のパターン及びそのマスクのパターンである。
ィ工程後のパターン及びそのマスクのパターンである。
【図１２】本発明の第２の実施の形態の第３リソグラフ
ィ工程後のパターン及びそのマスクのパターンである。
ィ工程後のパターン及びそのマスクのパターンである。
【図１３】本発明の第２の実施の形態の第４リソグラフ
ィ工程後のパターン及びそのマスクのパターンである。
ィ工程後のパターン及びそのマスクのパターンである。
【図１４】図１３（Ａ）のＭ−Ｎ断面の断面図である。
【図１５】図１３（Ａ）のＩ−Ｊ断面の断面図である。
１０ 第１金属層 (first metal layer)
１１ 絶縁層 (insulting layer)
１２ 非結晶半導体層 (amorphous semiconductor)
１３ 高ドープ半導体層 (heavily-doped semicond
uctor) １４ 第２金属層 (second metal layer) １５ 透明導体層 (transparent conductive laye
r) １６ 保護層 (passivation layer) ２０ 走査線 (scan line) ２１ データ線 (data line) ２２ チャネル (channel) ２４ コンタクトホール (contact window) ３１ ソース領域 (source area) ３２ ドレイン領域 (drain area) ４０ 画像電極 (pixel electrode) ４１ ドレイン (drain gate) ４２ コンタクトライン (contact line) ５０ 保護エリア (passivation area)
uctor) １４ 第２金属層 (second metal layer) １５ 透明導体層 (transparent conductive laye
r) １６ 保護層 (passivation layer) ２０ 走査線 (scan line) ２１ データ線 (data line) ２２ チャネル (channel) ２４ コンタクトホール (contact window) ３１ ソース領域 (source area) ３２ ドレイン領域 (drain area) ４０ 画像電極 (pixel electrode) ４１ ドレイン (drain gate) ４２ コンタクトライン (contact line) ５０ 保護エリア (passivation area)
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平３−249735（ＪＰ，Ａ)
特開 平10−73840（ＪＰ，Ａ)
特開 平８−160457（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/336
H01L 27/786
Claims (6)
- 【請求項１】 透明基板上に金属層を堆積する工程と、 第１のマスクを用いて、ほぼ直交するが繋がっていない
複数本の金属導線のパターンを形成し、前記金属層をエ
ッチングする工程と、 前記透明基板上に、絶縁層、非結晶半導体層及び高ドー
プ半導体層を順番に堆積する工程と、 第２のマスクを用いて、コンタクトホールのパターンを
形成し、該コンタクトホールを残しながら前記金属導線
を覆うパターンを形成し、前記高ドープ半導体層、非結
晶半導体層及び絶縁層をエッチングする工程と、 前記透明基板上に透明導体層を堆積する工程と、 第３のマスクを用いて、画像電極及び、前記コンタクト
ホールを繋ぐコンタクトラインのパターンを形成し、前
記透明導体層及び前記高ドープ半導体層をエッチングす
る工程と、 前記透明基板上に保護層を堆積する工程と、 第４のマスクを用いて、保護エリアのパターンを形成
し、前記保護層及び前記非結晶半導体層をエッチングす
る工程と、 を含む液晶表示装置の製造方法。 - 【請求項２】 第２のマスクを用いて、ソース領域、ド
レイン領域、及び前記ソース領域とドレイン領域を繋ぐ
チャネルのパターンを形成する、請求項１記載の液晶表
示装置の製造方法。 - 【請求項３】 第３のマスクを用いて、ソース領域及び
ドレイン領域のパターンを形成する、請求項１記載の液
晶表示装置の製造方法。 - 【請求項４】 透明基板上に第１金属層を堆積する工程
と、 第１のマスクを用いて、ほぼ直交するが繋がっていない
複数本の金属導線のパターンを形成し、前記第１金属層
をエッチングする工程と、 前記透明基板上に、絶縁層、非結晶半導体層、高ドープ
半導体層及び第２金属層を順番に堆積する工程と、 第２のマスクを用いて、コンタクトホールのパターンを
形成し、該コンタクトホールを残しながら前記金属導線
を覆うパターンを形成し、前記第２金属層、高ドープ半
導体層、非結晶半導体層及び絶縁層をエッチングする工
程と、 前記透明基板上に透明導体層を堆積する工程と、 第３のマスクを用いて、画像電極及び、前記コンタクト
ホールを繋ぐコンタクトラインのパターンを形成し、前
記透明導体層及び前記高ドープ半導体層をエッチングす
る工程と、 前記透明基板上に保護層を堆積する工程と、 第４のマスクを用いて、保護エリアのパターンを形成
し、前記保護層及び前記非結晶半導体層をエッチングす
る工程と、 を含む、液晶表示装置の製造方法。 - 【請求項５】 第２のマスクを用いて、ソース領域、ド
レイン領域、及び前記ソース領域とドレイン領域を繋ぐ
チャネルのパターンを形成する、請求項４記載の液晶表
示装置の製造方法。 - 【請求項６】 第３のマスクを用いて、ソース領域、ド
レイン領域のパターンを形成する、請求項４記載の液晶
表示装置の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW89108716 | 2000-05-05 | ||
| TW89108716A TW573162B (en) | 2000-05-05 | 2000-05-05 | Active matrix liquid crystal device and method of making the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001320059A JP2001320059A (ja) | 2001-11-16 |
| JP3455506B2 true JP3455506B2 (ja) | 2003-10-14 |
Family
ID=21659631
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000291922A Expired - Fee Related JP3455506B2 (ja) | 2000-05-05 | 2000-09-26 | 薄膜トランジスタ液晶表示装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6683660B1 (ja) |
| JP (1) | JP3455506B2 (ja) |
| TW (1) | TW573162B (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7760317B2 (en) | 2003-10-14 | 2010-07-20 | Lg Display Co., Ltd. | Thin film transistor array substrate and fabricating method thereof, liquid crystal display using the same and fabricating method thereof, and method of inspecting liquid crystal display |
| US7166499B2 (en) * | 2003-12-17 | 2007-01-23 | Au Optronics Corporation | Method of fabricating a thin film transistor for an array panel |
| CN100406971C (zh) * | 2004-02-03 | 2008-07-30 | 友达光电股份有限公司 | 主动元件阵列基板及其具有此种基板的液晶显示面板 |
| US7259106B2 (en) * | 2004-09-10 | 2007-08-21 | Versatilis Llc | Method of making a microelectronic and/or optoelectronic circuitry sheet |
| JP2007086197A (ja) * | 2005-09-20 | 2007-04-05 | Sharp Corp | アクティブマトリクス基板の製造方法、その製造方法により製造されたアクティブマトリクス基板を備えた表示装置 |
| TWI322288B (en) | 2006-03-07 | 2010-03-21 | Au Optronics Corp | Manufacture method of pixel array substrate |
| CN100386866C (zh) * | 2006-03-22 | 2008-05-07 | 友达光电股份有限公司 | 像素阵列基板的制造方法 |
| TWI371640B (en) | 2008-01-25 | 2012-09-01 | Au Optronics Corp | Pixel structure and method for manufacturing the same |
| US9001285B2 (en) * | 2013-01-22 | 2015-04-07 | Htc Corporation | Electronic device and display panel thereof |
| CN104076567A (zh) | 2014-07-22 | 2014-10-01 | 深圳市华星光电技术有限公司 | 阵列基板及其制造方法、显示装置 |
| CN105206567B (zh) * | 2015-10-10 | 2018-04-10 | 深圳市华星光电技术有限公司 | 一种阵列基板及其制作方法 |
| CN113126348B (zh) * | 2021-04-02 | 2023-02-28 | 深圳市华星光电半导体显示技术有限公司 | 液晶显示基板及液晶显示基板的制作方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09265113A (ja) * | 1996-03-28 | 1997-10-07 | Nec Corp | アクティブマトリクス型液晶表示装置およびその製造方 法 |
| KR100223158B1 (ko) * | 1996-06-07 | 1999-10-15 | 구자홍 | 액티브매트릭스기판 및 그 제조방법 |
-
2000
- 2000-05-05 TW TW89108716A patent/TW573162B/zh not_active IP Right Cessation
- 2000-09-26 JP JP2000291922A patent/JP3455506B2/ja not_active Expired - Fee Related
- 2000-11-01 US US09/705,231 patent/US6683660B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| TW573162B (en) | 2004-01-21 |
| JP2001320059A (ja) | 2001-11-16 |
| US6683660B1 (en) | 2004-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6969889B2 (en) | Wire structure, a thin film transistor substrate of using the wire structure and a method of manufacturing the same | |
| US6537840B2 (en) | Manufacturing process of thin film transistor liquid crystal display with one mask | |
| US6411358B2 (en) | Liquid crystal display devices | |
| JP4543385B2 (ja) | 液晶表示装置の製造方法 | |
| KR101434452B1 (ko) | 표시장치용 어레이 기판 및 그의 제조방법 | |
| US7235813B2 (en) | Thin film transistor and pixel structure thereof | |
| US6444484B1 (en) | Wiring structure of thin film transistor array and method of manufacturing the same | |
| KR100878237B1 (ko) | 박막 트랜지스터 기판 | |
| KR101246789B1 (ko) | 어레이 기판 및 이의 제조방법 | |
| US5968850A (en) | Wiring using chromium nitride and methods of fabrication therefor, liquid crystal display panels using the same wiring and methods of fabrication therefor | |
| US5998230A (en) | Method for making liquid crystal display device with reduced mask steps | |
| JP3455506B2 (ja) | 薄膜トランジスタ液晶表示装置の製造方法 | |
| CN113948458B (zh) | 阵列基板及其制作方法 | |
| US20040207791A1 (en) | Method of manufacturing IPS-LCD using 4-mask process | |
| JP3761756B2 (ja) | 液晶表示装置およびその製造方法 | |
| JPH1039331A (ja) | アクティブマトリクス方式液晶表示装置の製造方法及びその方法によって製造されるアクティブマトリクス方式液晶表示装置 | |
| JP3962800B2 (ja) | 液晶表示装置の製造方法 | |
| KR20070102384A (ko) | 픽셀 구조체 제조방법 | |
| KR100663288B1 (ko) | 박막 트랜지스터 액정표시장치의 제조방법 | |
| JP3424618B2 (ja) | 薄膜トランジスタアレイ基板の製造方法 | |
| JP2002099225A (ja) | 表示装置用アレイ基板及びその製造方法 | |
| JP3101109B2 (ja) | 薄膜トランジスタアレイ及びその製造方法 | |
| KR100333980B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100848102B1 (ko) | 박막 트랜지스터 기판 및 그의 제조 방법 | |
| JP2000029071A (ja) | 表示装置用アレイ基板、及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3455506 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080725 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090725 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100725 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120725 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120725 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130725 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |