CN100386866C - 像素阵列基板的制造方法 - Google Patents
像素阵列基板的制造方法 Download PDFInfo
- Publication number
- CN100386866C CN100386866C CNB2006100584018A CN200610058401A CN100386866C CN 100386866 C CN100386866 C CN 100386866C CN B2006100584018 A CNB2006100584018 A CN B2006100584018A CN 200610058401 A CN200610058401 A CN 200610058401A CN 100386866 C CN100386866 C CN 100386866C
- Authority
- CN
- China
- Prior art keywords
- layer
- masking process
- conductive layer
- data wire
- element array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 45
- 239000000758 substrate Substances 0.000 title claims description 103
- 238000000034 method Methods 0.000 title claims description 94
- 230000000873 masking effect Effects 0.000 claims description 57
- 239000004065 semiconductor Substances 0.000 claims description 31
- 229920002120 photoresistant polymer Polymers 0.000 claims description 29
- 238000000059 patterning Methods 0.000 claims description 27
- 239000000463 material Substances 0.000 claims description 23
- 238000002161 passivation Methods 0.000 claims description 21
- 239000003990 capacitor Substances 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 132
- 239000010409 thin film Substances 0.000 description 9
- 239000010936 titanium Substances 0.000 description 8
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 7
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 6
- 239000004411 aluminium Substances 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- 229910000679 solder Inorganic materials 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000011218 segmentation Effects 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- CXOWYMLTGOFURZ-UHFFFAOYSA-N azanylidynechromium Chemical compound [Cr]#N CXOWYMLTGOFURZ-UHFFFAOYSA-N 0.000 description 2
- GPBUGPUPKAGMDK-UHFFFAOYSA-N azanylidynemolybdenum Chemical compound [Mo]#N GPBUGPUPKAGMDK-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 230000001737 promoting effect Effects 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- 238000000429 assembly Methods 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000013039 cover film Substances 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
Images
Landscapes
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
一种像素阵列基板的制造方法，首先在一基板上形成多个栅极、多条扫描线、多个数据线图案及多个像素电极图案。之后在栅极上方形成多个通道，并形成暴露出数据线图案的多个接触孔开口。随后在接触孔开口中形成与数据线图案电性连接的多个接触孔。之后形成与接触孔电性连接的多个连接部、与数据线图案电性连接的多个源极以及与像素电极电性连接的多个漏极。其中，位于相同一行的数据线图案是通过连接部以及接触孔而彼此电性连接，以构成一数据线。如此，可改善数据信号传送延迟的现象，并使像素阵列基板具有较低的制作成本。
Description
技术领域
本发明涉及一种半导体元件基板的制造方法，且特别是有关于一种像素阵列基板的制造方法。
背景技术
随着现代视频技术的进步，各式显示器已被大量地使用于手机、笔记型电脑、数码相机及个人数字助理(PDA)等消费性电子产品的显示屏幕上。在这些显示器中，由于液晶显示器(LCD)及有机电激发光显示器(OLED)具有重量轻、体积小及耗电量低等优点，使得其成为市场上的主流。无论是液晶显示器或是有机电激发光显示器，其制作过程均包括以半导体工艺形成像素阵列基板。对应调整像素阵列基板中各个像素所显示的颜色，显示器即可产生影像。
图1为公知的一种像素阵列基板的局部俯视图，而图2A～2E为图1的像素阵列基板的制造流程的剖面示意图，其中剖面线为图1中的A-A’线。请先参考图1，公知的像素阵列基板100包括一基板110以及配置于基板110上的多个薄膜晶体管120、多条扫描线130、多条数据线140及多个像素电极150，其中每一薄膜晶体管120的栅极122、源极124及漏极126是分别电性连接至对应的扫描线130、数据线140及像素电极150。一般而言，这些数据线140及扫描线130是以行列交错排列，而定义出多个像素区域(未标示)。具体而言，扫描线130是以列方向排列，而数据线140是以行方向排列，且薄膜晶体管120是邻近于扫描线130与数据线140的交会处。
承接上述，薄膜晶体管120是依据扫描线130传递来的扫描信号而决定是处于开启或关闭的状态。当薄膜晶体管120处于开启的状态时，像素电极150即可经由薄膜晶体管120而接收由数据线140传递来的数据信号，以使对应的像素调整显示的颜色。由于工艺上的考虑，通常数据线140的厚度会小于扫描线130的厚度，如此使得数据线140的面电阻大于扫描线130的面电阻。这会造成数据信号传送延迟的现象，因而降低像素阵列基板100的显示品质。特别是随着像素阵列基板100尺寸不断地增大，会使得数据信号传送延迟的现象更为严重。
以下，将叙述像素阵列基板100的制造流程，请参考图2A，首先于基板110上进行一第一道掩膜工艺，以定义出栅极122，并在此步骤中同时形成扫描线130(如图1所示)。请参考图2B，接着于基板110上形成一介电层160以覆盖栅极122，并进行一第二道掩膜工艺以于栅极122上方定义出一通道128。请参考图2C，之后进行一第三道掩膜工艺以定义出源极124、漏极126及数据线140，其中栅极122、源极124、漏极126及通道128即构成薄膜晶体管120。请参考图2D，再于基板110上方形成一钝化层170以覆盖薄膜晶体管120，并进行一第四道掩膜工艺以在钝化层170中定义出一接触孔开口172，以暴露出部分漏极126。请同时参考图1及图2E，最后进行一第五道掩膜工艺，以在钝化层170上定义出像素电极150，其中部分像素电极150填入接触孔开口172，以使像素电极150电性连接于漏极126。至此步骤即完成像素阵列基板100的制作。
承接上述，制造像素阵列基板100的主要成本之一为掩膜的制造费用，而公知技艺必须要使用到五个不同的掩膜进行五道掩膜工艺始能形成像素阵列基板100，因此像素阵列基板100的制造成本无法降低。特别是随着基板尺寸的增大，必须使用面积更大的掩膜以形成像素阵列基板100，如此更增加像素阵列基板100的制作成本。
发明内容
本发明要解决的技术问题是：提供一种像素阵列基板的制造方法，可以降低像素阵列基板的制作成本，并改善数据信号传送延迟的现象。
为达上述或是其他目的，本发明提出一种像素阵列基板的制造方法，首先在一基板上依序形成一透明导电层及一第一导电层，并接着进行一第一道掩膜工艺，以图案化第一导电层及透明导电层，而形成多个栅极、与这些栅极电性连接的多条扫描线、多个数据线图案及多个像素电极图案。之后在基板上方依序形成一介电层及一半导体层，并进行一第二道掩膜工艺以图案化介电层及半导体层，而于每个栅极上方形成一通道，并形成暴露出这些数据线图案的多个接触孔开口，并且移除这些像素电极图案的第一导电层以形成多个像素电极。随后在基板上方形成一第二导电层，且第二导电层会填入这些接触孔开口而形成与这些数据线图案电性连接的多个接触孔，并接着进行一第三道掩膜工艺以图案化第二导电层，而形成与这些接触孔电性连接的多个连接部、与这些数据线图案电性连接的多个源极以及与这些像素电极电性连接的多个漏极，并且移除每个像素电极上的第二导电层。其中，位于相同一行的这些数据线图案是通过这些连接部以及这些接触孔而彼此电性连接，以构成一数据线。
此外，为达上述或是其他目的，本发明另提出一种像素阵列基板的制造方法，首先在一基板上依序形成一透明导电层及一第一导电层，并接着进行一第一道掩膜工艺，图案化第一导电层及透明导电层，而形成多个栅极、与这些栅极电性连接的多个扫描线图案、多条数据线及多个像素电极图案。之后在基板上方依序形成一介电层及一半导体层，并接着进行一第二道掩膜工艺，图案化介电层及半导体层，而于每个栅极上方形成一通道，并形成暴露出这些扫描线图案的多个接触孔开口，并且移除这些像素电极图案的第一导电层以形成多个像素电极。随后在基板上方形成一第二导电层，且第二导电层会填入这些接触孔开口而形成与这些扫描线图案电性连接的多个接触孔，并接着进行一第三道掩膜工艺，图案化第二导电层，而形成与这些接触孔电性连接的多个连接部、与这些数据线电性连接的多个源极以及与这些像素电极电性连接的多个漏极，并且移除每个像素电极上的第二导电层。其中，位于相同一列的这些扫描线图案是通过这些连接部以及这些接触孔而彼此电性连接，以构成一扫描线。
在本发明的一实施例中，在上述的第三道掩膜工艺之后，更包括下列步骤：首先在基板上方依序形成一钝化层及一光刻胶层，接着以这些栅极、源极、漏极、扫描线及数据线为掩膜，进行一背面曝光工艺及一显影工艺，以形成一图案化光刻胶层。之后以图案化光刻胶层为掩膜刻蚀钝化层，以暴露出像素电极，最后移除图案化光刻胶层。
在本发明的一实施例中，于上述的第一道掩膜工艺中，更包括形成多个焊垫，而每一焊垫是连接于对应的扫描线或数据线的一端。于上述的第二道掩膜工艺中，更包括保留部分焊垫上方的介电层与半导体层，并且移除部分焊垫的第一导电层。于上述的第三道掩膜工艺中，更包括移除部分焊垫上方的第二导电层。
在本发明的一实施例中，于上述的第一道掩膜工艺中，更包括形成多个下电极。于上述的第二道掩膜工艺中，更包括保留位于这些下电极上方的介电层与半导体层。于上述的第三道掩膜工艺中，更包括形成多个上电极，位于部分下电极上方的半导体层上，其中，这些下电极与这些上电极构成多个电容器，而每一下电极与对应的扫描线电性连接，且每一上电极与对应的像素电极电性连接。
在本发明的一实施例中，于上述的第三道掩膜工艺中，更包括移除这些通道的部分厚度。
在本发明的一实施例中，上述的半导体层包括一通道材料层及一欧姆接触材料层。
在本发明的一实施例中，上述的第一导电层的厚度大于第二导电层的厚度。
综合上述，在本发明的像素阵列基板及其制造方法中，由于数据线图案的材料与扫描线的材料相同(均为第一导电层的材料)，且数据线主要是由数据线图案所构成，因此数据线的面电阻会与扫描线的面电阻相近，进而可改善数据信号传送延迟的现象。此外，相较于公知技艺必须使用五个掩膜进行五道掩膜工艺始能制作像素阵列基板而言，本发明仅须使用三个掩膜进行三道掩膜工艺即完成制作像素阵列基板，因此像素阵列基板的制作成本可以降低。
附图说明
图1为公知的一种像素阵列基板的局部俯视图。
图2A～2E为图1的像素阵列基板的制造流程的剖面示意图。
图3为依据本发明一实施例的像素阵列基板的局部俯视图。
图4A～4F为图3的像素阵列基板的制造流程的剖面示意图。
图4G～4J为依照本发明一实施例的像素阵列基板形成钝化层的制造流程的剖面示意图。
图5A及图5B分别绘示图4B及图4D工艺后的俯视图。
图6为依据本发明另一实施例的像素阵列基板的局部俯视图。
主要元件符号说明：
100：像素阵列基板
110：基板 120：薄膜晶体管
122：栅极 124：源极
126：漏极 128：通道
130：扫描线 140：数据线
150：像素电极 160：介电层
170：钝化层 172：接触孔开口
300、600：像素阵列基板
310：基板 320：有源元件
322：栅极 324：源极
326：漏极 328：通道
330：扫描线 340：数据线
342：数据线图案 344：连接部
346：接触孔 350：像素电极
350’：像素电极图案 360：电容器
362：下电极 364：上电极
370：焊垫 510：透明导电层
520：第一导电层 530：介电层
532：接触孔开口 540：半导体层
542：通道材料层 544：欧姆接触层
550：第二导电层 560：钝化层
570：光刻胶层 572：图案化光刻胶层
630：扫描线 632：扫描线图案
634：连接部 640：数据线
具体实施方式
为让本发明的上述技术方案、特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下。
图3为依据本发明一实施例的像素阵列基板的局部俯视图，而图4A～4F为图3的像素阵列基板的制造流程的剖面示意图，其中剖面线为图3中的B-B’线及C-C’线。请先参考图3，本发明的像素阵列基板300包括一基板310以及配置于基板310上的多个有源元件320、多条扫描线330、多条数据线340及多个像素电极350，其中每一有源元件320分别与对应的扫描线330、数据线340及像素电极350电性连接。此外，每一数据线340包括多个数据线图案342以及多个连接部344，其中连接部344是与数据线图案342电性连接，且每一连接部344会跨越其中一条扫描线330，但不与扫描线330电性连接。
具体而言，数据线340主要是由数据线图案342所构成，其中数据线图案342与扫描线330的材料相同，并且是同时形成。为避免扫描线330与数据线340在交会处发生短路，连接部344是跨越扫描线330以电性连接于相邻的两数据线图案342之间。如此一来，由于数据线图案342具有与扫描线330相同的电特性，因此数据线340整体的面电阻会与扫描线330的面电阻相近，进而可改善数据信号传送延迟的现象。
在本实施例中，有源元件320可以是一薄膜晶体管。详细地说，有源元件320的栅极322连接至对应的扫描线330，有源元件320的源极324连接至对应的数据线340，有源元件320的漏极326连接至对应的像素电极350。此外，像素阵列基板300可以进一步包括多个电容器360及多个焊垫370配置于基板310上，其中电容器360是用以使像素电极350维持稳定的电压，而焊垫370是连接于扫描线330或是数据线340的一端，以作为接脚。
以下，将结合附图详述本发明的像素阵列基板300的制造流程。请参考图4A，首先在基板310上依序形成一透明导电层510及一第一导电层520，其中透明导电层510的材料可以为氧化铟锡(Indium Tin Oxide，ITO)或氧化铟锌(Indium Zinc Oxide，IZO)，而第一导电层520的材料可以选自铝(Al)、钼(Mo)、氮化钼(MoN)、钛(Ti)、氮化钛(TiN)、铬(Cr)、氮化铬(CrN)或其组合。在本实施例中，第一导电层520可以为氮化钛/铝/钛/氮化钛四层堆叠的结构，其中铝的较佳厚度是介于
之间，且钛或氮化钛的较佳厚度是介于
之间。
为使附图对照清楚，图5A绘示图4B工艺后的俯视图。请参考图4B及图5A，接着进行一第一道掩膜工艺，图案化透明导电层510及第一导电层520，以形成多个栅极322、多条扫描线330、多个数据线图案342及多个像素电极图案350’，其中每一栅极322与对应的扫描线330电性连接。
附带一提的是，第一道掩膜工艺包括先于图案化透明导电层510及第一导电层520上方形成一光刻胶层(未绘示)，并利用一掩膜(未绘示)对光刻胶层进行曝光显影工艺以形成一图案化光刻胶层(未绘示)。接着以图案化光刻胶层为掩膜(罩幕)对图案化透明导电层510及第一导电层520进行刻蚀工艺，而定义出上述多个元件。最后，将图案化光刻胶层移除即完成第一道掩膜工艺。熟悉此项技艺者当能参照前述而清楚了解掩膜工艺的详细步骤，之后均不再对掩膜工艺的详细步骤多作赘述。
此外，在本实施例的这个步骤中，更可以同时形成多个焊垫370及多个下电极362，其中下电极362是构成电容器360的重要构件，且每一下电极362是电性连接于对应的扫描线330。附带一提的是，为提升像素阵列基板300的开口率，本发明并未特别设置一区域以容置下电极362，而是利用部份扫描线330作为下电极362。
请参考图4C，之后在基板310上方依序形成一介电层530及一半导体层540，其中介电层530的材料例如为氮化硅(SiNx)、氧化硅(SiOx)或是氮氧化硅(SiOxNy)以作为绝缘层。此外，为增进半导体层540的电特性，在本实施例中，半导体层540可以包括一通道材料层542及一欧姆接触层544，其中通道材料层542的材料例如为非晶质硅(amorphous silicon，α-Si)，而欧姆接触层544的材料例如为重掺杂的非晶质硅(n+amorphoussilicon，n+α-Si)。
为使附图对照清楚，图5B绘示图4D工艺后的俯视图。请参考图4D及图5B，接着进行一第二道掩膜工艺，图案化介电层530及半导体层540，而于每一栅极322上方形成一通道328。在此步骤中，亦同时移除像素电极图案350’的第一导电层520，而暴露出像素电极350’的透明导电层510以形成多个像素电极350。值得注意的是，本发明于介电层530及半导体层540中形成多个接触孔(接触窗)开口532以暴露出数据线图案342，其中这些接触孔开口532位于数据线图案342的两端附近。如此一来，即可在之后的工艺中将相同一行的多个数据线图案342相互电性连接起来以组成数据线340。
此外，在本实施例的这个步骤中，可以同时保留焊垫370上方的部分介电层530与半导体层540，并且移除焊垫370的部分第一导电层520，以暴露出焊垫370的部分透明导电层510。另外，亦可以保留下电极362上方的介电层530与半导体层540。
请参考图4E，继续在基板上方形成一第二导电层550，且第二导电层550会填入接触孔开口532而形成多个接触孔346，其中每一接触孔346是与对应的数据线图案342电性连接。第二导电层550的材料可以选自铝(Al)、钼(Mo)、氮化钼(MoN)、钛(Ti)、氮化钛(TiN)、铬(Cr)、氮化铬(CrN)或其组合。在本实施例中，第二导电层550可以为钛/铝/氮化钛三层堆叠的结构，其中铝的较佳厚度是介于
之间，且钛或氮化钛的较佳厚度是介于
之间。此外，第一导电层520的厚度例如是大于第二导电层550。
请参考图4F及图3，其中图3亦为图4F工艺后的俯视图。接着进行一第三道掩膜工艺，图案化第二导电层550而形成多个连接部344，其中连接部344是与对应的接触孔346电性连接。如此一来，位于相同一行的数据线图案342即可通过对应的连接部344与接触孔346而彼此电性连接，以构成数据线340。由于数据线340主要是由数据线图案342所构成，且数据线图案342具有与扫描线330相同的电特性(均为第一导电层520)，所以数据线340整体的面电阻会与扫描线330的面电阻相近。因此，以本发明所揭露方法所制作的像素阵列基板300可以改善数据信号传送延迟的现象。
承接上述，在此步骤中，亦同时形成源极324及漏极326，其中漏极326是电性连接至对应的像素电极324，而源极324是电性连接至对应的数据线342。具体而言，源极324是连接至对应的连接部344，并通过接触孔346而与数据线图案342电性连接。如此一来，栅极322、源极324、漏极326与通道328即构成有源元件320。附带一提的是，本发明亦可在此步骤中同时移除通道328的部分厚度，详细地说，可以移除通道328的部份欧姆接触层544，而曝出通道328的部份通道材料层542，以避免源极324及漏极326发生短路的现象。
值得注意的是，至此步骤即完成制作本发明的像素阵列基板300。由于本发明只使用三个掩膜进行三道掩膜工艺即完成制作像素阵列基板300，因此可以降低像素阵列基板300的制作成本。
此外，在本实施例的这个步骤中，可以形成多个上电极364，而上电极364是位于部分下电极362上方的半导体层540上，并与对应的像素电极350电性连接。如此一来，下电极362与上电极364即可构成电容器360以使像素电极350维持稳定的电压。另外，亦可以移除焊垫370上方的部分第二导电层550，而在本实施例中，是将焊垫370上方的第二导电层550全部移除。
为进一步提升像素阵列基板的品质，本发明可再形成钝化层(保护层)以保护其下方的元件，以使像素阵列基板不易受外界影响而损坏。图4G～4J为依照本发明一实施例形成钝化层的制造流程的剖面示意图，其中图4G是接续图4F之后的流程。请参考图4G，首先在基板310上方形成一钝化层560及一光刻胶层570，其中钝化层560的材料例如为氮化硅、氧化硅或是氮氧化硅，用以隔绝外界，且光刻胶层570的型态例如为正型光刻胶。接着以栅极322、源极324、漏极326、扫描线(未绘示)、数据线340及其他具有遮光效果的元件(如电容器360)为掩膜，对光刻胶层570进行背面曝光工艺。
请参考图4H，之后对光刻胶层570进行显影工艺，其中未受到曝光的部分光刻胶层570则不会被显影掉而形成图案化光刻胶层572。由于像素电极350的材料是由可透光的透明导电层510所构成，因此于像素电极350上方的光刻胶层570会因为曝光而被显影掉，以暴露出钝化层560。类似前述，由于部分焊垫370上方没有可遮光效果的元件，因此部分焊垫370上方的钝化层560亦会被暴露出来。
请参考图4I，随后以图案化光刻胶层572为掩膜刻蚀钝化层560，以暴露出像素电极350及部分焊垫370。请参考图4J，最后进行剥膜(stripper)工艺以移除图案化光刻胶层572，即完成具有钝化层的像素阵列基板300的制作。值得注意的是，在上述形成钝化层的过程中，是以具有遮光效果的元件作为掩膜进行背面曝光工艺所完成，因此不需再额外增设掩膜，故可以降低像素阵列基板300的制作成本。
在前述实施例的像素阵列基板中，是将数据线以多个分段的数据线图案电性连接起来而构成，如此可使得数据线具有与扫描线相近的面电阻以改善信号资料延迟的现象。不过，前述的方法并非用以限定本发明，举例而言，本发明亦可以将扫描线分解成多个扫描线图案，再将这些扫描线图案电性连接起来，以下将配合附图说明。
图6为依据本发明另一实施例的像素阵列基板的局部俯视图。请参考图6，本实施例的像素阵列基板600与像素阵列基板300(如图3所示)类似，其差别在于每一扫描线630包括多个扫描线图案632以及多个连接部634，其中连接部634是与扫描线图案632电性连接，且每一连接部634会跨越其中一条数据线640，但不与数据线640电性连接。
此外，像素阵列基板600的制造方法与像素阵列基板300的制造方法类似，以下将针对差异处进行说明。在进行第一道掩膜工艺时，本实施例是形成多个扫描线图案632及数据线640。在进行第二道掩膜工艺时，本实施例是于部分扫描线图案632上方形成接触孔开口(未绘示)，并随后于接触孔开口中形成接触孔以电性连接扫描线图案632。在进行第三道掩膜工艺时，本实施例是形成连接部634，而连接部634是与接触孔电性连接。如此一来，位于相同一列的扫描线图案632即可通过对应的连接部634与接触孔而彼此电性连接，以构成扫描线630。熟悉此项技艺者当可参考前述实施例自行推演，此处便不再绘图示之。
附带一提的是，本发明分段的概念并不限定只能用于扫描线或是数据线。当任意两种不同类型的导线(如共用线(common line)、电源线(powerline)、修补线(repai rline)等)必须交错排列设置，而又需要有相近的电特性时，便可采用本发明的分段的概念，将其中一种导线分成多个导线图案，再将这些导线图案给电性连接起来。熟悉此项技艺者当可轻易推出，此处便不再赘述。
综上所述，本发明的像素阵列基板的制造方法至少具有下列优点：
一、与公知技术必须使用五个掩膜始能制作像素阵列基板相比而言，本发明仅需使用三个掩膜即完成制作像素阵列基板，因此像素阵列基板的制作成本可以降低。
二、本发明的像素阵列基板的制作方法与现有的工艺相容，因此无须增加额外的工艺设备。
三、由于数据线图案与扫描线是以相同材料同时形成，故其具有相同的电特性。加上数据线主要是由数据线图案所构成，所以数据线整体的面电阻会与扫描线的面电阻相近，如此可改善数据信号传送延迟的现象。
虽然本发明已以具体实施例揭示，但其并非用以限定本发明，任何本领域的技术人员，在不脱离本发明的构思和范围的前提下所作出的等同组件的置换，或依本发明专利保护范围所作的等同变化与修饰，皆应仍属本专利涵盖的范畴。
Claims (14)
1.一种像素阵列基板的制造方法，其包括：
在一基板上依序形成一透明导电层及一第一导电层；
进行一第一道掩膜工艺，图案化该第一导电层及该透明导电层，而形成多个栅极、与这些栅极电性连接的多条扫描线、多个数据线图案及多个像素电极图案；
在该基板上方依序形成一介电层及一半导体层；
进行一第二道掩膜工艺，图案化该介电层及该半导体层，而于上述的每一栅极上方形成一通道，并形成暴露出所述数据线图案的多个接触孔开口，并且移除所述像素电极图案的该第一导电层，以形成多个像素电极；
在该基板上方形成一第二导电层，该第二导电层的厚度小于该第一导电层的厚度，且该第二导电层会填入所述接触孔开口而形成与所述数据线图案电性连接的多个接触孔；以及
进行一第三道掩膜工艺，图案化该第二导电层，而形成与所述接触孔电性连接的多个连接部、与所述数据线图案电性连接的多个源极以及与所述像素电极电性连接的多个漏极，并且移除每一像素电极上的该第二导电层；
其中，位于相同一行的所述数据线图案是通过所述连接部以及所述接触孔而彼此电性连接，以构成一数据线。
2.如权利要求1所述的像素阵列基板的制造方法，其特征在于，在该第三道掩膜工艺之后，更包括：
在该基板上方依序形成一钝化层及一光刻胶层；
以所述栅极、所述源极、所述漏极、所述扫描线及所述数据线为掩膜，进行一背面曝光工艺及一显影工艺，以形成一图案化光刻胶层；
以该图案化光刻胶层为掩膜刻蚀该钝化层，以暴露出该像素电极；以及
移除该图案化光刻胶层。
3.如权利要求1所述的像素阵列基板的制造方法，其特征在于：
于该第一道掩膜工艺中，更包括形成多个焊垫，而每一焊垫是连接于对应的该扫描线或该数据线的一端；
于该第二道掩膜工艺中，更包括保留该焊垫上方的部分该介电层与部分该半导体层，并且移除该焊垫的部分该第一导电层；以及
于该第三道掩膜工艺中，更包括移除该焊垫上方的部分该第二导电层。
4.如权利要求1所述的像素阵列基板的制造方法，其特征在于：
于该第一道掩膜工艺中，更包括形成多个下电极；
于该第二道掩膜工艺中，更包括保留位于所述下电极上方的该介电层与该半导体层；以及
于该第三道掩膜工艺中，更包括形成多个上电极，位于部分下电极上方的该半导体层上；
其中，所述下电极与所述上电极构成多个电容器，而每一下电极与对应的该扫描线电性连接，且每一上电极与对应的该像素电极电性连接。
5.如权利要求1所述的像素阵列基板的制造方法，其特征在于，在该第三道掩膜工艺中，更包括移除所述通道的部分厚度。
6.如权利要求1所述的像素阵列基板的制造方法，其特征在于，该半导体层包括一通道材料层及一欧姆接触材料层。
7.如权利要求4所述的像素阵列基板的制造方法，其特征在于，该第一道掩膜工艺中，是利用部分扫描线作为下电极。
8.一种像素阵列基板的制造方法，包括：
在一基板上依序形成一透明导电层及一第一导电层；
进行一第一道掩膜工艺，图案化该第一导电层及该透明导电层，而形成多个栅极、与所述栅极电性连接的多个扫描线图案、多条数据线及多个像素电极图案；
在该基板上方依序形成一介电层及一半导体层；
进行一第二道掩膜工艺，图案化该介电层及该半导体层，而于上述的每一栅极上方形成一通道，并形成暴露出所述扫描线图案的多个接触孔开口，并且移除所述像素电极图案的该第一导电层以形成多个像素电极；
在该基板上方形成一第二导电层，该第二导电层的厚度小于该第一导电层的厚度，且该第二导电层会填入所述接触孔开口而形成与所述扫描线图案电性连接的多个接触孔；以及
进行一第三道掩膜工艺，图案化该第二导电层，而形成与所述接触孔电性连接的多个连接部、与所述数据线电性连接的多个源极以及与所述像素电极电性连接的多个漏极，并且移除每一像素电极上的该第二导电层；
其中，位于相同一列的所述扫描线图案是通过所述连接部以及所述接触孔而彼此电性连接，以构成一扫描线。
9.如权利要求8所述的像素阵列基板的制造方法，其特征在于，在该第三道掩膜工艺之后，更包括：
在该基板上方依序形成一钝化层及一光刻胶层；
以所述栅极、所述源极、所述漏极、所述扫描线及所述数据线为掩膜，进行一背面曝光工艺及一显影工艺，以形成一图案化光刻胶层；
以该图案化光刻胶层为掩膜刻蚀该钝化层，以暴露出该像素电极；以及
移除该图案化光刻胶层。
10.如权利要求8所述的像素阵列基板的制造方法，其特征在于：
于该第一道掩膜工艺中，更包括形成多个焊垫，而每一焊垫是连接于对应的该扫描线或该数据线的一端；
于该第二道掩膜工艺中，更包括保留该焊垫上方的部分该介电层与部分该半导体层，并且移除该焊垫的部分该第一导电层；以及
于该第三道掩膜工艺中，更包括移除该焊垫上方的部分该第二导电层。
11.如权利要求8所述的像素阵列基板的制造方法，其特征在于：
于该第一道掩膜工艺中，更包括形成多个下电极；
于该第二道掩膜工艺中，更包括保留位于所述下电极上方的该介电层与该半导体层；以及
于该第三道掩膜工艺中，更包括形成多个上电极，位于部分下电极上方的该半导体层上；
其中，所述下电极与所述上电极构成多个电容器，而每一下电极与对应的该扫描线电性连接，且每一上电极与对应的该像素电极电性连接。
12.如权利要求8所述的像素阵列基板的制造方法，其特征在于，于该第三道掩膜工艺中，更包括移除所述通道的部分厚度。
13.如权利要求8所述的像素阵列基板的制造方法，其特征在于，该半导体层包括一通道材料层及一欧姆接触材料层。
14.如权利要求11所述的像素阵列基板的制造方法，其特征在于，该第一道掩膜工艺中，是利用部分扫描线作为下电极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006100584018A CN100386866C (zh) | 2006-03-22 | 2006-03-22 | 像素阵列基板的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006100584018A CN100386866C (zh) | 2006-03-22 | 2006-03-22 | 像素阵列基板的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1845310A CN1845310A (zh) | 2006-10-11 |
| CN100386866C true CN100386866C (zh) | 2008-05-07 |
Family
ID=37064237
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2006100584018A Expired - Fee Related CN100386866C (zh) | 2006-03-22 | 2006-03-22 | 像素阵列基板的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100386866C (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101393364B (zh) * | 2007-09-21 | 2010-06-09 | 北京京东方光电科技有限公司 | Tft lcd像素结构及其制造方法 |
| CN101419973B (zh) * | 2008-11-13 | 2011-06-08 | 信利半导体有限公司 | 一种三次光刻实现的tft像素结构及其制作方法 |
| CN101488479B (zh) * | 2009-02-13 | 2012-08-15 | 友达光电股份有限公司 | 薄膜晶体管阵列基板及其制造方法 |
| CN102496618B (zh) * | 2011-12-06 | 2013-11-06 | 华映视讯（吴江）有限公司 | 像素结构制作方法 |
| CN102709243B (zh) * | 2012-05-18 | 2015-04-29 | 京东方科技集团股份有限公司 | 有机发光二极管显示面板及其制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6683660B1 (en) * | 2000-05-05 | 2004-01-27 | Chi Mei Optoelectronics Corp. | Active matrix liquid crystal display and method of making the same |
| CN1632675A (zh) * | 2005-01-19 | 2005-06-29 | 广辉电子股份有限公司 | 薄膜晶体管液晶显示器的像素结构的制造方法 |
| CN1661783A (zh) * | 2003-12-17 | 2005-08-31 | 友达光电股份有限公司 | 在基板上制造薄膜晶体管的方法 |
| CN1721959A (zh) * | 2004-07-12 | 2006-01-18 | 广辉电子股份有限公司 | 液晶显示器像素结构及其制造方法以及液晶显示面板 |
-
2006
- 2006-03-22 CN CNB2006100584018A patent/CN100386866C/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6683660B1 (en) * | 2000-05-05 | 2004-01-27 | Chi Mei Optoelectronics Corp. | Active matrix liquid crystal display and method of making the same |
| CN1661783A (zh) * | 2003-12-17 | 2005-08-31 | 友达光电股份有限公司 | 在基板上制造薄膜晶体管的方法 |
| CN1721959A (zh) * | 2004-07-12 | 2006-01-18 | 广辉电子股份有限公司 | 液晶显示器像素结构及其制造方法以及液晶显示面板 |
| CN1632675A (zh) * | 2005-01-19 | 2005-06-29 | 广辉电子股份有限公司 | 薄膜晶体管液晶显示器的像素结构的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1845310A (zh) | 2006-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7599014B2 (en) | Method for fabricating pixel array substrate | |
| US6537840B2 (en) | Manufacturing process of thin film transistor liquid crystal display with one mask | |
| US7319239B2 (en) | Substrate for display device having a protective layer provided between the pixel electrodes and wirings of the active matrix substrate, manufacturing method for same, and display device | |
| CN101425543B (zh) | 薄膜晶体管基板和制造薄膜晶体管基板的方法 | |
| TWI441122B (zh) | 顯示面板之陣列基板結構及其製作方法 | |
| KR100870013B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| US7608493B2 (en) | Thin-film transistor substrate and method of manufacturing the same | |
| US8324003B2 (en) | Method for manufacturing a thin film transistor array panel | |
| US8101445B2 (en) | Thin film transistor array panel and method for manufacturing the same | |
| CN100438075C (zh) | 薄膜晶体管阵列面板 | |
| CN100447643C (zh) | 薄膜晶体管基板及其制造方法 | |
| KR20080082253A (ko) | 박막 트랜지스터 기판의 제조 방법 | |
| US20120126233A1 (en) | Thin film transistor array panel and method for manufacturing the same | |
| CN100386866C (zh) | 像素阵列基板的制造方法 | |
| KR101433613B1 (ko) | 표시장치의 제조방법 및 이에 의한 표시장치 | |
| CN100429765C (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| JP3455506B2 (ja) | 薄膜トランジスタ液晶表示装置の製造方法 | |
| CN101295721B (zh) | 显示面板的像素结构及其制作方法 | |
| KR100848506B1 (ko) | 픽셀 구조체 제조방법 | |
| CN113921540A (zh) | 一种显示面板、制作方法及显示装置 | |
| US6781644B1 (en) | Liquid crystal display with thin film transistor array free from short-circuit and process for fabrication thereof | |
| KR100878276B1 (ko) | 박막 트랜지스터 기판 및 그의 제조 방법 | |
| CN117193559A (zh) | 触控显示面板、掩膜板及制备方法 | |
| KR100956340B1 (ko) | 박막 트랜지스터 표시판 | |
| CN114447080A (zh) | 显示面板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: YOUDA PHOTOELECTRIC CO., LTD. Free format text: FORMER OWNER: GUANGHUI ELECTRONIC CO., LTD. Effective date: 20071123 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20071123 Address after: Hsinchu city of Taiwan Province Applicant after: AU OPTRONICS Corp. Address before: Taoyuan County of Taiwan Province Applicant before: QUANTA DISPLAY INCORPORATION |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080507 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |