KR100956340B1

KR100956340B1 - 박막 트랜지스터 표시판

Info

Publication number: KR100956340B1
Application number: KR1020030040690A
Authority: KR
Inventors: 김성만; 김범준; 송영구; 공향식
Original assignee: 삼성전자주식회사
Priority date: 2003-06-23
Filing date: 2003-06-23
Publication date: 2010-05-06
Also published as: KR20050000111A

Abstract

절연 기판, 절연 기판 위에 형성되며 게이트 전극을 포함하는 게이트선, 절연 기판 위에 형성되어 있으며 게이트선으로부터 분리되어 있는 더미 부재, 게이트선 위에 형성되어 있는 게이트 절연막, 게이트 절연막 위에 형성되어 있는 반도체층, 게이트선과 교차하고 적어도 일부는 반도체층과 접촉하는 소스 전극을 가지며 끝 부분의 일부는 더미 부재와 중첩하는 데이터선, 게이트 전극을 중심으로 소스 전극과 마주하며 적어도 일부는 반도체층과 접촉하는 드레인 전극, 드레인 전극 및 데이터선에 의해 가려지지 않은 반도체층을 덮는 보호막, 보호막 위에 형성되어 있으며 드레인 전극과 제1 접촉구를 통해 연결되어 있는 화소 전극, 보호막 위에 형성되어 있으며 게이트선 및 데이터선의 한쪽 끝부분과 각각 제2 및 제3접촉구를 통해 각각 연결되어 있는 제1 및 제2 접촉 보조 부재를 포함한다.

박막트랜지스터, 이방성도전막, 단차

Description

박막 트랜지스터 표시판{Thin film transistor array panel}

도 1은 본 발명의 제1 실시예에 따른 박막 트랜지스터 표시판의 구조를 도시한 배치도이고,

도 2는 도 1의 박막 트랜지스터 표시판을II-II'선을 따라 잘라 도시한 단면도이고,

도 3a, 도 4a, 도 5a, 도 6a는 본 발명의 제1 실시예에 따른 박막 트랜지스터 표시판을 제조하는 중간 단계에서의 배치도이고,

도 3b, 도 4b, 도 5b, 도 6b는 각각 도 3a의 IIIb-IIIb', 도 4a 의 IVb-IVb', 도 5a 의 Vbb-Vbb', 도 6a 의 VIb-VIb'선을 따라 절단한 단면도이고,

도 7은 본 발명의 제2 실시예에 따른 박막 트랜지스터 표시판의 구조를 도시한 배치도이고,

도 8은 도 7의 VIII-VIII'선을 따라 절단한 단면도이고,

도 9는 본 발명의 제3 실시예에 따른 박막 트랜지스터 표시판의 구조를 도시한 배치도이고,

도 10, 도 11은 각각 도 9의 X-X', XI-XI'선을 따라 절단한 단면도이고,

도 11a, 12a, 16a 17a는 본 발명의 제3 실시예에 따른 박막 트랜지스터 표시판을 제조하는 중간 단계에서의 배치도이고,

도 11b, 도 11c, 도 12b, 도 12c, 도 16b, 도 16c, 도 17b, 도 17c는 각각 도 11a의 XIb-XIb', XIc-XIc', 도 12a의 XIIb-XIIb', 도 16a의 XVIb-XVIb', XVIc-XVIc', 도 17a의 XVIIb-XVIIb', XVIIc-XVIIc'선을 따라 절단한 단면도이고,

도 13a, 도 13b는 각각 도 12b, 도 12c의 다음 단계에서의 단면도이고,

도 14a, 도 14b는 각각 도 13a, 도 13b의 다음 단계에서의 단면도이고,

도 15a, 도 15b는 각각 도 14a, 도 14b의 다음 단계에서의 단면도이다.

※도면의 주요부분에 대한 부호 설명※

110 : 절연 기판 121, 129 : 게이트선

124 : 게이트 전극 140 : 게이트 절연막

151, 154, 157, 159 : 반도체층

161, 163, 165, 167, 169 : 저항성 접촉 보조 부재

171, 179 : 데이터선 173 : 소스 전극

175 : 드레인 전극 181, 182, 183 : 접촉구

190 : 화소 전극 201 : 더미 패턴

H1, H2 : 더미 홀

본 발명은 박막 트랜지스터 표시판에 관한 것으며, 더욱 상세하게는 액정 표시 장치의 한 기판으로 사용되는 박막 트랜지스터 표시판에 관한 것이다.

박막 트랜지스터(Thin Firm Transistor, TFT) 표시판은 액정 표시 장치나 유기 EL(Electro Luminescence) 표시 장치 등에서 각 화소를 독립적으로 구동하기 위한 회로 기판으로써 사용된다.

박막 트랜지스터 표시판에는 주사 신호를 전달하는 주사 신호선 또는 게이트선과 화상 신호를 전달하는 화상 신호선 또는 데이터선이 형성되어 있고, 각각의 화소에는 게이트선 및 데이터선과 연결되어 있는 박막 트랜지스터, 박막 트랜지스터와 연결되어 있는 화소 전극이 형성되어 있다.

이때, 박막 트랜지스터는 게이트선의 일부인 게이트 전극과 채널을 형성하는 반도체층, 데이터선의 일부인 소스 전극과 드레인 전극 및 게이트 절연막 등을 포함하고 있으며, 게이트선을 통하여 전달되는 주사 신호에 따라 데이터선을 통하여 전달되는 화상 신호를 화소 전극에 전달 또는 차단하는 스위칭 소자이다.

이러한 박막 트랜지스터에 구동 신호를 전달하기 위한 구동 회로는 박막 트랜지스터 표시판에 실장되어 있으며, 게이트선 및 데이터선과 구동 회로의 출력 단자는 이방성 도전 필름을 통하여 연결되어 있다.

이방성 도전 필름은 열경화성 또는 열가소성 수지로 이루어진 접착제이며, 수지에는 전도성 입자(conductive ball)가 분산되어 있어, 신호선과 출력 단자는 이방성 도전 필름에 포함된 입자와 각각 접촉하여 전기적으로 연결된다.

따라서, 신호선의 끝 부분에서는 단차가 없어야 이방성 도전 입자가 접촉하기가 용이하여 단차에 의한 접촉 불량 등이 발생하지 않는다.

따라서 본 발명의 기술적 과제는 이방성 도전 필름에 의해 접합되는 부분의 단차를 최소화하여 접촉 신뢰도를 확보할 수 있는 박막 트랜지스터 표시판을 제공하는 것이다.

상기한 과제를 달성하기 위한 본 발명의 실시예에 따른 박막 트랜지스터 기판에는 신호선의 끝부분에 단차 보조용 부재가 형성되어 있거나, 서로 이웃하는 신호선의 끝부분 사이의 절연막에 더미 홀이 형성되어 있다.

구체적으로는 절연 기판, 절연 기판 위에 형성되며 게이트 전극을 포함하는 게이트선, 절연 기판 위에 형성되어 있으며 게이트선으로부터 분리되어 있는 더미 부재, 게이트선 위에 형성되어 있는 게이트 절연막, 게이트 절연막 위에 형성되어 있는 반도체층, 게이트선과 교차하고 적어도 일부는 반도체층과 접촉하는 소스 전극을 가지며 끝 부분의 일부는 더미 부재와 중첩하는 데이터선, 게이트 전극을 중심으로 소스 전극과 마주하며 적어도 일부는 반도체층과 접촉하는 드레인 전극, 드레인 전극 및 데이터선에 의해 가려지지 않은 반도체층을 덮는 보호막, 보호막 위에 형성되어 있으며 드레인 전극과 제1 접촉구를 통해 연결되어 있는 화소 전극, 보호막 위에 형성되어 있으며 게이트선 및 데이터선의 한쪽 끝부분과 각각 제2 및 제3접촉구를 통해 각각 연결되어 있는 제1 및 제2 접촉 보조 부재를 포함한다.

그리고 반도체층은 더미 부재와 중첩하여 형성하는 것이 바람직하다.

여기서 데이터선 및 드레인 전극과 반도체층 사이에 형성되어 있는 저항성 접촉층을 더 포함하는 것이 바람직하고,저항성 접촉층은 더미 부재와 중첩하여 형 성하는 것이 바람직하다.

또한, 보호막은 유기 물질로 형성되는 것이 바람직하다.

상기한 목적을 달성하기 위한 다른 박막 트랜지스터 표시판은 절연 기판, 절연 기판 위에 형성되며 게이트 전극을 포함하는 다수개의 게이트선, 게이트선 위에 형성되어 있는 게이트 절연막, 게이트 절연막 위에 형성되어 있는 반도체층, 게이트선과 교차하여 화소 영역을 정의하며 적어도 일부는 반도체층과 접촉하는 소스 전극을 가지는 다수개의 데이터선, 게이트 전극을 중심으로 소스 전극과 마주하며 적어도 일부는 반도체층과 접촉하는 드레인 전극, 드레인 전극 및 데이터선에 의해 가려지지 않은 반도체층을 덮는 보호막, 보호막 위에 형성되며 드레인 전극과 제1 접촉구를 통해 연결되어 있는 화소 전극, 보호막 위에 형성되며 게이트선 및 데이터선의 한쪽 끝부분과 각각 제2 및 제3접촉구를 통해 연결되어 있는 접촉 보조 부재를 포함하고, 접촉 보조 부재 아래에 위치하는 보호막은 화소 영역에 위치하는 보호막보다 얇은 두께를 가지는 것이 바람직하다.

이때, 보호막은 서로 이웃하는 접촉 보조 부재 사이에 형성되어 있으며, 기판을 노출하는 더미홀을 가지는 것이 바람직하다.

첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나 타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 위에있다고 할 때, 이는 다른 부분 바로 위에 있는 경우뿐 아니라 그 중간에 또다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분바로 위에있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.

이제 본 발명의 실시예를 참조한 도면과 함께 상세히 설명한다.

이하 첨부한 도면을 참조하여 본 발명의 실시예에 따른 박막 트랜지스터 표시판에 대해서 좀더 구체적으로 설명한다.

도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고, 도 2는 도 1의 II-II'선에 대한 단면도이다.

본 발명의 제1 실시예에 따른 박막 트랜지스터 표시판에는 투명한 절연 기판(110) 위에 일 방향으로 긴 게이트선(121)이 형성되어 있다. 그리고 게이트선(121)의 일부분 또는 분지형으로 연결된 부분은 박막 트랜지스터의 게이트 전극(124)으로 사용된다. 게이트선(121)의 한쪽 끝부분(129)은 게이트 구동 회로(도시하지 않음)로부터 전달되는 신호를 전달 받기 위해 사용되며 게이트선(121) 폭보다 넓은 폭을 가질 수 있다.

그리고 화소의 유지 용량을 증가시키기 위해서 게이트선(121)의 일부분이 확장되어 있는데, 이는 후술하는 데이터선(171)과 동일한 층의 도전체(177)와 중첩하여 유지 용량을 형성한다. 유지 용량이 충분하지 않을 경우 별도의 유지 전극선이 추가되거나, 유지 용량이 충분한 경우 제거될 수도 있다.

또한, 게이트선(121)과 동일한 층에는 후술하는 데이터선(171)의 한쪽 끝부분(179)과 중첩하는 더미 부재(201)가 형성되어 있다. 더미 부재(201)는 데이터선(171)의 한쪽 끝부분(179)과 중첩하여 데이터선의 끝 부분을 드러내는 접촉구(182)의 깊이가 얕아지게 하여 접촉구(182)에서 보호막(180)에 의한 단차를 줄여준다.

기판(110) 위에는 이들(121, 124, 201)을 덮으며 질화 규소 또는 산화 규소 등으로 이루어진 게이트 절연막(140)이 형성되어 있다.

게이트 절연막(140)의 소정 영역에는 불순물이 도핑되지 않은 비정질 규소로 이루어진 반도체층(151)이 형성되어 있다. 반도체층(151)은 후술하는 데이터선(171) 아래에 데이터선(171)을 따라 뻗어 선형으로 이루어져 있으며, 후술하는 드레인 전극(175)의 아래에까지 확대 형성되어 있다.

그리고 반도체층(151)의 상부에는 불순물로 도핑되어 있는 비정질 규소 또는 실리사이드를 포함하는 저항성 접촉층(161, 165)이 형성되어 있다. 저항성 접촉층(161, 165)은 반도체층(151)과 함께 데이터선(171)을 따라 뻗어 있는 선형부(161)와 게이트 전극(124)을 중심으로 선형부(161)의 일부와 마주하는 섬형부(165)로 이루어진다. 섬형부(165)는 선형부(161)로부터 일정거리 떨어져 형성되어 있으며, 이들은 반도체층(151)의 소정 영역을 제외하고 반도체층(151)과 동일한 평면 패턴을 가진다. 반도체층(151)의 소정 영역은 박막 트랜지스터의 채널을 형성하는 채널부이다.

게이트 절연막(140) 및 저항성 접촉층(161) 위에는 게이트선(121)과 교차하 여 화소 영역을 정의하는 데이터선(171)이 형성되어 있다. 데이터선(171)은 분지형으로 형성되며 게이트 전극(124)과 중첩하고 반도체층(151)과 중첩하는 소스 전극(173)을 가진다.

또한, 저항성 접촉층(165) 위에는 게이트 전극(124)을 중심으로 소스 전극(173)과 일정거리 떨어져 대향하고 있으며 게이트 전극(124) 및 반도체층(151)과 일부분이 중첩하는 드레인 전극(175)이 형성되어 있다. 이때 데이터선(171)은 저항성 접촉층의 선형부(161)와 접하고 드레인 전극(175)은 섬형부(165)와 접한다. 데이터선의 한 쪽 끝부분(179)은 데이터 구동 회로(도시하지 않음)로부터 전달되는 신호를 전달받기 위해서 데이터선(171) 폭 보다 넓을 수 있다.

이때, 데이터선(171)의 끝부분(179) 하부에도 반도체층(151) 및 저항성 접촉층(161)이 연장되어 더미 부재(201)와 중첩하고 있다.

그리고 데이터선과 동일한 층에는 게이트선(121)의 돌출부와 중첩하여 유지 용량을 형성하는 도전체 패턴(177)이 형성되어 있다.

기판(110) 위에는 데이터선(171, 173, 179) 및 드레인 전극(175)으로 가려지지 않는 반도체층(151)을 덮으며, 질화 규소 등의 무기 절연 물질 또는 낮은 유전율을 가지는 유기 물질이 단층 또는 복수층으로 적층되어 이루어진 보호막(180)이 형성되어 있다.

보호막(180)에는 드레인 전극(175)을 노출하는 접촉구(183), 게이트선(121) 및 데이터선(171)의 한쪽 끝부분을 각각 노출하는 접촉구(181, 182) 및 도전체 패턴(177)을 노출하는 접촉구(184)가 형성되어 있다.

그리고 보호막(180) 위에는 접촉구(183)를 통해 드레인 전극(175)과 연결되어 있는 화소 전극(190), 접촉구(181, 182)를 통해 게이트선(121) 및 데이터선(171)의 한쪽 끝부분(129, 179)과 연결되어 있는 접촉 보조 부재(81, 82)가 형성되어 있다. 화소 전극(190)과 접촉 보조 부재(81, 82)는 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 등과 같은 투명한 도전 물질로 이루어져 있으며, 접촉 보조 부재(81, 82)는 외부와의 접착성을 보완하기 위한 것으로 필수적인 것은 아니며 필요에 따라 선택한다.

이처럼 데이터선의 끝부분(179) 아래에 더미 부재(201)를 형성하고, 반도체층(151)과 저항성 접촉층(161)을 더 형성함으로써 접촉구(182)의 깊이가 얕아지게 되어 보호막(180)의 두께로 인한 접촉구(182)에서의 단차가 줄어든다. 따라서 외부 회로를 연결하기 위한 이방성 도전 필름에 포함되어 있는 도전성 입자의 접촉 신뢰성을 향상시킬 수 있다.

이러한 본 발명의 제1 실시예에 따른 박막 트랜지스터 표시판의 제조 방법을 첨부한 도면을 참조하여 설명한다.

도 3a 내지 도 6b는 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 제조 방법을 공정 순서대로 도시한 도면이다.

먼저, 도 3a 및 도 3b에 도시한 바와 같이, 투명한 절연 기판(110) 위에 크롬, 몰리브덴, 알루미늄, 은 또는 이들의 합금 등의 금속을 스퍼터링 등의 방법으로 증착하여 단층 또는 복수층의 게이트 금속막을 형성한다. 이후 금속막을 사진 식각 공정으로 건식 또는 습식 식각하여 기판(110) 위에 게이트선(121, 124, 129) 및 더미 부재(201)를 형성한다. 습식 식각시 이들(121, 124, 131)의 측벽은 테이퍼 지도록 형성되며 테이퍼 형태는 이들 위에 형성되는 층이 잘 밀착될 수 있도록 한다.

이어 도 4a 및 도 4b에 도시한 바와 같이, 다음으로 게이트선(121, 124, 129) 및 더미 부재(201)를 덮도록 질화 규소 등의 절연 물질을 증착하여 게이트 절연막(140)을 형성한다.

게이트선(121) 위에 산화 규소(SiOx) 또는 질화 규소(SiNx)를 증착하여 게이트 절연막(140)을 형성한다. 그런 다음 게이트 절연막(140) 위에 불순물이 도핑되지 않은 비정질 규소층과 불순물이 도핑된 비정질 규소층을 차례로 적층한다.

이후 비정질 규소층을 연속해서 식각하여 채널부가 연결되어 있는 저항성 접촉층 패턴(160) 및 반도체층(151)을 형성한다.

다음 도 5a 및 도 5b에 도시한 바와 같이, 저항성 접촉층 패턴(160) 위에 도전 물질을 스퍼터링 등의 방법으로 증착하여 도전막을 형성한 후, 사진 식각 공정으로 패터닝하여 데이터선(171) 및 드레인 전극(175)을 형성한다. 도전막은 알루미늄, 몰리브덴 텅스텐, 티타늄 또는 이들의 합금을 단층 또는 복수층으로 적층하여 형성할 수 있다.

이후 데이터선(171) 및 드레인 전극(175)을 마스크로 저항성 접촉층 패턴(160)의 소정 영역을 제거하여 채널부가 분리되어 있는 저항성 접촉층(161, 165)을 완성한다.

이어 도 6a 및 도 6b에 도시한 바와 같이, 데이터선(171) 및 드레인 전극(175)을 포함하는 기판 전면에 질화 규소와 같은 무기 절연막 또는 낮은 유전율을 가지는 유기 절연막을 단층 또는 복수층으로 적층하여 보호막(180)을 형성한다.

보호막(180)을 사진 식각 공정으로 식각하여 게이트선(121) 또는 데이터선(171)의 한쪽 끝부분(129, 179)을 노출하는 제1 및 제2 접촉구(181, 182), 드레인 전극(175)을 노출하는 제3 접촉구(183), 유지 전극선(131)을 노출하는 제4 접촉구(184)를 형성한다. 이후 유기막을 형성할 경우에는 후에 형성되는 화소 전극(190)을 데이터선(171)과 중첩하여 형성할 수 있으므로 개구율을 향상시킬 수 있다. 이때는 무기막을 형성할 경우보다 보호막(180)의 두께를 두껍게 형성하므로 접촉구(181, 182, 183, 184)의 깊이가 깊어지기 때문에 단차가 크게 형성된다. 그러나 하부에 더미 패턴(201)이 형성되어 있어 접촉구(182)의 깊이가 낮아지기 때문에 단차가 줄어든다. 따라서 후에 이방성 도전 필름을 통해 다른 부분과 접합할 때 도전성 필름이 단차로 인해 들뜨거나 하지 않는다.

도 1 및 도 2에 도시한 바와 같이, 보호막(180) 위에 투명한 도전 물질인 ITO, IZO 등을 증착한 후 사진 식각 공정으로 패터닝하여 제3 접촉구(183)를 통해 드레인 전극(175)과 연결되는 화소 전극(190), 제1 및 제2 접촉구(181, 182)를 통해 각각 게이트선(121) 및 데이터선(171)의 한쪽 끝부분(129, 179)과 연결되는 접촉 보조 부재(81, 82)를 형성한다.

[제2 실시예]

도 7은 본 발명의 제2 실시예에 따른 박막 트랜지스터 표시판의 구조를 도 시한 배치도이고, 도 8은 도 7의 VIII-VIII'선을 따라 절단한 단면도이다.

도시한 바와 같이, 제2 실시예는 제1 실시예와 달리 반도체층(151)과 저항성 접촉층(161, 165)이 소정 영역을 제외하고 동일한 평면 패턴을 가진다. 또한, 저항성 접촉층(161, 165)과 데이터선(171, 173) 및 드레인 전극(175)도 동일한 평면 패턴으로 형성되어 있다.

[제3 실시예]

도 9는 본 발명의 제3실시예에 따른 박막 트랜지스터 표시판의 구조를 도시한 배치도이고, 도 10 및 도 11는 각각 도 9의 박막 트랜지스터 표시판을 X-X' 선, XI-XI'선을 따라 절단한 각각의 단면도이다.

도 9 내지 도11에 도시한 바와 같이, 제3 실시예에 따른 박막 트랜지스터 표시판에서는 제1 및 제2 실시예와 달리 더미 부재가 형성되어 있지 않으나, 게이트선(121) 및 데이터선(171)의 한쪽 끝부분(129, 179)과 연결되는 접촉 보조 부재(81, 82) 사이의 보호막(180)에 더미 홀(H1, H2)이 더 형성되어 있으며, 접촉 보조 부재(81, 82) 아래에 형성되어 있는 보호막(180)은 화소 영역에 형성되어 있는 보호막(180)보다 얇게 형성되어 있다. 여기서, 게이트선 및 데이터선의 끝부분(129, 179) 및 접촉 보조 부재(81, 82)가 위치하는 부분은 화소 영역 밖에 위치하며 구동 회로가 실장영역으로 이하 실장 영역이라 한다.

이처럼 실장 영역의 보호막(180) 두께가 얕아지면 보호막(180)에 형성되는 접촉구(181, 182)의 깊이도 얕아지기 때문에 접촉구(181, 182)를 정의하는 보호막과 접촉구를 덮는 접촉 보조 부재(81, 82)의 단차가 작아지게 된다. 따라서 게이트 선 및 데이터선을 구동 회로와 전기적으로 연결하기 위해 게이트선 및 데이터선의 끝 부분(129, 179)에 연결되어 있는 접촉 보조 부재의 상부에 이방성 도전막을 접착시킬 때 접촉 부재와 이방성 도전 입자의 접착력을 확보할 수 있고 접촉구의 단차로 인해 이방성 도전 필름이 들뜨는 것을 방지할 수 있다.

이상 설명한 부분을 제외하고 제2 실시예와 동일한 구조를 가진다.

이러한 박막 트랜지스터 표시판을 형성하는 방법을 첨부한 도면을 참조하여 상세히 설명한다.

도 12a 내지 도 16c는 본 발명의 실시예에 따른 박막 트랜지스터 표시판의 제조 방법을 공정 순서대로 도시한 도면이다.

먼저, 도 12a 내지 도 12c에 도시한 바와 같이, 투명한 절연 기판(110) 위에 크롬, 몰리브덴, 알루미늄, 은 또는 이들의 합금 등의 금속을 스퍼터링 등의 방법으로 증착하여 단층 또는 복수층의 게이트 금속막을 형성한다. 이후 금속막을 사진 식각 공정으로 건식 또는 습식 식각하여 기판(110) 위에 게이트선(121, 124, 129)을 형성한다. 습식 식각시 이들(121, 124, 129)의 측벽은 테이퍼 지도록 형성되며 테이퍼 형태는 이들 위에 형성되는 층이 잘 밀착될 수 있도록 한다.

이어, 도 13a 및 13b에 도시한 바와 같이, 게이트선(121, 124, 129)을 덮도록 질화 규소 등의 절연 물질을 증착하여 게이트 절연막(140)을 형성한다.

그리고 게이트 절연막(140) 위에 불순물이 도핑되지 않는 비정질 규소, 불순물이 도핑된 비정질 규소를 증착하여 불순물이 도핑되지 않은 비정질 규소층(150), 불순물이 도핑된 비정질 규소층(160)을 순차적으로 적층한다. 불순 물이 도핑되지 않은 비정질 규소층(150)은 수소화 비정질 규소(hydrogenated amorphous silicon) 등으로 형성하며 불순물이 도핑된 비정질 규소층(160)은 인(P) 등의 n형 불순물이 고농도로 도핑된 비정질 규소 또는 실리사이드로 형성한다.

연속해서 불순물이 도핑된 비정질 규소층(160) 위에 알루미늄, 은, 크롬, 몰리브덴 또는 이들의 합금 등의 금속을 스퍼터링 등의 방법으로 증착하여 단층 또는 복수층의 금속층(170)을 형성한 후, 금속층(170) 위에 감광 물질을 도포하여 감광막을 형성한 후 노광 및 현상하여 서로 다른 두께를 가지는 감광막 패턴(52, 54)을 형성한다.

이와 같이, 위치에 따라 감광막의 두께를 달리하는 방법으로 여러 가지가 있을 수 있는데, 노광 마스크에 투명 영역(transparent area)과 차광 영역(light blocking area)뿐 아니라 반투명 영역(translucent area)을 두는 것이 그 예이다. 반투명 영역에는 슬릿(slit) 패턴, 격자 패턴(lattice pattern) 또는 투과율이 중간이거나 두께가 중간인 박막이 구비된다. 슬릿 패턴을 사용할 때에는, 슬릿의 폭이나 슬릿 사이의 간격이 사진 공정에 사용하는 노광기의 분해능(resolution)보다 작은 것이 바람직하다. 다른 예로는 리플로우가 가능한 감광막을 사용하는 것이다. 즉, 투명 영역과 차광 영역만을 지닌 통상의 마스크로 리플로우 가능한 감광막 패턴을 형성한 다음 리플로우시켜 감광막이 잔류하지 않은 영역으로 흘러내리도록 함으로써 얇은 부분을 형성한다.

적절한 공정 공정 조건을 주면 감광막 패턴(52, 54)의 두께 차 때문에 하부 층들을 선택적으로 식각할 수 있다. 따라서 일련의 식각 단계를 통하여 도 9에 도 시한 바와 같은 복수의 소스 전극(173)을 각각 포함하는 복수의 데이터선(171) 및 복수의 드레인 전극(175)을 형성하고 복수의 돌출부(163)를 각각 포함하는 복수의 선형 저항성 접촉 부재(161) 및 복수의 섬형 저항성 접촉 부재(165), 그리고 복수의 돌출부(154)를 포함하는 복수의 선형 반도체(151)를 형성한다.

설명의 편의상, 배선이 형성될 부분에 위치한 도전체층(170), 불순물이 도핑된 비정질 규소층(160), 불순물이 도핑되지 않은 비정질 규소층(150)의 부분을 배선 부분(A)이라 하고, 채널이 형성되는 부분에 위치한 도전체층(170), 불순물 도핑된 비정질 규소층(160), 불순물이 도핑되지 않은 비정질 규소층(150)의 부분을 채널 부분(B)이라 하고, 채널 및 배선 부분을 제외한 영역에 위치하는 도전체층(170), 불순물이 도핑된 비정질 규소층(160), 불순물이 도핑되지 않은 비정질 규소층(150)의 부분을 기타 부분(C)이라 하자.

이러한 구조를 형성하는 순서의 한 예는 다음과 같다.

먼저, (1) 기타 부분(C)에 위치한 도전체층(170), 불순물 비정질 규소층(160) 및 비정질 규소층(150)을 제거, (2) 채널 부분(B)에 위치한 감광막(54)제거, (3) 채널 부분(B)에 위치한 도전체층(170) 및 불순물 비정질 규소층(160) 제거, 그리고 (4) 배선 부분(A)에 위치한 감광막(52) 제거하는 순으로 진행하는 것이다.

그 외 방법으로는 (1) 기타 부분(C)에 위치한 도전체층(170) 제거, (2) 채널 부분(B)에 위치한 감광막(54) 제거, (3) 기타 부분(C)에 위치한 불순물 비정질 규소층(160) 및 비정질 규소층(150) 제거, (4) 채널 부분(B)에 위치한 도전체층 제 거, (5) 배선 영역(A)에 위치한 감광막(52) 제거, 그리고 (6) 채널 부분(B)에 위치한 불순물 비정질 규소층(160)을 제거하는 순으로 진행할 수 도 있다.

여기에서는 첫 번째 예에 대하여 설명한다.

먼저 도 14a 및 도 14b에 도시한 것처럼, 기타 영역(C)에 노출되어 있는 도전체층(170)을 습식 식각 또는 건식 식각으로 제거하여 그 하부의 불순물이 도핑된 비정질 규소층(160)의 기타 부분(C)을 노출시킨다.

아직 데이터선(171)과 드레인 전극(175)이 붙어 있는 상태이다. 건식 식각을 사용하는 경우에는 감광막(52, 54)의 위 부분이 어느 정도의 두께로 깎여 나갈 수 있다.

도 15a 및 도 15b에 도시한 바와 같이, 기타 부분(C)에 위치한 불순물이 도핑된 비정질 규소층(160) 및 그 하부의 불순물이 도핑되지 않은 비정질 규소층(150)을 제거함과 더불어, 채널 부분(B)의 감광막(54)을 제거하여 하부의 도전체(170)를 노출시킨다.

채널 부분(B)의 감광막의 제거는 기타 영역(C)의 불순물이 도핑된 비정질 규소층(160) 및 불순물이 도핑되지 않은 비정질 규소층(150)의 제거와 동시에 하거나 따로 수행한다. 채널 영역(B)에 남아 있는 감광막(54) 찌꺼기는 애싱(ashing)으로 제거한다. 이 단계에서 반도체층(151)이 완성된다.

여기서, 도전체층(170)이 건식 식각이 가능한 물질인 경우에는 그 하부의 불순물이 도핑된 비정질 규소층(160)과 불순물이 도핑되지 않은 비정질 규소층(150)을 연속하여 건식 식각함으로써 제조 공정을 단순화할 수 있으며, 이 경우에 동일한 식각 챔버에서 세 층(170, 160, 150)에 대한 건식 식각을 연속 수행하는 인 시튜(in-situ) 방법으로 행할 수도 있으며, 그렇지 않을 수도 있다.

다음 도 16a 및 도 16b에 도시한 바와 같이, 채널 부분(B)에 위치한 도전체(170) 및 불순물이 도핑된 비정질 규소층(160)을 식각하여 제거한다. 또한, 남아 있는 배선 부분(A)의 감광막(52)도 제거한다.

이때 도 16b에 도시한 바와 같이, 채널 부분(B)에 위치한 불순물이 도핑되지 않은 비정질 규소층의 상부가 일부 제거되어 두께가 작아질 수도 있으며, 배선 부분(A)의 감광막(52)도 이때 어느 정도 식각될 수 있다.

이렇게 하면, 도전체(174) 각각이 하나의 데이터선(171)과 복수의 드레인 전극(175)으로 분리되면서 완성되고, 불순물이 도핑된 비정질 규소층(160)도 선형 저항성 접촉층(161)과 섬형 저항성 접촉층(165)으로 나뉘어 완성된다

데이터선(171, 173, 179) 및 드레인 전극(175)도 게이트선(121, 124, 129)과 같이 테이퍼 형태로 형성하여 상부층과의 밀착성을 증가시킬 수 있다.

도 17a내지17c에 도시한 바와 같이, 데이터선(171, 173, 179), 드레인 전극(175) 및 이들에 의해 가려지지 않는 반도체층(154)을 덮는 보호막(180)을 형성한다. 이때 보호막(180)은 감광성 유기 물질로 형성하는데, 데이터선(171) 및 드레인 전극(175)을 패터닝하기 위한 감광막(52, 54, 도 13a 및 도 13b 참조)과 같이 위치에 따라 두께가 다른 제1 및 제2 부분(T1, T2)을 가지며, 제1 부분(T1)이 제2 영역(T2)에 비해 얇게 형성되어 있다.

여기서 보호막(180)을 노광하기 위한 광마스크(MP)는 보호막(180)이 완전히 제거되는 부분과 대응하는 개구 영역(D), 제1부분(T1)과 대응하는 슬릿 영역(E) 및 제2부분(T2)과 대응하는 보호 영역(F)을 가진다.

슬릿 영역(E)과 대응하는 제1 부분(T1)에는 접촉 보조 부재(81, 82)가 위치하게 되는데, 개구 영역(D)과 대응하여 접촉구(181, 182) 및 더미 홀(H1, H2)이 정의되는 부분보다 노광이 적게 되도록 한다.

개구 영역(D)과 이와 이웃하는 슬릿 영역(E)의 경계 부근에 빛의 노광량이 증가하게 된다. 이때, 접촉구(181, 182)와 더미홀(H1, H2) 사이의 보호막(180)의 폭을 조절하여 제1 두께 부분(T1)의 두께를 매우 얇게 조절할 수 있다. 이후 열처리를 통해 보호막(180)을 리플로우(reflow)시켜 제1 두께 부분(T1)을 더욱 얇게 형성할 수 있다.

이때, 더미홀(H1, H2)과 접촉구(181, 182) 사이의 폭이 매우 좁으면 제1 두께 부분(T1)의 보호막(180)이 남지 않고 모두 제거될 수도 있다.

다음으로 도 9 내지 도 11에 도시한 바와 같이, IZO 또는 ITO막을 스퍼터링으로 적층하고 마스크를 이용한 사진 식각 공정으로 패터닝을 실시하여 접촉구(183, 184)을 통하여 드레인 전극(175) 및 도전체 패턴(177)과 연결되는 화소 전극(190)과 접촉구(181, 182)을 통하여 게이트선 및 데이터선의 한쪽 끝부분(129, 179)과 연결되는 접촉 보조 부재(81, 82)를 각각 형성한다.

이처럼 보호막(180)의 두께가 얕아지면 보호막(180)에 형성되는 접촉구(181, 182)의 깊이도 얕아지기 때문에 접촉구(181, 182)를 정의하는 보호막과 접촉구를 덮는 접촉 보조 부재(81, 82)의 단차가 작아지게 된다. 따라서 게이트 선(121) 및 데이터선(171)을 구동 회로와 전기적으로 연결하기 위해 접촉 보조 부재(81, 82)의 상부에 이방성 도전 필름을 접착시킬 때 접촉 보조 부재(81, 82)와 이방성 도전 입자의 접착력을 확보할 수 있고, 단차로 인해 이방성 도전 필름이 들뜨는 것을 방지할 수 있다.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

이상 기술한 바와 같이, 신호선 끝부분 아래에 더미 부재를 추가하거나, 신호선의 끝 부분이 위치하는 부분의 보호막을 얇게 형성함으로써 신호선을 드러내는 보호막의 접촉구 깊이를 얕게 할 수 있으므로 이 부분에서 이방성 도전 필름이 들뜨는 것을 방지할 수 있다.

따라서, 이방성 도전 필름을 이용하여 신호선과 구동 회로를 전기적 물리적으로 접촉시킬 때 접촉 신뢰도를 향상시킬 수 있다.

Claims

삭제
삭제
삭제
삭제
삭제
절연 기판,

상기 절연 기판 위에 형성되며 게이트 전극을 포함하는 복수의 게이트선,

상기 게이트선 위에 형성되어 있는 게이트 절연막,

상기 게이트 절연막 위에 형성되어 있는 반도체층,

상기 게이트선과 교차하며 상기 반도체층과 접촉하는 소스 전극을 가지는 복수의 데이터선,

상기 게이트 전극을 중심으로 상기 소스 전극과 마주하며 상기 반도체층과 접촉하는 드레인 전극,

상기 드레인 전극 및 소스 전극 사이의 가려지지 않은 상기 반도체층을 덮는 보호막,

상기 보호막 위에 형성되며 상기 드레인 전극과 제1 접촉구를 통해 연결되어 있는 화소 전극,

상기 보호막 위에 형성되며 상기 게이트선 및 상기 데이터선의 한쪽 끝부분과 각각 제2 및 제3접촉구를 통해 연결되어 있는 접촉 보조 부재를 포함하고,

상기 보호막은 서로 이웃하는 상기 접촉 보조 부재 사이에 위치하며 상기 기판을 노출하는 더미홀을 가지는 박막 트랜지스터 표시판.
제6항에서,

상기 데이터선 및 게이트선은 교차하여 화소 영역을 정의하고,

상기 보호막은 상기 접촉 보조 부재 아래에 위치하는 제1 부분과 상기 화소 영역의 아래에 위치하는 제2 부분을 포함하고, 상기 제1 부분의 두께는 상기 제2 부분의 두께보다 얇은 박막 트랜지스터 표시판.
제6항에서,

상기 보호막은 유기 물질로 형성되어 있는 박막 트랜지스터 표시판.