KR20070052823A - 박막 트랜지스터 표시판 및 그 제조 방법 - Google Patents

박막 트랜지스터 표시판 및 그 제조 방법 Download PDF

Info

Publication number
KR20070052823A
KR20070052823A KR1020050110536A KR20050110536A KR20070052823A KR 20070052823 A KR20070052823 A KR 20070052823A KR 1020050110536 A KR1020050110536 A KR 1020050110536A KR 20050110536 A KR20050110536 A KR 20050110536A KR 20070052823 A KR20070052823 A KR 20070052823A
Authority
KR
South Korea
Prior art keywords
data line
layer
gate line
film
line
Prior art date
Application number
KR1020050110536A
Other languages
English (en)
Inventor
이은국
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050110536A priority Critical patent/KR20070052823A/ko
Priority to US11/522,048 priority patent/US20070128551A1/en
Priority to JP2006307187A priority patent/JP2007142411A/ja
Publication of KR20070052823A publication Critical patent/KR20070052823A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors

Abstract

본 발명은 박막 트랜지스터 표시판의 제조 방법에 관한 것으로, 상기 제조 방법은, 기판 위에 비정질 규소층, 절연막 및 도전층을 형성하는 단계, 상기 도전층 위에 제1 부분과 상기 제1 부분보다 두께가 얇은 제2 부분을 포함하는 제1 감광막을 형성하는 단계, 상기 제1 감광막을 마스크로 하여 상기 도전층, 상기 절연막 및 상기 비정절 규소층을 한번에 식각하는 단계, 상기 제1 감광막의 제2 부분을 제거하는 단계, 상기 제2 부분이 제거된 제1 감광막을 마스크로 하여 노출된 도전층을 제거하여 게이트선과 데이터선용 금속 패턴을 형성하는 단계, 남아있는 제1 감광막을 제거하고 불순물을 도핑하여, 소스 영역과 드레인 영역을 구비한 반도체층을 형성하는 단계, 상기 게이트선과 데이터선용 금속 배선, 노출된 절연막 및 노출된 기판 위에 보호막을 형성하는 단계, 상기 보호막 위에 제1 부분과 상기 제1 부분보다 두께가 얇은 제2 부분을 포함하는 제2 감광막을 형성하는 단계, 상기 제2 감광막을 마스크로 하여 상기 보호막을 식각하여, 상기 데이터선 금속 배선 및 상기 게이트선과 상기 데이터선 금속 배선으로 둘러싸인 영역 일부를 드러내는 단계, 상기 제2 감광막의 제2 부분을 제거하는 단계, 그리고 상기 도전체막을 적층하는 단계, 상기 제2 감광막을 제거하여 데이터선 및 화소 전극을 형성하는 단계를 포함한다.
박막트랜지스터표시판, 마스크, 리프트오프, 언더컷

Description

박막 트랜지스터 표시판 및 그 제조 방법 {THIN FILM TRANSISTOR ARRAY PANEL AND MANUFACTURING METHOD THEREOF}
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이다.
도 2a 및 도 2b는 각각 도 1의 박막 트랜지스터 표시판을 IIa-IIa 선 및 IIb-IIb 선을 따라 잘라 도시한 단면도이다.
도 3a 및 도 3b는 각각 도 1의 박막 트랜지스터 표시판을 IIa-IIa 선 및 IIb-IIb 선을 따라 잘라 도시한 단면도로서, 박막 트랜지스터 표시판을 제조하는 첫 번째 공정을 나타낸 도면이다.
도 4a 및 도 4b는 각각 도 3a 및 도 3b 다음 단계에서의 도면으로서, 도 4a는 도 1에 도시한 박막 트랜지스터 표시판을 IIa-IIa 선을 따라 잘라 도시한 단면도이고, 도 4b는 도 1에 도시한 박막 트랜지스터 표시판을 IIb-IIb 선을 따라 잘라 도시한 단면도이다.
도 5a 및 도 5b는 각각 도 4a 및 도 4b 다음 단계에서의 도면이다.
도 6a 및 도 6b는 각각 도 5a 및 도 5b 다음 단계에서의 도면이다.
도 7a 및 도 7b는 각각 도 6a 및 도 6b 다음 단계에서의 도면이다.
도 8은 도 도 1 내지 도 2b에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 배치도이다.
도 9a 및 도 9b는 각각 도 8의 박막 트랜지스터 표시판을 IXa-IXa 선 및 IXb-IXb 선을 따라 잘라 도시한 단면도이다.
도 10a 및 도 10b는 각각 도 9a 및 도 9b 다음 단계에서의 도면으로서, 도 10a는 도 8에 도시한 박막 트랜지스터 표시판을 IXa-IXa 선을 따라 잘라 도시한 단면도이고, 도 10b는 도 8에 도시한 박막 트랜지스터 표시판을 IXb-IXb 선을 따라 잘라 도시한 단면도이다.
도 11a 및 도 11b는 각각 도 10a 및 도 10b 다음 단계에서의 도면이다.
도 12a 및 도 12b는 각각 도 11a 및 도 11b 다음 단계에서의 도면이다.
도 13a 및 도 13b는 각각 도 12a 및 도 12b 다음 단계에서의 도면이다.
도 14a 및 도 14b는 각각 도 13a 및 도 13b 다음 단계에서의 도면이다.
본 발명은 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것이다.
액정 표시 장치(liquid crystal display, LCD)나 유기 발광 표시 장치(organic light emitting display) 등 능동형(active matrix) 표시 장치는 대략 행렬의 형태로 배열되어 있으며 전계 생성 전극(field generating electrode) 및 스위칭 소자(switching element)를 포함하는 복수의 화소(pixel)를 포함한다. 스위칭 소자로는 게이트(gate), 소스(source) 및 드레인(drain)의 삼단자 소자가 있는 박막 트랜지스터(thin film transistos, TFT) 등을 들 수 있으며, 각 화소의 박막 트랜지스터는 게이트에 인가되는 게이트 신호에 응답하여 소스에 인가되는 데이터 신호를 전계 생성 전극에 전달한다.
이러한 표시 장치는 또한 박막 트랜지스터에 신호를 전달하는 복수의 신호선을 포함하며, 신호선에는 게이트 신호를 전달하는 게이트선과 데이터 신호를 전달하는 데이터선이 있다.
이러한 액정 표시 장치와 유기 발광 표시 장치는 박막 트랜지스터, 전계 생성 전극 및 신호선이 구비되어 있는 표시판을 포함하며 이를 박막 트랜지스터 표시판이라 한다.
박막 트랜지스터 표시판은 여러 개의 도전층과 절연층이 적층된 층상 구조를 가진다. 게이트선, 데이터선 및 전계 생성 전극은 서로 다른 도전층으로 만들어지고 절연층으로 분리되어 있다.
이와 같이 층상 구조를 가지는 박막 트랜지스터 표시판은 여러 번의 사진 공정과 그에 수반되는 식각 공정을 통하여 완성된다. 사진 공정은 비용이 많이 들 뿐 아니라 소요 시간이 상당히 길기 때문에 될 수 있으면 그 수효를 줄이는 것이 바람직하다.
본 발명이 이루고자 하는 한 기술적 과제는 박막 트랜지스터 표시판의 제조 공정을 간소화하는 것이다.
이러한 기술적 과제를 해결하기 위한 본 발명의 특징에 따른 박막 트랜지스 터 표시판의 제조 방법은, 기판 위에 비정질 규소층, 절연막 및 도전층을 형성하는 단계, 상기 도전층 위에 제1 부분과 상기 제1 부분보다 두께가 얇은 제2 부분을 포함하는 제1 감광막을 형성하는 단계, 상기 제1 감광막을 마스크로 하여 상기 도전층, 상기 절연막 및 상기 비정절 규소층을 한번에 식각하는 단계, 상기 제1 감광막의 제2 부분을 제거하는 단계, 상기 제2 부분이 제거된 제1 감광막을 마스크로 하여 노출된 도전층을 제거하여 게이트선과 데이터선용 금속 패턴을 형성하는 단계, 남아있는 제1 감광막을 제거하고 불순물을 도핑하여, 소스 영역과 드레인 영역을 구비한 반도체층을 형성하는 단계, 상기 게이트선과 데이터선용 금속 배선, 노출된 절연막 및 노출된 기판 위에 보호막을 형성하는 단계, 상기 보호막 위에 제1 부분과 상기 제1 부분보다 두께가 얇은 제2 부분을 포함하는 제2 감광막을 형성하는 단계, 상기 제2 감광막을 마스크로 하여 상기 보호막을 식각하여, 상기 데이터선 금속 배선 및 상기 게이트선과 상기 데이터선 금속 배선으로 둘러싸인 영역 일부를 드러내는 단계, 상기 제2 감광막의 제2 부분을 제거하는 단계, 상기 도전체막을 적층하는 단계, 그리고 상기 제2 감광막을 제거하여 데이터선 및 화소 전극을 형성하는 단계를 포함한다.
상기 도전체막은 상기 제2 감광막 위에 위치하는 제1 부분과 나머지 제2 부분을 포함하며 상기 제2 감광막을 제거할 때 상기 도전체막의 제1 부분이 함께 제거되는 것이 좋다.
상기 제1 및 제2 감광막은 차광 영역, 반투과 영역 및 투광 영역을 가지는 광마스크를 사용하여 형성할 수 있다.
상기 제1 및 제2 감광막의 제2 부분을 제거하는 단계에서 상기 제1 및 제2 감광막의 제1 부분의 두께가 줄어들 수 있다.
상기 제1 및 제2 감광막의 제2 부분을 제거하는 단계는 애싱 공정을 포함할 수 있다.
상기 보호막 식각 단계에서 상기 게이트선의 일부를 드러내고, 상기 데이터선 및 화소 전극 형성 단계에서 상기 게이트선의 드러난 부분 위에 접촉 보조 부재를 형성할 수 있다.
본 발명의 다른 특징에 따른 박막 트랜지스터 표시판은, 기판 위에 형성되어 있고 소스 영역과 드레인 영역을 가지는 반도체층, 상기 반도체층 위에 형성되어 있는 절연막, 상기 절연막 위에 형성되어 있는 게이트선 및 데이터선용 금속 패턴, 상기 게이트선 및 데이터선용 금속 패턴 위에 형성되어 있고, 상기 데이터선용 금속 배턴을 드러내는 제1 개구부와 상기 게이트선과 상기 데이터선용 금속 패턴으로 둘러싸인 영역을 드러내는 제2 개구부를 가지는 보호막, 상기 데이터선용 금속 패턴의 드러난 부분 위에 형성되어 있고 상기 소스 영역과 연결되어 있는 데이터선, 그리고 상기 게이트선과 상기 데이터선용 금속 패턴으로 둘러싸인 영역의 드러난 부분 위에 형성되어 있고 상기 드레인 영역과 연결되어 있는 화소 전극을 포함한다.
상기 화소 전극과 게이트선이 중첩하는 영역에 상기 보호막이 존재하는 것이 좋다.
상기 보호막은 상기 게이트선의 일부를 드러내는 접촉 구멍을 더 포함하는 것이 좋다.
상기 게이트선의 드러난 부분 위에 형성되어 있는 접촉 보조 부재를 더 포함할 수 있다
상기 접촉 보조 부재의 경계는 상기 접촉 구멍의 경계와 실질적으로 일치할 수 있다.
상기 데이터선의 경계는 상기 제1 개구부의 경계와 실질적으로 일치할 수 있다.
상기 화소 전극의 경계는 상기 제2 개구부의 경계와 실질적으로 일치할 수 있다
상기 화소 전극의 일부와 중첩하는 유지 전극을 더 포함하는 것이 좋다.
상기 유지 전극은 상기 게이트선과 연결될 수 있다.
상기 반도체층은 소스 영역과 드레인 영역을 제외하고 상기 절연막, 상기 데이터선용 금속 패턴 및 게이트선과 실질적으로 동일한 평면 모양을 가질 수 있다.
본 발명의 또 다른 특징에 따른 박막 트랜지스터 표시판은, 기판 위에 형성되어 있고 소스 영역과 드레인 영역을 가지는 반도체층, 상기 반도체층 위에 형성되어 있는 절연막, 상기 절연막 위에 형성되어 있는 게이트선 및 데이터선용 금속 패턴, 상기 게이트선 및 데이터선용 금속 패턴 위에 형성되어 있는 보호막, 그리고 상기 드레인 영역과 연결되어 있는 화소 전극을 포함한다.
상기 보호막은 상기 게이트선 및 데이터선용 금속 패턴 위에 형성되어 있고, 상기 데이터선용 금속 배턴을 드러내는 제1 개구부와 상기 게이트선과 상기 데이터 선용 금속 패턴으로 둘러싸인 영역을 드러내는 제2 개구부를 가지는 것이 바람직하다.
이하 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 실시예에 따른 박막 트랜지스터 표시판 및 그 제조 방법에 대하여 첨부한 도면을 참고로 하여 상세하게 설명한다.
그러면 도 1 내지 도 3을 참고로 하여 액정 표시 장치용 박막 트랜지스터 표시판에 대하여 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고, 도 2a 및 도 2b는 각각 도 1의 박막 트랜지스터 표시판을 IIa-IIa 선 및 IIb-IIb 선을 따라 잘라 도시한 단면도이다.
투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 수소화 비 정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 또는 다결정 규소(polysilicon) 등으로 만들어진 복수의 반도체(151, 152)가 형성되어 있다.
반도체(151, 152)는 세로 방향으로 뻗어 있는 복수의 세로부(151)와 인접한 두 세로부(151) 사이에 주로 가로 방향으로 뻗어 있는 복수의 가로부(152)를 포함한다.
각 세로부(151)는 오른쪽으로 돌출한 돌출부(154)를 포함하고, 맨 위쪽이나 맨 아래쪽에 형성된 복수의 반도체(151)에는 면적이 넓은 끝 부분(159a)을 포함한다. 돌출부(154)는 불순물이 도핑된 소스 영역(154a)과 드레인 영역(154b)을 포함하고, 이 영역(154a, 154b)은 인(P) 따위의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어지거나 실리사이드(silicide)로 만들어질 수 있다.
각 가로부(152)는 아래로 돌출한 복수의 확장부(157)와 면적이 넓은 끝 부분(159b)을 포함한다. 세로부(151)의 돌출부(154)와 이 돌출부(154)에 인접한 가로부(152)의 확장부(157)는 돌출부(154)와 가로부(152) 사이에 형성된 연결부를 통해 서로 연결되어 있다.
반도체(151, 152)의 측면은 기판(110) 면에 대하여 경사져 있으며 그 경사각은 약 30° 내지 약 80°인 것이 바람직하다.
반도체(151, 152) 위에는 질화규소(SiNx) 또는 산화규소(SiOx) 따위로 만들어진 절연막(insulating layer)(140)이 형성되어 있다. 절연막(140)은 그 하부의 반도체(151, 152)와 동일한 평면 모양을 갖는다.
절연막(140) 위에는 복수의 데이터선용 금속 패턴(71) 및 복수의 게이트선(121)이 형성되어 있다.
각 데이터선용 금속 패턴(71)은 세로 방향으로 뻗어 있는 섬형의 금속 패턴이다. 가장 위쪽 또는 가장 아래쪽에 위치한 데이터선용 금속 배선(71)은 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(179)을 포함하며, 이 끝 부분(179)을 통해 데이터 신호를 전달받는다.
게이트선(121)은 게이트 신호를 전달하며 인접한 두 데이터선용 금속 패턴(71) 사이에 주로 가로 방향으로 뻗어 있다. 각 게이트선(121)은 위로 돌출한 복수의 게이트 전극(gate electrode)(124), 아래로 돌출한 복수의 확장부(127) 및 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(129)을 포함한다. 게이트 신호를 생성하는 게이트 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(flexible printed circuit film)(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 게이트 구동 회로가 기판(110) 위에 집적되어 있는 경우 게이트선(121)이 연장되어 이와 직접 연결될 수 있다.
대부분의 곳에서 반도체(151, 155)는 게이트선(121)이나 데이터선용 금속 패턴(71)과 동일한 평면을 가지고 있지만, 게이트 전극(124)을 중심으로 하여 좌우에 형성된 도핑 영역인 소스 영역(154a)과 드레인 영역(154b)은 게이트선(121)이나 데이터선용 금속 패턴(71)으로 가리지 않고 노출되어 있다.
하나의 게이트 전극(124), 하나의 소스 영역(154a) 및 하나의 드레인 영역(154b)은 반도체(151)의 돌출부(154)와 함께 하나의 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 게이트 전극(124) 하부에 위치한 반도체(151)의 돌출부(154)에 형성된다.
게이트선(121) 및 데이터선용 금속 패턴(71)은 몰리브덴, 크롬, 탄탈륨 및 티타늄 등 내화성 금속(refractory metal) 또는 이들의 합금으로 만들어지는 것이 바람직하며, 내화성 금속막(도시하지 않음)과 저저항 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수 있다. 다중막 구조의 예로는 크롬 또는 몰리브덴 (합금) 하부막과 알루미늄 (합금) 상부막의 이중막, 몰리브덴 (합금) 하부막과 알루미늄 (합금) 중간막과 몰리브덴 (합금) 상부막의 삼중막을 들 수 있다. 그러나 게이트선(121) 및 데이터선용 금속 패턴(71)은 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.
데이터선용 금속 패턴(71) 및 게이트선(121) 또한 그 측면이 기판(110) 면에 대하여 30° 내지 80° 정도의 경사각으로 기울어진 것이 바람직하다.
데이터선용 금속 패턴(71) 및 게이트선(121)과 노출된 반도체(154a, 154b) 부분 위에는 보호막(passivation layer)(180)이 형성되어 있다. 보호막(180)은 무기 절연물 또는 유기 절연물 따위로 만들어지며 표면이 평탄할 수 있다. 무기 절연물의 예로는 질화규소와 산화규소를 들 수 있다. 유기 절연물은 감광성(photosensitivity)을 가질 수 있으며 그 유전 상수(dielectric constant)는 약 4.0 이하인 것이 바람직하다. 그러나 보호막(180)은 유기막의 우수한 절연 특성을 살리면서도 노출된 반도체(154a, 154b) 부분에 해가 가지 않도록 하부 무기막과 상부 유기막의 이중막 구조를 가질 수 있다.
보호막(180)에는 게이트선(121)의 끝 부분(129)을 드러내는 복수의 접촉 구멍(181)이 형성되어 있다. 또한 보호막(180)에는 열 방향으로 인접한 두 데이터선용 금속 패턴(71) 사이 부근을 제외하고 대략 데이터선용 금속 패턴(71)을 드러내는 복수의 개구부(186)와 대략 데이터선용 금속 패턴(71)과 게이트선(121)에 의해 에워싸인 영역을 드러내는 복수의 개구부(187)가 형성되어 있다.
복수의 개구부(186) 내와 노출된 보호막(180) 위에, 복수의 개구부(187) 및 복수의 접촉 구멍(181) 내에 복수의 데이터선(171), 복수의 화소 전극(191) 및 복수의 접촉 부재(81)가 형성되어 있다. 이들은 ITO 또는 IZO 등의 투명한 도전 물질이나 알루미늄, 은, 크롬 또는 그 합금 등의 반사성 금속으로 만들어질 수 있다.
데이터선(171)은 그 아래의 데이터선용 금속 패턴(71)과 중첩되어 데이터선용 금속 패턴(71)을 통해 인가되는 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121)과 교차한다. 각 데이터선(171)은 면적이 넓은 끝 부분(179)을 포함한다. 데이터선(171)을 통해 전달되는 데이터 신호는 데이터선(171)과의 중첩으로 데이터선(171)과 물리적·전기적으로 연결되어 있으며 반도체(151)의 확장부(154)의 소스 영역(154a)에 전달된다.
화소 전극(191)은 노출된 반도체(151)의 확장부(154)의 드레인 영역(154b)과 물리적·전기적으로 연결되어 있으며, 드레인 영역(175)으로부터 데이터 신호의 전압을 인가 받는다. 데이터 전압이 인가된 화소 전극(191)은 공통 전압(common voltage)을 인가 받는 다른 표시판(도시하지 않음)의 공통 전극(common electrode)(도시하지 않음)과 함께 전기장을 생성함으로써 두 전극 사이의 액정층(도시하지 않음)의 액정 분자의 방향을 결정한다. 이와 같이 결정된 액정 분자의 방향에 따라 액정층을 통과하는 빛의 편광이 달라진다. 화소 전극(191)과 공통 전극은 축전기[이하 “액정 축전기(liquid crystal capacitor)”라 함]를 이루어 박막 트랜지스터가 턴 오프된 후에도 인가된 전압을 유지한다.
전압 유지 능력을 강화하기 위하여 액정 축전기와 병렬로 연결된 다른 축전기를 두며 이를 유지 축전기(storage capacitor)라 한다. 유지 축전기는 화소 전극(191) 및 이와 이웃한 게이트선(121)[이를 전단 게이트선(previous gate line)이라 함]의 중첩 등으로 만들어지며, 유지 축전기의 정전 용량, 즉 유지 용량을 늘이기 위하여 게이트선(121)을 확장한 돌출부(127)를 두어 중첩 면적을 크게 한다.
접촉 보조 부재(81)는 게이트선(121)의 끝 부분(129)과 연결된다. 접촉 보조 부재(81)는 게이트선(121)의 끝 부분(129)과 외부 장치와의 접착성을 보완하고 이들을 보호한다. 데이터선(171)의 끝 부분(179) 역시 접촉 보조 부재(81)와 동일하게 데이터선용 금속 패턴(71)의 끝 부분(79)과 외부 장치와의 접착성을 보완하고 이들을 보호한다.
데이터선(171), 화소 전극(191) 및 접촉 보조 부재(81)의 경계는 각각 개구부(186, 187) 및 접촉 구멍(181)의 경계와 실질적으로 일치한다.
그러면, 도 1 내지 도 2b에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법에 대하여 도 3a 내지 도 14b를 참고로 하여 상세히 설명한다
도 3a 및 도 3b는 각각 도 1의 박막 트랜지스터 표시판을 IIa-IIa 선 및 IIb-IIb 선을 따라 잘라 도시한 단면도로서, 박막 트랜지스터 표시판을 제조하는 첫 번째 공정을 나타낸 도면이다. 도 4a 및 도 4b는 각각 도 3a 및 도 3b 다음 단계에서의 도면으로서, 도 4a는 도 1에 도시한 박막 트랜지스터 표시판을 IIa-IIa 선을 따라 잘라 도시한 단면도이고, 도 4b는 도 1에 도시한 박막 트랜지스터 표시판을 IIb-IIb 선을 따라 잘라 도시한 단면도이다. 도 5a 및 도 5b는 각각 도 4a 및 도 4b 다음 단계에서의 도면이고, 도 6a 및 도 6b는 각각 도 5a 및 도 5b 다음 단계에서의 도면이며, 도 7a 및 도 7b는 각각 도 6a 및 도 6b 다음 단계에서의 도면이다. 도 8은 도 1 내지 도 2b에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 배치도이고, 도 9a 및 도 9b는 각각 도 8의 박막 트랜지스터 표시판을 IXa-IXa 선 및 IXb-IXb 선을 따라 잘라 도시한 단면도이다. 도 10a 및 도 10b는 각각 도 9a 및 도 9b 다음 단계에서의 도면으로서, 도 10a는 도 8에 도시한 박막 트랜지스터 표시판을 IXa-IXa 선을 따라 잘라 도시한 단면도이고, 도 10b는 도 8에 도시한 박막 트랜지스터 표시판을 IXb-IXb 선을 따라 잘라 도시한 단면도이고, 도 11a 및 도 11b는 각각 도 10a 및 도 10b 다음 단계에서의 도면이고, 도 12a 및 도 12b는 각각 도 11a 및 도 11b 다음 단계에서의 도면이며, 도 13a 및 도 13b는 각각 도 12a 및 도 12b 다음 단계에서의 도면이다. 또한 도 14a 및 도 14b는 각각 도 13a 및 도 13b 다음 단계에서의 도면이다.
먼저, 투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 불 순물 비정질 규소층(50) 및 절연막(140)을 화학 기상 증착법(CVD) 등으로 연속하여 적층한 후 금속 따위의 도전체층(20)을 스터퍼링 등의 방법으로 소정 두께로 적층하고, 그 위에 감광막(30)을 1 μm 내지 3 μm의 두께로 도포하고 그 위에 광마스크(60)를 정렬한다. 절연막(140)의 재료로는 질화규소가 좋으며 적층 온도는 약 250~400℃, 두께는 2,000∼5,000Å 정도인 것이 바람직하다.
광마스크(40)는 투명한 기판(41)과 그 위의 불투명한 차광층(42)을 포함하며, 투광 영역(light transmitting area)(TA), 차광 영역(light blocking area)(BA) 및 반투과 영역(translucent area)(SA)으로 구분된다. 차광층(42)은 투광 영역(TA)에 위치한 개구부와 반투과 영역(SA)에 위치한 슬릿을 가진다. 개구부와 슬릿은 그 너비가 소정 값보다 큰지 여부에 따라 결정되는데, 개구부는 그 너비가 소정 값보다 큰 경우이고 슬릿은 그 너비가 소정 값보다 작은 경우이다.
이러한 광마스크(40)를 통하여 감광막(30)에 빛을 조사한 후 현상하면 현상된 감광막(30)의 두께는 위치에 따라 다르고, 적절한 공정 조건을 주면 감광막(30)의 두께 차 때문에 합 층들을 선택적으로 식각할 수 있다. 따라서 일련의 식각 단계를 통하여 소스 영역(154a)과 드레인 영역(154b)을 포함한 복수의 반도체(151, 152), 복수의 데이터선용 금속 패턴(71) 및 복수의 게이트선(121)을 형성한다.
다음, 복수의 반도체(151, 152), 복수의 데이터선용 금속 패턴(71) 및 복수의 게이트선(121)의 형성 과정을 자세히 설명한다.
도 3a 및 도 3b에 도시한 바와 같이, 반투과 영역(SA1)은 반도체(151)의 소스 영역(154a)과 드레인 영역(154b)과 마주보고, 차광 영역(BA1)은 복수의 데이터 선용 금속 패턴(71)과 복수의 게이트선(121)과 마주보며, 그 외의 부분은 투과 영역(TA1)과 마주본다.
이러한 광마스크(40)를 통하여 감광막(30)에 빛을 조사한 후 현상하면, 도 4a 및 도 4b에 도시한 바와 같이 두께가 두꺼운 제1 부분(32)과 두께가 제1 부분(32)에 비하여 얇은 제2 부분(34)이 남는다.
도 5a 및 도 5b에 도시한 것처럼, 남은 감광막 부분(32, 34)을 식각 마스크로 하여 노출된 도전체층(20), 절연막(140) 및 비정질 규소층(50)을 한번에 식각한다.
다음, 도 6a 및 도 6b에 도시한 바와 같이, 애싱(ashing) 공정 등을 실시하여 감광막(30)의 제2 부분(34)을 제거하는 한편, 제1 부분(32)의 두께를 줄인다. 이로 인해, 감광막(30)의 제2 부분(34) 아래에 위치한 식각된 도전체층(21)이 드러난다.
다음, 도 7a 및 도 7b에 도시한 바와 같이, 남은 감광막 부분(32)을 식각 마스크로 하여 노출된 도전체층(21)을 식각하여 복수의 데이터선용 금속 패턴(71)과 복수의 게이트선(121)을 형성한다.
이어, 도 8 내지 도 9b에 도시한 바와 같이, 남은 감광막(32) 부분을 제거한 후, 이온 주입 등으로 인(P) 따위의 n형 불순물을 도핑하여, 소스 영역(154a)과 드레인 영역(154b)을 포함한 반도체층(151, 152)을 형성한다.
다음, 도 10a 및 도 10b에 도시한 것처럼, 데이터선용 금속 패턴(71)과 게이트선(121) 위 또는 노출된 기판(110)이나 절연막(140) 위에 보호막(180)을 형성 한 다음, 그 위에 감광막(50)을 도포하고 그 위에 광마스크(60)를 정렬한다.
광마스크(60)는 투명한 기판(61)과 그 위의 불투명한 광차단층(62)을 포함하며, 투광 영역(TA2), 차광 영역(BA2) 및 반투과 영역(SA1)으로 나누어진다. 반투과 영역(SA2)은 대략 열 방향으로 인접한 두 데이터선용 금속 패턴(71) 사이의 영역과 대략 게이트선(121)의 돌출부(127)와 주보고, 투과 영역(TA2)은 대략 데이터선용 금속 패턴(71)과 게이트선(121)에 의해 둘러싸인 영역, 게이트선(121) 끝 부분 및 데이터선용 금속 패턴(71)과 마주보며, 차광 영역(BA2)은 그 외의 부분과 마주본다.
이러한 광마스크(60)를 통하여 감광막(50)에 빛을 조사한 후 현상하면, 도 11a 및 도 11b에 도시한 바와 같이, 두께가 두꺼운 제1 부분(52)과 두께가 제1 부분(52)에 비하여 얇은 제2 부분(54)이 남는다.
이어 도 12a 내지 도 12b에 도시한 바와 같이, 남은 감광막 부분(52, 54)을 식각 마스크로 보호막(180)을 식각하여 데이터선용 금속 패턴(71)을 드러내는 복수의 개구부(186)와 대략 데이터선용 금속 패턴(71)과 게이트선(121)에 의해 둘러싸인 영역을 드러내는 복수의 개구부(187)를 형성하고, 또한 게이트선(121)의 끝 부분(129)을 드러내는 복수의 접촉 구멍(181)을 형성한다.
다음, 도 13a 및 도 13b에 도시한 바와 같이, 애싱 공정 등을 통하여 얇은 감광막 부분(54)을 제거하며 이때 두꺼운 감광막 부분(52)의 두께가 줄어든다.
이어 도 12a 및 도 12b에 도시한 바와 같이, IZO 또는 ITO 또는 a-ITO 등을 스퍼터링으로 적층하여 도전체막(90)을 형성한다. IZO의 경우 스퍼터링 표적으로 는 일본 이데미츠(Idemitsu)사의 IDIXO(indium x-metal oxide)라는 상품을 사용할 수 있고, In2O3 및 ZnO를 포함하며, 인듐과 아연의 총량에서 아연이 차지하는 함유량은 약 15-20 atomic% 범위인 것이 바람직하다. 또한, IZO의 스퍼터링 온도는 250℃ 이하인 것이 다른 도전체와의 접촉 저항을 최소화하기 위해 바람직하다.
이어 도 14a 및 도 14b에 도시한 바와 같이, IZO 또는 ITO 또는 a-ITO 등을 스퍼터링으로 적층하여 도전체막(90)을 형성한다. IZO의 경우 스퍼터링 표적으로는 일본 이데미츠(Idemitsu)사의 IDIXO(indium x-metal oxide)라는 상품을 사용할 수 있고, In2O3 및 ZnO를 포함하며, 인듐과 아연의 총량에서 아연이 차지하는 함유량은 약 15-20 atomic% 범위인 것이 바람직하다. 또한, IZO의 스퍼터링 온도는 250℃ 이하인 것이 다른 도전체와의 접촉 저항을 최소화하기 위해 바람직하다.
이때, 도전체막(90)은 감광막(52) 위에 위치하는 제1 부분(91)과 그 외의 곳에 위치하는 제2 부분(92)을 포함하는데, 감광막 부분(52)의 두꺼운 두께로 인하여 감광막(52)의 표면과 바닥 사이의 단차가 심하기 때문에 도전체막(90)의 제1 부분(91)과 제2 부분(92)이 적어도 일부분 서로 분리되어 틈이 생기고 이에 따라 감광막(52)의 측면이 적어도 일부분 노출된다.
이어 기판(110)을 감광막 용제에 담그면 용제는 남은 감광막(52)의 노출된 측면을 통하여 감광막(52)으로 침투하고 이에 따라 감광막(52)이 제거된다. 이때, 남은 감광막 부분(52) 위에 위치하는 도전체막(90)의 제1 부분(91) 또한 리프트-오프(lift-off) 방식으로 감광막 부분(52)과 함께 떨어져 나가므로, 결국 도전체막 (90)의 제2 부분(92)만이 남으며 이들은 복수의 화소 전극(191), 복수의 데이터선(171) 및 복수의 접촉 보조 부재(81)를 이룬다(도 1과 도 2a 및 도 2b 참조).
본 실시예에서는, 게이트선(121)과 소스 영역(154a) 및 드레인 영역(154b)을 구비한 반도체(151, 152)를 하나의 사진 공정으로 형성하고, 또한 화소 전극(191), 데이터선(171) 및 접촉 보조 부재(81)를 하나의 사진 공정으로 형성한다. 이로 인해, 게이트선(121)을 형성하기 위한 사진 공정과 화소 전극(191) 및 접촉 보조 부재(81, 82)를 형성하기 위한 사진 공정이 생략되어 전체 공정이 간소화된다.
이상에서 설명한 바와 같이 본 발명에 따르면 게이트선을 형성하기 위한 사진 공정과 화소 전극 및 접촉 보조 부재를 형성하기 위한 사진 공정을 생략하여 전체 공정을 간소화할 수 있다. 따라서 박막 트랜지스터 표시판의 제조 시간과 비용을 절감할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (18)

  1. 기판 위에 비정질 규소층, 절연막 및 도전층을 형성하는 단계,
    상기 도전층 위에 제1 부분과 상기 제1 부분보다 두께가 얇은 제2 부분을 포함하는 제1 감광막을 형성하는 단계,
    상기 제1 감광막을 마스크로 하여 상기 도전층, 상기 절연막 및 상기 비정절 규소층을 한번에 식각하는 단계,
    상기 제1 감광막의 제2 부분을 제거하는 단계,
    상기 제2 부분이 제거된 제1 감광막을 마스크로 하여 노출된 도전층을 제거하여 게이트선과 데이터선용 금속 패턴을 형성하는 단계,
    남아있는 제1 감광막을 제거하고 불순물을 도핑하여, 소스 영역과 드레인 영역을 구비한 반도체층을 형성하는 단계,
    상기 게이트선과 데이터선용 금속 배선, 노출된 절연막 및 노출된 기판 위에 보호막을 형성하는 단계,
    상기 보호막 위에 제1 부분과 상기 제1 부분보다 두께가 얇은 제2 부분을 포함하는 제2 감광막을 형성하는 단계,
    상기 제2 감광막을 마스크로 하여 상기 보호막을 식각하여, 상기 데이터선 금속 배선 및 상기 게이트선과 상기 데이터선 금속 배선으로 둘러싸인 영역 일부를 드러내는 단계,
    상기 제2 감광막의 제2 부분을 제거하는 단계,
    상기 도전체막을 적층하는 단계, 그리고
    상기 제2 감광막을 제거하여 데이터선 및 화소 전극을 형성하는 단계
    를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  2. 제1항에서,
    상기 도전체막은 상기 제2 감광막 위에 위치하는 제1 부분과 나머지 제2 부분을 포함하며 상기 제2 감광막을 제거할 때 상기 도전체막의 제1 부분이 함께 제거되는 박막 트랜지스터 표시판의 제조 방법.
  3. 제1항에서,
    상기 제1 및 제2 감광막은 차광 영역, 반투과 영역 및 투광 영역을 가지는 광마스크를 사용하여 형성하는 박막 트랜지스터 표시판의 제조 방법.
  4. 제1항에서,
    상기 제1 및 제2 감광막의 제2 부분을 제거하는 단계에서 상기 제1 및 제2 감광막의 제1 부분의 두께가 줄어드는 박막 트랜지스터 표시판의 제조 방법.
  5. 제4항에서,
    상기 제1 및 제2 감광막의 제2 부분을 제거하는 단계는 애싱 공정을 포함하는 박막 트랜지스터 표시판의 제조 방법.
  6. 제1항에서,
    상기 보호막 식각 단계에서 상기 게이트선의 일부를 드러내고,
    상기 데이터선 및 화소 전극 형성 단계에서 상기 게이트선의 드러난 부분 위에 접촉 보조 부재를 형성하는 박막 트랜지스터 표시판의 제조 방법.
  7. 기판 위에 형성되어 있고 소스 영역과 드레인 영역을 가지는 반도체층,
    상기 반도체층 위에 형성되어 있는 절연막,
    상기 절연막 위에 형성되어 있는 게이트선 및 데이터선용 금속 패턴,
    상기 게이트선 및 데이터선용 금속 패턴 위에 형성되어 있고,
    상기 데이터선용 금속 배턴을 드러내는 제1 개구부와 상기 게이트선과 상기 데이터선용 금속 패턴으로 둘러싸인 영역을 드러내는 제2 개구부를 가지는 보호막,
    상기 데이터선용 금속 패턴의 드러난 부분 위에 형성되어 있고 상기 소스 영역과 연결되어 있는 데이터선, 그리고
    상기 게이트선과 상기 데이터선용 금속 패턴으로 둘러싸인 영역의 드러난 부분 위에 형성되어 있고 상기 드레인 영역과 연결되어 있는 화소 전극
    을 포함하는 박막 트랜지스터 표시판.
  8. 제7항에서,
    상기 화소 전극과 게이트선이 중첩하는 영역에 상기 보호막이 존재하는 박막 트랜지스터 표시판.
  9. 제7항에서,
    상기 보호막은 상기 게이트선의 일부를 드러내는 접촉 구멍을 더 포함하는 박막 트랜지스터 표시판.
  10. 제9항에서,
    상기 게이트선의 드러난 부분 위에 형성되어 있는 접촉 보조 부재를 더 포함하는 박막 트랜지스터 표시판.
  11. 제10항에서,
    상기 접촉 보조 부재의 경계는 상기 접촉 구멍의 경계와 실질적으로 일치하는 박막 트랜지스터 표시판.
  12. 제7항에서,
    상기 데이터선의 경계는 상기 제1 개구부의 경계와 실질적으로 일치하는 박막 트랜지스터 표시판.
  13. 제7항에서,
    상기 화소 전극의 경계는 상기 제2 개구부의 경계와 실질적으로 일치하는 박 막 트랜지스터 표시판.
  14. 제7항에서,
    상기 화소 전극의 일부와 중첩하는 유지 전극을 더 포함하는 박막 트랜지스터 표시판.
  15. 제14항에서,
    상기 유지 전극은 상기 게이트선과 연결되어 있는 박막 트랜지스터 표시판.
  16. 제7항에서,
    상기 반도체층은 소스 영역과 드레인 영역을 제외하고 상기 절연막, 상기 데이터선용 금속 패턴 및 게이트선과 실질적으로 동일한 평면 모양을 가지는 박막 트랜지스터 표시판.
  17. 기판 위에 형성되어 있고 소스 영역과 드레인 영역을 가지는 반도체층,
    상기 반도체층 위에 형성되어 있는 절연막,
    상기 절연막 위에 형성되어 있는 게이트선 및 데이터선용 금속 패턴,
    상기 게이트선 및 데이터선용 금속 패턴 위에 형성되어 있는 보호막, 그리고
    상기 드레인 영역과 연결되어 있는 화소 전극
    을 포함하는 박막 트랜지스터 표시판.
  18. 제17항에서,
    상기 보호막은 상기 게이트선 및 데이터선용 금속 패턴 위에 형성되어 있고, 상기 데이터선용 금속 배턴을 드러내는 제1 개구부와 상기 게이트선과 상기 데이터선용 금속 패턴으로 둘러싸인 영역을 드러내는 제2 개구부를 가지는 박막 트랜지스터 표시판.
KR1020050110536A 2005-11-18 2005-11-18 박막 트랜지스터 표시판 및 그 제조 방법 KR20070052823A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050110536A KR20070052823A (ko) 2005-11-18 2005-11-18 박막 트랜지스터 표시판 및 그 제조 방법
US11/522,048 US20070128551A1 (en) 2005-11-18 2006-09-15 Manufacturing method of thin film transistor array panel
JP2006307187A JP2007142411A (ja) 2005-11-18 2006-11-13 薄膜トランジスタ表示板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050110536A KR20070052823A (ko) 2005-11-18 2005-11-18 박막 트랜지스터 표시판 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20070052823A true KR20070052823A (ko) 2007-05-23

Family

ID=38119170

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050110536A KR20070052823A (ko) 2005-11-18 2005-11-18 박막 트랜지스터 표시판 및 그 제조 방법

Country Status (3)

Country Link
US (1) US20070128551A1 (ko)
JP (1) JP2007142411A (ko)
KR (1) KR20070052823A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100964227B1 (ko) * 2008-05-06 2010-06-17 삼성모바일디스플레이주식회사 평판 표시 장치용 박막 트랜지스터 어레이 기판, 이를포함하는 유기 발광 표시 장치, 및 이들의 제조 방법
JP5515266B2 (ja) * 2008-09-30 2014-06-11 大日本印刷株式会社 ディスプレイ用薄膜トランジスタ基板及びその製造方法
US9599865B2 (en) 2015-01-21 2017-03-21 Apple Inc. Low-flicker liquid crystal display
CN111149433A (zh) * 2017-09-29 2020-05-12 夏普株式会社 显示设备、显示设备的制造方法以及曝光装置
CN111090203B (zh) * 2020-03-22 2020-07-14 深圳市华星光电半导体显示技术有限公司 阵列基板及显示面板

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100606448B1 (ko) * 2003-12-29 2006-07-31 엘지.필립스 엘시디 주식회사 ２마스크를 적용한 액정표시소자 제조방법

Also Published As

Publication number Publication date
JP2007142411A (ja) 2007-06-07
US20070128551A1 (en) 2007-06-07

Similar Documents

Publication Publication Date Title
JP5106762B2 (ja) 薄膜トランジスタ表示板及びその製造方法
KR20090096226A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR100980020B1 (ko) 박막 트랜지스터 표시판과 그 제조 방법
KR101219041B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101261609B1 (ko) 박막 트랜지스터, 표시판 및 그 제조 방법
JP4898229B2 (ja) 光マスク、及びそれを用いた薄膜トランジスタ表示パネルの製造方法
KR101090257B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101012792B1 (ko) 박막 트랜지스터 표시판과 그 제조 방법
JP4675588B2 (ja) 薄膜トランジスタ表示板及びその製造方法
KR20070039274A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20060016920A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070052823A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP2007102225A (ja) 薄膜トランジスタ表示板及びその製造方法
KR20060083247A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070038331A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060018397A (ko) 박막 트랜지스터 표시판과 그 제조 방법
KR20060084020A (ko) 광마스크 및 이를 이용한 박막 트랜지스터 표시판의 제조방법
US20230135065A1 (en) Active matrix substrate
KR100961951B1 (ko) 박막 트랜지스터 표시판과 그 제조 방법
KR100980014B1 (ko) 박막 트랜지스터 표시판과 그 제조 방법
KR20070014335A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20060004718A (ko) 박막 트랜지스터 표시판과 그 제조 방법
KR20080021952A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20070014336A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070000637A (ko) 박막 트랜지스터 표시판 및 그 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid